JP2023055816A - 固体撮像装置および固体撮像装置の製造方法 - Google Patents
固体撮像装置および固体撮像装置の製造方法 Download PDFInfo
- Publication number
- JP2023055816A JP2023055816A JP2023012108A JP2023012108A JP2023055816A JP 2023055816 A JP2023055816 A JP 2023055816A JP 2023012108 A JP2023012108 A JP 2023012108A JP 2023012108 A JP2023012108 A JP 2023012108A JP 2023055816 A JP2023055816 A JP 2023055816A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- pad
- solid
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title claims abstract 5
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims abstract description 247
- 239000004065 semiconductor Substances 0.000 claims abstract description 160
- 238000006243 chemical reaction Methods 0.000 claims abstract description 48
- 238000003384 imaging method Methods 0.000 claims description 84
- 230000002093 peripheral effect Effects 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 27
- 230000001681 protective effect Effects 0.000 claims description 18
- 230000003321 amplification Effects 0.000 claims description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 179
- 239000011229 interlayer Substances 0.000 description 38
- 238000005530 etching Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
特許文献1には、増幅型であるCMOS型の固体撮像装置において、光電変換素子の受光面積を確保するため、光電変換素子と転送トランジスタを配した第1基板と、他の回路を配した第2基板とを接合して固体撮像装置を形成する構成が開示されている。特許文献1の固体撮像装置においては、第2基板を貫通した接続部がパッド(入出力パッド)と接続し、第2基板の裏面側からパッドの接続を行っている。このパッドは、第2基板を研磨して第2接続部を露出した後、第2基板の裏面に形成されている。
また、特許文献2には、画像センサと第1の導電エリアを備える第1基板と、集積回路と第2の導電エリアを備える第2基板とを接合する電子部品の製造方法が開示されている。第1基板と第2基板とを接合した後に、第1の導電エリアと第2の導電エリアを露出させ、さらに導電層を堆積して第1の導電エリアと第2の導電エリアの電気的接続を形成すること開示されている。第1の導電エリアあるいは導電層が、パッド(外部接続パッド)として用いられている。
また、特許文献1の製造方法においては、接続部と第2基板とを分離するためのライナを設ける工程、第2基板を研磨する工程、及び入出力パッドを形成する工程が必要となり、工程が複雑となってしまう。特許文献2の製造方法においては、第1の導電エリアと第2の導電エリアのそれぞれに対して深さの異なる開口を設ける工程が必要になり、工程が複雑となってしまう。
そこで本発明においては、パッドと回路との接続の信頼性が高い固体撮像装置を提供することを目的とする。また、パッドと回路との接続を容易に形成可能な固体撮像装置の製造方法を提供することを目的とする。
また、本発明の第2の固体撮像装置は、光電変換素子および前記光電変換素子の電荷に基づく信号を生成するための回路の或る一部が表面に配された第1半導体基板と、前記回路の別の一部が表面に配された第2半導体基板と、を有し、前記第1半導体基板の前記表面と前記第2半導体基板の前記表面とが対向するように配置された固体撮像装置において、前記第1半導体基板と前記第2半導体基板との間に配された配線構造と、その第1面に外部端子が接続されるパッドを有し、前記パッドの前記第1面は、前記第1半導体基板の前記表面と、前記第2半導体基板の前記表面を含み当該表面に平行な仮想平面との間に位置し、前記第1面とは反対側の面である第2面は前記第1面と前記第1半導体基板の前記表面との間に位置しており、前記パッドが、前記第1半導体基板に配された前記回路の前記或る一部に前記配線構造を介して接続するように、前記パッドの前記第2面が前記配線構造に接続され、前記回路の前記或る一部は、前記別の一部に前記配線構造を介して接続されていることを特徴とする。
本発明の固体撮像装置の製造方法は、光電変換素子が表面に配された第1半導体基板、及び前記第1半導体基板の前記表面の上に配された第1配線構造を有する第1部材と、前記光電変換素子の電荷に基づく信号を生成するための回路の少なくとも一部が表面に配された第2基板及び前記第2半導体基板の前記表面の上に配された第2配線構造を有する第2部材とを、前記第1配線構造と前記第2配線構造とを接続するように張り合せる工程と、前記張り合せる工程の後に、前記第1半導体基板を前記第1半導体基板の裏面側から薄くする工程と、を有し、前記張り合せる工程の前に、前記第1配線構造又は前記第2配線構造には、外部端子と接続されるパッドが接続されており、前記薄くする工程の後に、前記第1半導体基板側に前記パッドを露出させる工程を有する。
第1の固体撮像装置では、パッドの第1面は第1半導体基板の表面を含み当該表面に平行な仮想平面と第2半導体基板の表面との間に位置し、第1面とは反対側の面である第2面は第1面と第2半導体基板の表面との間に位置している。パッドが、第2半導体基板に配された周辺回路に配線構造を介して接続するように、パッドの第2面が配線構造に接続されている。
第2の固体撮像装置では、周辺回路の一部が第1半導体基板に配されている。そして、パッドの第1面は、第1半導体基板の表面と、第2半導体基板の表面を含み当該表面に平行な仮想平面との間に位置し、第1面とは反対側の面である第2面は第1面と第1半導体基板の表面との間に位置している。パッドが、第1半導体基板に配された周辺回路の一部に配線構造を介して接続するように、パッドの第2面が配線構造に接続され、第1半導体基板に配された周辺回路の一部は、第2半導体基板に配された周辺回路の一部に配線構造を介して接続されている。
このような構成によれば、パッドと周辺回路との接続の信頼性が高い固体撮像装置が提供可能である。
このような製造方法によって、パッドと周辺回路との接続の形成を容易にすることが可能となる。
本発明の実施例1について、図1から図6を用いて説明する。
画素部301は、光電変換素子303と、転送トランジスタ304と、増幅トランジスタ306と、リセットトランジスタ307が複数配置されている。少なくとも1つの光電変換素子303を含む構成を画素とする。本実施例の1つの画素は、光電変換素子303と、転送トランジスタ304と、増幅トランジスタ306と、リセットトランジスタ307を含む。光電変換素子303のアノードは接地している。転送トランジスタ304のソースは光電変換素子303のカソードと接続しており、転送トランジスタ304のドレイン領域は増幅トランジスタ306のゲート電極と接続している。この増幅トランジスタ306のゲート電極と同一のノードをノード305とする。リセットトランジスタはノード305に接続し、ノード305の電位を任意の電位(例えば、リセット電位)に設定する。ここで、増幅トランジスタ306はソースフォロア回路の一部であり、ノード305の電位に応じた信号を信号線RLに出力する。ノード305はフローティングディフュージョンとも称される場合がある。転送トランジスタ304と、増幅トランジスタ306と、リセットトランジスタ307を含む回路が画素回路である。
周辺回路部302は、画素部301以外の領域を示している。周辺回路部302は、読み出し回路や制御回路を含む周辺回路が配置されている。周辺回路は、画素部301のトランジスタのゲート電極へ制御信号を供給するための制御回路である垂直走査回路VSRを有する。また、周辺回路は、画素部301から出力された信号を保持し、増幅や加算やAD変換などの信号処理を行う読み出し回路RCを有する。また、周辺回路は、読み出し回路RCから信号を順次出力するタイミングを制御する制御回路である水平走査回路HSRを有する。
このような構成によって、従来の1つの部材(即ち1つの基板)に画素部を全て配置する場合に比べて、光電変換素子303の面積を大きくすることが可能となり感度の向上させることが可能となる。また、従来の1つの部材(即ち1つの基板)に画素部を全て配置する場合に比べて、光電変換素子の面積を同一とするならば、光電変換素子303を多く設けることが可能となり、多画素化が可能となる。なお、第1基板には少なくとも光電変換素子が配置されていればよく、第1基板に増幅トランジスタ306が配置されていてもよい。また、転送トランジスタを設けず、光電変換素子と増幅トランジスタのゲート電極とが接続する構成であってもよい。本発明は、第1基板に配置される素子は任意に選定可能であり、画素回路の構成も任意に選択可能である。
第1部材308の画素部301において、第1基板101には、光電変換素子を構成するn型半導体領域112と、転送トランジスタのドレインであるn型半導体領域114と、素子分離構造119とが配されている。転送トランジスタはn型半導体領域112とn型半導体領域114と、ゲート電極層107に含まれるゲート電極113とで構成される。ここで、n型半導体領域112で蓄積された電荷は、ゲート電極113によって、n型半導体領域114に転送される。n型半導体領域114に転送された電荷に基づく電位はコンタクト層108のコンタクト、配線層109の配線、コンタクト層110のビア、配線層111の配線を介して、第2部材309へと伝達される。この配線層111の配線は、接続部311を構成する。なお、光電変換素子は更にp型半導体領域を有する埋込みフォトダイオードであってもよく、フォトゲートであってもよく、適宜変更可能である。
第2部材309の画素部301において、第2基板121には、画素回路の増幅トランジスタを構成するウエル135と、増幅トランジスタのソース・ドレイン領域を構成するn型半導体領域138と、素子分離構造136とが配されている。増幅トランジスタは、ウエル135に配され、ゲート電極層128に含まれるゲート電極137と、ソース・ドレイン領域を構成するn型半導体領域138とで構成される。ここで、第1部材308の接続部311と増幅トランジスタのゲート電極137とは、配線層134の配線、コンタクト層133のビア、配線層132の配線、コンタクト層131のビア、配線層130の配線、コンタクト層129のコンタクトとを介して接続される。ここで、図3のノード305は、図1のn型半導体領域114と、配線層109、111、134、132、130の配線と、コンタクト層108、110、133、131、129のコンタクトあるいはビアと、ゲート電極137と、から構成される。画素部301の他の回路(例えば、リセットトランジスタ)は不図示である。
そして、第2部材309のパッド部312には、第1部材308のパッド313からの信号を入力するための保護ダイオード回路315と、第1部材308と接続するための接続部314Bとが配置されている。接続部314Bは、保護ダイオード回路315と平面的に同一位置に配されている。本実施例の保護ダイオード回路315には、半導体領域から構成される2つのダイオード145、146と、ゲート電極層128からなる2つの抵抗147、148とが含まれている。
なお、保護ダイオード回路315を省略する場合には、パッド313と重なる位置に周辺回路部302や回路素子320を配置して、パッド313とこれらを配線構造151を介して接続すると良い。
図1の第1部材308の製造工程を、図4を用いて説明する。図4においては、後に図1の第1部材308になる構成を308’とし、図1の画素部301、周辺回路部302、パッド部312、周辺回路の一部である回路素子120になる部分を304’、302’、312’、120’としている。
第1部材308’と第2部材309’とが接合された後に、第1部材308’の半導体基板401の裏面403側から半導体基板401を薄くして、半導体基板401を薄膜化する。薄膜化は、CMP(化学的機械研磨)やエッチングによって行うことが可能である。そして、半導体基板401は半導体基板407となり、厚みがD3からD1(D1<D3)となる(図6(A))。このように半導体基板401を薄膜化し半導体基板407とすることで、後に入射光が光電変換素子に効率良く入射することを可能にする。また、この時、半導体基板407の厚みD1<半導体基板404の厚みD4となる。
ここで、厚さD4とD2とは変化がないが、半導体基板404の薄膜化を行い厚さD2<D4となるようにしてもよい。薄膜化によって、工程が増えるが固体撮像装置としての小型化が可能となる。
本発明の実施例2について、図7を用いて説明する。図7(A)及び図7(B)は固体撮像装置の断面模式図であり、それぞれ図1に対応する図面である。図7において図1と同様の要素については同一の符号を付し、説明を省略する。
本発明の実施例3について、図8を用いて説明する。図8(C)は本実施例の固体撮像装置の断面模式図であり図1に対応する図面である。また、図8(A)及び図8(B)は本実施例の固体撮像装置の製造方法を説明するための断面模式図であり、図6に対応する図面である。図8において図1及び図6と同様の構成については同一の符号を付し、説明を省略する。
本発明の実施例3について、図9を用いて説明する。図9は本実施例の固体撮像装置の断面模式図であり図1に対応する図面である。図9において図1及び図6と同様の構成については同一の符号を付し、説明を省略する。
本実施例において実施例1とは、開口900が第1基板101ではなく第2基板121に設けられている点と、保護ダイオード回路315が第2基板121でなく第1基板101に配されている点が異なる。以下、これらの点について説明する。
302 周辺回路部
308 第1部材
309 第2部材
149 第1配線構造
150 第2配線構造
312 パッド部
313 パッド
101 第1基板
121 第2基板
100 開口
X 接続面
Claims (20)
- 光電変換素子が表面に配された第1半導体基板と、
前記光電変換素子の電荷に基づく信号を生成するための回路の少なくとも一部が表面に配された第2半導体基板と、を有し、
前記第1半導体基板の前記表面と前記第2半導体基板の前記表面とが対向するように配置された固体撮像装置において、
前記第1半導体基板と前記第2半導体基板との間に配された配線構造と、
その第1面に外部端子が接続されるパッドを有し、
前記パッドの前記第1面は前記第1半導体基板の前記表面を含み当該表面に平行な仮想平面と前記第2半導体基板の前記表面との間に位置し、前記第1面とは反対側の面である第2面は前記第1面と前記第2半導体基板の前記表面との間に位置しており、
前記パッドが、前記第2半導体基板に配された前記回路に前記配線構造を介して接続するように、前記パッドの前記第2面が前記配線構造に接続されていることを特徴とする固体撮像装置。 - 光電変換素子および前記光電変換素子の電荷に基づく信号を生成するための回路の或る一部が表面に配された第1半導体基板と、前記回路の別の一部が表面に配された第2半導体基板と、を有し、
前記第1半導体基板の前記表面と前記第2半導体基板の前記表面とが対向するように配置された固体撮像装置において、
前記第1半導体基板と前記第2半導体基板との間に配された配線構造と、
その第1面に外部端子が接続されるパッドを有し、
前記パッドの前記第1面は、前記第1半導体基板の前記表面と、前記第2半導体基板の前記表面を含み当該表面に平行な仮想平面との間に位置し、前記第1面とは反対側の面である第2面は前記第1面と前記第1半導体基板の前記表面との間に位置しており、
前記パッドが、前記第1半導体基板に配された前記回路の前記或る一部に前記配線構造を介して接続するように、前記パッドの前記第2面が前記配線構造に接続され、前記回路の前記或る一部は、前記別の一部に前記配線構造を介して接続されていることを特徴とする固体撮像装置。 - 前記配線構造は複数のコンタクト層を含み、
前記パッドの前記第2面は、前記複数のコンタクト層のうちの、いずれかのコンタクト層と接続していることを特徴とする請求項1または2に記載の固体撮像装置。 - 前記パッドの前記第2面は、前記コンタクト層と複数の箇所で接続していることを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。
- 前記パッドは、前記回路の前記パッドが平面的に重なる部分に前記配線構造を介して接続されていることを特徴とする請求項1乃至4のいずれか1項に記載の固体撮像装置。
- 前記回路は保護回路を含んでおり、前記パッドは、前記保護回路に前記配線構造を介して接続されていることを特徴とする請求項1乃至5のいずれか1項に記載の固体撮像装置。
- 前記配線構造は複数の配線層を含み、
前記パッドは前記複数の配線層のうちの、いずれかの配線層と同じ層に配されていることを特徴とする請求項1乃至6のいずれか1項に記載の固体撮像装置。 - 前記パッドは前記複数の配線層のうちの、前記仮想平面側の配線層よりも前記仮想平面から離れた配線層と同じ層に配されていることを特徴とする請求項7に記載の固体撮像装置。
- 前記パッドと同じ層に配されている前記配線層の主成分が前記パッドの主成分と同じであり、前記複数の配線層は銅を主成分とする配線層を含むことを特徴とする請求項7または8に記載の固体撮像装置。
- 前記パッドはアルミニウムを主成分とすることを特徴とする請求項1乃至9のいずれか1項に記載の固体撮像装置。
- 前記第1半導体基板には、前記光電変換素子の電荷を転送するための転送トランジスタが配されていること、及び/又は、
前記第2半導体基板には、前記光電変換素子の電荷に基づく信号を出力するための増幅トランジスタが配されていることを特徴とする請求項1乃至10のいずれか1項に記載の固体撮像装置。 - 前記第1半導体基板は前記第2半導体基板よりも薄いことを特徴とする請求項1乃至11のいずれか1項に記載の固体撮像装置。
- 前記第1半導体基板は開口を有しており、前記パッドの前記第1面が前記開口から露出していることを特徴とする請求項1に記載の固体撮像装置。
- 前記第1半導体基板の側壁及び前記第1半導体基板の裏面に保護膜が配置されており、前記保護膜は前記第1面の周縁を覆うことを特徴とする請求項1または13に記載の固体撮像装置。
- 請求項1乃至14のいずれか1項に記載の固体撮像装置と、
前記パッドから出力された信号を処理する処理部とを有する撮像システム。 - 光電変換素子が表面に配された第1半導体基板、及び前記第1半導体基板の前記表面の上に配された第1配線構造を有する第1部材と、
前記光電変換素子の電荷に基づく信号を生成するための回路の少なくとも一部が表面に配された第2基板及び前記第2半導体基板の前記表面の上に配された第2配線構造を有する第2部材と、を、
前記第1配線構造と前記第2配線構造とを接続するように張り合せる工程と、
前記張り合せる工程の後に、前記第1半導体基板を前記第1半導体基板の裏面側から薄くする工程と、
を有し、
前記張り合せる工程の前に、前記第1配線構造又は前記第2配線構造には、外部端子と接続されるパッドが接続されており、前記薄くする工程の後に、前記第1半導体基板側に前記パッドを露出させる工程を有する固体撮像装置の製造方法。 - 前記露出させる工程において、前記第1半導体基板の裏面側からドライエッチングを行い前記第1半導体基板に開口を形成することを特徴とする請求項16に記載の固体撮像装置の製造方法。
- 前記露出させる工程の後に、前記パッドと前記第1半導体基板を覆う保護膜を形成する工程と、
前記パッドが露出するよう前記保護膜に開口を形成する工程と、を有することを特徴とする請求項16あるいは17に記載の固体撮像装置の製造方法。 - 前記張り合せる工程の前に、前記第1配線構造の配線層を形成する工程と、前記第2配線構造の配線層を形成する工程と、を有し、
前記パッドを、前記第1配線構造の配線層を形成する工程、又は、前記第2配線構造の配線層を形成する工程で形成することを特徴とする請求項16乃至18のいずれか1項に記載の固体撮像装置の製造方法。 - 前記薄くする工程の後に、前記第1半導体基板の裏面の上にマイクロレンズ層を形成する工程を有することを特徴とする請求項16乃至19のいずれか1項に記載の固体撮像装置の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010149483 | 2010-06-30 | ||
JP2010149483 | 2010-06-30 | ||
JP2019121959A JP7140718B2 (ja) | 2010-06-30 | 2019-06-28 | 固体撮像装置および固体撮像装置の製造方法 |
JP2021141410A JP2022000897A (ja) | 2010-06-30 | 2021-08-31 | 固体撮像装置および固体撮像装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021141410A Division JP2022000897A (ja) | 2010-06-30 | 2021-08-31 | 固体撮像装置および固体撮像装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023055816A true JP2023055816A (ja) | 2023-04-18 |
JP2023055816A5 JP2023055816A5 (ja) | 2023-11-06 |
Family
ID=55541082
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015226855A Active JP6173410B2 (ja) | 2010-06-30 | 2015-11-19 | 固体撮像装置および固体撮像装置の製造方法 |
JP2017127985A Active JP6598825B2 (ja) | 2010-06-30 | 2017-06-29 | 固体撮像装置および固体撮像装置の製造方法 |
JP2019121959A Active JP7140718B2 (ja) | 2010-06-30 | 2019-06-28 | 固体撮像装置および固体撮像装置の製造方法 |
JP2021141410A Pending JP2022000897A (ja) | 2010-06-30 | 2021-08-31 | 固体撮像装置および固体撮像装置の製造方法 |
JP2023012108A Pending JP2023055816A (ja) | 2010-06-30 | 2023-01-30 | 固体撮像装置および固体撮像装置の製造方法 |
Family Applications Before (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015226855A Active JP6173410B2 (ja) | 2010-06-30 | 2015-11-19 | 固体撮像装置および固体撮像装置の製造方法 |
JP2017127985A Active JP6598825B2 (ja) | 2010-06-30 | 2017-06-29 | 固体撮像装置および固体撮像装置の製造方法 |
JP2019121959A Active JP7140718B2 (ja) | 2010-06-30 | 2019-06-28 | 固体撮像装置および固体撮像装置の製造方法 |
JP2021141410A Pending JP2022000897A (ja) | 2010-06-30 | 2021-08-31 | 固体撮像装置および固体撮像装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (5) | JP6173410B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7102119B2 (ja) | 2017-09-29 | 2022-07-19 | キヤノン株式会社 | 半導体装置および機器 |
WO2023131994A1 (ja) * | 2022-01-05 | 2023-07-13 | キヤノン株式会社 | 光電変換装置、光電変換システム、および移動体 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5376679A (en) * | 1976-12-17 | 1978-07-07 | Nec Corp | Semiconductor device |
US6927432B2 (en) * | 2003-08-13 | 2005-08-09 | Motorola, Inc. | Vertically integrated photosensor for CMOS imagers |
JP4432502B2 (ja) * | 2004-01-20 | 2010-03-17 | ソニー株式会社 | 半導体装置 |
KR100610481B1 (ko) * | 2004-12-30 | 2006-08-08 | 매그나칩 반도체 유한회사 | 수광영역을 넓힌 이미지센서 및 그 제조 방법 |
KR100782463B1 (ko) * | 2005-04-13 | 2007-12-05 | (주)실리콘화일 | 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법 |
EP2095422A4 (en) * | 2006-12-11 | 2013-08-28 | Fujifilm Corp | TUBE-FREE IMAGE ASSEMBLY |
FR2910707B1 (fr) * | 2006-12-20 | 2009-06-12 | E2V Semiconductors Soc Par Act | Capteur d'image a haute densite d'integration |
JP5422914B2 (ja) | 2008-05-12 | 2014-02-19 | ソニー株式会社 | 固体撮像装置の製造方法 |
JP5985136B2 (ja) * | 2009-03-19 | 2016-09-06 | ソニー株式会社 | 半導体装置とその製造方法、及び電子機器 |
JP5442394B2 (ja) * | 2009-10-29 | 2014-03-12 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
JP5685898B2 (ja) * | 2010-01-08 | 2015-03-18 | ソニー株式会社 | 半導体装置、固体撮像装置、およびカメラシステム |
JP5853351B2 (ja) * | 2010-03-25 | 2016-02-09 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
JP5843475B2 (ja) * | 2010-06-30 | 2016-01-13 | キヤノン株式会社 | 固体撮像装置および固体撮像装置の製造方法 |
-
2015
- 2015-11-19 JP JP2015226855A patent/JP6173410B2/ja active Active
-
2017
- 2017-06-29 JP JP2017127985A patent/JP6598825B2/ja active Active
-
2019
- 2019-06-28 JP JP2019121959A patent/JP7140718B2/ja active Active
-
2021
- 2021-08-31 JP JP2021141410A patent/JP2022000897A/ja active Pending
-
2023
- 2023-01-30 JP JP2023012108A patent/JP2023055816A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP6598825B2 (ja) | 2019-10-30 |
JP7140718B2 (ja) | 2022-09-21 |
JP6173410B2 (ja) | 2017-08-02 |
JP2017201709A (ja) | 2017-11-09 |
JP2016040847A (ja) | 2016-03-24 |
JP2022000897A (ja) | 2022-01-04 |
JP2019195082A (ja) | 2019-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11102440B2 (en) | Solid-state imaging device and imaging system | |
JP5843475B2 (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
US10367022B2 (en) | Solid-state imaging device, members for the same, and imaging system | |
JP5451547B2 (ja) | 固体撮像装置 | |
US8987648B2 (en) | Solid-state imaging apparatus having a sealing portion to reduce water invasion into the plurality of pixels and the peripheral circuit in a first member and a second member and method for manufacturing the solid-state imaging apparatus | |
JP5517800B2 (ja) | 固体撮像装置用の部材および固体撮像装置の製造方法 | |
JP7309670B2 (ja) | 固体撮像装置 | |
JP2023055816A (ja) | 固体撮像装置および固体撮像装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231026 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20231213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240530 |