CN106365110A - 探测传感器及其制备方法 - Google Patents

Abstract

本发明揭示了一种探测传感器的制备方法，包括：提供一半导体基底；在所述半导体基底上形成一牺牲层，所述牺牲层中形成有通孔；在所述通孔的侧壁形成一第一介质层；在所述第一介质层内形成一导电层，所述导电层位于所述第一介质层的内壁并覆盖所述通孔的底部；在所述导电层内形成一第二介质层，以在所述通孔内形成插塞，所述插塞包括由内至外依次形成所述第一介质层、导电层以及第二介质层，所述第二介质层暴露出所述导电层的顶部；去除所述牺牲层。本发明还提供一种探测传感器。本发明的探测传感器及其制备方法，能够很好的解决CMOS电路和MEMS器件之间的电学连接和支撑问题。

Description

探测传感器及其制备方法

技术领域

本发明涉及微机电***技术领域，特别是涉及一种探测传感器及其制备方法。

背景技术

微机电***(Microelectro Mechanical Systems，简称MEMS)是在微电子技术基础上发展起来的多学科交叉的前沿研究领域，是一种采用半导体工艺制造微型机电器件的技术。与传统机电器件相比，MEMS器件在耐高温、小体积、低功耗方面具有十分明显的优势。经过几十年的发展，已成为世界瞩目的重大科技领域之一，它涉及电子、机械、材料、物理学、化学、生物学、医学等多种学科与技术，具有广阔的应用前景。

在MEMS器件的制备过程中，带有镂空结构的MEMS器件需要与下层的CMOS电路进行电学连接，因此，在现有技术中需要生长一层导电薄膜作为MEMS器件的电学连接层和支撑层，然而，现有的导电薄膜支撑性能不好，或应力太大，使得导电薄膜无法满足MEMS器件的要求。

发明内容

本发明的目的在于，提供一种探测传感器的制备方法，可以解决CMOS电路和MEMS器件之间的电学连接和支撑问题。

为解决上述技术问题，本发明提供一种探测传感器的制备方法，包括：

提供一半导体基底；

在所述半导体基底上形成一牺牲层，所述牺牲层中形成有通孔；

在所述通孔的侧壁形成一第一介质层；

在所述第一介质层内形成一导电层，所述导电层位于所述第一介质层的内壁并覆盖所述通孔的底部；

在所述导电层内形成一第二介质层，以在所述通孔内形成插塞，所述插塞包括由内至外依次形成所述第一介质层、导电层以及第二介质层，所述第二介质层暴露出所述导电层的顶部；

去除所述牺牲层。

进一步的，在所述探测传感器的制备方法中，所述半导体基底包括具有读取集成电路的衬底以及层间介质层，所述层间介质层包括与所述读取集成电路电连接的互连结构，所述导电层与所述互连结构导通。

进一步的，在所述探测传感器的制备方法中，在所述通孔的侧壁形成一第一介质层的步骤包括：

沉积所述第一介质层，所述第一介质层覆盖所述通孔的侧壁和底部；

去除所述通孔的底部的所述第一介质层。

进一步的，在所述探测传感器的制备方法中，所述第一介质层的沉积厚度为所述通孔的直径的1/20～1/4。

进一步的，在所述探测传感器的制备方法中，在所述导电层内形成一第二介质层的步骤包括：

沉积所述第二介质层，所述第二介质层覆盖所述导电层；

去除部分所述第二介质层，所述第二介质层暴露出所述导电层的顶部。

进一步的，在所述探测传感器的制备方法中，在去除所述牺牲层的步骤之前，所述探测传感器的制备方法还包括：

在所述牺牲层上形成感应单元，所述感应单元与所述导电层电连接。

进一步的，在所述探测传感器的制备方法中，所述第一介质层的材料为氧化物或氮化物。

进一步的，在所述探测传感器的制备方法中，所述第二介质层的材料为氧化物或氮化物。

进一步的，在所述探测传感器的制备方法中，所述导电层的材料为铝、钛、金、钽、镍、钴、镉其中之一或者它们中任意几个的合金。

根据本发明的另一面，还提供一种探测传感器，包括：

半导体基底；

插塞，形成于所述半导体基底上，所述插塞包括由外至内依次形成第一介质层、导电层和第二介质层，所述导电层围绕在所述第二介质层的外侧以及底部，所述第一介质层围绕在所述导电层的外侧，所述导电层接触所述半导体基底，所述插塞的顶部暴露出所述导电层。

与现有技术相比，本发明提供的探测传感器及其制备方法具有以下优点：

在所述探测传感器及其制备方法中，所述牺牲层中形成有通孔，在所述通孔内形成插塞，所述插塞包括由内至外依次形成所述第一介质层、导电层以及第二介质层，所述导电层覆盖所述通孔的底部，所述第二介质层暴露出所述导电层的顶部，从而使得所述导电层可以实现电学连接；并且，在所述导电层内形成一第二介质层，可以弥补所述导电层的填充不足，提高所述插塞的支撑性能，使得去除所述牺牲层后，所述插塞仍然能对位于所述插塞上层的结构进行很好的支撑。

附图说明

图1为本发明一实施例中探测传感器的制备方法的流程图；

图2至图11为本发明一实施例中探测传感器的制备方法中器件结构的示意图。

具体实施方式

下面将结合示意图对本发明的探测传感器及其制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关***或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明提供一种探测传感器的制备方法，如图1所示，包括如下步骤：

步骤S11，提供一半导体基底；

步骤S12，在所述半导体基底上形成一牺牲层，所述牺牲层中形成有通孔；

步骤S13，在所述通孔的侧壁形成一第一介质层；

步骤S14，在所述第一介质层内形成一导电层，所述导电层位于所述第一介质层的内壁并覆盖所述通孔的底部；

步骤S15，在所述导电层内形成一第二介质层，以在所述通孔内形成插塞，所述插塞包括由内至外依次形成所述第一介质层、导电层以及第二介质层，所述第二介质层暴露出所述导电层的顶部；

步骤S16，去除所述牺牲层。

所述插塞包括由内至外依次形成所述第一介质层、导电层以及第二介质层，所述导电层覆盖所述通孔的底部，所述第二介质层暴露出所述导电层的顶部，从而使得所述导电层可以实现电学连接；并且，在所述导电层内形成所述第二介质层，可以弥补所述导电层的填充不足，提高所述插塞的支撑性能，使得去除所述牺牲层后，所述插塞仍然能对位于所述插塞上层的结构进行很好的支撑。

以下结合图2至图11，具体说明本发明的探测传感器的制备方法，图2至图11为本发明一实施例中探测传感器的制备方法中器件结构的示意图。在本实施例中，所述探测传感器为非制冷微测辐射热计探测器。非制冷微测辐射热计探测器主要由一个二维微测辐射热计焦平面阵列(FPA)和一个内部集成的热电制冷器(TEC)组成，非制冷微测辐射热计探测器的工作机理为：焦平面吸收红外辐射导致自身温度变化，从而引起热敏电阻值发生变化，外部信号处理电路借助于测试所述热敏电阻值的改变可以获得红外辐射的功率；在非制冷微测辐射热计探测器中，由于需要下表面反射红外光，所述热敏单元由镂空的微桥结构支撑起来，因此，在本实施例中，需要利用所述插塞形成所述镂空的微桥结构。

首先，进行步骤S11，如图2所示，提供一半导体基底100，在本实施例中，所述探测传感器为非制冷微测辐射热计探测器，所以，所述半导体基底100包括具有读取集成电路(Read out IC)的衬底110以及层间介质层120，所述层间介质层120包括与所述读取集成电路电连接的互连结构121，用于将所述读取集成电路电性引出。在所述层间介质层120的表面具有反射层122，所述反射层122的材料可以为铝，但不限于铝，所述反射层122的作用是防止在光刻过程中出现反射、衍射等效应，如果光刻过程中不会出现反射、衍射等效应则无需形成抗反射层。所述衬底110的材料可以为单晶硅、单晶锗或者单晶锗硅、Ⅲ-Ⅴ族元素化合物、单晶碳化硅等等。

接着，进行步骤S12，如图3所示，在所述半导体基底100上形成一牺牲层200，所述牺牲层200中形成有通孔210，所述通孔210用于与所述读取集成电路形成电连接，所以，所述通孔210暴露出所述互连结构121。在本实施例中，所述牺牲层200的材料为非晶碳，非晶碳可以采用灰化的方法进行去除，但所述牺牲层200的材料不限于非晶碳。在本实施例中，在所述反射层122上形成粘附层201，用于提高所述反射层122与牺牲层200之间的粘附力，其中，所述粘附层201的材料为多晶锗或多晶锗硅，但不限于多晶锗、多晶锗硅。

然后，进行步骤S13，在所述通孔210的侧壁形成一第一介质层。在本实施例中，所述步骤S13包括子步骤S131和子步骤S132：

进行子步骤S131，如图4所示，沉积所述第一介质层221’，所述第一介质层221’覆盖所述通孔210的侧壁和底部，在沉积的过程中，所述第一介质层221’还覆盖所述牺牲层200的表面。所述第一介质层221’的沉积厚度为所述通孔210的直径的1/20～1/4，例如，在本实施例中，所述通孔210的直径为4μm～8μm，则所述第一介质层221’的沉积厚度为0.2μm～1μm，优选为0.5μm，以保证所述第一介质层221’不会填满所述通孔210。所述第一介质层221’的沉积厚度并不限于上述公开的范围，本领域的普通技术人员可以根据器件的特性以及所述通孔210的大小进行设置。

进行子步骤S132，去除所述通孔210的底部的所述第一介质层221’，形成如图5所示的所述第一介质层221，所述第一介质层221形成于所述通孔210的侧壁，并暴露出所述通孔210的底部，以保证后序制备的导电层能够形成有效的电连接。具体的，可以采用干法刻蚀的方法去除所述通孔210的底部的所述第一介质层221’，在刻蚀的过程中，位于所述牺牲层200表面的所述第一介质层221’亦被去除。所述第一介质层221有利于提高插塞的支撑性，并且在去除所述牺牲层200时，所述第一介质层221可以保护导电层。较佳的，所述第一介质层221的材料可以为氧化硅或氮化硅等材料，可以起到很好的支撑效果。

然后，进行步骤S14，如图6所示，在所述第一介质层210内形成一导电层222’，所述导电层222’位于所述第一介质层210的内壁并覆盖所述通孔210的底部，在本实施例中，在制备所述导电层222’的同时，所述导电层222’还形成于所述牺牲层200表面。由于所述导电层222’的台阶覆盖能力有限，所述导电层222’并不能有效地填充所述通孔210，并形成空洞211，影响插塞的支撑性能。在本实施例中，所述导电层222’的材料为铝，铝的应力小，在本发明的其它实施例中，所述导电层222’的材料还可以为钛、金、钽、镍、钴、镉其中之一或者铝、钛、金、钽、镍、钴、镉中任意几个的合金，亦可以减小应力。较佳的，所述导电层222’的厚度为所述通孔210的直径的1/10～1/6，可以形成较好的导电连接，并形成大小合适的所述空洞211，以制备适当大小的第二介质层，提高支撑能力，在本实施例中，所述导电层222’的厚度优选为1μm。

之后，进行步骤S15，在所述导电层222’内形成一第二介质层，在本实施例中，所述步骤S15包括子步骤S151和子步骤S152：

进行子步骤S151，如图7所示，沉积所述第二介质层223’，所述第二介质层223’覆盖所述导电层222’，并填充所述空洞211，以提高插塞的支撑能力，较佳的，所述第二介质层223’的材料可以为氧化硅或氮化硅等材料，氧化硅或氮化硅等材料具有很好的填充能力，可以起到很好的支撑效果。在制备所述第二介质层223’的同时，所述第二介质层223’还形成于所述牺牲层200表面上；

进行子步骤S152，如图8所示，去除部分所述第二介质层223’，在本实施例中，采用光刻和刻蚀的方法，将所述牺牲层200表面上多余的所述第二介质层223’和导电层222’去除，并使得所述第二介质层223’暴露出所述导电层222’的顶部，以在所述通孔210内形成插塞220，所述插塞220包括由内至外依次形成所述第一介质层221、导电层222以及第二介质层223，所述导电层222与所述互连结构121导通。较佳的，所述导电层还位于所述第一介质层221上以及部分所述牺牲层200上，以提高所述导电层222的导电能力。

在本实施例中，还包括在所述牺牲层200上形成感应单元，所述感应单元与所述导电层222电连接。在本实施例中，参考图9，所述感应单元为热敏单元230，具体的，利用气相沉积方法形成第三介质层231，所述第三介质层231覆盖所述牺牲层220、插塞220，所述第三介质层231的材料为氮化硅，或者为本领域技术人员公知的其他介质材料。利用光刻、刻蚀工艺在所述第三介质层231中形成开口(图9中未标号)，该开口暴露出插塞220；形成导电薄膜，所述导电薄膜覆盖所述第三介质层231，并与所述插塞220形成电接触，所述导电薄膜的材料为氮化钛(TiN)或钛(Ti)，但所述导电薄膜的材料不限于氮化钛、钛，可以为其他吸热的导电材料；利用光刻、刻蚀工艺对所述导电薄膜进行图形化，形成红外线热吸收结构232，所述红外线热吸收结构232也起到导电的作用，与插塞220电连接。接着，利用气相沉积工艺形成第四介质层233，所述第四介质层233覆盖所述红外线热吸收结构232和第三介质层231，第四介质层233的材料为氮化硅等本领域技术人员公知的介质材料；利用光刻、刻蚀工艺对第四介质层233进行图形化，暴露出之后形成的热感应结构与所述红外线热吸收结构232接触的区域。接着，形成热感应层，所述热感应层覆盖所述红外线热吸收结构232和第四介质层233，利用光刻、刻蚀工艺对热感应层进行图形化，形成热感应结构234。该实施例中，所述热感应层的材料为非晶硅或微晶硅，但不限于非晶硅、微晶硅，也可以为本领域技术人员公知的其他热感应材料。然后，如图10所示，利用光刻、刻蚀工艺对第三介质层231、第四介质层233和红外线热吸收结构232进行图形化，形成导气孔235。

之后，进行步骤S16，去除所述牺牲层200。在本实施例中，采用灰化的方法去除所述牺牲层200，在灰化的过程中，灰化气体(一般包括氧等离子体)通过所述导气孔235接触所述牺牲层200，从而使得所述牺牲层200灰化，形成如图11所示的240镂空腔240，所述插塞220形成镂空的微桥结构，支撑起上方的所述热敏单元230。之后还可以在所述热敏单元230上继续形成MEMS的器件结构，此为本领域的技术人员可以理解的，在此不作赘述。

经过上述步骤，形成了如图11所示的探测传感器1，包括半导体基底100以及插塞220，所述插塞220形成于所述半导体基底100上，所述插塞220包括由外至内依次形成第一介质层221、导电层222和第二介质层223，所述导电层222围绕在所述第二介质层223的外侧以及底部，所述第一介质层221围绕在所述导电层222的外侧，所述导电层222接触所述半导体基底1，所述插塞220的顶部暴露出所述导电层222。在本实施例中，所述探测传感器1还包括位于所述插塞220上方的所述热敏单元230，所述热敏单元230由所述插塞220支撑，并在所述半导体基底100和所述热敏单元230之间形成镂空腔240，所述插塞220形成镂空的微桥结构，支撑起上层的所述热敏单元230等MEMS的器件结构。

在本实施例中，三明治结构的所述插塞220可以稳固地支撑起上层的所述热敏单元230等MEMS的器件结构，并可以实现上层的所述热敏单元230等MEMS的器件结构与所述半导体基底100中的读取集成电路等CMOS器件的电学连接，从而提高器件的性能。

本发明的较佳实施例如上所述，但是本发明并不限于上述公开的范围，例如，所述探测传感器1的制备方法并不限于上述方法，例如，在形成所述导电层222和第二介质层223时，还可以：

先在所述第一介质层210内形成一导电层222’，所述导电层222’位于所述第一介质层210的内壁、覆盖所述通孔210的底部并形成于所述牺牲层200表面；

然后，通过光刻、刻蚀等工艺去除不需要的所述导电层222’，形成导电层222；

之后，沉积所述第二介质层223’，所述第二介质层223’覆盖所述导电层222’，并填充所述空洞211，所述第二介质层223’还形成于所述牺牲层200表面上；

接着，去除多余所述第二介质层223’，其中，可以采用光刻和刻蚀的方法，去除多余所述第二介质层223’，或采用研磨的方法，去除多余所述第二介质层223’，并暴露出所述导电层222’的顶部，形成所述第二介质层223。

此外，所述探测传感器并不限于为本实施例中的非制冷微测辐射热计探测器，也可将本发明用于其它的探测传感器中，只要是需要采用所述插塞的镂空微桥支撑起上层结构的方法，其具体实施步骤与思路和本发明的上述实施例相似，在本发明实施例的启示下，这一应用的延伸对本领域普通技术人员而言是易于理解和实现的，在此不再赘述。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种探测传感器的制备方法，其特征在于，包括：

提供一半导体基底；

在所述半导体基底上形成一牺牲层，所述牺牲层中形成有通孔；

在所述通孔的侧壁形成一第一介质层；

在所述第一介质层内形成一导电层，所述导电层位于所述第一介质层的内壁并覆盖所述通孔的底部；

在所述导电层内形成一第二介质层，以在所述通孔内形成插塞，所述插塞包括由内至外依次形成所述第一介质层、导电层以及第二介质层，所述第二介质层暴露出所述导电层的顶部；

去除所述牺牲层。

2.如权利要求1所述的探测传感器的制备方法，其特征在于，所述半导体基底包括具有读取集成电路的衬底以及层间介质层，所述层间介质层包括与所述读取集成电路电连接的互连结构，所述导电层与所述互连结构导通。

3.如权利要求1所述的探测传感器的制备方法，其特征在于，在所述通孔的侧壁形成一第一介质层的步骤包括：

沉积所述第一介质层，所述第一介质层覆盖所述通孔的侧壁和底部；

去除所述通孔的底部的所述第一介质层。

4.如权利要求3所述的探测传感器的制备方法，其特征在于，所述第一介质层的沉积厚度为所述通孔的直径的1/20～1/4。

5.如权利要求1所述的探测传感器的制备方法，其特征在于，在所述导电层内形成一第二介质层的步骤包括：

沉积所述第二介质层，所述第二介质层覆盖所述导电层；

去除部分所述第二介质层，所述第二介质层暴露出所述导电层的顶部。

6.如权利要求1至5中任意一项所述的探测传感器的制备方法，其特征在于，在去除所述牺牲层的步骤之前，所述探测传感器的制备方法还包括：

在所述牺牲层上形成感应单元，所述感应单元与所述导电层电连接。

7.如权利要求1所述的探测传感器的制备方法，其特征在于，所述第一介质层的材料为氧化物或氮化物。

8.如权利要求1所述的探测传感器的制备方法，其特征在于，所述第二介质层的材料为氧化物或氮化物。

9.如权利要求1所述的探测传感器的制备方法，其特征在于，所述导电层的材料为铝、钛、金、钽、镍、钴、镉其中之一或者它们中任意几个的合金。

10.一种探测传感器，其特征在于，包括：

半导体基底；

插塞，形成于所述半导体基底上，所述插塞包括由外至内依次形成第一介质层、导电层和第二介质层，所述导电层围绕在所述第二介质层的外侧以及底部，所述第一介质层围绕在所述导电层的外侧，所述导电层接触所述半导体基底，所述插塞的顶部暴露出所述导电层。