JP5078725B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5078725B2
JP5078725B2 JP2008111087A JP2008111087A JP5078725B2 JP 5078725 B2 JP5078725 B2 JP 5078725B2 JP 2008111087 A JP2008111087 A JP 2008111087A JP 2008111087 A JP2008111087 A JP 2008111087A JP 5078725 B2 JP5078725 B2 JP 5078725B2
Authority
JP
Japan
Prior art keywords
marking
area
semiconductor substrate
back surface
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008111087A
Other languages
English (en)
Other versions
JP2009266862A (ja
Inventor
吉史 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2008111087A priority Critical patent/JP5078725B2/ja
Priority to CN201510217313.7A priority patent/CN104952852B/zh
Priority to CN200910005615.2A priority patent/CN101567350B/zh
Priority to CN201510217327.9A priority patent/CN104882437A/zh
Priority to US12/403,430 priority patent/US20090289319A1/en
Publication of JP2009266862A publication Critical patent/JP2009266862A/ja
Application granted granted Critical
Publication of JP5078725B2 publication Critical patent/JP5078725B2/ja
Priority to US14/140,842 priority patent/US20140103528A1/en
Priority to KR1020150092374A priority patent/KR101547091B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は半導体装置に関し、特にウエハレベルチップサイズパッケージ（Ｗ−ＣＳＰ）構造を有する半導体装置に関する。
近年のカメラ付き携帯電話やデジタルカメラに代表される情報機器は、小型化、高密度、高機能化が著しく進展している。これらの機器に搭載されるＣＣＤやＣＭＯＳ等の撮像素子の小型化を達成する技術としてチップサイズと同一のパッケージを実現するウエハレベルチップサイズパッケージ（以下Ｗ−ＣＳＰと称する）が知られている。
Ｗ−ＣＳＰはウエハ状態で全ての組立工程を完了させる新しいコンセプトのパッケージである。Ｗ−ＣＳＰはＦＢＧＡ（Fine Pitch Ball Grid Array）と同じく、パッケージの裏面に格子状に端子が配列された外形形状を有し、パッケージジサイズはチップサイズと略同一である。
図１にＷ−ＣＳＰ技術を用いて作成されたイメージセンサ３０の断面構造を示す。シリコン等からなるイメージセンサチップ４の表面には受光部３が形成されている。受光部３はマトリクス状に配置されたフォトダイオードと電荷結合素子（ＣＣＤ）により構成される。受光部３の表面にはマイクロレンズアレイ３ａが積層される。イメージセンサチップ４の表面には受光部３に電気的に接続されたボンディングパッド９が形成される。ボンディングパッド９の各々には、イメージセンサチップ４を貫通し、下面に達する貫通電極１０が電気的に接続される。貫通電極１０とシリコンチップとの間には両者の間を絶縁する絶縁膜１１が設けられている。イメージセンサチップの裏面には、反射防止膜２３が形成されその開口部において貫通電極１０に接続する裏面配線１３が形成される。バンプはんだ１２は、イメージセンサチップ４の裏面側において裏面配線１３に電気的に接続される。イメージセンサ３０の実装基板への実装は、このバンプ半田１２をリフローすることにより行われる。イメージセンサ４上には、空隙を挟んでカバーガラス６が形成される。イメージセンサチップ上の空隙は、受光部３の外周を取り囲むように形成されたスペーサ５により形成される。スペーサ５とカバーガラス６の接合は接着剤２０により行われる。
このように、イメージセンサをＷ−ＣＳＰで構成することにより、装置の小型化、軽量化を実現できるのみならず、クリーンルーム内でフリップチップボンダを使用するような高価な個別実装方式によらず、一般的な一括リフローにより実装基板への実装が可能となる。
特開２００７−１８４６８０号公報 特開２００６−７３８５２号公報
一般的に、半導体装置の製造工程においては、パッケージの表面または裏面に品名や製造時期、製造ロットおよび特性等を表す文字、数字および記号等をレーザを用いて描画するレーザ捺印が行われている。レーザ捺印によって形成される捺印マークは、半導体装置を実装基板に実装する際に異種部品の混入防止のための認識マークや、マウンターでマウントする際の位置認識マークとして使用され、また、不具合が発生した場合に製造履歴の追跡等に用いられる。しかし、パッケージサイズを可能な限り縮小することを目的とするＷ−ＣＳＰにおいては、レーザ捺印による弊害が懸念される。
すなわち、Ｗ−ＣＳＰにおいては、捺印面から半導体チップ表面までの距離が極めて短いことから、捺印マークの形成によって裏面配線が露出したり、レーザの熱により裏面配線が溶融して絶縁不良に至るおそれがある。また、イメージセンサの如き受光部を有するものにおいては、受光領域に捺印マークを形成することはできない。このように、Ｗ−ＣＳＰにおいては、そのパッケージの特質に起因してレーザ捺印により捺印マークを形成することができる領域が非常に限られており、捺印エリアを抽出することは容易ではなかった。
本発明は、上記した点に鑑みてなされたものであり、Ｗ−ＣＳＰの如きパッケージサイズが半導体チップと略同一の半導体装置においてより広い捺印エリアを確保することができる半導体装置の構成を提供することを目的とする。
本発明の半導体装置は、矩形状の半導体基板と、前記半導体基板の表面に形成された複数の表面電極と、前記半導体基板の内部において前記半導体基板の裏面から前記表面電極の各々に達する複数の貫通孔と、前記貫通孔の各々の内壁を覆う導電体と、前記半導体基板の裏面に設けられて前記導電体に接続された裏面配線網と、前記裏面配線網を覆う絶縁膜と、前記絶縁膜上に形成された捺印マークを有する捺印エリアと、を含む半導体装置であって、前記捺印エリアの外縁が前記捺印マーク形成面に平行な方向において前記裏面配線網から離間し、且つ前記半導体基板の外縁に一致していることを特徴としている。
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素又は部分には同一の参照符を付している。
（第１実施例）
図２は、本発明の第１実施例であるＷ−ＣＳＰ構造を有するイメージセンサ１の断面構造図である。シリコン単結晶からなる半導体基板１００は、イメージセンサ１の本体を構成し、その表面にＣＭＯＳ回路或いはＣＣＤ等の受光素子１４０が形成されている。半導体基板１００上には、多数の受光素子が画素数分だけ形成されており、外部に設けられるレンズ等の光学系によって撮像対象から発せられた光が受光素子１４０の受光面に結像されるようになっている。受光素子１４０は受光した光の強度に応じた光電変換信号を検知出力信号として出力する。そして、各受光素子の位置と検知出力信号から画像データが生成される。
半導体基板１００の表面には例えばアルミ等の金属からなる表面電極１１０が形成され、この表面電極１１０を介して検知出力信号の送受信やバイアス電圧の入力が行われる。半導体基板１００の表面には、表面電極１１０の形成部分に開口を有するポリイミド等からなるパシベーション膜１１２が形成されており、半導体基板１００の表面を保護している。
半導体基板１００には、その裏面側から表面電極１１０に達する貫通孔１２０が形成されている。貫通孔１２０の内壁表面は銅等の導電膜で覆われており、これにより貫通電極１０５ａが構成される。貫通電極１０５ａは、貫通孔１２０の底面において表面電極１１０に電気的に接続される。半導体基板１００の裏面側には貫通電極１０５ａに電気的に接続された裏面配線１０５ｂが伸張している。貫通孔１０５ａの側壁および半導体基板１００の裏面は絶縁膜１１１で覆われており、これにより貫通電極１０５ａおよび裏面配線１０５ｂと半導体基板１００は絶縁される。半導体基板１００の裏面はソルダーレジスト等の絶縁膜１０６により覆われており、裏面側の絶縁性が確保されている。裏面配線１０５ｂの終端部には、絶縁膜１０６に形成された開口部を介して半田バンプ１０８が形成されている。半田バンプ１０８は、裏面配線１０５ｂおよび貫通電極１０５ａを経由して表面電極１１０に電気的に接続されることとなり、従って、半導体基板１００の裏面側から検知出力信号を取り出したり、バイアス電圧の供給が可能となる。半田バンプ１０８はイメージセンサ１を実装する実装基板との接合部を構成する。
半導体基板１００上には、光透過性を有する接着層１０１が形成される。尚、光透過性接着層を形成する代わりにこの領域に空隙を設けることとしてもよい。接着層１０１上には光透過性を有するガラス基板１０２が形成される。ガラス基板１０２上には、イメージセンサ１の製造工程においてガラス基板１０２の表面にキズが付かないように保護フィルム１５０が貼着されている。尚、保護フィルム１５０は、専らガラス基板１０２の保護を目的とするものであり、イメージセンサ１が実装基板に実装される前に剥離される。
イメージセンサ１の裏面側、すなわちバンプ半田１０８が形成されている面には、品名や製造時期および特性等を表示する文字、数字および記号等からなる捺印マーク２００が形成される。捺印マーク２００は、イメージセンサ１の裏面を覆う絶縁膜１０６上にレーザ捺印方式により形成される。捺印マーク２００は、レーザ捺印装置から照射されるレーザのパワーにより捺印マーク形成面に溝を刻むことによって形成される。従って、裏面配線１０５ｂ上にレーザ捺印を行うと、例えば製造ばらつきによって絶縁膜１０６の膜厚が薄くなった場合や、レーザ捺印装置のレーザ出力が高くなった場合に、捺印マークの溝が裏面配線１０５ｂにまで達し、その結果、裏面配線が露出して絶縁性を確保できなくなるおそれがある。従って、裏面配線上には、捺印マークを形成しないこととしている。
また、レーザ捺印においてはレーザによる熱の影響も考慮する必要があることから、捺印マーク形成面から裏面配線１０５ｂまでの深さ方向の距離だけでなく、捺印マーク形成面に平行な方向の距離も確保する必要がある。すなわち、捺印マーク２００の外縁は、直近の裏面配線１０５ｂやバンプ半田１０８の形成位置から捺印形成面に平行な方向に少なくとも距離Ｌだけ離間した位置に配置される。更に、図３に示すように、裏面配線が多層配線となっている場合には、上層の配線１０５ｃ上には、捺印マークを形成しない。
図４に、イメージセンサ１を裏面側から眺めた平面図を示す。イメージセンサ１は、製造プロセスの最終工程においてダイシングされ、図４に示す如くチップ状に個片化される。イメージセンサ１の裏面は、絶縁膜１０６に覆われており、その開口部にマトリックス状に配置された複数のバンプ半田１０８が形成されている。尚、図４においては、絶縁膜１０６の下層に設けられている貫通電極１０５ａおよび裏面配線１０５ｂが示されている。貫通電極１０５ａは、個片化されたイメージセンサ１の周縁部に沿って配置される。各貫通電極１０５ａには裏面配線１０５ｂが接続し、各裏面配線１０５ｂはそれぞれバンプ半田１０８の形成位置まで伸張している。各バンプ半田１０８は裏面配線１０５ｂの終端部に接続される。各バンプ半田１０８から貫通電極１０５ａの間を繋ぐ裏面配線１０５ｂの各々は、他の裏面配線と互いに近接しないように、適当なスペースを確保した配線パターンが形成されている。
このように、イメージセンサ１の裏面には、複数のバンプが設けられており、また表面からごく浅い位置に裏面配線網が存在することから、必要なバンプ数を確保しつつイメージセンサ１の裏面側に捺印エリアを確保するためには、バンプの配列形態や裏面配線の引き回しに工夫を要する。
本実施例では、イメージセンサ１の裏面において図４の破線で囲まれた捺印エリア３００が確保されている。捺印エリア３００内には製品名、製造時期、製造ロット等を示す文字、数字および記号等からなる捺印マーク２００が形成される。本実施例において形成される捺印マークの大きさは、バンプ半田１０８のピッチと同程度かそれ以上のものが想定される。
捺印エリア３００は、上記したように裏面配線の形成領域の上方には配置されず、また、レーザによる熱が隣接するバンプ半田や裏面配線に悪影響を及ぼさないように、捺印エリア３００の外縁は、直近のバンプ半田や裏面配線の形成位置から捺印形成面に平行な方向に少なくとも距離Ｌだけ離間させる必要があることから、図中斜線で示す領域は、捺印エリアから除外される。例えば、絶縁膜１０６の膜厚のばらつきや、レーザ捺印装置のレーザパワーのばらつき等を考慮して、これらがワーストケースとなった場合でもレーザ捺印による熱等の影響が裏面配線やバンプ半田に及ばないように距離Ｌが決定される。
このように、捺印エリアの確保が容易ではない状況下において、可能な限り捺印エリアの拡大を図るべく、本発明の半導体装置は、図４に示すように捺印エリア３００をイメージセンサ１の周縁部に配置させている。換言すれば、捺印エリアの外縁が個変化されたイメージセンサチップの外縁と一致するように捺印エリアを配置させる。捺印エリア３００をチップ周縁部に配置することによって、パッケージサイズを拡大したり、バンプ半田や裏面配線の削減を伴うことなくイメージセンサ１の中央部に捺印エリアを配置する場合と比較して捺印エリアを拡大させることができる。
図５（ａ）は、捺印エリア３００ａをイメージセンサ１の裏面側中央部に配置した場合を示している。すなわち、この場合、捺印エリア３００ａは、その周囲をバンプ半田１０８に囲まれた状態となる。上記したように、捺印エリア３００ａの外縁をバンプ半田１０８の形成位置から捺印形成面に平行な方向に距離Ｌだけ離間させる必要があることから、図中斜線で示す領域は捺印エリアから除外される。つまり、捺印エリアをチップ中央部に配置させる場合においては、捺印エリアの外縁を構成する四辺全てをバンプ半田１０８の形成位置から距離Ｌだけ後退させる必要がある。その結果、十分な捺印スペースを確保することができなくなり、所定の文字の大きさで、所定の文字数の捺印マークを捺印エリア３００ａに形成できない場合がある。
図５（ｂ）は、捺印エリア３００ｂをイメージセンサ１の周縁部に配置した場合を例示している。同図に示す例においては、捺印エリア３００ｂは、イメージセンサ１の左側端部に配置される。この場合、捺印エリア３００ｂの左方にはバンプ半田や裏面配線が存在せず、捺印エリア３００ｂの左側端部については、図５（ａ）に示す場合のように距離Ｌだけ後退させる必要がない。その結果、捺印エリア３００ｂの左端部をチップ左端部にまで拡張させることが可能となり、捺印エリア３００ｂの面積を図５（ａ）に示す場合における捺印エリア３００ａの面積よりも拡大させることが可能となる。
図５（ｄ）に捺印エリア３００ａと捺印エリア３００ｂとを重ねて表示することによって、両者の面積を比較した図を示す。同図の斜線部分が拡大した分の面積である。このように、捺印エリアをチップ周縁部に配置させることにより、パッケージサイズの拡大や、バンプ半田や裏面配線の削減を伴うことなく、捺印エリアを拡大させることが可能となる。尚、拡大分の領域は、捺印エリアに充てることができる他、バンプ半田や裏面配線の形成領域に充てることとしてもよい。
図５（ｃ）は、捺印エリア３００ｃをチップコーナ部に配置した場合を例示している。同図に例においては、捺印エリア３００ｃは、イメージセンサ１の左下コーナ部に配置される。この場合、捺印エリア３００ｃの左方および下方にはバンプ半田や裏面配線が存在せず、捺印エリア３００ｃの左端部および下端部については、図５（ａ）に示す場合のように距離Ｌだけ後退させる必要がない。その結果、捺印エリア３００ｃの左端部および下端部を、それぞれ、チップ左側端部および下端部にまで拡張させることが可能となり、捺印エリア３００ｃの面積を図５（ａ）に示す場合における捺印エリア３００ａの面積よりも拡大させることが可能となる。また、この場合、図５（ｂ）に示す場合における捺印エリア３００ｂの面積よりも更に拡大させることが可能となる。
図５（ｄ）に捺印エリア３００ａと捺印エリア３００ｃとを重ねて表示することによって、両者の面積を比較した図を示す。同図の斜線部分が拡大した分の面積である。このように、捺印エリア３００ｃをチップ周縁部のうち、特にコーナ部に配置させることにより、パッケージサイズの拡大や、バンプ半田や裏面配線の削減を伴うことなく捺印エリアを更に拡大させることが可能となる。拡大分の領域は、捺印エリアに充てることができる他、バンプ半田や裏面配線の形成領域に充てることもできる。
次に、上記構成を有するイメージセンサ１の製造方法について図６（ａ）〜（ｅ）および図７（ｆ）〜（ｉ）に示す製造工程図を参照しつつ説明する。
まず、ＣＭＯＳ回路やＣＣＤ等の受光素子の形成工程、表面電極形成工程、その他イメージセンサとして必要な構成部分が形成されたシリコン単結晶等からなる半導体基板１００を用意する（図６（ａ））。
他方、表面に保護フィルム１５０を貼着させたガラス基板１０２を用意する。保護フィルム１５０は、ガラス基板１０２が製造工程において傷付かないように保護のために設けられるものであり、ガラス基板１０２の上面を全面に亘って被覆するように貼り付ける。次に、半導体基板１００の受光素子形成面に透明接着剤１０１を塗布し、半導体基板１００とガラス基板１０２とを張り合わせる（図６（ｂ））。
次に、半導体基板１００の厚さが所定値となるように半導体基板１００の裏面を研削する（図６（ｃ））。
次に、半導体基板１００の裏面側に表面電極（図示せず）の形成位置に対応した部分に開口部を有するフォトマスクを形成した後、フォトマスクの開口部分から露出した半導体基板１００をエッチングして、貫通電極を形成するための貫通孔１０４を形成する。貫通孔１０４は、半導体基板１００の表面に形成されている表面電極（図示せず）にまで達するまでエッチングされる（図６（ｄ））。
次に、ＣＶＤ法により、貫通孔１０４の内壁と、半導体基板１００の裏面を覆うようにＳｉＯ2等からなる絶縁膜１１１を堆積させる。その後、貫通孔１０４の底面に堆積している絶縁膜１０４をエッチングして、貫通孔１０４の内部において表面電極（図示せず）を露出させる。次に、ＣＶＤ法によりＴｉＮ等からなるバリアメタル層、銅（Ｃｕ）からなるめっきシード層を貫通孔１０４の側壁および底面と、半導体基板１００の裏面に順次堆積させた後、めっきシード層に電極を取り付けて電解めっき法により貫通孔１０４の内壁に銅（Ｃｕ）からなる貫通電極１０５ａを形成するとともに、半導体基板１００の裏面の絶縁膜１１１上に裏面配線１０５ｂを形成する。その後、裏面配線１０５ｂに対しては、エッチングによりパターニングを施して、所望の配線パターンを形成する。貫通電極１０５ａは貫通孔１０４の底面において表面電極（図示せず）に電気的に接続される（図６（ｅ））。
次に、裏面配線１０５ｂが形成された半導体基板１００の裏面全体を覆うように光硬化性エポキシ樹脂からなるソルダーレジストを約３０ｕｍ程度の厚さで塗布し、乾燥後、所定のフォトマスクを介して露光部分を光硬化させる。その後、ソルダーレジストの未露光部分を選択的に除去することにより、バンプ半田形成位置に開口部１０７を有する絶縁膜１０６を形成する（図７（ｆ））。
次に、電界めっき法等により、絶縁膜１０６の開口部１０７から露出している裏面配線１０５ｂに電気的に接続されたバンプ半田１０８を形成する（図７（ｇ））。
次に、チップ状に個片化する前に絶縁膜１０６上にレーザ捺印装置を用いて捺印マークを形成する。捺印マークは、図４に示す如くチップ周縁部に確保された捺印エリア３００内に形成される。レーザ捺印による捺印深さはレーザパワーにて管理されている。捺印エリア３００は、捺印装置のレーザパワーのばらつきや、絶縁膜１０６のばらつきを考慮して、これらがワーストケースとなった場合においても、レーザ捺印による熱等の影響が裏面配線やバンプ半田に及ばないように捺印エリア３００の外縁は、裏面配線１０５ｂやバンプ半田１０８から捺印形成面に平行な方向において所定距離Ｌだけ離間した位置に配置される（図７（ｈ））。
次に、ガラス基板１０２に貼り付けられた保護フィルム１５０を剥がし、ガラス基板１０２側をウエハテープ３００に貼り付けて、ダイシングすることによりイメージセンサ１をチップ状に個片化する（図７（ｉ））。以上の各工程を経て本発明のイメージセンサ１が完成する。
（第２実施例）
図８は、本発明の第２実施例であるＷ−ＣＳＰ構造を有するイメージセンサ２の断面構造図である。イメージセンサ２は、捺印マーク２００が半導体基板１００の裏面側ではなく、ガラス基板１０２に貼着された保護フィルム１５０上に形成される点において第１実施例に係るイメージセンサ１と異なる。すなわち、イメージセンサ２の保護フィルム１５０の直下には、捺印マークの形成を避けるべき裏面配線が存在せず、また、保護フィルム１５０は、イメージセンサが実装基板に実装される前に剥離されるため、使用時において捺印マークが受光の妨げとなることはなく、その全面を捺印エリアとすることができる。尚、通常、保護フィルム１５０はダイシング前に剥離されるのが一般的であるが、保護フィルムを貼り付けたまま、ウエハ状態或いは個片化されたチップ状態で出荷される場合もあり得る。ユーザにおいては保護フィルム１５０を剥離する前に保護フィルム１５０上に形成された捺印マーク２００を実装基板への実装する際の位置認識マークや方向認識マークとして使用することができる。
保護フィルム１５０の特性や膜厚等によっては、保護フィルム１５０上にレーザ捺印を行うことで直下のガラス基板１０２に傷等が発生するおそれがある場合には、これが外乱となって受光素子から適正な検知出力信号が得られなくなる場合がある。このような場合においては、例えば、図９（ａ）および（ｂ）に示すように受光素子１４０によって受光される受光エリア４００を回避して捺印マークを形成するのが好ましい。図９（ａ）は、イメージセンサ２を上面側から眺めた平面図であり、図９（ｂ）は、図９（ａ）における９ｂ−９ｂ線断面図である。すなわち、受光エリア４００は、例えばイメージセンサ２の中央部に配置され、受光エリア４００を囲む外周領域が捺印エリア３００となる。このように、受光エリア４００を回避するように捺印エリア３００を配置することで、イメージセンサとしての機能を害することなく保護フィルム上への捺印が可能となる。
このように受光エリアの周縁部を捺印エリア３００とする場合には、ガラス基板１０２に直接捺印マークを形成することとしてもよい。この場合においても、イメージセンサとしての機能は害されることがなく、しかも実装後も捺印マークを残すことができる。
また、第１実施例において示したようにイメージセンサの裏面側に捺印マークを形成する場合であっても、本実施例において示すように保護フィルムやガラス基板上にも更に捺印マークを形成することとしてもよい。
また、上記各実施例においては、イメージセンサに本発明を適用した場合を例に説明したが、これに限定されるものではなく、半導体装置としての機能は他のものであってもよい。
従来のＷ−ＣＳＰ構造を有するイメージセンサの断面構造図である。 本発明の実施例であるイメージセンサの断面構造図である。 本発明の実施例であるイメージセンサの断面構造図である。 本発明の実施例であるイメージセンサの裏面側の平面図である。 捺印エリアの配置と捺印エリアの面積を比較した図である。 本発明の実施例であるイメージセンサの製造工程を示す断面図である。 本発明の実施例であるイメージセンサの製造工程を示す断面図である。 本発明の他の実施例であるイメージセンサの断面図である。 （ａ）は、本発明の他の実施例に係るイメージセンサの捺印エリアを示す平面図、（ｂ）は（ａ）における９ｂ−９ｂ線断面に沿った断面図である。
符号の説明
１ イメージセンサ
１００ 半導体基板
１０２ ガラス基板
１０５ａ 貫通電極
１０５ｂ 裏面配線
１０８ バンプ半田
１１０ 表面電極
１１１ 絶縁膜
１５０ 保護フィルム
２００ 捺印マーク
３００ 捺印エリア

Claims (6)

  1. 矩形状の半導体基板と、前記半導体基板の表面に形成された複数の表面電極と、前記半導体基板の内部において前記半導体基板の裏面から前記表面電極の各々に達する複数の貫通孔と、前記貫通孔の各々の内壁を覆う導電体と、前記半導体基板の裏面に設けられて前記導電体に接続された裏面配線網と、前記裏面配線網を覆う絶縁膜と、前記絶縁膜上に形成された捺印マークを有する捺印エリアと、を含む半導体装置であって、
    前記捺印エリアの外縁が前記捺印マーク形成面に平行な方向において前記裏面配線網から離間し、且つ前記半導体基板の外縁に一致していることを特徴とする半導体装置。
  2. 前記捺印エリアは、前記半導体基板のコーナに配置されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記捺印マークはレーザ照射によって形成されることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記半導体基板上に形成された透明基板と、
    前記光透過性基板の全面に貼着された保護フィルムと、
    前記保護フィルム上に形成された捺印マークを有する表面捺印エリアと、
    を更に有することを特徴とする請求項１乃至３のいずれか１に記載の半導体装置。
  5. 前記半導体基板は、その表面に受光素子を有し、
    前記表面捺印エリアは、前記保護フィルム上の前記受光素子によって受光されるべき撮像対象からの光が透過する受光エリア以外の領域に配置されることを特徴とする請求項４に記載の半導体装置。
  6. 前記受光エリアは、前記保護フィルム上の中央部に配置され、
    前記表面捺印エリアは、前記保護フィルム上の前記受光エリアを囲む外周領域に配置されることを特徴とする請求項５に記載の半導体装置。
JP2008111087A 2008-04-22 2008-04-22 半導体装置 Active JP5078725B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008111087A JP5078725B2 (ja) 2008-04-22 2008-04-22 半導体装置
CN200910005615.2A CN101567350B (zh) 2008-04-22 2009-01-20 半导体器件
CN201510217327.9A CN104882437A (zh) 2008-04-22 2009-01-20 半导体器件
CN201510217313.7A CN104952852B (zh) 2008-04-22 2009-01-20 半导体器件的制造方法
US12/403,430 US20090289319A1 (en) 2008-04-22 2009-03-13 Semiconductor device
US14/140,842 US20140103528A1 (en) 2008-04-22 2013-12-26 Semiconductor device
KR1020150092374A KR101547091B1 (ko) 2008-04-22 2015-06-29 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008111087A JP5078725B2 (ja) 2008-04-22 2008-04-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2009266862A JP2009266862A (ja) 2009-11-12
JP5078725B2 true JP5078725B2 (ja) 2012-11-21

Family

ID=41283442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008111087A Active JP5078725B2 (ja) 2008-04-22 2008-04-22 半導体装置

Country Status (4)

Country Link
US (2) US20090289319A1 (ja)
JP (1) JP5078725B2 (ja)
KR (1) KR101547091B1 (ja)
CN (3) CN104882437A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782862B (zh) * 2010-02-26 2015-08-26 精材科技股份有限公司 芯片封装体及其制造方法
US9653500B2 (en) * 2010-03-22 2017-05-16 Xintec Inc. Optical cover plate with improved solder mask dam on glass for image sensor package and fabrication method thereof
JP5703730B2 (ja) * 2010-12-13 2015-04-22 富士通株式会社 赤外線撮像装置
US8872293B2 (en) * 2011-02-15 2014-10-28 Sony Corporation Solid-state imaging device and method of manufacturing the same and electronic apparatus
TWI464857B (zh) * 2011-05-20 2014-12-11 Xintec Inc 晶片封裝體、其形成方法、及封裝晶圓
US9170222B2 (en) 2012-05-11 2015-10-27 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Detecting thermal interface material (‘TIM’) between a heat sink and an integrated circuit
US9316603B2 (en) 2012-05-11 2016-04-19 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Detecting thermal interface material (‘TIM’) between a heat sink and an integrated circuit
US9666730B2 (en) * 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
JP2016171149A (ja) 2015-03-11 2016-09-23 株式会社東芝 半導体装置およびその製造方法
KR102503892B1 (ko) 2015-12-31 2023-02-28 삼성전자주식회사 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
KR102564805B1 (ko) * 2016-04-25 2023-08-10 에스케이하이닉스 주식회사 외부 및 내부 어드레스 마커들을 가진 이미지 센서
CN107634019A (zh) * 2017-09-27 2018-01-26 江苏凯尔生物识别科技有限公司 一种薄膜冲压装置以及芯片喷码工艺
US10574025B2 (en) * 2018-01-26 2020-02-25 Lightwave Logic Inc. Hermetic capsule and method for a monolithic photonic integrated circuit
CN108693189A (zh) * 2018-04-02 2018-10-23 中国工程物理研究院激光聚变研究中心 大口径熔石英光学元件基准标识的构建方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61284932A (ja) * 1985-06-11 1986-12-15 Nec Yamagata Ltd 半導体製造用樹脂封入金型
JPH07321146A (ja) * 1994-05-25 1995-12-08 Fuji Xerox Co Ltd ワイヤーボンディング用認識マークの配置方法
US5734155A (en) * 1995-06-07 1998-03-31 Lsi Logic Corporation Photo-sensitive semiconductor integrated circuit substrate and systems containing the same
US5937270A (en) * 1996-01-24 1999-08-10 Micron Electronics, Inc. Method of efficiently laser marking singulated semiconductor devices
US6849308B1 (en) * 1999-05-27 2005-02-01 Stuart Speakman Method of forming a masking pattern on a surface
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002217377A (ja) * 2001-01-18 2002-08-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4790157B2 (ja) * 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
JP3878868B2 (ja) * 2002-03-01 2007-02-07 シャープ株式会社 ＧａＮ系レーザ素子
JP2004056061A (ja) * 2002-05-27 2004-02-19 Kyocera Corp 撮像素子収納用パッケージ
JP4257844B2 (ja) 2003-11-04 2009-04-22 パナソニック株式会社 半導体装置およびその製造方法
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
TWI247409B (en) * 2004-05-13 2006-01-11 Via Tech Inc Flip chip package and process thereof
JP2006012952A (ja) * 2004-06-23 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006073852A (ja) 2004-09-03 2006-03-16 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP4471213B2 (ja) * 2004-12-28 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
JP2006190879A (ja) * 2005-01-07 2006-07-20 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2007180200A (ja) * 2005-12-27 2007-07-12 Yamaha Corp 識別マークの読取方法及び識別マークの読取装置
JP2007184680A (ja) * 2006-01-04 2007-07-19 Fujifilm Corp 固体撮像装置及びその製造方法
JP2007208081A (ja) * 2006-02-02 2007-08-16 Oki Electric Ind Co Ltd アラインメントマーク、合わせマーク及び半導体装置の製造方法
TW200733336A (en) * 2006-02-17 2007-09-01 Advanced Semiconductor Eng Ball grid array package structure with identification marks and substrate thereof
TW200739851A (en) * 2006-04-12 2007-10-16 Advanced Semiconductor Eng Chip package structure and process thereof
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
US7884472B2 (en) * 2008-03-20 2011-02-08 Powertech Technology Inc. Semiconductor package having substrate ID code and its fabricating method

Also Published As

Publication number Publication date
CN104882437A (zh) 2015-09-02
CN104952852B (zh) 2018-06-12
CN101567350A (zh) 2009-10-28
JP2009266862A (ja) 2009-11-12
CN101567350B (zh) 2016-06-15
US20090289319A1 (en) 2009-11-26
US20140103528A1 (en) 2014-04-17
KR20150082164A (ko) 2015-07-15
CN104952852A (zh) 2015-09-30
KR101547091B1 (ko) 2015-08-24

Similar Documents

Publication Publication Date Title
JP5078725B2 (ja) 半導体装置
US8513756B2 (en) Semiconductor package and manufacturing method for a semiconductor package as well as optical module
KR101453158B1 (ko) 이미지 센서를 위한 계단형 패키지 및 그 제조 방법
KR100616670B1 (ko) 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
JP4660259B2 (ja) 半導体装置の製造方法
TWI437699B (zh) And a solid-state imaging device having a through-electrode
JP2010040672A (ja) 半導体装置およびその製造方法
JP6406404B2 (ja) イメージセンサモジュール
JP2005209967A (ja) 半導体装置、光学装置用モジュール及び半導体装置の製造方法
US11282879B2 (en) Image sensor packaging method, image sensor packaging structure, and lens module
JP2010186947A (ja) 固体撮像装置
US8547471B2 (en) Camera module and method of manufacturing the camera module
JP7389029B2 (ja) 固体撮像装置、電子機器、および固体撮像装置の製造方法
US7888157B2 (en) Image sensor chip package method
JP2006173463A (ja) センサーモジュール
CN111009542B (zh) 一种封装方法及封装结构
JP5045952B2 (ja) 光デバイス、光モジュール及び電子機器
JP4292383B2 (ja) 光デバイスの製造方法
KR100716870B1 (ko) 반도체패키지 및 그 제조 방법
KR20090111750A (ko) 반도체 장치
JP2010027886A (ja) 半導体装置とそれを用いたカメラモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5078725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350