JP5142103B2 - 回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法 - Google Patents

Description

本発明は、電子デバイスが実装される回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法に関する。

従来、光素子、半導体パッケージ等のチップ形電子デバイスの回路基板への実装は、回路基板主面へのフリップチップ実装、ワイヤボンディングが主流である。
ところで、電子機器に組み込まれるＬＳＩ等の集積回路デバイスにあっては、電子機器の多機能化、小型化の要求に鑑みて、多層化（多層基板の採用）、これによる小型化、高密度化が進展しつつある。回路基板を複数積層した多層基板へのチップ形電子デバイスの実装は、多層基板の最外層に位置する基板（積層の両端の基板の一方又は両方）が形成する多層基板の端面（デバイス実装面）へのフリップチップ実装、ワイヤボンディングによる実装が一般的である（例えば非特許文献１）。
Sharifi, H.; Tae-Young Choi; Mohammadi, S.：Self-Aligned Wafer-Level Integration Technology With High-Density Interconnects and Embedded Passives,IEEE Transactions on [see also Components, Packaging and Manufacturing Technology, Part B: Advanced Packaging, IEEE Transactions on] Volume: 30, Issue: 1,(2007) Page(s): 11-18

しかしながら、上述のように、多層基板の最外層に位置する基板にチップ形電子デバイスを実装する構成では、実装したチップ形電子デバイスが多層基板の外側に突起状に存在することになるため、集積回路デバイスのサイズの小型化には限界がある。また、実装出来るチップ形電子デバイスの数に限界があり実装数の増加が困難であるといった不満があった。また、複雑なパッケージングを必要とし低コスト化が困難、といった問題もあった。

本発明は、前記課題に鑑みて、回路基板を複数積層して構成される集積回路デバイスの小型化、チップ形電子デバイスの実装数の増加、低コスト化、を容易に実現できる回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法の提供を目的としている。

上記課題を解決するために、本発明では以下の構成を提供する。
本発明は、半導体基板に、該半導体基板の両面の少なくとも一方に形成された配線部と、前記半導体基板に貫設された貫通配線と、前記半導体基板に貫設された貫通孔でありチップ形電子デバイスが組み込まれるデバイス収納孔と、前記半導体基板の両面の内の一方の前記配線部から前記デバイス収納孔の片端の開口部に張り出され、前記チップ形電子デバイスに設けられている電極パッドが電気導通可能に接続される突起状の端子部とが設けられており、前記デバイス収納孔の断面寸法が、前記チップ形電子デバイスの前記デバイス収納孔の軸心に垂直の断面寸法を、前記電極パッドのコンタクト面の寸法の５〜１９５％だけ大きくした寸法になっており、前記チップ形電子デバイスが角形のチップであり、前記チップ形電子デバイスを収納する断面矩形の前記デバイス収納孔は、その断面外周の互いに平行な２組の辺の内の少なくとも１組の辺の長さが、前記チップ形電子デバイスの対角線寸法よりも短く、前記チップ形電子デバイスは、前記デバイス収納孔内で、前記デバイス収納孔の断面寸法とチップ形電子デバイスの断面寸法との差によって設定・規制されつつ回転移動可能であり、かつ前記デバイス収納孔の軸心を中心とする軸回り方向の前記チップ形電子デバイスの回転移動の全範囲で、前記チップ形電子デバイスの全ての電極パッドのコンタクト面が、それぞれ前記端子部のコンタクト面に平面視において重なった部分を有する回路基板を提供する。
本発明は、前記回路基板の前記デバイス収納孔に前記チップ形電子デバイスが組み込まれ、前記チップ形電子デバイスの前記電極パッドが導電性のボンディング用金属材料によってボンディングして電気導通可能に接続されて電子デバイス内蔵基板を提供する。
本発明は、前記デバイス収納孔内に、前記デバイス収納孔内面と前記チップ形電子デバイスとの間を埋める充填樹脂部を具備することが好ましい。
本発明は、前記デバイス収納孔に、前記チップ形電子デバイスとして発光素子又は受光素子である光素子が組み込まれ、この光素子は、前記端子部にボンディングされた前記電極パッドが設けられている面であるパッド設置面に発光部又は受光部を有することが好ましい。
本発明は、前記デバイス収納孔内に、前記デバイス収納孔内面と前記光素子との間を埋める充填樹脂部を具備し、前記充填樹脂部から連続して前記光素子の前記パッド設置面に形成された透明樹脂層によって前記発光部又は前記受光部が覆われていることが好ましい。
前記回路基板には、前記デバイス収納孔の前記端子部が設けられている開口部を塞ぐ、透明の開口部封止部材が設けられていることが好ましい。
前記回路基板には前記デバイス収納孔が複数形成されており、前記デバイス収納孔に組み込まれた発光素子と、該発光素子が組み込まれたデバイス収納孔とは別のデバイス収納孔に組み込まれた受光素子とを具備することが好ましい。
前記回路基板には前記デバイス収納孔が複数形成されており、発光素子が組み込まれたデバイス収納孔と、前記チップ形電子デバイスとして前記発光素子の駆動用のドライバー素子が組み込まれたデバイス収納孔とを具備し、前記発光素子と前記ドライバー素子とが、前記回路基板に形成されたチップ間接続用配線を介して電気的に接続されていることが好ましい。
前記回路基板には前記デバイス収納孔が複数形成されており、受光素子が組み込まれたデバイス収納孔と、前記チップ形電子デバイスとして前記受光素子の受光信号変換用のレシーバー素子が組み込まれたデバイス収納孔とを具備し、前記受光素子と前記レシーバー素子とが、前記回路基板に形成されたチップ間接続用配線を介して電気的に接続されていることが好ましい。
前記回路基板の両面の少なくとも一方に、電極パッドと、この電極パッドに実装された金属バンプとを具備することが好ましい。
前記チップ形電子デバイスは、前記パッド設置面とは反対の側に第２電極パッドを具備することが好ましい。
前記第２電極パッドに金属バンプが実装されていることが好ましい。
本発明は、前記電子デバイス内蔵基板であるベース回路基板と、このベース回路基板の片面に実装された集積回路部とを具備する集積回路デバイスを提供する。
本発明は、前記集積回路部が、ベース回路基板に多層に積層された集積回路用基板の回路配線を互いに接続して構成され、この集積回路部を構成する複数の集積回路用基板の内の１以上が、前記電子デバイス内蔵基板であることが好ましい。
本発明は、シート形光導波路に、前記電子デバイス内蔵基板であるベース回路基板を具備する前記集積回路デバイスが１又は複数実装され、前記シート形光導波路は、前記集積回路デバイスに組み込まれている発光素子に対応する位置、前記集積回路デバイスに組み込まれている受光素子に対応する位置に、前記発光素子と前記受光素子とを該シート形光導波路を介して光接続する光路形成用のミラー部を具備する集積回路付き光導波路を提供する。
本発明は、さらに、前記シート形光導波路の前記ベース回路基板とは反対の側に積層された第２回路基板を具備し、前記シート形光導波路に貫設されたボンディング材料収納孔に、前記第２回路基板の回路配線と前記集積回路デバイスの前記ベース回路基板に設けられている電極パッドとを電気的に接続したボンディング用金属材料が収納され、前記第２回路基板の回路配線に電気導通可能に接続された複数の前記集積回路デバイスの回路同士が前記第２回路基板の回路配線を介して電気的に接続されていることが好ましい。
本発明は、前記回路基板の前記デバイス収納孔にチップ形電子デバイスを組み込み、このチップ形電子デバイスに設けられている電極パッドに予め実装しておいた金属バンプをリフローして、前記電極パッドを前記端子部にボンディングする電子デバイス内蔵基板の組立方法を提供する。
本発明は、前記電極パッドを前記端子部にボンディングした後に、前記デバイス収納孔内面と前記チップ形電子デバイスとの間を埋める充填樹脂部を形成する充填樹脂部形成工程を具備することが好ましい。
本発明は、前記充填樹脂部形成工程において、前記回路基板の、前記デバイス収納孔の前記端子部が設けられている開口部を、開口部封止部材を用いて塞いだ状態で、前記デバイス収納孔内に液状の樹脂材料を注入して前記充填樹脂部を形成することが好ましい。
本発明は、透明の開口部封止部材を用いることが好ましい。
本発明は、前記チップ形電子デバイスとして、受光素子又は発光素子である光素子を用い、この光素子の受／発光部が設けられている端面に備えられている電極パッドに予め実装しておいた金属バンプをリフローして、前記電極パッドを前記端子部にボンディングすることが好ましい。
本発明は、前記電子デバイス内蔵基板の組立方法に係る前記電子デバイス内蔵基板の組立方法において、前記充填樹脂部形成工程にて、前記充填樹脂部から連続して前記光素子の前記端面を覆う透明樹脂層を形成することが好ましい。

本発明によれば、チップ形電子デバイスを、回路基板のデバイス収納孔に組み込んで回路基板に実装する構成であるため、実装したチップ形電子デバイスを含む電子デバイス内蔵基板全体のサイズの小型化を容易に実現できる。
複数の集積回路用基板を積層してなる集積回路（集積回路デバイス）を構成する集積回路用基板として、本発明に係る電子デバイス内蔵基板を適用することで、集積回路デバイスの小型化を容易に実現できる。さらに、本発明に係る集積回路デバイスによれば、デバイス内蔵基板の採用によって、集積回路デバイスの内部にチップ形電子デバイスを内蔵した構成となるので、チップ形電子デバイスの実装数の増加も容易に実現できる。ひとつの集積回路デバイスに実装可能なチップ形電子デバイスの数の増加により、チップ形電子デバイスの組み合わせの自由度の向上する。
また、チップ形電子デバイスは、集積回路デバイスを構成する回路基板に内蔵されるため、パッケージングを単純化、あるいは、パッケージングが不要となり、低コスト化を容易に実現できる。

以下、本発明を実施した回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法について、図面を参照して説明する。
図１は本発明に係る電子デバイス内蔵基板１の構造を示す正断面図、図２は図１の電子デバイス内蔵基板１の仮想線で示した領域Ａを拡大して示した拡大断面図、図３は回路基板３のデバイス収納孔３１（キャビティ部）付近及びデバイス収納孔３１に組み込まれるチップ形電子デバイス４を示す図、図４は本発明に係る集積回路デバイス５をシート形光導波路２０に実装した集積回路付き光導波路１０の構造を示す正断面図、図５は図４の集積回路付き光導波路１０の仮想線で示した領域Ｂを拡大して示した拡大断面図である。
なお、図１〜図４において、説明の便宜上、上側を「上」、下側を「下」として説明する。但し、これは本発明の構成要素の相対関係を簡単に説明するために便宜的に規定したものであり、本発明を実施する場合の製造時や使用時の方向を限定するものではない。

図４、図５に示す集積回路付き光導波路１０において、シート形光導波路２０に実装された集積回路デバイス５は、本発明に係る電子デバイス内蔵基板１（以下、デバイス内蔵基板、と略称する場合がある）の片面（デバイス実装面１ｂ。上面）に、集積回路用基板５１を複数枚積層してなる集積回路部５４を実装した構成であり、全体としてチップ形に形成されている。

集積回路部５４は、集積回路用基板５１の回路配線５２（導体回路）同士を電気的に接続してなる回路を具備する。図４中、符号５３はビア配線であり、集積回路用基板５１間にて回路配線５２同士の電気的接続を実現する。集積回路デバイス５は、デバイス内蔵基板１の導体回路と、集積回路部５４の回路とを電気的に接続して構成されている。以下、この集積回路デバイス５をＬＳＩとも言う。

ＬＳＩ５は、デバイス内蔵基板１の集積回路部５４とは反対の側の面（デバイス内蔵基板１においてデバイス実装面１ｂとは反対側の面。底部側実装面１ａ。底面）をシート形光導波路２０に接合させて、シート形光導波路２０に実装されている。
図１、図５に示すように、ここで例示するデバイス内蔵基板１の底部側実装面１ａは、回路基板３（詳細には回路基板３の第１主面３ａ（後述））に被着されたシート状（あるいはプレート状）の開口部封止部材２によって形成される面、詳細には前記開口部封止部材２の回路基板３とは反対側の面である。デバイス内蔵基板１は、前記底部側実装面１ａをシート形光導波路２０に重ね合わせるようにしてシート形光導波路２０に被着されている。
なお、前記開口部封止部材２は透明に形成されている。

図４において、ＬＳＩ５は、シート形光導波路２０の複数箇所に実装されている。
デバイス内蔵基板１は、ＬＳＩ５において、本発明に係るベース回路基板として機能する。

図１〜図３に例示したデバイス内蔵基板１は、回路基板３に形成されたデバイス収納孔３１内に、チップ形電子デバイス４として光素子を組み込んで実装したものである。
以下、チップ形電子デバイス４が光素子を指す場合は、光素子、と称して説明する場合がある。また、光素子には、図中符号４０を付す。
また、チップ形電子デバイスを、以下、単に、チップ、あるいは、チップ形デバイスとも言う。

デバイス収納孔３１は、回路基板３の複数箇所に形成されている。但し、デバイス収納孔３１の形成数は１つだけであっても良い。
ひとつのデバイス収納孔３１には、チップ形デバイス４（光素子）として、発光素子４１又は受光素子４２が組み込まれている。
発光素子４１は、例えば、ＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER）等の半導体レーザである。受光素子４２は、例えばＰＤ（フォトダイオード）である。

図４、図５に示すように、各光素子４０は、受／発光部４０１（発光素子４１の発光部４１１又は受光素子４２の受光部４２１）をシート形光導波路２０に対面配置させて、デバイス収納孔３１に組み込まれている。
シート形光導波路２０には、光素子４０の受／発光部４０１に対応する位置に、受／発光部４０１とシート形光導波路２０（詳細には光路Ｈ１）との光結合用のミラー部２４が形成されている。この集積回路付き光導波路１０において、ミラー部２４は、シート形光導波路２０の光路Ｈ１を直角に曲げて、該ミラー部２４と光素子４０の受／発光部４０１との間に、シート形光導波路２０の光路Ｈ１に対して垂直の光路Ｈ２を形成する。光素子４０の受／発光部４０１は、ミラー部２４を介して、シート形光導波路２０の光路Ｈ１と光結合される。ミラー部２４は、具体的には、前記シート形光導波路２０に前記回路基板３とは反対の側から凹むように形成された凹部によって構成されている。このミラー部２４は、シート形光導波路２０のコア部２２の途中に介在するように形成される。

ここで説明する集積回路付き光導波路１０（図４参照）には、シート形光導波路２０（詳細にはシート形光導波路２０の光路Ｈ１）を介して互いに光接続された発光素子４１と受光素子４２の対が存在する。
そして、この集積回路付き光導波路１０においては、シート形光導波路２０を介して光接続された発光素子４１と受光素子４２の対が構成する信号伝送系によって、発光素子４１側の電子回路と受光素子４２側の電子回路との間の信号伝送を高速で行える。例えば、シート形光導波路２０の複数箇所に実装されている集積回路デバイス５間の信号伝送等に、上述の光素子４０の対の信号伝送系を適用して、信号伝送の高速化を図っている。

なお、図４、図５では、シート形光導波路２０の複数箇所に形成したミラー部２４の形成位置を模式的に示しており、図中の全てのミラー部２４を、分岐部を有していない一本のコア部２２について形成する構成を意味するものでは無い。シート形光導波路２０に３以上のミラー部２４が形成された態様は、分岐部を有するコア部２２を持つシート形光導波路２０、あるいは、複数本のコア部２２を持つシート形光導波路２０にて実現される。ミラー部２４は、発光素子４１と受光素子４２とをシート形光導波路２０のコア部２２を介して光接続するために設けられるものであり、シート形光導波路２０におけるミラー部２４の形成位置は、発光素子４１と受光素子４２との光接続を実現し得るように設定される。

（回路基板、デバイス内蔵基板、デバイス内蔵基板の組立方法）
本発明に係るデバイス内蔵基板１は、回路基板３に形成されたデバイス収納孔３１内に、チップ形電子デバイス４を組み込んだ構成になっている。
但し、回路基板３のデバイス収納孔３１に組み込むチップ形デバイス４としては、光素子に限定されない。回路基板３に組み込むチップ形デバイス４としては、例えば、光素子以外の半導体素子や、パッケージ化されたＩＣチップ等であっても良い。
なお、１つのデバイス収納孔３１には、チップ形デバイス４を１つだけ組み込む。

図６は、チップ形デバイス４として、発光素子４１、該発光素子４１の駆動用のドライバー素子４６、受光素子４２、該受光素子４２の受光信号変換用のレシーバー素子４７（アンプ）を、回路基板３に組み込んだ構成のデバイス内蔵基板１Ａを例示している。
また、図７は、光素子以外のチップ形デバイス４を回路基板に組み込んだデバイス内蔵基板を、集積回路デバイス５の集積回路部５４を構成する複数の集積回路用基板５１の内の１つに適用した構成を例示する。チップ形デバイス４としては、例えば、既述のドライバー素子４６、レシーバー素子４７も採用可能である。図７中、集積回路デバイス５に符号５Ａ、集積回路部５４に符号５４Ａを付す。

回路基板３の前記デバイス収納孔３１は、回路基板３を貫通して、回路基板３の両面（両主面。第１主面３ａ及び第２主面３ｂ）に開口する貫通孔である。
図１〜図３において、符号３９は、回路基板３を構成する半導体基板である。前記デバイス収納孔３１は、半導体基板３９に貫設されている。

回路基板３は、半導体基板３９に、デバイス収納孔３１と、該半導体基板３９の片面に形成された配線部３２（導体回路）と、前記半導体基板３９に貫設され前記配線部３２と電気的に接続された貫通配線３３と、前記配線部３２が形成された前記半導体基板３９の面における前記デバイス収納孔３１の開口部に配線部３２から張り出された突起状の端子部３４とが設けられた構成（デバイス収納孔付き基板）になっている。
端子部３４は、配線部３２から、回路基板３の第１主面３ａ（デバイス収納孔３１の開口部については、第１主面３ａの仮想延長上）に沿って延出している。

なお、本明細書においては、回路基板３の両主面３ａ、３ｂについて、前記配線部３２が形成されている側の面を第１主面３ａ、これとは反対側の面を第２主面３ｂとして説明する。

また、図１に例示したデバイス内蔵基板１は、前記回路基板３（より詳しくは半導体基板３９）に貫設された第２貫通配線１１を具備している。
また、図１では、回路基板３の第１主面３ａに第１金属バンプ１２（底部側金属バンプ）が実装され、回路基板３の第２主面３ｂに第２金属バンプ１３、３５１（デバイス実装側金属バンプ）が実装された構成のデバイス内蔵基板１を例示している。

金属バンプ（ここでは、第１金属バンプ、第２金属バンプ）は、例えば半田等のボンディング用金属材料で形成されているバンプを指す。

第１金属バンプ１２は、回路基板３の第１主面３ａに設けられた電極パッド１４に実装されており、この電極パッド１４を介して第２貫通配線１１と電気的に接続されている。
第２金属バンプ１３、３５１の内、符号３５１の第２金属バンプは、貫通配線３３の回路基板３の第２主面３ｂ側の端部に実装されている。符号１３の第２金属バンプは、第２貫通配線１１の回路基板３の第２主面３ｂ側の端部、に実装されている。

但し、これら金属バンプは、必要に応じて設けられるものであり、省略が可能である。デバイス内蔵基板１にあっては、金属バンプを具備せず、電子部品とのボンディング（ボンディング用金属材料によるボンディング）用の電極パッドのみを具備した構成、回路基板３の両主面３ａ、３ｂの内、片方のみに金属バンプが実装された構成も採用可能である。

回路基板３の第１主面３ａにおける、第１金属バンプ１２及び該第１金属バンプ１２の実装用の電極パッド１４の設置位置は、必ずしも、第２貫通配線１１の第１主面３ａ側の端部に対応する位置（図１参照）に限定されない。回路基板３の第１主面３ａにおいて、第２貫通配線１１の第１主面３ａ側の端部から離隔した位置に設けられた電極パッド１４及び第１金属バンプ１２を、第１主面３ａに形成されている配線部を介して、第２貫通配線１１と電気的に接続した構成であっても良い。この場合、回路基板３の第１主面３ａには、貫通配線３２と端子部３４とを電気的に接続する配線部３２の他に、電極パッド１４及び第１金属バンプ１２と第２貫通配線１１との接続用の配線部が設けられる。

回路基板３の第２主面３ｂにおける第２金属バンプ１３、３５１の設置についても、貫通配線３３の回路基板３の第２主面３ｂ側の端部、第２貫通配線１１の回路基板３の第２主面３ｂ側の端部、に限定されない。第２主面３ｂにおいて貫通配線３３の第２主面３ｂ側の端部から離隔した位置に実装した第２金属バンプ３５１と貫通配線３３とを、第２主面３ｂに形成した配線部を介して電気的に接続すること、第２主面３ｂにおいて第２貫通配線１１の第２主面３ｂ側の端部から離隔した位置に実装した第２金属バンプ１３と第２貫通配線１１とを、第２主面３ｂに形成した配線部を介して電気的に接続すること、も可能である。

前記半導体基板３９は、ここでは具体的にはシリコン基板である。
図中符号３９ａは、半導体基板３９の表面に形成された酸化膜（シリコン酸化膜）であり、貫通配線３３、配線部３２、第２貫通配線１１といった、回路基板３に形成された配線と半導体基板３９との間の電気絶縁性を確保する。

このデバイス内蔵基板１の回路基板３に形成された配線（配線部３２、貫通配線３３、端子部３４、第２貫通配線１１を含む）は、銅あるいは銅合金等の導体金属によって形成されている。
導体金属としては、例えば、金、アルミニウム等も採用可能である。
また、回路基板３には、配線を形成する導体金属が半導体基板３９中に拡散（金属が移行）することを防止する目的で拡散防止膜を設けることができる。拡散防止膜は、配線を形成する導体金属と半導体基板３９との間に介在させる。拡散防止膜用の金属としては、Ｔａ、ＴｉＮ、ＳｉＮなどが挙げられる。

回路基板３に組み込むチップ形デバイス４としては、外観が直方体状（キュービック状、あるいは、四角板状）のものである。また、このチップ形デバイス４としては、図２、図３、図１０等に示すように、６面の外壁面の内の１つが、電極パッド４４が設けられたパッド設置面４３とされた構成のものを採用できる。前記電極パッド４４は、回路基板３の端子部３４とボンディング（ボンディング用金属材料によるボンディング）によって電気導通可能に接続されるものである。
また、このチップ形デバイス４としては、ここでは、図３等に示すように、パッド設置面４３の電極パッド４４に金属バンプ４５が実装されたフリップチップタイプのものを採用している。

図１１等に示すように、デバイス収納孔３１は、角穴状（図１１において、具体的には、平面視正方形の貫通孔）である。チップ形デバイス４は、パッド設置面４３が、回路基板３のデバイス収納孔３１の軸心３１ａ（中心軸線）に対して垂直となるようにしてデバイス収納孔３１内に組み込まれている。

図３に示すチップ形デバイス４は、パッド設置面４３の電極パッド４４に金属バンプ４５が実装された構成になっている。
このチップ形デバイス４を回路基板３のデバイス収納孔３１内に組み込んで回路基板３に実装するには、回路基板３の第２主面３ｂ側からデバイス収納孔３１内に挿入して収納し、チップ形デバイス４の前記金属バンプ４５を回路基板３の前記端子部３４に接触させ、この状態で金属バンプ４５のリフロー、冷却固化することで、電極パッド４４を回路基板３の前記端子部３４にボンディングする。

図２中符号３６は、チップ形デバイス４の電極パッド４４と回路基板３の前記端子部３４とをボンディングして電気的に接続したボンディング金属部である。ボンディング金属部３６は、導電性のボンディング用金属材料によって形成されている。
ここでは、前記ボンディング金属部３６は、前記金属バンプ４５のリフロー、冷却固化によって形成されたものである。但し、チップ形デバイス４の電極パッド４４と回路基板３の前記端子部３４とのボンディングを実現するための手法としては、これに限定されず、例えば、端子部３４上に設置しておいた金属バンプのリフローによって実現することも可能である。

ボンディング用金属材料としては例えば半田を用いることができる。半田の場合、金属バンプは半田バンプ、電極パッド４４と端子部３４とのボンディングは半田付けである。
電極パッド４４と端子部３４とのボンディング用の金属バンプはボンディング用金属材料によって形成されている。

ボンディング用金属材料としては、半田以外に、例えば、Ａｕ（金）、ＩｎＡｕ合金、その他の低融点合金も採用可能である。ボンディング用金属材料は、全体が導電性の金属（合金を含む）からなるもの、あるいは、金属（合金を含む。導電性を有する）を主成分とするものを指す。後者は、例えばフラックス等の添加物を微量に含有したものである。
電極パッド４４と端子部３４とのボンディング用の金属バンプを構成するボンディング用金属材料としては、電極パッド４４と端子部３４とのろう接を実現できるものが好ましい。

貫通配線１１、３３と電子部品（例えば、集積回路部５４、半導体パッケージ等の電子デバイス、配線基板等）の回路とを電気的に接続するためのボンディング用の金属バンプ（例えば、符号、１２、１３、３５１の金属バンプ）としては、貫通配線１１、３３と電子部品とのろう接を実現できるものが好ましく、電極パッド４４と端子部３４とのボンディング用の金属バンプと同様のボンディング用金属材料からなる金属バンプを用いることができる。
例えば、図５等に記載の符号３５は、回路基板３の第２主面３ｂに設けられた電子部品（例えば集積回路部５４）と回路基板３の貫通配線とを、電子デバイスあるいは回路基板３に設けられた金属バンプ（ボンディング用金属材料）のリフロー、冷却によってボンディングした、ボンディング金属部である。ボンディング金属部は前記金属バンプのリフロー、冷却によって形成される。
また、図４のボンディング金属部１５は、回路基板３の第１主面３ａに設けられた電子（例えば第２回路基板９）あるいは回路基板３に設けられた金属バンプ（ボンディング用金属材料）のリフロー、冷却によって形成されるものである。
図５のボンディング金属部３６は、チップ形デバイス４あるいは回路基板３の端子部４４に設けられた金属バンプのリフロー、冷却によって形成されるものである。

図２、図１１において、符号３７は、回路基板３のデバイス収納孔３１内に形成された充填樹脂部である。この充填樹脂部３７は、前記デバイス収納孔３１内面（内周面）と該デバイス収納孔３１内に組み込まれた前記チップ形デバイス４（詳細にはチップ形デバイス４の外周面（チップ形デバイス４外壁面の内のパッド設置面４３に垂直の面））との間に形成されており、チップ形デバイス４を固定する。

本発明に係るデバイス内蔵基板１の前記デバイス収納孔３１は、その断面寸法（軸心３１ａ（中心軸線）方向に垂直の断面の寸法。以下、デバイス収納孔３１の断面寸法、とも言う）が、前記チップ形デバイス４における前記デバイス収納孔３１の軸心３１ａに垂直の断面寸法（以下、チップ形デバイス４の断面寸法、とも言う）よりも若干大きい（第１パッド設置面の電極パッド４４のコンタクト面４４ａの寸法の５〜１９５％だけ大きくした）寸法になっている。
充填樹脂部３７は、デバイス収納孔３１の内周面の全周（但し、デバイス収納孔３１の内周面に、図１１に示すチップ形デバイス４の断面の四隅の頂点のいずれか１以上が接触されている場合（例えば図１２参照）は、この接触部分を除く）にわたって形成されている。
なお、デバイス収納孔３１の断面寸法と、チップ形デバイス４の電極パッド４４のコンタクト面４４ａとの関係については、後に詳述する。

また、このデバイス内蔵基板１にあっては、回路基板３の前記デバイス収納孔３１内に、前記樹脂充填部３７の他に、充填樹脂部３７から連続して前記チップ形デバイス４の前記パッド設置面４３（端子部３４とボンディングされた電極パッド４４が設置されているパッド設置面４３）を覆う延長樹脂層３７ａも形成されている。
チップ形デバイス４が光素子の場合は、透明樹脂によって延長樹脂層３７ａを形成して、光素子４０のパッド設置面４３（受／発光部設置面）を覆う透明樹脂層３８として機能させる。

図１〜図３において、このデバイス内蔵基板１は、回路基板３の第１主面３ａに被着された開口部封止部材２を具備する。この開口部封止部材２は、シート状又はプレート状に形成されており、回路基板３にその第１主面３ａ側全体を覆うように被着され、回路基板３の第１主面３ａにおける前記デバイス収納孔３１の開口部を塞いでいる。
この開口部封止部材２は、充填樹脂部３７、延長樹脂層３７ａを形成するための液状の樹脂材料８をデバイス収納孔３１に注入する（図１５参照）際に、回路基板３の第１主面３ａにおける前記デバイス収納孔３１の開口部を塞いで、該開口部からの樹脂材料８の漏出を防止する、といった機能を果たす。また、端子部３４や、チップ形デバイス４の前記パッド設置面４３（第１パッド設置面）を衝突物の衝突等から保護する保護材としても機能する。

なお、チップ形デバイス４が光素子の場合は、前記開口部封止部材２として透明の部材を採用して、光素子４０のパッド設置面４３に設けられている受／発光部４０１とシート形光導波路２０のミラー部２４との間の光路Ｈ２（図５参照）を形成する。
チップ形デバイス４が光素子以外である場合は、必ずしも透明の開口部封止部材２を採用する必要は無い。

このデバイス内蔵基板１を組み立てる方法（電子デバイス内蔵基板の組立方法）の一例を説明する。
ここでは、図３に示すように、チップ形デバイス４として、電極パッド４４に金属バンプ４５が実装されているものを用いる場合を説明する。
また、ここで用いる回路基板３は、図１のように、第１金属バンプ１２及び第２金属バンプ１３、３５１を実装した構成のものであるが、第１金属バンプ１２及び第２金属バンプ１３、３５１を実装していない回路基板を採用し、回路基板へのチップ形デバイス４の組み込み、実装の完了後に、回路基板に第１金属バンプ１２及び第２金属バンプ１３、３５１を実装しても良い。

（チップ実装工程）
まず、前記回路基板３のデバイス収納孔３１にチップ形デバイス４を組み込み、このチップ形デバイス４の金属バンプ４５をリフローして、電極パッド４４を回路基板３の前記端子部３４にボンディングする（チップ実装工程）。リフローした金属バンプ４５の冷却固化によって、チップ形デバイス４の電極パッド４４と回路基板３の端子部３４とがボンディングされる。

チップ実装工程においては、金属バンプ４５をリフローすることで、溶融状態のバンプ材料（ボンディング用金属材料）の表面張力によって、チップ形デバイス４の複数の電極パッド４４のコンタクト面４４ａと、回路基板３の複数の端子部３４上に形成されたコンタクト面３４ａとが重なり合う（平面視における重なり。図１２におけるコンタクト面４４ａ、３４ａ同士の重なり合い）ように、デバイス収納孔３１内でのチップ形デバイス４の位置が調整される（リフローしたバンプ材料（ボンディング用金属材料）の表面張力自体によるチップ形デバイス４のセルフアライメント）。

既述の通り、本発明に係る回路基板３の前記デバイス収納孔３１の断面寸法は、前記チップ形デバイス４の断面寸法に比べて、チップ形デバイス４の前記電極パッド４４のコンタクト面４４ａの寸法の５〜１９５％だけ大きくした寸法になっている。図１１、図１２において、具体的には、外観キュービック状のチップ形デバイス４を用いており、このチップ形デバイス４は、前記デバイス収納孔３１の軸心３１ａ（中心軸線）に垂直の断面形状が矩形（図１１、図１２では模式的に正方形の断面形状を図示している）である。デバイス収納孔３１の軸心３１ａ（中心軸線）に垂直の断面形状は、チップ形デバイス４の断面形状よりも若干大きい相似形（矩形、さらに詳細には正方形）になっている。
このため、チップ形デバイス４を回路基板３のデバイス収納孔３１内に収納した段階（金属バンプ４５のリフロー前）では、チップ形デバイス４の断面寸法とデバイス収納孔３１の断面寸法との差によって、チップ形デバイス４に、デバイス収納孔３１内での可動範囲が確保される。

図１０に示す図示例のチップ形デバイス４の複数の電極パッド４４のコンタクト面４４ａは矩形（図示例では正方形）であり、その面積が互いに同じに揃えてある。また、図１２に例示した回路基板３の複数の端子部３４は、コンタクト面３４ａの形状、面積が、それぞれチップ形デバイス４の電極パッド４４のコンタクト面４４ａと同じに揃えてある。チップ形デバイス４の電極パッド４４は、デバイス収納孔３１内でのチップ形デバイス４の位置調整によって、全ての電極パッド４４のコンタクト面４４ａを、一括して、回路基板３の複数の端子部３４のコンタクト面３４ａに重なるように位置合わせできるように配置されている。
前記デバイス収納孔３１の断面寸法は、前記チップ形デバイス４の断面寸法に、チップ形デバイス４の電極パッド４４のコンタクト面４４ａの４辺の内の一辺の長さの５〜１９５％を加えた寸法になっている。

なお、チップ形デバイス４の電極パッド４４のコンタクト面４４ａが円形の場合には、デバイス収納孔３１の断面寸法は、チップ形デバイス４の電極パッド４４のコンタクト面４４ａの直径の５〜１９５％を前記チップ形デバイス４の断面寸法に加えた寸法とする。

金属バンプ４５をリフローすると、溶融されたバンプ材料（ボンディング用金属材料）の表面張力自体によって、チップ形デバイス４の複数の電極パッド４４のコンタクト面４４ａと、回路基板３の複数の端子部３４上のコンタクト面３４ａとの重なりが合うように、デバイス収納孔３１内でのチップ形デバイス４の位置が調整される。ここで、金属バンプ４５をリフローしたときの、チップ形デバイス４の複数の電極パッド４４のコンタクト面４４ａと、回路基板３の複数の端子部３４のコンタクト面３４ａとの重なりは、必ずしも、チップ形デバイス４の全ての電極パッド４４のコンタクト面４４ａが、回路基板３の複数の端子部３４のコンタクト面３４ａに完全に重なる（チップ形デバイス４の全ての電極パッド４４のコンタクト面４４ａの全体が端子部３４のコンタクト面３４ａ上に位置する）必要はなく、チップ形デバイス４の１以上の電極パッド４４に、そのコンタクト面４４ａが回路基板３の端子部３４のコンタクト面３４ａ上に位置していない部分が若干存在していても良い。

回路基板３の複数の端子部３４は、コンタクト面３４ａの形状、面積、設置間隔が、それぞれチップ形デバイス４の電極パッド４４のコンタクト面４４ａと完全に一致している必要は無く、例えば、コンタクト面３４ａの大きさ（面積）が、チップ形デバイス４の電極パッド４４のコンタクト面４４ａに比べて若干大きい、あるいは、若干小さい構成であっても良い。
また、複数の端子部３４のコンタクト面３４ａの形状、面積は、必ずしも互いに一致している必要は無く、若干のばらつきがあっても構わない。

金属バンプ４５のリフローによるチップ形デバイス４のセルフアライメントを行うことで、デバイス収納孔３１内に収納したチップ形デバイス４の位置が調整され、チップ形デバイス４の全ての電極パッド４４のコンタクト面４４ａが、回路基板３の複数の端子部３４のコンタクト面３４ａに重なった範囲が充分に確保された状態を容易に得ることができる。このため、リフローによる溶融状態のバンプ材料（ボンディング用金属材料）の冷却、固化によって、各電極パッド４４と端子部３４とのボンディング、電気的接続が確実になされる。

金属バンプ４５のリフローによるチップ形デバイス４のセルフアライメントが実現されるには、デバイス収納孔３１内に収納したチップ形デバイス４の金属バンプ４５のリフロー前に、チップ形デバイス４の全ての電極パッド４４の金属バンプ４５が、回路基板３の端子部３４に接触している必要がある。このため、回路基板３の前記デバイス収納孔３１の断面寸法は、デバイス収納孔３１内に収納したチップ形デバイス４の全ての電極パッド４４のコンタクト面４４ａが、それぞれ、端子部３４のコンタクト面３４ａに重なった部分を有するように調整される。
回路基板３の前記デバイス収納孔３１の断面寸法が、前記チップ形デバイス４における前記デバイス収納孔３１の軸心３１ａ（中心軸線）に垂直の断面寸法に対して、前記電極パッド４４のコンタクト面４４ａの寸法の５〜１９５％だけ大きくした寸法であれば、デバイス収納孔３１内に収納したチップ形デバイス４の全ての電極パッド４４のコンタクト面４４ａが、それぞれ、端子部３４のコンタクト面３４ａに重なった部分を有する、という関係を実現できる。

図１２に示すように、金属バンプ４５のリフローによるチップ形デバイス４のセルフアライメントが円滑に実現されるには、デバイス収納孔３１内に収納したチップ形デバイス４に、金属バンプ４５のリフロー時に、デバイス収納孔３１の軸心３１ａ（中心軸線）に直交する面に沿った方向の移動、軸心３１ａを中心とする軸回り方向の回転移動、前記軸心３１ａに対する傾動（図１３参照）が許容されている必要がある。
この点、デバイス収納孔３１に対する端子部３４の位置は、チップ形デバイス４の全ての電極パッド４４のコンタクト面４４ａの中央部が端子部３４のコンタクト面３４ａの中央部上に重なったとき（コンタクト面４４ａ、３４ａ同士が重なり合った面積が最大のとき。以下、このときの状態を、完全アライメント状態、とも言う）に、チップ形デバイス４の外周（デバイス収納孔３１の軸心３１ａに直交する断面の外周）の全周にわたって、デバイス収納孔３１内面との間にギャップが確保されるように設定することが好ましい。本実施形態では、端子部３４について、この位置設定を行った構成を例示する。
但し、本発明は、これに限定されるものでは無く、端子部３４の位置設定の適宜変更も可能である。

回路基板３の前記デバイス収納孔３１の断面寸法と、前記チップ形デバイス４における前記デバイス収納孔３１の軸心３１ａ（中心軸線）に垂直の断面寸法との差が、チップ形デバイス４の電極パッド４４のコンタクト面４４ａの寸法の５％未満であると、デバイス収納孔３１の内周面と、このデバイス収納孔３１に収納したチップ形デバイス４の外周面との間のギャップが小さすぎ、金属バンプ４５のリフローによるチップ形デバイス４のセルフアライメントが円滑に実現されなくなる可能性が大きくなる。また、デバイス収納孔３１へのチップ形デバイス４の挿入に手間が掛かるようになってくる。

一方、回路基板３の前記デバイス収納孔３１の断面寸法と、前記チップ形デバイス４における前記デバイス収納孔３１の軸心３１ａ（中心軸線）に垂直の断面寸法との差が、チップ形デバイス４の電極パッド４４のコンタクト面４４ａの寸法の１９５％を超えていると、デバイス収納孔３１内に収納したチップ形デバイス４の電極パッド４４のコンタクト面４４ａと端子部３４のコンタクト面３４ａとの重なりが極端に小さくなりすぎ、金属バンプ４５のリフロー時に、溶融したバンプ材料（ボンディング用金属材料）の表面張力によるセルフアライメントが有効にならなくなるケースが生じやすくなる。この場合は、既述の完全アライメント状態となったとき、チップ形デバイス４の外周とデバイス収納孔３１内面との間に、チップ形デバイス４の電極パッド４４のコンタクト面４４ａの寸法の１９５／２％の大きさのギャップが確保されることとなる。

また、図１２に示すように、回路基板３の断面矩形（図示例では正方形）の前記デバイス収納孔３１の断面寸法は、断面４辺の一辺の長さが、チップ形デバイス４のデバイス収納孔３１の軸心３１ａ（中心軸線）に垂直の断面（断面形状は矩形。図示例では正方形）の対角線寸法よりも小さいことが好ましい。

デバイス収納孔３１の１辺の長さが、チップ形デバイス４の断面の対角線寸法よりも大きいと、デバイス収納孔３１内にチップ形デバイス４を収納したときに、チップ形デバイス４を、デバイス収納孔３１内面（チップ形デバイス４のデバイス収納孔３１内面への当接）によって、軸心３１ａを中心とする軸回り方向に位置決めする（金属バンプのリフロー前の、コンタクト面４４ａ、３４ａ同士の重なり合いを確保する）ことが難しくなる。また、金属バンプ４５のリフロー時に、チップ形デバイス４が、軸心３１ａを中心とする軸回り方向に自由に回転することで、チップ形デバイス４の各電極パッド４４のコンタクト面４４ａと端子部３４のコンタクト面３４ａとの重なりが非常に小さくなってしまうケースや、重なりが無くなってしまうケースが発生しやすくなる。
互いにボンディングする電極パッド４４と端子部３４の組の数が多い場合（例えば５組以上）は、金属バンプのサイズ（バンプ材料（ボンディング用金属材料）の量）のばらつき、金属バンプをリフローする工程における金属バンプ４５の溶融状況のばらつき、リフローしたバンプ材料を冷却固化させる工程におけるバンプ材料の固化進行のばらつき、などによって、チップ形デバイス４に前記軸回り方向の回転が生じやすくなる。

図１２に示すように、デバイス収納孔３１の４面の内面の内の対向する組をなす内面間の距離が、チップ形デバイス４の断面の対角線寸法よりも小さく、回路基板３の前記デバイス収納孔３１の断面寸法と前記チップ形デバイス４の断面寸法との差によって、金属バンプ４５のリフロー時のチップ形デバイス４の前記軸心３１ａを中心とする軸回り方向の回転範囲が設定されていれば、溶融したバンプ材料（ボンディング用金属材料）の表面張力によるセルフアライメントによって、チップ形デバイス４の各電極パッド４４のコンタクト面４４ａと端子部３４のコンタクト面３４ａとの重なりを充分に大きく確保することをより確実に実現できる。

なお、チップ形デバイス４の断面形状、及び、デバイス収納孔３１の断面形状は、正方形状に限定されず、長方形状であっても良い。この場合も、デバイス収納孔３１の断面形状を、チップ形デバイス４の断面寸法よりも電極パッド４４のコンタクト面４４ａの寸法の５〜１９５％だけ大きい、チップ形デバイス４断面の相似形とすることは変わりない。また、デバイス収納孔３１は、その断面外周の互いに平行な２組の辺の内の少なくとも１組の辺の長さを、前記チップ形デバイス４の対角線寸法よりも短くする。

この回路基板３では、前記デバイス収納孔３１の断面寸法が、前記チップ形デバイス４における前記デバイス収納孔３１の軸心３１ａ（中心軸線）に垂直の断面寸法を、前記電極パッド４４のコンタクト面４４ａの寸法の５〜１９５％だけ大きいため、デバイス収納孔３１の内面の精度によってチップ形デバイス４を位置決めする構成（デバイス収納孔３１を、チップ形デバイス４の嵌合によって、チップ形デバイス４を位置決めする構成）に比べて、デバイス収納孔３１にチップ形デバイス４を挿入して組み込む作業を簡単かつ円滑に行える。また、デバイス収納孔３１の内面の精度によってチップ形デバイス４を位置決めする構成（デバイス収納孔３１を、チップ形デバイス４の嵌合によって、チップ形デバイス４を位置決めする構成）に比べて、デバイス収納孔３１内面の形成精度の要求がかなり低くて済むため、デバイス収納孔３１の加工の手間を大幅に低減できるといった利点もある。デバイス収納孔３１内面の形成精度が低くても、金属バンプ４５をリフローするだけで、溶融したバンプ材料（ボンディング用金属材料）の表面張力によって、チップ形デバイス４のセルフアライメントを実現できる。

また、金属バンプ３５１のリフローによってチップ形デバイス４のセルフアライメントを実現できるので、デバイス収納孔３１に対するチップ形デバイス４の挿入位置を調整する必要が無く、デバイス収納孔３１に対するチップ形デバイス４の挿入作業を非常に簡単に行うことができる。
図１４（ａ）に示すように、回路基板３の複数のデバイス収納孔３１にそれぞれ収納したチップ形デバイス４の位置にはばらつきが許容される。そして、金属バンプ３５１のリフローによって、図１４（ｂ）に示すように、複数のチップ形デバイス４を、チップ形デバイス４の複数の電極パッド４４のコンタクト面４４ａと端子部３４のコンタクト面３４ａとの重なりを充分に大きく確保できるように、端子部３４に対して位置合わせすることを、一括して、短時間に行うことができる。

（充填樹脂部形成工程）
チップ実装工程が完了したら、前記デバイス収納孔３１内面と前記チップ形デバイス４との間を埋める充填樹脂部３７を形成する充填樹脂部形成工程を行う。
図１５に示すように、この充填樹脂部形成工程は、回路基板３（デバイス収納孔付き基板）の第１主面３ａにおける前記デバイス収納孔３１の開口部を、開口部封止部材２を用いて塞いだ状態で、前記デバイス収納孔３１内に液状の樹脂材料８を注入（デバイス実装面１ａ側からデバイス収納孔３１に注入）して固化させることで前記充填樹脂部３７を形成する。

このとき、回路基板３に実装済みのチップ形デバイス４のパッド設置面４３と開口部封止部材２との間にギャップを確保し、このギャップにも樹脂材料８を流入させることで、充填樹脂部３７とともに、該充填樹脂部３７から連続してチップ形デバイス４のパッド設置面４３を覆う延長樹脂層３７ａも形成する。この場合、充填樹脂部３７と延長樹脂層３７ａとは、同じ樹脂材料８によって形成される。
なお、チップ形デバイス４のパッド設置面４３と開口部封止部材２との間のギャップは、チップ形デバイス４のパッド設置面４３と開口部封止部材２との間に位置する回路基板３の端子部３４が、開口部節部材２がデバイス収納孔３１内に入り込むことを規制することにより確保できる。また、例えば、別途、ギャップ確保用のスペーサ等を使用することも可能である。

チップ形デバイス４が光素子以外の場合、液状の樹脂材料８としては、デバイス収納孔３１に注入して固化させることで、チップ実装工程を完了したチップ形デバイス４を固定できるものであれば良く、特に限定は無い。充填樹脂部３７、延長樹脂層３７ａの形成樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂等の熱硬化性樹脂や、エポキシ樹脂、アクリル系樹脂等の紫外線硬化性樹脂、などを採用できる。不透明のものであっても構わない。液状の樹脂材料８は、デバイス収納孔３１に注入して固化させることで、充填樹脂部３７、延長樹脂層３７ａを形成するものである。

充填樹脂部３７、延長樹脂層３７ａの形成樹脂が紫外線硬化性樹脂の場合は、開口部封止部材２として、デバイス収納孔３１内に注入した液状の樹脂材料８の硬化用の紫外線を透過可能な透明のものを採用することが好ましい。これにより、開口部封止部材２を介して回路基板３とは反対の側から、デバイス収納孔３１内の樹脂材料８への紫外線照射が可能となる。
この場合、透明のシート状（あるいはプレート状）の開口部封止部材２の形成材料としては、例えば、ポリイミド、ポリノルボルネン（ＰＮＢ）、ベンゾシクロブテン（ＢＣＢ）等が好適である。
チップ形デバイス４が光素子の場合は、シート形光導波路１０のミラー部２４と、光素子４０の受／発光部４０１との間の光路Ｈ２（図５参照）を形成するために、透明の開口部封止部材２の採用が必須となる。

また、透明の開口部封止部材２の採用は、充填樹脂部形成工程において、開口部封止部材２が回路基板３の第１主面３ａに被着された状態において、充填樹脂部３７及び透明樹脂層３８を形成するための樹脂材料８がデバイス収納孔３１に注入されることとなり、デバイス内蔵基板１の底部側実装面１ａの側から、開口部封止部材２を介して、デバイス収納孔３１内への樹脂材料８の充填状況を観察することができる。

充填樹脂部形成工程が完了することで、充填樹脂部３７、延長樹脂層３７ａを具備するデバイス内蔵基板１が得られる。

図１に例示したデバイス内蔵基板１は、回路基板３の第１主面３ａに実装された第１金属バンプ１２、第２主面３ｂに実装された第２金属バンプ１３、３５１を利用して、電子部品（例えば、半導体パッケージ等の電子デバイス、配線基板等）の回路との電気的接続（ボンディング）を行える。
第１金属バンプ１２は、開口部封止部材２を貫通して、デバイス内蔵基板１の底部側実装面１ａから突出されており、デバイス内蔵基板１の底部側実装面１ａ側に配置される電子部品との電気的接続に利用できる。

図７に示す集積回路デバイス５Ａの集積回路部５４Ａでは、該集積回路部５４Ａを構成する複数（ここでは３以上）の集積回路用基板５１の内、両端の集積回路基板５１の間に位置する中間層の集積回路基板５１の１つとして前記デバイス内蔵基板１を用いた構成を例示している。
図示例の集積回路部５４Ａでは、デバイス内蔵基板１の第１、第２金属バンプ１２、１３を利用して、デバイス内蔵基板１の回路配線とデバイス内蔵基板１の底部側実装面１ａの側に積層されている集積回路基板５１の回路配線とのボンディングによる電気的接続、デバイス内蔵基板１の回路配線とデバイス内蔵基板１のデバイス実装面１ｂの側に積層されている集積回路基板５１の回路配線とのボンディング、電気的接続を行っている。
また、集積回路部としては、例えば、集積回路用基板５１（集積回路用基板５１として採用したデバイス内蔵基板を含む）として、その片面（例えば、図７において、各集積回路用基板５１の下側の面）のみに金属バンプを具備したものを積層した構成等も採用可能である。

なお、集積回路部５４としては、中間層の集積回路用基板５１に本発明に係るデバイス内蔵基板を適用した構成に限定されず、集積回路部５４を構成する複数の集積回路用基板５１の内、両端の集積回路基板５１の一方又は両方に、本発明に係るデバイス内蔵基板１を適用することも可能である。また、集積回路部を構成する複数の集積回路用基板５１の内の２以上が、本発明に係るデバイス内蔵基板１であっても良い。

図８は、デバイス内蔵基板１のデバイス実装面１ｂに、集積回路部として、パッケージ化されたＬＳＩチップ５４Ｂを実装して組み立てた集積回路デバイス５Ｂを例示する。
この集積回路デバイス５Ｂでは、デバイス内蔵基板１の第２金属バンプ１３、３５１を、ＬＳＩチップ５４Ｂの電極パッド（図示略）と、デバイス内蔵基板１の回路配線（図８においては、具体的には貫通配線３３及び第２貫通配線１１）とのボンディング、電気的接続に利用している。
但し、本発明では、これに限定されず、例えば、金属バンプを具備するフリップチップタイプのＬＳＩチップを採用し、このＬＳＩチップの金属バンプを利用して、ＬＳＩチップの本発明に係るデバイス内蔵基板（但し、第２金属バンプ１３、３５１を具備していないもの）に対するボンディングに利用して、ＬＳＩチップをデバイス内蔵基板のデバイス実装面に実装することも可能である。

図９（ａ）、（ｂ）は、チップ形デバイス４として、前記パッド設置面４３とは反対の側にも、電極パッド４４１（第２電極パッド）が設けられたパッド設置面４３１（第２パッド設置面）を具備するもの（チップ形デバイス４Ａ）を採用した構成を例示する。
図示例のチップ形デバイス４Ａでは両方のパッド設置面４３、４３１の電極パッド４４、４４１に金属バンプを実装した構成となっている。図中、符号４５１は、第２電極パッド電極パッド４４１に実装された金属バンプである。
但し、これに限定されず、片方のパッド設置面の電極パッドのみに金属バンプを実装した構成、両面に金属バンプを具備せず、電極パッド４４、４４１のみが設けられている構成も採用できる。

図９（ａ）、（ｂ）に示すように、回路基板３のデバイス収納孔３１に組み込むチップとして、このチップ形デバイス４Ａを採用して組み立てたデバイス内蔵基板は、そのデバイス実装面１ｂ側に、第２金属バンプ１３、３５１と、チップ形デバイス４Ａの第２設置面４３１に実装されている金属バンプ４５１とを具備する構造となる。
この場合、金属バンプ４５１を利用することで、チップ形デバイス４Ａと、デバイス内蔵基板のデバイス実装面側に設けられる電子部品６（例えば、図４に例示した集積回路部５４、図７に例示した集積回路部５４Ａ、図８に例示したＬＳＩチップ５４Ｂを含む）とを直接的に接続（電気的接続）できる。

図４、図７、図８に例示した構成は、デバイス内蔵基板１のデバイス実装面１ｂ側の電子部品６（図示例では集積回路部５４Ｂ）とチップ形デバイス４とを、デバイス内蔵基板の貫通配線３３、配線部３２、端子部３４を経由して接続する構成である。
これとの対比で、図９（ａ）、（ｂ）に示す構成の場合は、チップ形デバイス４Ａと電子デバイスとの間を接続する接続配線長の短縮が可能である。

電子デバイス間の接続配線長の短縮は、電子デバイス間の高周波の信号特性の確保を容易にする。このため、電子デバイス間の信号伝送の高速化、伝送量増大を図ることができる。

次に、チップ形デバイス４として光素子を用いる場合について説明する。
図１、図４、図５等に示すように、ここで採用される光素子４０は、パッド設置面４３に受／発光部４０１を具備するものである。本実施形態では、図１０に示すように、パッド設置面４３において、その中央部に受／発光部４０１が設置され、電極パッド４４が、受／発光部４０１の周囲の複数箇所に設けられているものを例示している。
なお、発光素子４１においては、電極パッド４４は、発光素子４１への駆動用電気信号の入力端子として機能する。発光素子４２においては、電極パッド４４は、受光素子４２から受光信号（電気信号）を出力するための出力端子として機能する。

光素子４０において、パッド設置面４３は、受／発光部設置面として機能する。光素子４０について、パッド設置面４３を、以下、受／発光部設置面とも言う。
受／発光部設置面４３は、光素子４０において、シート形光導波路２０に対面する端面である。
なお、受／発光部設置面４３における受／発光部４０１の位置は、必ずしも受／発光部設置面４３の中央部である必要は無い。受／発光部設置面４３の中央部からずれた位置であっても良い。
また、受／発光部設置面４３に設けられる受／発光部４０１の数は、ひとつだけの場合に限定されず、複数であっても良い（一例として図２０（ａ）〜（ｃ）を参照）。

光素子４０を回路基板３のデバイス収納孔３１に組み込んで実装した構成のデバイス内蔵基板については、既述のように、チップ実装工程の完了後の充填樹脂部形成工程にて、透明の開口部封止部材２を用い、透明の合成樹脂からなる充填樹脂部３７及び延長樹脂層３７ａ（以下、透明樹脂層３８とも言う）を形成する。これにより、デバイス内蔵基板１の底部側実装面１ａ側の光部品（例えば図４、図５のシート形光導波路）と、光素子４０の受／発光部４０１との光結合を可能とする。
図４、図５に示す集積回路付き光導波路１０においては、透明樹脂層３８及び開口部封止部材２を介して、シート形光導波路２０のミラー部２４と光素子４０の受／発光部４０１との間の光伝送（つまり、光路Ｈ２の確保）がなされる。

透明の開口部封止部材２の採用は、既述のように、充填樹脂部３７及び透明樹脂層３８を形成する合成樹脂として紫外線硬化性樹脂を用いて、充填樹脂部３７及び延長樹脂層３７ａを簡単に短時間で形成する、といったことを可能にする。
なお、充填樹脂部３７及び透明樹脂層３８を形成する合成樹脂としては、既述の熱硬化性樹脂を採用することも可能である。但し、熱硬化性樹脂としては、光路Ｈ１、Ｈ２の確保に鑑みて透明のものを採用する。

また、図４、図５に示す集積回路付き光導波路１０において、透明樹脂層３８は、光素子４０の受／発光部４０１とシート形光導波路２０との間に空気層が介在することを防止して、空気層の存在に起因する伝送光の散乱による損失の低下に有効に寄与する。

集積回路付き光導波路１０について説明する。
図４、図５に示すように、集積回路付き光導波路１０は、デバイス内蔵基板１に集積回路部を実装（デバイス内蔵基板１のデバイス実装面１ｂに実装する）してなる集積回路デバイスをシート形光導波路２０に実装することで組み立てることができる。

シート形光導波路２０のミラー部２４は、シート形光導波路２０に集積回路付き光導波路１０のデバイス内蔵基板１が接合（底部側実装面１ａを接合）された状態において、図４、図５に示すように、シート形光導波路２０（および開口部封止部材２，透明樹脂層３８）を介して回路基板３（デバイス内蔵基板１）とは反対の側から透視できる光素子４０の受／発光部４０１に位置を合わせて、シート形光導波路２０に、その回路基板３とは反対の側からＶ字形の凹部であるミラー部２４を形成する。ミラー部２４の形成は、例えば、シート形光導波路２０のレーザー加工、機械加工等によって行う。
あるいは、ミラー部２４を形成済みのシート形光導波路２０に、集積回路付き光導波路１０を実装して、デバイス内蔵基板１を接合（底部側実装面１ａを接合）しても良い。

（シート形光導波路）
シート形光導波路２０について説明する。
図１６はシート形光導波路２０の構造を示す斜視図である。
図１６に示すように、シート形光導波路２０は、シート状のクラッド部２１内に線状のコア部２２を有する構造になっている。線状のコア部２２の周囲はクラッド部２１によって覆われている。
コア部２２は直線状である必要はなく、クラッド部２１内で湾曲していても良い。また、コア部２２には分岐部が存在していても良く、これにより、コア部２２を回路状に構成していても良い。

前記シート形光導波路２０の製造方法としては、例えば、以下の（ａ）、（ｂ）を採り得る。
（ａ） 図１７（ａ）に示すように、コア部形成用の樹脂層であるコア層２３１の両面に、クラッド層２３２（クラッド部２１の一部を形成するための樹脂層）が設けられた３層構造の光導波路形成体２３を作成し、この光導波路形成体２３に活性エネルギー線を照射してコア部２２を形成する（図１７（ｂ））。
活性エネルギー線の照射によって、コア層２３１の一部がコア部２２となり、コア層２３１のコア部２２以外の部分と、コア層２３１の両側のクラッド層２３２とが、クラッド部２１を構成する。
この製造方法の場合は、断面四角形（長方形。但し正方形を含む）のコア部２２が得られる。

コア層２３１を形成する材料としては、例えば、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ノルボルネン系樹脂等の環状オレフィン系樹脂、といった樹脂材料が挙げられる。ベンゾシクロブテン系樹脂、ノルボルネン系樹脂等の環状オレフィン系樹脂を主材料とする樹脂組成物が好適であり、ノルボルネン系樹脂の付加重合体を主材料とする樹脂組成物が特に好ましい。
コア部２２の形成のための活性エネルギー線としては、可視光、紫外光、赤外光、レーザー光等の活性エネルギー光線や、電子線、Ｘ線等が挙げられる。電子線は、例えば５０〜２００ＫＧｙ程度の照射量で照射することができる。
クラッド層を構成する材料としては、コア層を構成する材料よりも屈折率が低いものであれば特に限定されない。具体的には、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ノルボルネン系樹脂等の環状オレフィン系樹脂、といった樹脂材料が挙げられる。これらの中でも、ノルボルネン系樹脂の付加重合体を主材料とする樹脂組成物が特に好ましい。
コア層、クラッド層の形成材料としてノルボルネン系樹脂の付加重合体を主材料とする樹脂組成物を採用した場合は、透明性、絶縁性、柔軟性及び耐熱性が充分に得られる。また、他の樹脂を用いた場合との比較で、吸湿性を低くできる。また、ノルボルネン系樹脂の付加重合体を主材料とする樹脂組成物の場合、ノルボルネン系樹脂の付加重合体の側鎖の種類等によって、屈折率を調整することができる利点がある。

３層構造の光導波路形成体２３は、例えば、シート状あるいはプレート状の基材に、該光導波路形成体２３の個々の層を形成する樹脂材料を含むワニスを塗布して、３層の各層を順次形成していくことで、得ることができる。この場合、例えば、回路基板３自体を基材として用いることも可能である。
集積回路付き光導波路１０としては、シート形光導波路２０の一方の面に回路基板３、他方の面に３層構造の光導波路形成体２３をその個々の層を形成する樹脂材料を含むワニスの塗布によって順次形成する際に用いる基材が設けられた構成であっても良い。

（ｂ）予め形成しておいたコア部の周囲をクラッド材（クラッド部）で覆う。
この製造方法の場合は、コア部２２の断面形状は自由となる。

また、集積回路付き光導波路１０としては、シート形光導波路２０の一方の面に回路基板３、他方の面にシート状あるいはプレート状の基材が被着された構成であっても良い。
前記基材は、例えば、既述の３層構造の光導波路形成体２３の個々の層を形成する樹脂材料を含むワニスの塗布によって順次形成する際に用いる基材であっても良い。
但し、基材は、シート形光導波路２０へのミラー部２４の形成の障害とならないようにする必要がある。このために、例えば、シート形光導波路２０から剥離可能なものを採用する、ミラー部２４の形成予定位置を避けた箇所のみ設ける、ミラー部２４の形成後にシート形光導波路２０に被着する、といった対策を採る。

図４に例示したＬＳＩ５は、集積回路部５４が、発光素子４１の駆動制御用のドライバー回路及び受光素子４２用のレシーバー回路（アンプ）を具備する。集積回路部５４の回路は、回路基板３の貫通配線３３、配線部３２を介して、発光素子４１及び受光素子４２に電気的に接続されており、
なお、回路基板３に実装する集積回路部５４としては、発光素子４１のドライバー回路、及び、受光素子４２のレシーバー回路の内、一方のみを具備する構成であっても良い。

図４に示すように、シート形光導波路２０には、デバイス内蔵基板１と、シート形光導波路２０を介して前記デバイス内蔵基板１とは反対の側に設けられた電子部品９（例えば、回路基板（第２回路基板）、半導体パッケージ等）とを導電性のボンディング用金属材料によって電気導通可能に接続したボンディング金属部１５を収納するためのボンディング材料収納孔２５が貫設されている。

ここでは、デバイス内蔵基板１の底部側実装面１ａ側に突設されている金属バンプ１２（図１参照）を、デバイス内蔵基板１と電子部品９とのボンディング、電気的接続に用いている。
電子部品９とのボンディング前のデバイス内蔵基板１の金属バンプ１２は、前記ボンディング材料収納孔２５に収納されることで、前記シート形光導波路２０を介してデバイス内蔵基板１とは反対の側に突出されるため、電子部品９とのボンディングに用いることができる。

また、デバイス内蔵基板１の金属バンプ１２を省略して、電子部品９に突設した金属バンプを、デバイス内蔵基板１と電子部品９とのボンディングに用いることも可能である。この場合は、電子部品９に突設した金属バンプとして、該金属バンプをボンディング材料収納孔２５に挿入したときに、デバイス内蔵基板１（詳細には電極パッド１４）に当接させることができるサイズのものを採用する。

なお、シート形光導波路２０にボンディング材料収納孔２５を加工（形成）する手法としては、例えば、エキシマレーザーを用いたレーザー加工が好適である。この他、反応性イオンエッチング（Reactive Ion Etching;RIE）を用いる方法や、感光性を有するシート形光導波路２０の露光、現像による加工等も採用可能である。
レーザー加工では、ステンシルマスクの使用等によって、所望の大きさのボンディング材料収納孔２５を容易に加工できる。反応性イオンエッチング、感光性を有するシート形光導波路２０の露光、現像では、フィルム状のマスクや、レジスト樹脂の使用等によって、所望の大きさのボンディング材料収納孔２５を容易に加工できる。

図４等に示す図示例の集積回路付き光導波路１０では、デバイス内蔵基板１のデバイス実装面１ｂ側に設けられた集積回路部５４の回路が、ボンディング用金属材料を用いたボンディングによってデバイス内蔵基板１の第２貫通配線１１に電気導通可能に接続され、シート形光導波路２０を介してデバイス内蔵基板１とは反対の側に設けられた電子部品９がボンディング金属部１５を介してデバイス内蔵基板１の第２貫通配線１１にボンディングされ、集積回路デバイス５の回路と電子部品９の回路とが、第２貫通配線１１を介して電気的に接続されている。
デバイス内蔵基板１の第２貫通配線１１は、デバイス内蔵基板１のデバイス実装面１ｂ側に設けられた集積回路部５４と、デバイス内蔵基板１とボンディングした電子部品９とを、電気的に接続するための接続配線として機能する。

図４においては、前記電子部品９として、回路基板（以下、符号９を付して、第２回路基板とも言う）を採用した構成を例示している。
この第２回路基板９は、シート形光導波路２０に沿って延在されており、シート形光導波路２０に積層して被着されている。この第２回路基板９は、集積回路付き光導波路１０の集積回路デバイス５間を電気的に接続する集積回路間接続用基板として機能する。

第２回路基板９は、シート形光導波路２０に臨む接合面９１に、集積回路デバイス５間の接続用の回路配線９２（集積回路間接続用配線）を有している。この回路配線９２には、ボンディング金属部１５を介して、集積回路付き光導波路１０の集積回路部５４の回路が電気導通可能に接続されている。この第２回路基板９の回路配線９２を介して、互いに離隔させてシート形光導波路２０に設けられている複数の集積回路デバイス５の回路同士を電気的に接続できる。

（混載形デバイス内蔵基板）
図６は、既述のように、デバイス収納孔３１を複数（ここでは４以上）有する１つの回路基板３に、チップ形デバイス４として、発光素子４１、該発光素子４１の駆動用のドライバー素子４６、受光素子４２、該受光素子４２の受光信号変換用のレシーバー素子４７（アンプ）を組み込んだ構成のデバイス内蔵基板１Ａ（混載形デバイス内蔵基板）を例示している。なお、図示を略すが、各チップ形デバイス４（発光素子４１、ドライバー素子４６、受光素子４２、レシーバー素子４７）は、いずれも、デバイス収納孔３１内に形成された充填樹脂部３７、延長樹脂層３７ａによって固定されている。
このデバイス内蔵基板１Ａは、回路基板３の第１主面３ａに、貫通配線３３と端子部３４との間の接続用の配線部３２の他に、回路基板３に組み込まれているチップ形デバイス４間の接続用の配線３２１（以下、チップ間接続用配線とも言う）を具備する。

チップ間接続用配線３２１は、回路基板３のデバイス収納孔３１間に形成されており、回路基板３の互いに異なる位置のデバイス収納孔３１にそれぞれ突設されている端子部３４と電気的に接続されている。
このデバイス内蔵基板１Ａでは、デバイス収納孔３１に組み込んで実装されたチップ形デバイス４の回路同士を、チップ間接続用配線３２１を介して電気的に接続できる。

チップ間接続用配線３２１は、２つのチップ形デバイス４の回路同士の接続に対応するべく、２つのデバイス収納孔３１間に形成しても良いが、３以上のチップ形デバイス４の回路同士の接続に対応するべく、３以上のデバイス収納孔３１のそれぞれに突設されている端子部３４と電気的に接続した構成としても良い。

図６に例示したデバイス内蔵基板１Ａでは、発光素子４１とドライバー素子４６、受光素子４２とレシーバー素子４７とを、それぞれチップ間接続用配線３２１を介して電気的に接続している。
このため、このデバイス内蔵基板１Ａにあっては、例えば、発光素子４１、受光素子４２を、デバイス内蔵基板１の貫通配線３３、配線部３２、端子部３４を経由して、デバイス内蔵基板１Ａ上に実装した集積回路部５４の回路と電気的に接続する構成に比べて、発光素子４１とドライバー素子４６との間、受光素子４２とレシーバー素子４７との間を接続する接続配線長は短くて済み、接続配線長を短縮できる。
チップ形デバイス４間の接続配線長の短縮は、チップ形デバイス４間の高周波の信号特性の確保を容易にする。このため、電子デバイス間の信号伝送の高速化、伝送量増大を図ることができる。

（集積回路付き光導波路の別態様）
図１８は、開口部封止部材２を有していないデバイス内蔵基板１Ｂを具備する集積回路デバイス５Ｂを、シート形光導波路２０に被着した構成の集積回路付き光導波路１０Ａを示す。
この集積回路付き光導波路１０Ａにあっては、回路基板３の第１主面３ａが、直接、シート形光導波路２０に接合される。

開口部封止部材２を有していないデバイス内蔵基板１Ｂは、例えば、既述の開口部封止部材２付きのデバイス内蔵基板１から開口部封止部材２を除去する、充填樹脂部形成工程を、回路基板３に対して接離自在の封止プレート等を使用してデバイス収納孔３１の開口部を塞いだ状態で行う（充填樹脂部形成工程の完了後に、封止プレートを回路基板３から離隔させる）、ことによって得ることができる。

この集積回路付き光導波路１０Ａの場合は、回路基板３とシート形光導波路２０との間に開口部封止部材２が介在しないため、図４、図５に例示した集積回路付き光導波路１０に比べて、光素子４０の受／発光部４０１とミラー部２４との間の距離が短い。また、光素子４０の受／発光部４０１とミラー部２４との間に存在する樹脂層の数（換言すれば光路Ｈ２が通る樹脂層の数）が少ないため、層間の界面での伝送光の散乱が抑えられ、シート形光導波路２０と光素子４０の受／発光部４０１との間での光損失を小さくすることができる。つまり、シート形光導波路２０と光素子４０の受／発光部４０１との間の結合損失の低減、発光素子４１からシート形光導波路２０への送入光の挿入損失の低減を容易に実現できる。

（電子デバイス内蔵基板の組立方法（集積回路付き光導波路）の組立方法の別態様）
図１８に示す集積回路付き光導波路１０Ａは、例えば、図１９に示すように、回路基板３に直接被着（具体的には第１主面３ａに被着）したシート形光導波路２０自体を開口部封止部材として充填樹脂部形成工程を行って得ることもできる。
チップ実装工程は、充填樹脂部形成工程の前に行う。シート形光導波路２０は、チップ実装工程の完了後に行うことが好ましい。

（受／発光部を複数持つ光素子の採用）
本発明に係るデバイス内蔵基板に適用される光素子４０としては、既述のように、受／発光部設置面４３に受／発光部４０１が複数設けられているものも採用可能である。
但し、金属バンプのリフローによる、光素子４０の回路基板３に対するセルフアライメントを出来るだけ有効に機能させる点で、例えば図２０（ａ）〜（ｃ）に示すように、受／発光部設置面４３において、受／発光部４０１を介して両側に電極パッド４４が設けられている構成のものを採用することが好ましい。
図２０（ａ）〜（ｃ）の光素子４０に、区別のため、符号４０Ａ、４０Ｂ、４０Ｃを付す。

図２０（ａ）〜（ｃ）に示す例では、光素子４０は、長方形の受／発光部設置面４３を有する外観直方体状のチップである。
図２０（ａ）、（ｃ）に示す光素子４０Ａ、４０Ｃは、長方形の受／発光部設置面４３の幅方向中央部（長方形の受／発光部設置面４３の短辺に沿った方向の中央部）に、複数の受／発光部４０１が、長方形の受／発光部設置面４３の長手方向に沿って一列に配列設置され、この複数の受／発光部４０１が配列されてなる受／発光部設置列４０１Ｌを介して両側の複数箇所に、それぞれ、電極パッド４４が設置された構成になっている。

仮に、電極パッド４４が、受／発光部設置列４０１Ｌを介して両側の内の片側のみに設けられている構成の場合は、デバイス収納孔３１内に光素子を収納して、各電極パッド４４に実装しておいた金属バンプを端子部３４のコンタクト面３４ａに当接させたときに、光素子４０が傾いてしまい、金属バンプをリフローしても、光素子４０の回路基板３に対するセルフアライメントが有効に機能しない可能性が出てくる。これに対して、図２０（ａ）、（ｃ）に示す光素子４０Ａ、４０Ｃのように、受／発光部設置列４０１Ｌを介して両側の複数箇所に電極パッド４４が設置された構成であれば、デバイス収納孔３１内に光素子を収納して、各電極パッド４４に実装しておいた金属バンプを端子部３４のコンタクト面３４ａに当接させたときに、光素子４０に無用な傾きを与えることを防ぐことができ、金属バンプのリフローによって、光素子４０の回路基板３に対するセルフアライメントを確実に行うことができる。

長方形の受／発光部設置面４３を有する光素子４０において、金属バンプのリフローによって、光素子４０の回路基板３に対するセルフアライメントを有効に機能させる点では、電極パッド４４が、長方形の受／発光部設置面４３の幅方向両側のそれぞれにて受／発光部設置面４３の長手方向に沿う複数箇所に設けられている構成であることが好ましい。この点、受／発光部４０１は、必ずしも、受／発光部設置列４０１Ｌを形成する配置である必要はない。例えば、受／発光部４０１を、受／発光部設置面４３の幅方向両側の、電極パッド４４が設置されている領域内に設置し、受／発光部設置面４３の幅方向中央部には設置しない、構成等を排除するものでは無い。

図２０（ｂ）の光素子４０Ｂは、受／発光部４０１と電極パッド４４とを、長方形の受／発光部設置面４３の長手方向に沿って一列に配列設置した構成になっている。
この場合、デバイス収納孔３１内に光素子を収納して、各電極パッド４４に実装しておいた金属バンプを端子部３４のコンタクト面３４ａに当接させたときには、図２０（ａ）、（ｃ）に示す光素子４０Ａ、４０Ｃに比べて光素子の姿勢安定性が劣るが、金属バンプのリフローによる光素子４０の回路基板３に対するセルフアライメントは問題なく実現できる。

なお、長方形の受／発光部設置面４３を有する外観直方体状のチップに形成された光素子４０を採用した場合でも、デバイス収納孔３１の軸心３１ａに垂直の断面を、前記光素子４における前記デバイス収納孔３１の軸心３１ａに垂直の断面寸法よりも若干大きい（前記電極パッド４４のコンタクト面４４ａの寸法の５〜１９５％だけ大きくした）寸法の長方形とすることは、正方形の受／発光部設置面４３を有する光素子の場合と同様である。
また、断面長方形のデバイス収納孔３１は、その断面長辺寸法を、光素子４０のデバイス収納孔３１の軸心３１ａ（中心軸線）に垂直の断面（断面形状は矩形。図示例では正方形）の対角線寸法よりも小さくする。

長方形の受／発光部設置面４３の長手方向に沿った複数箇所に受／発光部４０１が設けられている構成の光素子４０を採用した場合、シート形導波路２０として、光素子４０の複数の受／発光部４０１に対応する本数（あるいは受／発光部４０１の数よりも多くても良い）のコア部２２を具備するものを採用する。また、光素子４０の各受／発光部４０１に対応する位置にミラー部２４を設けて、該ミラー部２４を介して、シート形導波路２０のコア部２２毎に対応する光路と受／発光部４０１とを１対１に光結合させる。

現在、市販されている、受／発光部４０１を複数持つタイプの光素子４０は、長方形の受／発光部設置面４３の長手方向における受／発光部４０１の設置間隔が２５０μｍであることが一般的である。これに対応するには、シート形光導波路２０にて、光素子４０の複数の受／発光部４０１に対応して並列に形成されるコア部２２の配列間隔も２５０μｍとする。

シート形光導波路２０に並列に形成されるコア部２２の配列間隔は、光素子４０における長方形の受／発光部設置面４３の長手方向における受／発光部４０１の設置間隔と揃えるが、受／発光部４０１の設置間隔は２５０μｍに限定されない。２５０μｍ以外（例えば、１２５μｍ）の場合は、これに応じて、コア部２２の配列間隔も、受／発光部４０１の設置間隔と揃える。

本発明に係るデバイス内蔵基板、回路基板３によれば、チップ形電子デバイス４を、回路基板３のデバイス収納孔３１に組み込んで回路基板３に実装する構成であるため、実装したチップ形電子デバイス４を含むデバイス内蔵基板全体のサイズの小型化を容易に実現できる。
複数の集積回路用基板を積層してなる集積回路（集積回路デバイス）を構成する集積回路用基板として、本発明に係るデバイス内蔵基板１を適用することで、集積回路デバイスの小型化を容易に実現できる。

集積回路デバイスを構成する複数の集積回路用基板の１つ以上として、チップ形デバイス４を回路基板３のデバイス収納孔３１に組み込んだデバイス内蔵基板を用いることで、集積回路デバイスの製造上、複数の集積回路用基板を積層してなる多層基板上にチップ形デバイスをワイヤボンディング等によって実装する工程を無くす（あるいは、ワイヤボンディング等によって実装するチップ形デバイスの数を減少）ことができ、集積回路デバイスの組み立てを効率良く行える。また、複数の集積回路用基板を積層して集積回路デバイスを組み立てる工程は、周知、既存の技術を適用可能であり、生産性の確保の点で有利である。

上述のデバイス内蔵基板を組み立てるにあたり、チップ形デバイスの位置決め、実装は、回路基板３のデバイス収納孔３１内に収納したチップ形デバイス４の金属バンプをリフローするだけで、セルフアライメントによって、簡単に行える。回路基板３に対するチップ形デバイスの位置決め、実装は、複数の集積回路用基板を積層して組み立てた多層基板上にワイヤボンディング等によってチップ形デバイスを実装する技術に比べて、簡単に効率良く行える。

さらに、本発明に係る集積回路デバイスによれば、デバイス内蔵基板の採用によって、集積回路デバイスの内部にチップ形デバイス４を内蔵した構成となるので、チップ形電子デバイス４の実装数の増加も容易に実現できる。
また、チップ形電子デバイス４は、集積回路デバイスを構成する回路基板に内蔵されているため、パッケージングを単純化、あるいは、パッケージングが不要となり、低コスト化を容易に実現できる。

本発明では、回路基板３に形成するデバイス収納孔３１のサイズによって、チップ形デバイス４のサイズ（パッド設置面４３に沿った方向のサイズ）に対応できる。
また、チップ形デバイス４の位置決めに、金属バンプのリフローによるセルフアライメントを採用することで、チップ形デバイス４の外周面とデバイス収納孔３１の内周面との間に確保するギャップの範囲で、デバイス収納孔３１に、チップ形デバイス４のサイズ（パッド設置面４３に沿った方向のサイズ）に対する若干の汎用性を確保できる。

また、図２１（ａ）、（ｂ）に示すように、本発明では、チップ形デバイス４の高さ寸法ｈ（パッド設置面４３に垂直の方向の寸法）に幅広く対応するために、回路基板３として、その厚さ寸法ｔ及びデバイス収納孔３１の軸方向寸法ｄが、チップ形デバイス４の高さ寸法ｈ１、ｈ２に比べて充分に大きいもの（図中、符号３Ａ）を採用し、この回路基板３Ａのデバイス収納孔３１にチップ形デバイス４を組み込んで実装した後（充填樹脂部形成工程の完了後）に、得られたデバイス内蔵基板１Ｃのデバイス実装面１ｂ側からの研磨等によって、デバイス内蔵基板１Ｃの厚みを薄くことも可能である。
チップ形デバイス４の実装後にデバイス内蔵基板１Ｃを薄くすることで、デバイス内蔵基板１Ｃ、回路基板３Ａの厚さ寸法を、チップ形デバイス４の高さ寸法ｈ１、ｈ２に対応して適宜調整できる。また、デバイス内蔵基板１Ｃの厚さ寸法の縮小によって、該デバイス内蔵基板１Ｃを用いて構成される集積回路デバイスの小型化等を実現できる。
なお、デバイス内蔵基板１Ｃの厚みをデバイス実装面１ｂ側から薄くしていくため手法としては、研磨に限定されない。例えば、レーザー等を用いた切断、機械的切削、切断、あるいは、これらの内のいずれかと研磨との併用等、を挙げることができる。

チップ形デバイス４が光素子の場合は、光素子４０を組み込んだデバイス内蔵基板をシート形光導波路に被着することで、例えばシート形光導波路上に被着した基板上に実装した光素子をシート形光導波路と光結合させる構成に比べて、光素子４０の受／発光部４０１をシート形光導波路２０に近接配置することが容易であり、これにより、光素子４０とシート形光導波路２０との間の結合損失の低減、発光素子４１からシート形光導波路２０への送入光の挿入損失の低減を容易に実現できる。

なお、本発明は、上述の実施の形態に限定されず、適宜変更が可能である。
（ａ）本発明は、充填樹脂部３７、透明樹脂層３８を具備していない構成のデバイス内蔵基板、充填樹脂部３７、透明樹脂層３８の内、充填樹脂部のみを具備した構成のデバイス内蔵基板を含む。また、デバイス内蔵基板の組立方法については、充填樹脂部形成工程を具備していない構成も含む。
（ｂ）図６に例示した、チップ間接続用配線を具備するデバイス内蔵基板は、発光素子４１、ドライバー素子４６、受光素子４２、レシーバー素子４７を内蔵した構成に限定されず、デバイス内蔵基板に設けられた複数のチップ形デバイス同士の電気的接続、光素子以外のチップ形デバイス同士の電気的接続にも広く応用できる。チップ間接続用配線を具備するデバイス内蔵基板の回路基板に組み込まれる複数のチップ形デバイスとして、光素子が含まれない構成であっても良い。
（ｃ）回路基板としては、半導体基板にデバイス収納孔を形成したものに限定されない。例えば、電気絶縁性の絶縁樹脂板にデバイス収納孔、配線部、端子部、貫通配線を設けたもの等も採用可能である。

本発明に係る実施形態のデバイス内蔵基板、回路基板の構造を示す正断面図である。 図１のデバイス内蔵基板の仮想線で示した領域Ａを拡大して示した拡大断面図である。 回路基板のデバイス収納孔に組み込む前のチップ形電子デバイスを示す図である。 本発明に係る実施形態の集積回路付き光導波路の構造を示す全体正面図である。 図４の集積回路付き光導波路の仮想線で示した領域Ｂを拡大して示した拡大断面図である。 発光素子、ドライバー素子、受光素子、レシーバー素子を回路基板のデバイス収納孔に組み込んだ構成の混載形デバイス内蔵基板、これを用いて構成された集積回路付き光導波路の構造を示す正断面図である。 本発明に係る集積回路デバイスの別態様を示す正断面図である。 パッケージ化されたＬＳＩチップを集積回路部としてデバイス内蔵基板に実装した構成の集積回路デバイスを示す断面図である。 両面に電極パッド及び金属バンプを具備するチップ形電子デバイス、それを回路基板のデバイス収納孔に組み込んだ構成のデバイス内蔵基板を説明する正断面図であって、（ａ）はチップ形電子デバイスの組み込み前、（ｂ）は組み込み後を示す。 チップ形電子デバイスのパッド設置面（光素子の受／発光部設置面）を示す図である。 チップ形電子デバイスの複数の電極パッド（詳細には電極パッドのコンタクト面）が、それぞれ、回路基板の端子部（詳細には端子部のコンタクト面）と重なった状態を示す平面図である。 回路基板のデバイス収納孔の断面寸法と、チップ形電子デバイスの断面寸法（特に、矩形断面の対角線寸法）との関係を示す平面図である。 チップ形電子デバイスの金属バンプのリフローによる、回路基板のデバイス収納孔内でのチップ形電子デバイスの傾動を説明する正断面図である。 （ａ）、（ｂ）は、回路基板の複数のデバイス収納孔におけるチップ形電子デバイスのセルフアライメントを説明する図（平面図）であり、（ａ）はチップ形電子デバイスの金属バンプのリフロー前、（ｂ）はチップ形電子デバイスの金属バンプのリフロー後を示す。 本発明に係るデバイス内蔵基板の組立方法における充填樹脂部形成工程を説明する図であって、回路基板の接合面におけるデバイス収納孔の開口部を開口部封止部材を用いて塞いだ状態でデバイス収納孔内に液状の樹脂材料を注入する工程を説明する図である。 本発明に係る集積回路付き光導波路のシート形光導波路の構造を示す斜視図である。 図１６のシート形光導波路の製造方法の一例を説明する図であって、（ａ）は３層の光導波路形成体を示す斜視図、（ｂ）は図１７（ａ）の光導波路形成体への活性エネルギーの照射によってコア部を形成した状態を示す斜視図である。 本発明に係る集積回路付き光導波路の別態様を説明する図であって、シート形光導波路自体を開口部封止部材として用いた構成の集積回路付き光導波路の構造を示す正断面図である。 電子デバイス内蔵基板の組立方法（集積回路付き光導波路）の組立方法の別態様を説明する図である。 （ａ）〜（ｃ）は、受／発光部を複数具備する光素子の例を示す図である。 デバイス内蔵基板を、チップ形デバイスの高さ寸法ｈに比べて、厚さ寸法ｔ及びデバイス収納孔の軸方向寸法ｄが充分に大きい回路基板を用いて組み立てる場合を説明する図であって、（ａ）は回路基板のデバイス収納孔にチップ形デバイスを組み込んだ状態を模式的に示す図、（ｂ）は図２１（ａ）の後に回路基板の厚さを薄くした状態を模式的に示す図である。

符号の説明

１、１Ａ、１Ｂ、１Ｃ…電子デバイス内蔵基板（光素子内蔵基板）、１ａ…底部側実装面、１ｂ…デバイス実装面、１１…第２貫通配線、１２…金属バンプ（第１金属バンプ）、１３…金属バンプ（第２金属バンプ）、１４…電極パッド、１５…ボンディング金属部、２…開口部封止部材、３、３Ａ…回路基板、３ａ…第１主面、３ｂ…第２主面、３１…デバイス収納孔、３１ａ…軸心、３２…配線部、３２１…チップ間接続用配線、３３…貫通配線、３４…端子部、３４ａ…コンタクト面、３５…ボンディング金属部、３５１…金属バンプ（第２金属バンプ）、３６…ボンディング金属部、３７…充填樹脂部、３７ａ…延長樹脂層、３８…透明樹脂層、３９…半導体基板（シリコン基板）、３９ａ…酸化膜、４、４Ａ…チップ形電子デバイス、４０、４０Ａ、４０Ｂ、４０Ｃ…光素子、４０１…受／発光部、４１…発光素子、４１１…発光部、４２…受光素子、４２１…受光部、４３…パッド設置面（受／発光部設置面）、４３１…パッド設置面（第２パッド設置面）、４４…電極パッド、４４ａ…コンタクト面、４４１…電極パッド（第２電極パッド）、４５…金属バンプ、４５１…金属バンプ、４６…ドライバー素子、４７…レシーバー素子、５、５Ａ、５Ｂ…集積回路デバイス（ＬＳＩ）、５ａ…下面、５１…基板、５２…電子回路、５３…ビア配線、５４、５４Ａ…集積回路部、５４Ｂ…集積回路部（ＬＳＩチップ）、６…電子部品、８…（液状の）樹脂材料、９…電子部品（第２回路基板）、９１…接合面、９２…回路配線（集積回路間接続配線）、１０、１０Ａ…集積回路付き光導波路、２０…シート形光導波路、２１…クラッド部、２２…コア部、２３…光導波路形成体、２３１…コア層、２３２…クラッド層、２５…ボンディング材料収納孔。

Claims (22)

1. 半導体基板に、該半導体基板の両面の少なくとも一方に形成された配線部と、前記半導体基板に貫設された貫通配線と、前記半導体基板に貫設された貫通孔でありチップ形電子デバイスが組み込まれるデバイス収納孔と、前記半導体基板の両面の内の一方の前記配線部から前記デバイス収納孔の片端の開口部に張り出され、前記チップ形電子デバイスに設けられている電極パッドが電気導通可能に接続される突起状の端子部とが設けられており、
   前記デバイス収納孔の断面寸法が、前記チップ形電子デバイスの前記デバイス収納孔の軸心に垂直の断面寸法を、前記電極パッドのコンタクト面の寸法の５〜１９５％だけ大きくした寸法になっており、
   前記チップ形電子デバイスが角形のチップであり、前記チップ形電子デバイスを収納する断面矩形の前記デバイス収納孔は、その断面外周の互いに平行な２組の辺の内の少なくとも１組の辺の長さが、前記チップ形電子デバイスの対角線寸法よりも短く、
   前記チップ形電子デバイスは、前記デバイス収納孔内で、前記デバイス収納孔の断面寸法とチップ形電子デバイスの断面寸法との差によって設定・規制されつつ回転移動可能であり、かつ前記デバイス収納孔の軸心を中心とする軸回り方向の前記チップ形電子デバイスの回転移動の全範囲で、前記チップ形電子デバイスの全ての電極パッドのコンタクト面が、それぞれ前記端子部のコンタクト面に平面視において重なった部分を有することを特徴とする回路基板。
2. 請求項１に記載の回路基板の前記デバイス収納孔に前記チップ形電子デバイスが組み込まれ、前記チップ形電子デバイスの前記電極パッドが導電性のボンディング用金属材料によってボンディングして電気導通可能に接続されていることを特徴とする電子デバイス内蔵基板。
3. 前記デバイス収納孔内に、前記デバイス収納孔内面と前記チップ形電子デバイスとの間を埋める充填樹脂部を具備することを特徴とする請求項２記載の電子デバイス内蔵基板。
4. 前記デバイス収納孔に、前記チップ形電子デバイスとして発光素子又は受光素子である光素子が組み込まれ、この光素子は、前記端子部にボンディングされた前記電極パッドが設けられている面であるパッド設置面に発光部又は受光部を有することを特徴とする請求項２又は３記載の電子デバイス内蔵基板。
5. 前記デバイス収納孔内に、前記デバイス収納孔内面と前記光素子との間を埋める充填樹脂部を具備し、前記充填樹脂部から連続して前記光素子の前記パッド設置面に形成された透明樹脂層によって前記発光部又は前記受光部が覆われていることを特徴とする請求項４記載の電子デバイス内蔵基板。
6. 前記回路基板に、前記デバイス収納孔の前記端子部が設けられている開口部を塞ぐ、透明の開口部封止部材が設けられていることを特徴とする請求項４又は５記載の電子デバイス内蔵基板。
7. 前記回路基板には前記デバイス収納孔が複数形成されており、前記デバイス収納孔に組み込まれた発光素子と、該発光素子が組み込まれたデバイス収納孔とは別のデバイス収納孔に組み込まれた受光素子とを具備することを特徴とする請求項４〜６のいずれかに記載の電子デバイス内蔵基板。
8. 前記回路基板には前記デバイス収納孔が複数形成されており、発光素子が組み込まれたデバイス収納孔と、前記チップ形電子デバイスとして前記発光素子の駆動用のドライバー素子が組み込まれたデバイス収納孔とを具備し、前記発光素子と前記ドライバー素子とが、前記回路基板に形成されたチップ間接続用配線を介して電気的に接続されていることを特徴とする請求項４〜７のいずれかに記載の電子デバイス内蔵基板。
9. 前記回路基板には前記デバイス収納孔が複数形成されており、受光素子が組み込まれたデバイス収納孔と、前記チップ形電子デバイスとして前記受光素子の受光信号変換用のレシーバー素子が組み込まれたデバイス収納孔とを具備し、前記受光素子と前記レシーバー素子とが、前記回路基板に形成されたチップ間接続用配線を介して電気的に接続されていることを特徴とする請求項４〜８のいずれかに記載の電子デバイス内蔵基板。
10. 前記回路基板の両面の少なくとも一方に、電極パッドと、この電極パッドに実装された金属バンプとを具備することを特徴とする請求項２〜９のいずれかに記載の電子デバイス内蔵基板。
11. 前記チップ形電子デバイスは、前記パッド設置面とは反対の側に第２電極パッドを具備することを特徴とする請求項２〜１０のいずれかに記載の電子デバイス内蔵基板。
12. 前記第２電極パッドに金属バンプが実装されていることを特徴とする請求項１１記載の電子デバイス内蔵基板。
13. 請求項２〜１２のいずれかに記載の電子デバイス内蔵基板であるベース回路基板と、このベース回路基板の片面に実装された集積回路部とを具備することを特徴とする集積回路デバイス。
14. 前記集積回路部が、ベース回路基板に多層に積層された集積回路用基板の回路配線を互いに接続して構成され、この集積回路部を構成する複数の集積回路用基板の内の１以上が、請求項２又は３記載の電子デバイス内蔵基板であることを特徴とする請求項１３記載の集積回路デバイス。
15. シート形光導波路に、請求項３〜９のいずれかに記載の電子デバイス内蔵基板であるベース回路基板を具備する請求項１３又は１４記載の集積回路デバイスが１又は複数実装され、
    前記シート形光導波路は、前記集積回路デバイスに組み込まれている発光素子に対応する位置、前記集積回路デバイスに組み込まれている受光素子に対応する位置に、前記発光素子と前記受光素子とを該シート形光導波路を介して光接続する光路形成用のミラー部を具備することを特徴とする集積回路付き光導波路。
16. さらに、前記シート形光導波路の前記ベース回路基板とは反対の側に積層された第２回路基板を具備し、
    前記シート形光導波路に貫設されたボンディング材料収納孔に、前記第２回路基板の回路配線と前記集積回路デバイスの前記ベース回路基板に設けられている電極パッドとを電気的に接続したボンディング用金属材料が収納され、前記第２回路基板の回路配線に電気導通可能に接続された複数の前記集積回路デバイスの回路同士が前記第２回路基板の回路配線を介して電気的に接続されていることを特徴とする請求項１５記載の集積回路付き光導波路。
17. 請求項１に記載の回路基板の前記デバイス収納孔にチップ形電子デバイスを組み込み、このチップ形電子デバイスに設けられている電極パッドに予め実装しておいた金属バンプをリフローして、前記電極パッドを前記端子部にボンディングすることを特徴とする電子デバイス内蔵基板の組立方法。
18. 前記電極パッドを前記端子部にボンディングした後に、前記デバイス収納孔内面と前記チップ形電子デバイスとの間を埋める充填樹脂部を形成する充填樹脂部形成工程を具備することを特徴とする請求項１７記載の電子デバイス内蔵基板の組立方法。
19. 前記充填樹脂部形成工程において、前記回路基板の、前記デバイス収納孔の前記端子部が設けられている開口部を、開口部封止部材を用いて塞いだ状態で、前記デバイス収納孔内に液状の樹脂材料を注入して前記充填樹脂部を形成することを特徴とする請求項１８記載の電子デバイス内蔵基板の組立方法。
20. 透明の開口部封止部材を用いることを特徴とする請求項１９記載の電子デバイス内蔵基板の組立方法。
21. 前記チップ形電子デバイスとして、受光素子又は発光素子である光素子を用い、この光素子の受／発光部が設けられている端面に備えられている電極パッドに予め実装しておいた金属バンプをリフローして、前記電極パッドを前記端子部にボンディングすることを特徴とする請求項１７〜２０のいずれかに記載の電子デバイス内蔵基板の組立方法。
22. 請求項１９又は２０記載の電子デバイス内蔵基板の組立方法に係る請求項２１記載の電子デバイス内蔵基板の組立方法において、
    前記充填樹脂部形成工程にて、前記充填樹脂部から連続して前記光素子の前記端面を覆う透明樹脂層を形成することを特徴とする電子デバイス内蔵基板の組立方法。

Images