JP2009224522A - 回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法 - Google Patents
回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法 Download PDFInfo
- Publication number
- JP2009224522A JP2009224522A JP2008066716A JP2008066716A JP2009224522A JP 2009224522 A JP2009224522 A JP 2009224522A JP 2008066716 A JP2008066716 A JP 2008066716A JP 2008066716 A JP2008066716 A JP 2008066716A JP 2009224522 A JP2009224522 A JP 2009224522A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electronic device
- circuit board
- integrated circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】回路基板3に形成されたデバイス収納孔31にチップ形電子デバイス4が組み込まれた構造の電子デバイス内蔵基板1、前記デバイス収納孔31の開口部にチップ形電子デバイス4の通電接続用の端子部34が突設されている回路基板3、電子デバイス内蔵基板1の組立方法、前記電子デバイス内蔵基板1を用いた集積回路付き光導波路10を提供する。
【選択図】図4
Description
ところで、電子機器に組み込まれるLSI等の集積回路デバイスにあっては、電子機器の多機能化、小型化の要求に鑑みて、多層化(多層基板の採用)、これによる小型化、高密度化が進展しつつある。回路基板を複数積層した多層基板へのチップ形電子デバイスの実装は、多層基板の最外層に位置する基板(積層の両端の基板の一方又は両方)が形成する多層基板の端面(デバイス実装面)へのフリップチップ実装、ワイヤボンディングによる実装が一般的である(例えば非特許文献1)。
Sharifi, H.; Tae-Young Choi; Mohammadi, S.:Self-Aligned Wafer-Level Integration Technology With High-Density Interconnects and Embedded Passives,IEEE Transactions on [see also Components, Packaging and Manufacturing Technology, Part B: Advanced Packaging, IEEE Transactions on] Volume: 30, Issue: 1,(2007) Page(s): 11-18
第1の発明は、半導体基板に、該半導体基板の両面の少なくとも一方に形成された配線部と、前記半導体基板に貫設された貫通配線と、前記半導体基板に貫設された貫通孔でありチップ形電子デバイスが組み込まれるデバイス収納孔と、前記半導体基板の両面の内の一方の前記配線部から前記デバイス収納孔の片端の開口部に張り出され、前記チップ形電子デバイスに設けられている電極パッドが電気導通可能に接続される突起状の端子部とが設けられていることを特徴とする回路基板を提供する。
第2の発明は、前記デバイス収納孔の断面寸法が、前記チップ形電子デバイスの前記デバイス収納孔の軸心に垂直の断面寸法を、前記電極パッドのコンタクト面の寸法の5〜195%だけ大きくした寸法になっていることを特徴とする第1の発明の回路基板を提供する。
第3の発明は、前記チップ形電子デバイスが角形のチップであり、前記チップ形電子デバイスを収納する断面矩形の前記デバイス収納孔は、その断面外周の互いに平行な2組の辺の内の少なくとも1組の辺の長さが、前記チップ形電子デバイスの対角線寸法よりも短いことを特徴とする第2の発明の回路基板を提供する。
第4の発明は、第1〜3のいずれかの発明の回路基板の前記デバイス収納孔に前記チップ形電子デバイスが組み込まれ、前記チップ形電子デバイスの前記電極パッドが導電性のボンディング用金属材料によってボンディングして電気導通可能に接続されていることを特徴とする電子デバイス内蔵基板を提供する。
第5の発明は、前記デバイス収納孔内に、前記デバイス収納孔内面と前記チップ形電子デバイスとの間を埋める充填樹脂部を具備することを特徴とする第4の発明の電子デバイス内蔵基板を提供する。
第6の発明は、前記デバイス収納孔に、前記チップ形電子デバイスとして発光素子又は受光素子である光素子が組み込まれ、この光素子は、前記端子部にボンディングされた前記電極パッドが設けられている面であるパッド設置面に発光部又は受光部を有することを特徴とする第4又は第5の発明の電子デバイス内蔵基板を提供する。
第7の発明は、前記デバイス収納孔内に、前記デバイス収納孔内面と前記光素子との間を埋める充填樹脂部を具備し、前記充填樹脂部から連続して前記光素子の前記パッド設置面に形成された透明樹脂層によって前記発光部又は前記受光部が覆われていることを特徴とする第6の発明の電子デバイス内蔵基板を提供する。
第8の発明は、前記回路基板に、前記デバイス収納孔の前記端子部が設けられている開口部を塞ぐ、透明の開口部封止部材が設けられていることを特徴とする第6又は第7の発明の電子デバイス内蔵基板を提供する。
第9の発明は、前記回路基板には前記デバイス収納孔が複数形成されており、前記デバイス収納孔に組み込まれた発光素子と、該発光素子が組み込まれたデバイス収納孔とは別のデバイス収納孔に組み込まれた受光素子とを具備することを特徴とする第6〜8のいずれかの発明の電子デバイス内蔵基板を提供する。
第10の発明は、前記回路基板には前記デバイス収納孔が複数形成されており、発光素子が組み込まれたデバイス収納孔と、前記チップ形電子デバイスとして前記発光素子の駆動用のドライバー素子が組み込まれたデバイス収納孔とを具備し、前記発光素子と前記ドライバー素子とが、前記回路基板に形成されたチップ間接続用配線を介して電気的に接続されていることを特徴とする第6〜9のいずれかの発明の電子デバイス内蔵基板を提供する。
第11の発明は、前記回路基板には前記デバイス収納孔が複数形成されており、受光素子が組み込まれたデバイス収納孔と、前記チップ形電子デバイスとして前記受光素子の受光信号変換用のレシーバー素子が組み込まれたデバイス収納孔とを具備し、前記受光素子と前記レシーバー素子とが、前記回路基板に形成されたチップ間接続用配線を介して電気的に接続されている特徴とする請求項6〜10のいずれかの発明の電子デバイス内蔵基板を提供する。
第12の発明は、前記回路基板の両面の少なくとも一方に、電極パッドと、この電極パッドに実装された金属バンプとを具備することを特徴とする第4〜11のいずれかの発明の電子デバイス内蔵基板を提供する。
第13の発明は、前記チップ形電子デバイスは、前記パッド設置面とは反対の側に第2電極パッドを具備することを特徴とする第4〜12のいずれかの発明の電子デバイス内蔵基板を提供する。
第14の発明は、前記第2電極パッドに金属バンプが実装されていることを特徴とする第13の発明の電子デバイス内蔵基板を提供する。
第15の発明は、第4〜14のいずれかの発明の電子デバイス内蔵基板であるベース回路基板と、このベース回路基板の片面に実装された集積回路部とを具備することを特徴とする集積回路デバイスを提供する。
第16の発明は、前記集積回路部が、ベース回路基板に多層に積層された集積回路用基板の回路配線を互いに接続して構成され、この集積回路部を構成する複数の集積回路用基板の内の1以上が、第4又は第5の発明の電子デバイス内蔵基板であることを特徴とする第15の発明の集積回路デバイスを提供する。
第17の発明は、シート形光導波路に、第5〜11のいずれかの発明の電子デバイス内蔵基板であるベース回路基板を具備する第15又は第16の発明の集積回路デバイスが1又は複数実装され、前記シート形光導波路は、前記集積回路デバイスに組み込まれている発光素子に対応する位置、前記集積回路デバイスに組み込まれている受光素子に対応する位置に、前記発光素子と前記受光素子とを該シート形光導波路を介して光接続する光路形成用のミラー部を具備することを特徴とする集積回路付き光導波路を提供する。
第18の発明は、さらに、前記シート形光導波路の前記ベース回路基板とは反対の側に積層された第2回路基板を具備し、前記シート形光導波路に貫設されたボンディング材料収納孔に、前記第2回路基板の回路配線と前記集積回路デバイスの前記ベース回路基板に設けられている電極パッドとを電気的に接続したボンディング用金属材料が収納され、前記第2回路基板の回路配線に電気導通可能に接続された複数の前記集積回路デバイスの回路同士が前記第2回路基板の回路配線を介して電気的に接続されていることを特徴とする第17の発明の集積回路付き光導波路を提供する。
第19の発明は、第1〜3のいずれかの発明の回路基板の前記デバイス収納孔にチップ形電子デバイスを組み込み、このチップ形電子デバイスに設けられている電極パッドに予め実装しておいた金属バンプをリフローして、前記電極パッドを前記端子部にボンディングすることを特徴とする電子デバイス内蔵基板の組立方法を提供する。
第20の発明は、前記電極パッドを前記端子部にボンディングした後に、前記デバイス収納孔内面と前記チップ形電子デバイスとの間を埋める充填樹脂部を形成する充填樹脂部形成工程を具備することを特徴とする第19の発明の電子デバイス内蔵基板の組立方法を提供する。
第21の発明は、前記充填樹脂部形成工程において、前記回路基板の、前記デバイス収納孔の前記端子部が設けられている開口部を、開口部封止部材を用いて塞いだ状態で、前記デバイス収納孔内に液状の樹脂材料を注入して前記充填樹脂部を形成することを特徴とする第20の発明の電子デバイス内蔵基板の組立方法を提供する。
第22の発明は、透明の開口部封止部材を用いることを特徴とする第21の発明の電子デバイス内蔵基板の組立方法を提供する。
第23の発明は、前記チップ形電子デバイスとして、受光素子又は発光素子である光素子を用い、この光素子の受/発光部が設けられている端面に備えられている電極パッドに予め実装しておいた金属バンプをリフローして、前記電極パッドを前記端子部にボンディングすることを特徴とする第19〜22のいずれかの発明の電子デバイス内蔵基板の組立方法を提供する。
第24の発明は、第21又は第22の発明の電子デバイス内蔵基板の組立方法に係る第23の発明の電子デバイス内蔵基板の組立方法において、前記充填樹脂部形成工程にて、前記充填樹脂部から連続して前記光素子の前記端面を覆う透明樹脂層を形成することを特徴とする電子デバイス内蔵基板の組立方法を提供する。
複数の集積回路用基板を積層してなる集積回路(集積回路デバイス)を構成する集積回路用基板として、本発明に係る電子デバイス内蔵基板を適用することで、集積回路デバイスの小型化を容易に実現できる。さらに、本発明に係る集積回路デバイスによれば、デバイス内蔵基板の採用によって、集積回路デバイスの内部にチップ形電子デバイスを内蔵した構成となるので、チップ形電子デバイスの実装数の増加も容易に実現できる。ひとつの集積回路デバイスに実装可能なチップ形電子デバイスの数の増加により、チップ形電子デバイスの組み合わせの自由度の向上する。
また、チップ形電子デバイスは、集積回路デバイスを構成する回路基板に内蔵されるため、パッケージングを単純化、あるいは、パッケージングが不要となり、低コスト化を容易に実現できる。
図1は本発明に係る電子デバイス内蔵基板1の構造を示す正断面図、図2は図1の電子デバイス内蔵基板1の仮想線で示した領域Aを拡大して示した拡大断面図、図3は回路基板3のデバイス収納孔31(キャビティ部)付近及びデバイス収納孔31に組み込まれるチップ形電子デバイス4を示す図、図4は本発明に係る集積回路デバイス5をシート形光導波路20に実装した集積回路付き光導波路10の構造を示す正断面図、図5は図4の集積回路付き光導波路10の仮想線で示した領域Bを拡大して示した拡大断面図である。
なお、図1〜図4において、説明の便宜上、上側を「上」、下側を「下」として説明する。但し、これは本発明の構成要素の相対関係を簡単に説明するために便宜的に規定したものであり、本発明を実施する場合の製造時や使用時の方向を限定するものではない。
図1、図5に示すように、ここで例示するデバイス内蔵基板1の底部側実装面1aは、回路基板3(詳細には回路基板3の第1主面3a(後述))に被着されたシート状(あるいはプレート状)の開口部封止部材2によって形成される面、詳細には前記開口部封止部材2の回路基板3とは反対側の面である。デバイス内蔵基板1は、前記底部側実装面1aをシート形光導波路20に重ね合わせるようにしてシート形光導波路20に被着されている。
なお、前記開口部封止部材2は透明に形成されている。
デバイス内蔵基板1は、LSI5において、本発明に係るベース回路基板として機能する。
以下、チップ形電子デバイス4が光素子を指す場合は、光素子、と称して説明する場合がある。また、光素子には、図中符号40を付す。
また、チップ形電子デバイスを、以下、単に、チップ、あるいは、チップ形デバイスとも言う。
ひとつのデバイス収納孔31には、チップ形デバイス4(光素子)として、発光素子41又は受光素子42が組み込まれている。
発光素子41は、例えば、VCSEL(Vertical Cavity Surface Emitting LASER)等の半導体レーザである。受光素子42は、例えばPD(フォトダイオード)である。
シート形光導波路20には、光素子40の受/発光部401に対応する位置に、受/発光部401とシート形光導波路20(詳細には光路H1)との光結合用のミラー部24が形成されている。この集積回路付き光導波路10において、ミラー部24は、シート形光導波路20の光路H1を直角に曲げて、該ミラー部24と光素子40の受/発光部401との間に、シート形光導波路20の光路H1に対して垂直の光路H2を形成する。光素子40の受/発光部401は、ミラー部24を介して、シート形光導波路20の光路H1と光結合される。ミラー部24は、具体的には、前記シート形光導波路20に前記回路基板3とは反対の側から凹むように形成された凹部によって構成されている。このミラー部24は、シート形光導波路20のコア部22の途中に介在するように形成される。
そして、この集積回路付き光導波路10においては、シート形光導波路20を介して光接続された発光素子41と受光素子42の対が構成する信号伝送系によって、発光素子41側の電子回路と受光素子42側の電子回路との間の信号伝送を高速で行える。例えば、シート形光導波路20の複数箇所に実装されている集積回路デバイス5間の信号伝送等に、上述の光素子40の対の信号伝送系を適用して、信号伝送の高速化を図っている。
本発明に係るデバイス内蔵基板1は、回路基板3に形成されたデバイス収納孔31内に、チップ形電子デバイス4を組み込んだ構成になっている。
但し、回路基板3のデバイス収納孔31に組み込むチップ形デバイス4としては、光素子に限定されない。回路基板3に組み込むチップ形デバイス4としては、例えば、光素子以外の半導体素子や、パッケージ化されたICチップ等であっても良い。
なお、1つのデバイス収納孔31には、チップ形デバイス4を1つだけ組み込む。
また、図7は、光素子以外のチップ形デバイス4を回路基板に組み込んだデバイス内蔵基板を、集積回路デバイス5の集積回路部54を構成する複数の集積回路用基板51の内の1つに適用した構成を例示する。チップ形デバイス4としては、例えば、既述のドライバー素子46、レシーバー素子47も採用可能である。図7中、集積回路デバイス5に符号5A、集積回路部54に符号54Aを付す。
図1〜図3において、符号39は、回路基板3を構成する半導体基板である。前記デバイス収納孔31は、半導体基板39に貫設されている。
端子部34は、配線部32から、回路基板3の第1主面3a(デバイス収納孔31の開口部については、第1主面3aの仮想延長上)に沿って延出している。
また、図1では、回路基板3の第1主面3aに第1金属バンプ12(底部側金属バンプ)が実装され、回路基板3の第2主面3bに第2金属バンプ13、351(デバイス実装側金属バンプ)が実装された構成のデバイス内蔵基板1を例示している。
第2金属バンプ13、351の内、符号351の第2金属バンプは、貫通配線33の回路基板3の第2主面3b側の端部に実装されている。符号13の第2金属バンプは、第2貫通配線11の回路基板3の第2主面3b側の端部、に実装されている。
図中符号39aは、半導体基板39の表面に形成された酸化膜(シリコン酸化膜)であり、貫通配線33、配線部32、第2貫通配線11といった、回路基板3に形成された配線と半導体基板39との間の電気絶縁性を確保する。
導体金属としては、例えば、金、アルミニウム等も採用可能である。
また、回路基板3には、配線を形成する導体金属が半導体基板39中に拡散(金属が移行)することを防止する目的で拡散防止膜を設けることができる。拡散防止膜は、配線を形成する導体金属と半導体基板39との間に介在させる。拡散防止膜用の金属としては、Ta、TiN、SiNなどが挙げられる。
また、このチップ形デバイス4としては、ここでは、図3等に示すように、パッド設置面43の電極パッド44に金属バンプ45が実装されたフリップチップタイプのものを採用している。
このチップ形デバイス4を回路基板3のデバイス収納孔31内に組み込んで回路基板3に実装するには、回路基板3の第2主面3b側からデバイス収納孔31内に挿入して収納し、チップ形デバイス4の前記金属バンプ45を回路基板3の前記端子部34に接触させ、この状態で金属バンプ45のリフロー、冷却固化することで、電極パッド44を回路基板3の前記端子部34にボンディングする。
ここでは、前記ボンディング金属部36は、前記金属バンプ45のリフロー、冷却固化によって形成されたものである。但し、チップ形デバイス4の電極パッド44と回路基板3の前記端子部34とのボンディングを実現するための手法としては、これに限定されず、例えば、端子部34上に設置しておいた金属バンプのリフローによって実現することも可能である。
電極パッド44と端子部34とのボンディング用の金属バンプはボンディング用金属材料によって形成されている。
電極パッド44と端子部34とのボンディング用の金属バンプを構成するボンディング用金属材料としては、電極パッド44と端子部34とのろう接を実現できるものが好ましい。
例えば、図5等に記載の符号35は、回路基板3の第2主面3bに設けられた電子部品(例えば集積回路部54)と回路基板3の貫通配線とを、電子デバイスあるいは回路基板3に設けられた金属バンプ(ボンディング用金属材料)のリフロー、冷却によってボンディングした、ボンディング金属部である。ボンディング金属部は前記金属バンプのリフロー、冷却によって形成される。
また、図4のボンディング金属部15は、回路基板3の第1主面3aに設けられた電子(例えば第2回路基板9)あるいは回路基板3に設けられた金属バンプ(ボンディング用金属材料)のリフロー、冷却によって形成されるものである。
図5のボンディング金属部36は、チップ形デバイス4あるいは回路基板3の端子部44に設けられた金属バンプのリフロー、冷却によって形成されるものである。
充填樹脂部37は、デバイス収納孔31の内周面の全周(但し、デバイス収納孔31の内周面に、図11に示すチップ形デバイス4の断面の四隅の頂点のいずれか1以上が接触されている場合(例えば図12参照)は、この接触部分を除く)にわたって形成されている。
なお、デバイス収納孔31の断面寸法と、チップ形デバイス4の電極パッド44のコンタクト面44aとの関係については、後に詳述する。
チップ形デバイス4が光素子の場合は、透明樹脂によって延長樹脂層37aを形成して、光素子40のパッド設置面43(受/発光部設置面)を覆う透明樹脂層38として機能させる。
この開口部封止部材2は、充填樹脂部37、延長樹脂層37aを形成するための液状の樹脂材料8をデバイス収納孔31に注入する(図15参照)際に、回路基板3の第1主面3aにおける前記デバイス収納孔31の開口部を塞いで、該開口部からの樹脂材料8の漏出を防止する、といった機能を果たす。また、端子部34や、チップ形デバイス4の前記パッド設置面43(第1パッド設置面)を衝突物の衝突等から保護する保護材としても機能する。
チップ形デバイス4が光素子以外である場合は、必ずしも透明の開口部封止部材2を採用する必要は無い。
ここでは、図3に示すように、チップ形デバイス4として、電極パッド44に金属バンプ45が実装されているものを用いる場合を説明する。
また、ここで用いる回路基板3は、図1のように、第1金属バンプ12及び第2金属バンプ13、351を実装した構成のものであるが、第1金属バンプ12及び第2金属バンプ13、351を実装していない回路基板を採用し、回路基板へのチップ形デバイス4の組み込み、実装の完了後に、回路基板に第1金属バンプ12及び第2金属バンプ13、351を実装しても良い。
まず、前記回路基板3のデバイス収納孔31にチップ形デバイス4を組み込み、このチップ形デバイス4の金属バンプ45をリフローして、電極パッド44を回路基板3の前記端子部34にボンディングする(チップ実装工程)。リフローした金属バンプ45の冷却固化によって、チップ形デバイス4の電極パッド44と回路基板3の端子部34とがボンディングされる。
このため、チップ形デバイス4を回路基板3のデバイス収納孔31内に収納した段階(金属バンプ45のリフロー前)では、チップ形デバイス4の断面寸法とデバイス収納孔31の断面寸法との差によって、チップ形デバイス4に、デバイス収納孔31内での可動範囲が確保される。
前記デバイス収納孔31の断面寸法は、前記チップ形デバイス4の断面寸法に、チップ形デバイス4の電極パッド44のコンタクト面44aの4辺の内の一辺の長さの5〜195%を加えた寸法になっている。
また、複数の端子部34のコンタクト面34aの形状、面積は、必ずしも互いに一致している必要は無く、若干のばらつきがあっても構わない。
回路基板3の前記デバイス収納孔31の断面寸法が、前記チップ形デバイス4における前記デバイス収納孔31の軸心31a(中心軸線)に垂直の断面寸法に対して、前記電極パッド44のコンタクト面44aの寸法の5〜195%だけ大きくした寸法であれば、デバイス収納孔31内に収納したチップ形デバイス4の全ての電極パッド44のコンタクト面44aが、それぞれ、端子部34のコンタクト面34aに重なった部分を有する、という関係を実現できる。
この点、デバイス収納孔31に対する端子部34の位置は、チップ形デバイス4の全ての電極パッド44のコンタクト面44aの中央部が端子部34のコンタクト面34aの中央部上に重なったとき(コンタクト面44a、34a同士が重なり合った面積が最大のとき。以下、このときの状態を、完全アライメント状態、とも言う)に、チップ形デバイス4の外周(デバイス収納孔31の軸心31aに直交する断面の外周)の全周にわたって、デバイス収納孔31内面との間にギャップが確保されるように設定することが好ましい。本実施形態では、端子部34について、この位置設定を行った構成を例示する。
但し、本発明は、これに限定されるものでは無く、端子部34の位置設定の適宜変更も可能である。
互いにボンディングする電極パッド44と端子部34の組の数が多い場合(例えば5組以上)は、金属バンプのサイズ(バンプ材料(ボンディング用金属材料)の量)のばらつき、金属バンプをリフローする工程における金属バンプ45の溶融状況のばらつき、リフローしたバンプ材料を冷却固化させる工程におけるバンプ材料の固化進行のばらつき、などによって、チップ形デバイス4に前記軸回り方向の回転が生じやすくなる。
図14(a)に示すように、回路基板3の複数のデバイス収納孔31にそれぞれ収納したチップ形デバイス4の位置にはばらつきが許容される。そして、金属バンプ351のリフローによって、図14(b)に示すように、複数のチップ形デバイス4を、チップ形デバイス4の複数の電極パッド44のコンタクト面44aと端子部34のコンタクト面34aとの重なりを充分に大きく確保できるように、端子部34に対して位置合わせすることを、一括して、短時間に行うことができる。
チップ実装工程が完了したら、前記デバイス収納孔31内面と前記チップ形デバイス4との間を埋める充填樹脂部37を形成する充填樹脂部形成工程を行う。
図15に示すように、この充填樹脂部形成工程は、回路基板3(デバイス収納孔付き基板)の第1主面3aにおける前記デバイス収納孔31の開口部を、開口部封止部材2を用いて塞いだ状態で、前記デバイス収納孔31内に液状の樹脂材料8を注入(デバイス実装面1a側からデバイス収納孔31に注入)して固化させることで前記充填樹脂部37を形成する。
なお、チップ形デバイス4のパッド設置面43と開口部封止部材2との間のギャップは、チップ形デバイス4のパッド設置面43と開口部封止部材2との間に位置する回路基板3の端子部34が、開口部節部材2がデバイス収納孔31内に入り込むことを規制することにより確保できる。また、例えば、別途、ギャップ確保用のスペーサ等を使用することも可能である。
この場合、透明のシート状(あるいはプレート状)の開口部封止部材2の形成材料としては、例えば、ポリイミド、ポリノルボルネン(PNB)、ベンゾシクロブテン(BCB)等が好適である。
チップ形デバイス4が光素子の場合は、シート形光導波路10のミラー部24と、光素子40の受/発光部401との間の光路H2(図5参照)を形成するために、透明の開口部封止部材2の採用が必須となる。
第1金属バンプ12は、開口部封止部材2を貫通して、デバイス内蔵基板1の底部側実装面1aから突出されており、デバイス内蔵基板1の底部側実装面1a側に配置される電子部品との電気的接続に利用できる。
図示例の集積回路部54Aでは、デバイス内蔵基板1の第1、第2金属バンプ12、13を利用して、デバイス内蔵基板1の回路配線とデバイス内蔵基板1の底部側実装面1aの側に積層されている集積回路基板51の回路配線とのボンディングによる電気的接続、デバイス内蔵基板1の回路配線とデバイス内蔵基板1のデバイス実装面1bの側に積層されている集積回路基板51の回路配線とのボンディング、電気的接続を行っている。
また、集積回路部としては、例えば、集積回路用基板51(集積回路用基板51として採用したデバイス内蔵基板を含む)として、その片面(例えば、図7において、各集積回路用基板51の下側の面)のみに金属バンプを具備したものを積層した構成等も採用可能である。
この集積回路デバイス5Bでは、デバイス内蔵基板1の第2金属バンプ13、351を、LSIチップ54Bの電極パッド(図示略)と、デバイス内蔵基板1の回路配線(図8においては、具体的には貫通配線33及び第2貫通配線11)とのボンディング、電気的接続に利用している。
但し、本発明では、これに限定されず、例えば、金属バンプを具備するフリップチップタイプのLSIチップを採用し、このLSIチップの金属バンプを利用して、LSIチップの本発明に係るデバイス内蔵基板(但し、第2金属バンプ13、351を具備していないもの)に対するボンディングに利用して、LSIチップをデバイス内蔵基板のデバイス実装面に実装することも可能である。
図示例のチップ形デバイス4Aでは両方のパッド設置面43、431の電極パッド44、441に金属バンプを実装した構成となっている。図中、符号451は、第2電極パッド電極パッド441に実装された金属バンプである。
但し、これに限定されず、片方のパッド設置面の電極パッドのみに金属バンプを実装した構成、両面に金属バンプを具備せず、電極パッド44、441のみが設けられている構成も採用できる。
この場合、金属バンプ451を利用することで、チップ形デバイス4Aと、デバイス内蔵基板のデバイス実装面側に設けられる電子部品6(例えば、図4に例示した集積回路部54、図7に例示した集積回路部54A、図8に例示したLSIチップ54Bを含む)とを直接的に接続(電気的接続)できる。
これとの対比で、図9(a)、(b)に示す構成の場合は、チップ形デバイス4Aと電子デバイスとの間を接続する接続配線長の短縮が可能である。
図1、図4、図5等に示すように、ここで採用される光素子40は、パッド設置面43に受/発光部401を具備するものである。本実施形態では、図10に示すように、パッド設置面43において、その中央部に受/発光部401が設置され、電極パッド44が、受/発光部401の周囲の複数箇所に設けられているものを例示している。
なお、発光素子41においては、電極パッド44は、発光素子41への駆動用電気信号の入力端子として機能する。発光素子42においては、電極パッド44は、受光素子42から受光信号(電気信号)を出力するための出力端子として機能する。
受/発光部設置面43は、光素子40において、シート形光導波路20に対面する端面である。
なお、受/発光部設置面43における受/発光部401の位置は、必ずしも受/発光部設置面43の中央部である必要は無い。受/発光部設置面43の中央部からずれた位置であっても良い。
また、受/発光部設置面43に設けられる受/発光部401の数は、ひとつだけの場合に限定されず、複数であっても良い(一例として図20(a)〜(c)を参照)。
図4、図5に示す集積回路付き光導波路10においては、透明樹脂層38及び開口部封止部材2を介して、シート形光導波路20のミラー部24と光素子40の受/発光部401との間の光伝送(つまり、光路H2の確保)がなされる。
なお、充填樹脂部37及び透明樹脂層38を形成する合成樹脂としては、既述の熱硬化性樹脂を採用することも可能である。但し、熱硬化性樹脂としては、光路H1、H2の確保に鑑みて透明のものを採用する。
図4、図5に示すように、集積回路付き光導波路10は、デバイス内蔵基板1に集積回路部を実装(デバイス内蔵基板1のデバイス実装面1bに実装する)してなる集積回路デバイスをシート形光導波路20に実装することで組み立てることができる。
あるいは、ミラー部24を形成済みのシート形光導波路20に、集積回路付き光導波路10を実装して、デバイス内蔵基板1を接合(底部側実装面1aを接合)しても良い。
シート形光導波路20について説明する。
図16はシート形光導波路20の構造を示す斜視図である。
図16に示すように、シート形光導波路20は、シート状のクラッド部21内に線状のコア部22を有する構造になっている。線状のコア部22の周囲はクラッド部21によって覆われている。
コア部22は直線状である必要はなく、クラッド部21内で湾曲していても良い。また、コア部22には分岐部が存在していても良く、これにより、コア部22を回路状に構成していても良い。
(a) 図17(a)に示すように、コア部形成用の樹脂層であるコア層231の両面に、クラッド層232(クラッド部21の一部を形成するための樹脂層)が設けられた3層構造の光導波路形成体23を作成し、この光導波路形成体23に活性エネルギー線を照射してコア部22を形成する(図17(b))。
活性エネルギー線の照射によって、コア層231の一部がコア部22となり、コア層231のコア部22以外の部分と、コア層231の両側のクラッド層232とが、クラッド部21を構成する。
この製造方法の場合は、断面四角形(長方形。但し正方形を含む)のコア部22が得られる。
コア部22の形成のための活性エネルギー線としては、可視光、紫外光、赤外光、レーザー光等の活性エネルギー光線や、電子線、X線等が挙げられる。電子線は、例えば50〜200KGy程度の照射量で照射することができる。
クラッド層を構成する材料としては、コア層を構成する材料よりも屈折率が低いものであれば特に限定されない。具体的には、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ノルボルネン系樹脂等の環状オレフィン系樹脂、といった樹脂材料が挙げられる。これらの中でも、ノルボルネン系樹脂の付加重合体を主材料とする樹脂組成物が特に好ましい。
コア層、クラッド層の形成材料としてノルボルネン系樹脂の付加重合体を主材料とする樹脂組成物を採用した場合は、透明性、絶縁性、柔軟性及び耐熱性が充分に得られる。また、他の樹脂を用いた場合との比較で、吸湿性を低くできる。また、ノルボルネン系樹脂の付加重合体を主材料とする樹脂組成物の場合、ノルボルネン系樹脂の付加重合体の側鎖の種類等によって、屈折率を調整することができる利点がある。
集積回路付き光導波路10としては、シート形光導波路20の一方の面に回路基板3、他方の面に3層構造の光導波路形成体23をその個々の層を形成する樹脂材料を含むワニスの塗布によって順次形成する際に用いる基材が設けられた構成であっても良い。
この製造方法の場合は、コア部22の断面形状は自由となる。
前記基材は、例えば、既述の3層構造の光導波路形成体23の個々の層を形成する樹脂材料を含むワニスの塗布によって順次形成する際に用いる基材であっても良い。
但し、基材は、シート形光導波路20へのミラー部24の形成の障害とならないようにする必要がある。このために、例えば、シート形光導波路20から剥離可能なものを採用する、ミラー部24の形成予定位置を避けた箇所のみ設ける、ミラー部24の形成後にシート形光導波路20に被着する、といった対策を採る。
なお、回路基板3に実装する集積回路部54としては、発光素子41のドライバー回路、及び、受光素子42のレシーバー回路の内、一方のみを具備する構成であっても良い。
電子部品9とのボンディング前のデバイス内蔵基板1の金属バンプ12は、前記ボンディング材料収納孔25に収納されることで、前記シート形光導波路20を介してデバイス内蔵基板1とは反対の側に突出されるため、電子部品9とのボンディングに用いることができる。
レーザー加工では、ステンシルマスクの使用等によって、所望の大きさのボンディング材料収納孔25を容易に加工できる。反応性イオンエッチング、感光性を有するシート形光導波路20の露光、現像では、フィルム状のマスクや、レジスト樹脂の使用等によって、所望の大きさのボンディング材料収納孔25を容易に加工できる。
デバイス内蔵基板1の第2貫通配線11は、デバイス内蔵基板1のデバイス実装面1b側に設けられた集積回路部54と、デバイス内蔵基板1とボンディングした電子部品9とを、電気的に接続するための接続配線として機能する。
この第2回路基板9は、シート形光導波路20に沿って延在されており、シート形光導波路20に積層して被着されている。この第2回路基板9は、集積回路付き光導波路10の集積回路デバイス5間を電気的に接続する集積回路間接続用基板として機能する。
図6は、既述のように、デバイス収納孔31を複数(ここでは4以上)有する1つの回路基板3に、チップ形デバイス4として、発光素子41、該発光素子41の駆動用のドライバー素子46、受光素子42、該受光素子42の受光信号変換用のレシーバー素子47(アンプ)を組み込んだ構成のデバイス内蔵基板1A(混載形デバイス内蔵基板)を例示している。なお、図示を略すが、各チップ形デバイス4(発光素子41、ドライバー素子46、受光素子42、レシーバー素子47)は、いずれも、デバイス収納孔31内に形成された充填樹脂部37、延長樹脂層37aによって固定されている。
このデバイス内蔵基板1Aは、回路基板3の第1主面3aに、貫通配線33と端子部34との間の接続用の配線部32の他に、回路基板3に組み込まれているチップ形デバイス4間の接続用の配線321(以下、チップ間接続用配線とも言う)を具備する。
このデバイス内蔵基板1Aでは、デバイス収納孔31に組み込んで実装されたチップ形デバイス4の回路同士を、チップ間接続用配線321を介して電気的に接続できる。
このため、このデバイス内蔵基板1Aにあっては、例えば、発光素子41、受光素子42を、デバイス内蔵基板1の貫通配線33、配線部32、端子部34を経由して、デバイス内蔵基板1A上に実装した集積回路部54の回路と電気的に接続する構成に比べて、発光素子41とドライバー素子46との間、受光素子42とレシーバー素子47との間を接続する接続配線長は短くて済み、接続配線長を短縮できる。
チップ形デバイス4間の接続配線長の短縮は、チップ形デバイス4間の高周波の信号特性の確保を容易にする。このため、電子デバイス間の信号伝送の高速化、伝送量増大を図ることができる。
図18は、開口部封止部材2を有していないデバイス内蔵基板1Bを具備する集積回路デバイス5Bを、シート形光導波路20に被着した構成の集積回路付き光導波路10Aを示す。
この集積回路付き光導波路10Aにあっては、回路基板3の第1主面3aが、直接、シート形光導波路20に接合される。
図18に示す集積回路付き光導波路10Aは、例えば、図19に示すように、回路基板3に直接被着(具体的には第1主面3aに被着)したシート形光導波路20自体を開口部封止部材として充填樹脂部形成工程を行って得ることもできる。
チップ実装工程は、充填樹脂部形成工程の前に行う。シート形光導波路20は、チップ実装工程の完了後に行うことが好ましい。
本発明に係るデバイス内蔵基板に適用される光素子40としては、既述のように、受/発光部設置面43に受/発光部401が複数設けられているものも採用可能である。
但し、金属バンプのリフローによる、光素子40の回路基板3に対するセルフアライメントを出来るだけ有効に機能させる点で、例えば図20(a)〜(c)に示すように、受/発光部設置面43において、受/発光部401を介して両側に電極パッド44が設けられている構成のものを採用することが好ましい。
図20(a)〜(c)の光素子40に、区別のため、符号40A、40B、40Cを付す。
図20(a)、(c)に示す光素子40A、40Cは、長方形の受/発光部設置面43の幅方向中央部(長方形の受/発光部設置面43の短辺に沿った方向の中央部)に、複数の受/発光部401が、長方形の受/発光部設置面43の長手方向に沿って一列に配列設置され、この複数の受/発光部401が配列されてなる受/発光部設置列401Lを介して両側の複数箇所に、それぞれ、電極パッド44が設置された構成になっている。
この場合、デバイス収納孔31内に光素子を収納して、各電極パッド44に実装しておいた金属バンプを端子部34のコンタクト面34aに当接させたときには、図20(a)、(c)に示す光素子40A、40Cに比べて光素子の姿勢安定性が劣るが、金属バンプのリフローによる光素子40の回路基板3に対するセルフアライメントは問題なく実現できる。
また、断面長方形のデバイス収納孔31は、その断面長辺寸法を、光素子40のデバイス収納孔31の軸心31a(中心軸線)に垂直の断面(断面形状は矩形。図示例では正方形)の対角線寸法よりも小さくする。
複数の集積回路用基板を積層してなる集積回路(集積回路デバイス)を構成する集積回路用基板として、本発明に係るデバイス内蔵基板1を適用することで、集積回路デバイスの小型化を容易に実現できる。
また、チップ形電子デバイス4は、集積回路デバイスを構成する回路基板に内蔵されているため、パッケージングを単純化、あるいは、パッケージングが不要となり、低コスト化を容易に実現できる。
また、チップ形デバイス4の位置決めに、金属バンプのリフローによるセルフアライメントを採用することで、チップ形デバイス4の外周面とデバイス収納孔31の内周面との間に確保するギャップの範囲で、デバイス収納孔31に、チップ形デバイス4のサイズ(パッド設置面43に沿った方向のサイズ)に対する若干の汎用性を確保できる。
チップ形デバイス4の実装後にデバイス内蔵基板1Cを薄くすることで、デバイス内蔵基板1C、回路基板3Aの厚さ寸法を、チップ形デバイス4の高さ寸法h1、h2に対応して適宜調整できる。また、デバイス内蔵基板1Cの厚さ寸法の縮小によって、該デバイス内蔵基板1Cを用いて構成される集積回路デバイスの小型化等を実現できる。
なお、デバイス内蔵基板1Cの厚みをデバイス実装面1b側から薄くしていくため手法としては、研磨に限定されない。例えば、レーザー等を用いた切断、機械的切削、切断、あるいは、これらの内のいずれかと研磨との併用等、を挙げることができる。
(a)本発明は、充填樹脂部37、透明樹脂層38を具備していない構成のデバイス内蔵基板、充填樹脂部37、透明樹脂層38の内、充填樹脂部のみを具備した構成のデバイス内蔵基板を含む。また、デバイス内蔵基板の組立方法については、充填樹脂部形成工程を具備していない構成も含む。
(b)図6に例示した、チップ間接続用配線を具備するデバイス内蔵基板は、発光素子41、ドライバー素子46、受光素子42、レシーバー素子47を内蔵した構成に限定されず、デバイス内蔵基板に設けられた複数のチップ形デバイス同士の電気的接続、光素子以外のチップ形デバイス同士の電気的接続にも広く応用できる。チップ間接続用配線を具備するデバイス内蔵基板の回路基板に組み込まれる複数のチップ形デバイスとして、光素子が含まれない構成であっても良い。
(c)回路基板としては、半導体基板にデバイス収納孔を形成したものに限定されない。例えば、電気絶縁性の絶縁樹脂板にデバイス収納孔、配線部、端子部、貫通配線を設けたもの等も採用可能である。
Claims (24)
- 半導体基板に、該半導体基板の両面の少なくとも一方に形成された配線部と、前記半導体基板に貫設された貫通配線と、前記半導体基板に貫設された貫通孔でありチップ形電子デバイスが組み込まれるデバイス収納孔と、前記半導体基板の両面の内の一方の前記配線部から前記デバイス収納孔の片端の開口部に張り出され、前記チップ形電子デバイスに設けられている電極パッドが電気導通可能に接続される突起状の端子部とが設けられていることを特徴とする回路基板。
- 前記デバイス収納孔の断面寸法が、前記チップ形電子デバイスの前記デバイス収納孔の軸心に垂直の断面寸法を、前記電極パッドのコンタクト面の寸法の5〜195%だけ大きくした寸法になっていることを特徴とする請求項1記載の回路基板。
- 前記チップ形電子デバイスが角形のチップであり、前記チップ形電子デバイスを収納する断面矩形の前記デバイス収納孔は、その断面外周の互いに平行な2組の辺の内の少なくとも1組の辺の長さが、前記チップ形電子デバイスの対角線寸法よりも短いことを特徴とする請求項2記載の回路基板。
- 請求項1〜3のいずれかに記載の回路基板の前記デバイス収納孔に前記チップ形電子デバイスが組み込まれ、前記チップ形電子デバイスの前記電極パッドが導電性のボンディング用金属材料によってボンディングして電気導通可能に接続されていることを特徴とする電子デバイス内蔵基板。
- 前記デバイス収納孔内に、前記デバイス収納孔内面と前記チップ形電子デバイスとの間を埋める充填樹脂部を具備することを特徴とする請求項4記載の電子デバイス内蔵基板。
- 前記デバイス収納孔に、前記チップ形電子デバイスとして発光素子又は受光素子である光素子が組み込まれ、この光素子は、前記端子部にボンディングされた前記電極パッドが設けられている面であるパッド設置面に発光部又は受光部を有することを特徴とする請求項4又は5記載の電子デバイス内蔵基板。
- 前記デバイス収納孔内に、前記デバイス収納孔内面と前記光素子との間を埋める充填樹脂部を具備し、前記充填樹脂部から連続して前記光素子の前記パッド設置面に形成された透明樹脂層によって前記発光部又は前記受光部が覆われていることを特徴とする請求項6記載の電子デバイス内蔵基板。
- 前記回路基板に、前記デバイス収納孔の前記端子部が設けられている開口部を塞ぐ、透明の開口部封止部材が設けられていることを特徴とする請求項6又は7記載の電子デバイス内蔵基板。
- 前記回路基板には前記デバイス収納孔が複数形成されており、前記デバイス収納孔に組み込まれた発光素子と、該発光素子が組み込まれたデバイス収納孔とは別のデバイス収納孔に組み込まれた受光素子とを具備することを特徴とする請求項6〜8のいずれかに記載の電子デバイス内蔵基板。
- 前記回路基板には前記デバイス収納孔が複数形成されており、発光素子が組み込まれたデバイス収納孔と、前記チップ形電子デバイスとして前記発光素子の駆動用のドライバー素子が組み込まれたデバイス収納孔とを具備し、前記発光素子と前記ドライバー素子とが、前記回路基板に形成されたチップ間接続用配線を介して電気的に接続されていることを特徴とする請求項6〜9のいずれかに記載の電子デバイス内蔵基板。
- 前記回路基板には前記デバイス収納孔が複数形成されており、受光素子が組み込まれたデバイス収納孔と、前記チップ形電子デバイスとして前記受光素子の受光信号変換用のレシーバー素子が組み込まれたデバイス収納孔とを具備し、前記受光素子と前記レシーバー素子とが、前記回路基板に形成されたチップ間接続用配線を介して電気的に接続されている特徴とする請求項6〜10のいずれかに記載の電子デバイス内蔵基板。
- 前記回路基板の両面の少なくとも一方に、電極パッドと、この電極パッドに実装された金属バンプとを具備することを特徴とする請求項4〜11のいずれかに記載の電子デバイス内蔵基板。
- 前記チップ形電子デバイスは、前記パッド設置面とは反対の側に第2電極パッドを具備することを特徴とする請求項4〜12のいずれかに記載の電子デバイス内蔵基板。
- 前記第2電極パッドに金属バンプが実装されていることを特徴とする請求項13記載の電子デバイス内蔵基板。
- 請求項4〜14のいずれかに記載の電子デバイス内蔵基板であるベース回路基板と、このベース回路基板の片面に実装された集積回路部とを具備することを特徴とする集積回路デバイス。
- 前記集積回路部が、ベース回路基板に多層に積層された集積回路用基板の回路配線を互いに接続して構成され、この集積回路部を構成する複数の集積回路用基板の内の1以上が、請求項4又は5記載の電子デバイス内蔵基板であることを特徴とする請求項15記載の集積回路デバイス。
- シート形光導波路に、請求項5〜11のいずれかに記載の電子デバイス内蔵基板であるベース回路基板を具備する請求項15又は16記載の集積回路デバイスが1又は複数実装され、
前記シート形光導波路は、前記集積回路デバイスに組み込まれている発光素子に対応する位置、前記集積回路デバイスに組み込まれている受光素子に対応する位置に、前記発光素子と前記受光素子とを該シート形光導波路を介して光接続する光路形成用のミラー部を具備することを特徴とする集積回路付き光導波路。 - さらに、前記シート形光導波路の前記ベース回路基板とは反対の側に積層された第2回路基板を具備し、
前記シート形光導波路に貫設されたボンディング材料収納孔に、前記第2回路基板の回路配線と前記集積回路デバイスの前記ベース回路基板に設けられている電極パッドとを電気的に接続したボンディング用金属材料が収納され、前記第2回路基板の回路配線に電気導通可能に接続された複数の前記集積回路デバイスの回路同士が前記第2回路基板の回路配線を介して電気的に接続されていることを特徴とする請求項17記載の集積回路付き光導波路。 - 請求項1〜3のいずれかに記載の回路基板の前記デバイス収納孔にチップ形電子デバイスを組み込み、このチップ形電子デバイスに設けられている電極パッドに予め実装しておいた金属バンプをリフローして、前記電極パッドを前記端子部にボンディングすることを特徴とする電子デバイス内蔵基板の組立方法。
- 前記電極パッドを前記端子部にボンディングした後に、前記デバイス収納孔内面と前記チップ形電子デバイスとの間を埋める充填樹脂部を形成する充填樹脂部形成工程を具備することを特徴とする請求項19記載の電子デバイス内蔵基板の組立方法。
- 前記充填樹脂部形成工程において、前記回路基板の、前記デバイス収納孔の前記端子部が設けられている開口部を、開口部封止部材を用いて塞いだ状態で、前記デバイス収納孔内に液状の樹脂材料を注入して前記充填樹脂部を形成することを特徴とする請求項20記載の電子デバイス内蔵基板の組立方法。
- 透明の開口部封止部材を用いることを特徴とする請求項21記載の電子デバイス内蔵基板の組立方法。
- 前記チップ形電子デバイスとして、受光素子又は発光素子である光素子を用い、この光素子の受/発光部が設けられている端面に備えられている電極パッドに予め実装しておいた金属バンプをリフローして、前記電極パッドを前記端子部にボンディングすることを特徴とする請求項19〜22のいずれかに記載の電子デバイス内蔵基板の組立方法。
- 請求項21又は22記載の電子デバイス内蔵基板の組立方法に係る請求項23記載の電子デバイス内蔵基板の組立方法において、
前記充填樹脂部形成工程にて、前記充填樹脂部から連続して前記光素子の前記端面を覆う透明樹脂層を形成することを特徴とする電子デバイス内蔵基板の組立方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066716A JP5142103B2 (ja) | 2008-03-14 | 2008-03-14 | 回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066716A JP5142103B2 (ja) | 2008-03-14 | 2008-03-14 | 回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224522A true JP2009224522A (ja) | 2009-10-01 |
JP5142103B2 JP5142103B2 (ja) | 2013-02-13 |
Family
ID=41241002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008066716A Expired - Fee Related JP5142103B2 (ja) | 2008-03-14 | 2008-03-14 | 回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5142103B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224624A (ja) * | 2008-03-17 | 2009-10-01 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板の製造方法 |
JP2012008488A (ja) * | 2010-06-28 | 2012-01-12 | Sumitomo Bakelite Co Ltd | 光素子搭載基板、光電気混載基板および電子機器 |
JP2015102648A (ja) * | 2013-11-25 | 2015-06-04 | 新光電気工業株式会社 | 光導波路装置及びその製造方法 |
CN105027276A (zh) * | 2013-07-31 | 2015-11-04 | 富士电机株式会社 | 半导体装置 |
WO2016013904A1 (ko) * | 2014-07-25 | 2016-01-28 | 엘지이노텍 주식회사 | 인쇄회로기판 |
JP2016111359A (ja) * | 2014-12-05 | 2016-06-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子部品内蔵印刷回路基板及びその製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101494413B1 (ko) * | 2013-05-29 | 2015-02-17 | 주식회사 네패스 | 지지프레임 및 이를 이용한 반도체패키지 제조방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004327516A (ja) * | 2003-04-22 | 2004-11-18 | Toppan Printing Co Ltd | 多層光電気混載基板およびその製造方法 |
JP2006323317A (ja) * | 2005-05-20 | 2006-11-30 | Sumitomo Bakelite Co Ltd | 光導波路構造体 |
-
2008
- 2008-03-14 JP JP2008066716A patent/JP5142103B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004327516A (ja) * | 2003-04-22 | 2004-11-18 | Toppan Printing Co Ltd | 多層光電気混載基板およびその製造方法 |
JP2006323317A (ja) * | 2005-05-20 | 2006-11-30 | Sumitomo Bakelite Co Ltd | 光導波路構造体 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224624A (ja) * | 2008-03-17 | 2009-10-01 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板の製造方法 |
JP2012008488A (ja) * | 2010-06-28 | 2012-01-12 | Sumitomo Bakelite Co Ltd | 光素子搭載基板、光電気混載基板および電子機器 |
CN105027276A (zh) * | 2013-07-31 | 2015-11-04 | 富士电机株式会社 | 半导体装置 |
JPWO2015016017A1 (ja) * | 2013-07-31 | 2017-03-02 | 富士電機株式会社 | 半導体装置 |
JP2015102648A (ja) * | 2013-11-25 | 2015-06-04 | 新光電気工業株式会社 | 光導波路装置及びその製造方法 |
WO2016013904A1 (ko) * | 2014-07-25 | 2016-01-28 | 엘지이노텍 주식회사 | 인쇄회로기판 |
US10064280B2 (en) | 2014-07-25 | 2018-08-28 | Lg Innotek Co., Ltd. | Printed circuit board |
JP2016111359A (ja) * | 2014-12-05 | 2016-06-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子部品内蔵印刷回路基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5142103B2 (ja) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5142103B2 (ja) | 回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法 | |
JP4425936B2 (ja) | 光モジュール | |
JP4351214B2 (ja) | 電子装置及びその製造方法 | |
JP5461897B2 (ja) | 光導波路積層配線基板及びその製造方法と実装構造 | |
JP5262118B2 (ja) | 光モジュールの製造方法 | |
US20040208416A1 (en) | Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board | |
US9671575B2 (en) | Optical waveguide device and method of manufacturing the same | |
US20080285911A1 (en) | Optical/electrical hybrid substrate | |
JP2018093007A (ja) | 光モジュール及び光モジュールの製造方法 | |
US9804345B2 (en) | Optical-module member, optical module, and electronic device | |
JP2007287801A (ja) | 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機 | |
US10014654B2 (en) | Optoelectronic packaging assemblies | |
JP2009080451A (ja) | フレキシブル光電気配線及びその製造方法 | |
US7775727B2 (en) | Optical module and manufacturing method of the same | |
JP5078021B2 (ja) | 光導波路モジュール、光導波路モジュールの製造方法 | |
CN114639639A (zh) | 封装结构的制作方法及封装结构 | |
JP4984171B2 (ja) | 光半導体素子の実装構造および光半導体素子の実装方法 | |
JP2006270036A (ja) | ハイブリットモジュール及びその製造方法 | |
JP2006270036A5 (ja) | ||
CN112713495A (zh) | 光电子封装和其制造方法 | |
JP2005064303A (ja) | 光電気複合基板装置及びその製造方法 | |
JP4895957B2 (ja) | 光電気混載パッケージ、光電気混載モジュール | |
CN114420682A (zh) | 光电集成模块及其制作方法、光器件 | |
JP5981145B2 (ja) | 回路基板および通信システム | |
US11372175B2 (en) | Optical module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |