JP5142103B2 - Circuit board, substrate with built-in electronic device, integrated circuit device, optical waveguide with integrated circuit, and method for assembling substrate with built-in electronic device - Google Patents
Circuit board, substrate with built-in electronic device, integrated circuit device, optical waveguide with integrated circuit, and method for assembling substrate with built-in electronic device Download PDFInfo
- Publication number
- JP5142103B2 JP5142103B2 JP2008066716A JP2008066716A JP5142103B2 JP 5142103 B2 JP5142103 B2 JP 5142103B2 JP 2008066716 A JP2008066716 A JP 2008066716A JP 2008066716 A JP2008066716 A JP 2008066716A JP 5142103 B2 JP5142103 B2 JP 5142103B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electronic device
- circuit board
- substrate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、電子デバイスが実装される回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法に関する。 The present invention relates to a circuit board on which an electronic device is mounted, an electronic device built-in substrate, an integrated circuit device, an optical waveguide with an integrated circuit, and a method for assembling an electronic device built-in substrate.
従来、光素子、半導体パッケージ等のチップ形電子デバイスの回路基板への実装は、回路基板主面へのフリップチップ実装、ワイヤボンディングが主流である。
ところで、電子機器に組み込まれるLSI等の集積回路デバイスにあっては、電子機器の多機能化、小型化の要求に鑑みて、多層化(多層基板の採用)、これによる小型化、高密度化が進展しつつある。回路基板を複数積層した多層基板へのチップ形電子デバイスの実装は、多層基板の最外層に位置する基板(積層の両端の基板の一方又は両方)が形成する多層基板の端面(デバイス実装面)へのフリップチップ実装、ワイヤボンディングによる実装が一般的である(例えば非特許文献1)。
By the way, in the case of integrated circuit devices such as LSIs incorporated in electronic equipment, in view of the demand for multi-functionality and miniaturization of electronic equipment, multilayering (adoption of a multilayer substrate), thereby miniaturization and high density. Is progressing. The chip-type electronic device is mounted on a multilayer substrate in which a plurality of circuit boards are stacked. The end surface of the multilayer substrate (device mounting surface) formed by the substrate (one or both of the substrates on both ends of the stack) located on the outermost layer of the multilayer substrate. Flip chip mounting and wire bonding mounting are generally used (for example, Non-Patent Document 1).
しかしながら、上述のように、多層基板の最外層に位置する基板にチップ形電子デバイスを実装する構成では、実装したチップ形電子デバイスが多層基板の外側に突起状に存在することになるため、集積回路デバイスのサイズの小型化には限界がある。また、実装出来るチップ形電子デバイスの数に限界があり実装数の増加が困難であるといった不満があった。また、複雑なパッケージングを必要とし低コスト化が困難、といった問題もあった。 However, as described above, in the configuration in which the chip-type electronic device is mounted on the substrate located on the outermost layer of the multilayer substrate, the mounted chip-type electronic device exists in a protruding shape on the outside of the multilayer substrate. There is a limit to reducing the size of circuit devices. In addition, there was a complaint that the number of chip-type electronic devices that can be mounted is limited and it is difficult to increase the number of mounted electronic devices. In addition, there is a problem that it is difficult to reduce the cost because complicated packaging is required.
本発明は、前記課題に鑑みて、回路基板を複数積層して構成される集積回路デバイスの小型化、チップ形電子デバイスの実装数の増加、低コスト化、を容易に実現できる回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法の提供を目的としている。 In view of the above problems, the present invention provides a circuit board and an electronic device that can easily realize downsizing of an integrated circuit device formed by stacking a plurality of circuit boards, increasing the number of mounted chip-type electronic devices, and reducing costs. An object of the present invention is to provide an assembly method for a device-embedded substrate, an integrated circuit device, an optical waveguide with an integrated circuit, and an electronic device-embedded substrate.
上記課題を解決するために、本発明では以下の構成を提供する。
本発明は、半導体基板に、該半導体基板の両面の少なくとも一方に形成された配線部と、前記半導体基板に貫設された貫通配線と、前記半導体基板に貫設された貫通孔でありチップ形電子デバイスが組み込まれるデバイス収納孔と、前記半導体基板の両面の内の一方の前記配線部から前記デバイス収納孔の片端の開口部に張り出され、前記チップ形電子デバイスに設けられている電極パッドが電気導通可能に接続される突起状の端子部とが設けられており、前記デバイス収納孔の断面寸法が、前記チップ形電子デバイスの前記デバイス収納孔の軸心に垂直の断面寸法を、前記電極パッドのコンタクト面の寸法の5〜195%だけ大きくした寸法になっており、前記チップ形電子デバイスが角形のチップであり、前記チップ形電子デバイスを収納する断面矩形の前記デバイス収納孔は、その断面外周の互いに平行な2組の辺の内の少なくとも1組の辺の長さが、前記チップ形電子デバイスの対角線寸法よりも短く、前記チップ形電子デバイスは、前記デバイス収納孔内で、前記デバイス収納孔の断面寸法とチップ形電子デバイスの断面寸法との差によって設定・規制されつつ回転移動可能であり、かつ前記デバイス収納孔の軸心を中心とする軸回り方向の前記チップ形電子デバイスの回転移動の全範囲で、前記チップ形電子デバイスの全ての電極パッドのコンタクト面が、それぞれ前記端子部のコンタクト面に平面視において重なった部分を有する回路基板を提供する。
本発明は、前記回路基板の前記デバイス収納孔に前記チップ形電子デバイスが組み込まれ、前記チップ形電子デバイスの前記電極パッドが導電性のボンディング用金属材料によってボンディングして電気導通可能に接続されて電子デバイス内蔵基板を提供する。
本発明は、前記デバイス収納孔内に、前記デバイス収納孔内面と前記チップ形電子デバイスとの間を埋める充填樹脂部を具備することが好ましい。
本発明は、前記デバイス収納孔に、前記チップ形電子デバイスとして発光素子又は受光素子である光素子が組み込まれ、この光素子は、前記端子部にボンディングされた前記電極パッドが設けられている面であるパッド設置面に発光部又は受光部を有することが好ましい。
本発明は、前記デバイス収納孔内に、前記デバイス収納孔内面と前記光素子との間を埋める充填樹脂部を具備し、前記充填樹脂部から連続して前記光素子の前記パッド設置面に形成された透明樹脂層によって前記発光部又は前記受光部が覆われていることが好ましい。
前記回路基板には、前記デバイス収納孔の前記端子部が設けられている開口部を塞ぐ、透明の開口部封止部材が設けられていることが好ましい。
前記回路基板には前記デバイス収納孔が複数形成されており、前記デバイス収納孔に組み込まれた発光素子と、該発光素子が組み込まれたデバイス収納孔とは別のデバイス収納孔に組み込まれた受光素子とを具備することが好ましい。
前記回路基板には前記デバイス収納孔が複数形成されており、発光素子が組み込まれたデバイス収納孔と、前記チップ形電子デバイスとして前記発光素子の駆動用のドライバー素子が組み込まれたデバイス収納孔とを具備し、前記発光素子と前記ドライバー素子とが、前記回路基板に形成されたチップ間接続用配線を介して電気的に接続されていることが好ましい。
前記回路基板には前記デバイス収納孔が複数形成されており、受光素子が組み込まれたデバイス収納孔と、前記チップ形電子デバイスとして前記受光素子の受光信号変換用のレシーバー素子が組み込まれたデバイス収納孔とを具備し、前記受光素子と前記レシーバー素子とが、前記回路基板に形成されたチップ間接続用配線を介して電気的に接続されていることが好ましい。
前記回路基板の両面の少なくとも一方に、電極パッドと、この電極パッドに実装された金属バンプとを具備することが好ましい。
前記チップ形電子デバイスは、前記パッド設置面とは反対の側に第2電極パッドを具備することが好ましい。
前記第2電極パッドに金属バンプが実装されていることが好ましい。
本発明は、前記電子デバイス内蔵基板であるベース回路基板と、このベース回路基板の片面に実装された集積回路部とを具備する集積回路デバイスを提供する。
本発明は、前記集積回路部が、ベース回路基板に多層に積層された集積回路用基板の回路配線を互いに接続して構成され、この集積回路部を構成する複数の集積回路用基板の内の1以上が、前記電子デバイス内蔵基板であることが好ましい。
本発明は、シート形光導波路に、前記電子デバイス内蔵基板であるベース回路基板を具備する前記集積回路デバイスが1又は複数実装され、前記シート形光導波路は、前記集積回路デバイスに組み込まれている発光素子に対応する位置、前記集積回路デバイスに組み込まれている受光素子に対応する位置に、前記発光素子と前記受光素子とを該シート形光導波路を介して光接続する光路形成用のミラー部を具備する集積回路付き光導波路を提供する。
本発明は、さらに、前記シート形光導波路の前記ベース回路基板とは反対の側に積層された第2回路基板を具備し、前記シート形光導波路に貫設されたボンディング材料収納孔に、前記第2回路基板の回路配線と前記集積回路デバイスの前記ベース回路基板に設けられている電極パッドとを電気的に接続したボンディング用金属材料が収納され、前記第2回路基板の回路配線に電気導通可能に接続された複数の前記集積回路デバイスの回路同士が前記第2回路基板の回路配線を介して電気的に接続されていることが好ましい。
本発明は、前記回路基板の前記デバイス収納孔にチップ形電子デバイスを組み込み、このチップ形電子デバイスに設けられている電極パッドに予め実装しておいた金属バンプをリフローして、前記電極パッドを前記端子部にボンディングする電子デバイス内蔵基板の組立方法を提供する。
本発明は、前記電極パッドを前記端子部にボンディングした後に、前記デバイス収納孔内面と前記チップ形電子デバイスとの間を埋める充填樹脂部を形成する充填樹脂部形成工程を具備することが好ましい。
本発明は、前記充填樹脂部形成工程において、前記回路基板の、前記デバイス収納孔の前記端子部が設けられている開口部を、開口部封止部材を用いて塞いだ状態で、前記デバイス収納孔内に液状の樹脂材料を注入して前記充填樹脂部を形成することが好ましい。
本発明は、透明の開口部封止部材を用いることが好ましい。
本発明は、前記チップ形電子デバイスとして、受光素子又は発光素子である光素子を用い、この光素子の受/発光部が設けられている端面に備えられている電極パッドに予め実装しておいた金属バンプをリフローして、前記電極パッドを前記端子部にボンディングすることが好ましい。
本発明は、前記電子デバイス内蔵基板の組立方法に係る前記電子デバイス内蔵基板の組立方法において、前記充填樹脂部形成工程にて、前記充填樹脂部から連続して前記光素子の前記端面を覆う透明樹脂層を形成することが好ましい。
In order to solve the above problems, the present invention provides the following configuration.
The present invention relates to a chip-shaped semiconductor substrate having a wiring portion formed on at least one of both surfaces of the semiconductor substrate, a through wiring penetrating the semiconductor substrate, and a through hole penetrating the semiconductor substrate. A device housing hole into which the electronic device is incorporated, and an electrode pad provided in the chip-type electronic device, which projects from one of the wiring portions on both sides of the semiconductor substrate to an opening at one end of the device housing hole And a projecting terminal portion connected so as to be electrically conductive, and the cross-sectional dimension of the device housing hole is perpendicular to the axis of the device housing hole of the chip-type electronic device, The size is increased by 5 to 195% of the size of the contact surface of the electrode pad, and the chip-type electronic device is a square chip, and the chip-type electronic device is accommodated. Said device receiving holes of rectangular cross section which has a length of at least one pair of sides of the mutually parallel two pairs of sides of the cross-section periphery is shorter than the diagonal dimension of the chip-type electronic device, wherein the chip-type electronic The device is capable of rotating within the device storage hole while being set and regulated by the difference between the cross-sectional dimension of the device storage hole and the cross-sectional dimension of the chip-type electronic device, and is centered on the axis of the device storage hole The contact surfaces of all the electrode pads of the chip type electronic device respectively overlap the contact surfaces of the terminal portions in plan view over the entire range of rotational movement of the chip type electronic device in the direction around the axis. A circuit board is provided.
In the present invention, the chip-type electronic device is incorporated in the device housing hole of the circuit board, and the electrode pads of the chip-type electronic device are bonded with a conductive bonding metal material so as to be electrically conductive. An electronic device embedded substrate is provided.
It is preferable that the present invention includes a filling resin portion that fills a space between the inner surface of the device storage hole and the chip-type electronic device in the device storage hole.
In the present invention, an optical element which is a light emitting element or a light receiving element is incorporated in the device housing hole as the chip-type electronic device, and the optical element is provided with the electrode pad bonded to the terminal portion. It is preferable to have a light emitting part or a light receiving part on the pad installation surface.
The present invention includes a filling resin portion that fills a space between the inner surface of the device accommodation hole and the optical element in the device accommodation hole, and is formed on the pad installation surface of the optical element continuously from the filling resin portion. It is preferable that the light emitting part or the light receiving part is covered with the transparent resin layer.
It is preferable that the circuit board is provided with a transparent opening sealing member that closes an opening provided with the terminal portion of the device housing hole.
The circuit board has a plurality of device housing holes, and a light emitting element incorporated in the device housing hole and a light receiving element incorporated in a device housing hole different from the device housing hole in which the light emitting element is incorporated. It is preferable to comprise an element.
A plurality of the device housing holes are formed in the circuit board, a device housing hole in which a light emitting element is incorporated, and a device housing hole in which a driver element for driving the light emitting element is incorporated as the chip-type electronic device, It is preferable that the light emitting element and the driver element are electrically connected via an inter-chip connection wiring formed on the circuit board.
A plurality of device housing holes are formed in the circuit board, a device housing hole in which a light receiving element is incorporated, and a device housing in which a receiver element for converting a light receiving signal of the light receiving element is incorporated as the chip-type electronic device. It is preferable that the light receiving element and the receiver element are electrically connected via an inter-chip connection wiring formed on the circuit board.
It is preferable that at least one of both surfaces of the circuit board includes an electrode pad and a metal bump mounted on the electrode pad.
The chip-type electronic device preferably includes a second electrode pad on a side opposite to the pad installation surface.
It is preferable that metal bumps are mounted on the second electrode pads.
The present invention provides an integrated circuit device comprising a base circuit board, which is the electronic device built-in substrate, and an integrated circuit portion mounted on one side of the base circuit board.
In the present invention, the integrated circuit portion is configured by connecting circuit wirings of an integrated circuit substrate laminated in multiple layers on a base circuit substrate, and the integrated circuit portion is formed of a plurality of integrated circuit substrates constituting the integrated circuit portion. It is preferable that one or more is the electronic device built-in substrate.
In the present invention, one or a plurality of the integrated circuit devices each including a base circuit board which is the electronic device built-in substrate are mounted on a sheet-shaped optical waveguide, and the sheet-shaped optical waveguide is incorporated in the integrated circuit device. An optical path forming mirror for optically connecting the light emitting element and the light receiving element via the sheet-shaped optical waveguide at a position corresponding to the light emitting element and a position corresponding to the light receiving element incorporated in the integrated circuit device. An optical waveguide with an integrated circuit comprising:
The present invention further includes a second circuit board laminated on the side of the sheet-shaped optical waveguide opposite to the base circuit board, and in the bonding material accommodation hole penetrating the sheet-shaped optical waveguide, A bonding metal material that electrically connects a circuit wiring of the second circuit board and an electrode pad provided on the base circuit board of the integrated circuit device is housed, and is electrically connected to the circuit wiring of the second circuit board. It is preferable that the circuits of the plurality of integrated circuit devices connected to each other are electrically connected to each other via circuit wiring of the second circuit board.
The present invention incorporates a chip-type electronic device into the device housing hole of the circuit board, reflows a metal bump previously mounted on an electrode pad provided in the chip-type electronic device, and Provided is an assembling method of an electronic device built-in substrate to be bonded to the terminal portion.
The present invention preferably includes a filling resin portion forming step of forming a filling resin portion that fills a space between the inner surface of the device housing hole and the chip-type electronic device after the electrode pad is bonded to the terminal portion.
According to the present invention, in the filling resin portion forming step, in the state in which the opening portion of the circuit board in which the terminal portion of the device housing hole is provided is closed using an opening portion sealing member. Preferably, the filling resin portion is formed by injecting a liquid resin material into the hole.
In the present invention, it is preferable to use a transparent opening sealing member.
In the present invention, an optical element that is a light receiving element or a light emitting element is used as the chip-type electronic device, and the chip type electronic device is mounted in advance on an electrode pad provided on an end face provided with a light receiving / emitting part of the optical element. It is preferable to reflow the metal bumps and bond the electrode pads to the terminal portions.
In the method for assembling the electronic device built-in substrate according to the method for assembling the electronic device built-in substrate, in the filling resin portion forming step, the transparent covering the end surface of the optical element continuously from the filled resin portion is provided. It is preferable to form a resin layer.
本発明によれば、チップ形電子デバイスを、回路基板のデバイス収納孔に組み込んで回路基板に実装する構成であるため、実装したチップ形電子デバイスを含む電子デバイス内蔵基板全体のサイズの小型化を容易に実現できる。
複数の集積回路用基板を積層してなる集積回路(集積回路デバイス)を構成する集積回路用基板として、本発明に係る電子デバイス内蔵基板を適用することで、集積回路デバイスの小型化を容易に実現できる。さらに、本発明に係る集積回路デバイスによれば、デバイス内蔵基板の採用によって、集積回路デバイスの内部にチップ形電子デバイスを内蔵した構成となるので、チップ形電子デバイスの実装数の増加も容易に実現できる。ひとつの集積回路デバイスに実装可能なチップ形電子デバイスの数の増加により、チップ形電子デバイスの組み合わせの自由度の向上する。
また、チップ形電子デバイスは、集積回路デバイスを構成する回路基板に内蔵されるため、パッケージングを単純化、あるいは、パッケージングが不要となり、低コスト化を容易に実現できる。
According to the present invention, since the chip-type electronic device is incorporated in the device housing hole of the circuit board and mounted on the circuit board, the overall size of the electronic device built-in substrate including the mounted chip-type electronic device can be reduced. It can be easily realized.
By applying the electronic device built-in substrate according to the present invention as an integrated circuit substrate constituting an integrated circuit (integrated circuit device) formed by laminating a plurality of integrated circuit substrates, the integrated circuit device can be easily downsized. realizable. Furthermore, according to the integrated circuit device of the present invention, the adoption of the device-embedded substrate makes it possible to increase the number of chip-type electronic devices mounted since the chip-type electronic device is built inside the integrated circuit device. realizable. By increasing the number of chip-type electronic devices that can be mounted on one integrated circuit device, the degree of freedom of combination of chip-type electronic devices is improved.
Further, since the chip-type electronic device is built in a circuit board constituting the integrated circuit device, packaging is simplified or packaging is not required, and cost reduction can be easily realized.
以下、本発明を実施した回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法について、図面を参照して説明する。
図1は本発明に係る電子デバイス内蔵基板1の構造を示す正断面図、図2は図1の電子デバイス内蔵基板1の仮想線で示した領域Aを拡大して示した拡大断面図、図3は回路基板3のデバイス収納孔31(キャビティ部)付近及びデバイス収納孔31に組み込まれるチップ形電子デバイス4を示す図、図4は本発明に係る集積回路デバイス5をシート形光導波路20に実装した集積回路付き光導波路10の構造を示す正断面図、図5は図4の集積回路付き光導波路10の仮想線で示した領域Bを拡大して示した拡大断面図である。
なお、図1〜図4において、説明の便宜上、上側を「上」、下側を「下」として説明する。但し、これは本発明の構成要素の相対関係を簡単に説明するために便宜的に規定したものであり、本発明を実施する場合の製造時や使用時の方向を限定するものではない。
Hereinafter, a method for assembling a circuit board, an electronic device built-in board, an integrated circuit device, an optical waveguide with an integrated circuit, and an electronic device built-in board according to the present invention will be described with reference to the drawings.
1 is a front sectional view showing a structure of an electronic device built-in
1 to 4, for convenience of explanation, the upper side is described as “upper” and the lower side is described as “lower”. However, this is defined for convenience in order to simply explain the relative relationship of the constituent elements of the present invention, and does not limit the direction during production or use when the present invention is carried out.
図4、図5に示す集積回路付き光導波路10において、シート形光導波路20に実装された集積回路デバイス5は、本発明に係る電子デバイス内蔵基板1(以下、デバイス内蔵基板、と略称する場合がある)の片面(デバイス実装面1b。上面)に、集積回路用基板51を複数枚積層してなる集積回路部54を実装した構成であり、全体としてチップ形に形成されている。
In the optical waveguide with
集積回路部54は、集積回路用基板51の回路配線52(導体回路)同士を電気的に接続してなる回路を具備する。図4中、符号53はビア配線であり、集積回路用基板51間にて回路配線52同士の電気的接続を実現する。集積回路デバイス5は、デバイス内蔵基板1の導体回路と、集積回路部54の回路とを電気的に接続して構成されている。以下、この集積回路デバイス5をLSIとも言う。
The
LSI5は、デバイス内蔵基板1の集積回路部54とは反対の側の面(デバイス内蔵基板1においてデバイス実装面1bとは反対側の面。底部側実装面1a。底面)をシート形光導波路20に接合させて、シート形光導波路20に実装されている。
図1、図5に示すように、ここで例示するデバイス内蔵基板1の底部側実装面1aは、回路基板3(詳細には回路基板3の第1主面3a(後述))に被着されたシート状(あるいはプレート状)の開口部封止部材2によって形成される面、詳細には前記開口部封止部材2の回路基板3とは反対側の面である。デバイス内蔵基板1は、前記底部側実装面1aをシート形光導波路20に重ね合わせるようにしてシート形光導波路20に被着されている。
なお、前記開口部封止部材2は透明に形成されている。
The
As shown in FIGS. 1 and 5, the bottom
The
図4において、LSI5は、シート形光導波路20の複数箇所に実装されている。
デバイス内蔵基板1は、LSI5において、本発明に係るベース回路基板として機能する。
In FIG. 4, the
The device built-in
図1〜図3に例示したデバイス内蔵基板1は、回路基板3に形成されたデバイス収納孔31内に、チップ形電子デバイス4として光素子を組み込んで実装したものである。
以下、チップ形電子デバイス4が光素子を指す場合は、光素子、と称して説明する場合がある。また、光素子には、図中符号40を付す。
また、チップ形電子デバイスを、以下、単に、チップ、あるいは、チップ形デバイスとも言う。
The device-embedded
Hereinafter, when the chip-type
Hereinafter, the chip-type electronic device is also simply referred to as a chip or a chip-type device.
デバイス収納孔31は、回路基板3の複数箇所に形成されている。但し、デバイス収納孔31の形成数は1つだけであっても良い。
ひとつのデバイス収納孔31には、チップ形デバイス4(光素子)として、発光素子41又は受光素子42が組み込まれている。
発光素子41は、例えば、VCSEL(Vertical Cavity Surface Emitting LASER)等の半導体レーザである。受光素子42は、例えばPD(フォトダイオード)である。
The
In one
The
図4、図5に示すように、各光素子40は、受/発光部401(発光素子41の発光部411又は受光素子42の受光部421)をシート形光導波路20に対面配置させて、デバイス収納孔31に組み込まれている。
シート形光導波路20には、光素子40の受/発光部401に対応する位置に、受/発光部401とシート形光導波路20(詳細には光路H1)との光結合用のミラー部24が形成されている。この集積回路付き光導波路10において、ミラー部24は、シート形光導波路20の光路H1を直角に曲げて、該ミラー部24と光素子40の受/発光部401との間に、シート形光導波路20の光路H1に対して垂直の光路H2を形成する。光素子40の受/発光部401は、ミラー部24を介して、シート形光導波路20の光路H1と光結合される。ミラー部24は、具体的には、前記シート形光導波路20に前記回路基板3とは反対の側から凹むように形成された凹部によって構成されている。このミラー部24は、シート形光導波路20のコア部22の途中に介在するように形成される。
As shown in FIGS. 4 and 5, each
In the sheet-shaped
ここで説明する集積回路付き光導波路10(図4参照)には、シート形光導波路20(詳細にはシート形光導波路20の光路H1)を介して互いに光接続された発光素子41と受光素子42の対が存在する。
そして、この集積回路付き光導波路10においては、シート形光導波路20を介して光接続された発光素子41と受光素子42の対が構成する信号伝送系によって、発光素子41側の電子回路と受光素子42側の電子回路との間の信号伝送を高速で行える。例えば、シート形光導波路20の複数箇所に実装されている集積回路デバイス5間の信号伝送等に、上述の光素子40の対の信号伝送系を適用して、信号伝送の高速化を図っている。
In the optical waveguide with integrated circuit 10 (see FIG. 4) described here, a
In the optical waveguide with
なお、図4、図5では、シート形光導波路20の複数箇所に形成したミラー部24の形成位置を模式的に示しており、図中の全てのミラー部24を、分岐部を有していない一本のコア部22について形成する構成を意味するものでは無い。シート形光導波路20に3以上のミラー部24が形成された態様は、分岐部を有するコア部22を持つシート形光導波路20、あるいは、複数本のコア部22を持つシート形光導波路20にて実現される。ミラー部24は、発光素子41と受光素子42とをシート形光導波路20のコア部22を介して光接続するために設けられるものであり、シート形光導波路20におけるミラー部24の形成位置は、発光素子41と受光素子42との光接続を実現し得るように設定される。
4 and 5 schematically show the formation positions of the
(回路基板、デバイス内蔵基板、デバイス内蔵基板の組立方法)
本発明に係るデバイス内蔵基板1は、回路基板3に形成されたデバイス収納孔31内に、チップ形電子デバイス4を組み込んだ構成になっている。
但し、回路基板3のデバイス収納孔31に組み込むチップ形デバイス4としては、光素子に限定されない。回路基板3に組み込むチップ形デバイス4としては、例えば、光素子以外の半導体素子や、パッケージ化されたICチップ等であっても良い。
なお、1つのデバイス収納孔31には、チップ形デバイス4を1つだけ組み込む。
(Circuit board, device built-in board, device built-in board assembly method)
The device-embedded
However, the chip-
Note that only one chip-
図6は、チップ形デバイス4として、発光素子41、該発光素子41の駆動用のドライバー素子46、受光素子42、該受光素子42の受光信号変換用のレシーバー素子47(アンプ)を、回路基板3に組み込んだ構成のデバイス内蔵基板1Aを例示している。
また、図7は、光素子以外のチップ形デバイス4を回路基板に組み込んだデバイス内蔵基板を、集積回路デバイス5の集積回路部54を構成する複数の集積回路用基板51の内の1つに適用した構成を例示する。チップ形デバイス4としては、例えば、既述のドライバー素子46、レシーバー素子47も採用可能である。図7中、集積回路デバイス5に符号5A、集積回路部54に符号54Aを付す。
FIG. 6 shows a chip-
7 shows that a device-embedded substrate in which a chip-
回路基板3の前記デバイス収納孔31は、回路基板3を貫通して、回路基板3の両面(両主面。第1主面3a及び第2主面3b)に開口する貫通孔である。
図1〜図3において、符号39は、回路基板3を構成する半導体基板である。前記デバイス収納孔31は、半導体基板39に貫設されている。
The
1-3, the code |
回路基板3は、半導体基板39に、デバイス収納孔31と、該半導体基板39の片面に形成された配線部32(導体回路)と、前記半導体基板39に貫設され前記配線部32と電気的に接続された貫通配線33と、前記配線部32が形成された前記半導体基板39の面における前記デバイス収納孔31の開口部に配線部32から張り出された突起状の端子部34とが設けられた構成(デバイス収納孔付き基板)になっている。
端子部34は、配線部32から、回路基板3の第1主面3a(デバイス収納孔31の開口部については、第1主面3aの仮想延長上)に沿って延出している。
The
The
なお、本明細書においては、回路基板3の両主面3a、3bについて、前記配線部32が形成されている側の面を第1主面3a、これとは反対側の面を第2主面3bとして説明する。
In the present specification, of the two
また、図1に例示したデバイス内蔵基板1は、前記回路基板3(より詳しくは半導体基板39)に貫設された第2貫通配線11を具備している。
また、図1では、回路基板3の第1主面3aに第1金属バンプ12(底部側金属バンプ)が実装され、回路基板3の第2主面3bに第2金属バンプ13、351(デバイス実装側金属バンプ)が実装された構成のデバイス内蔵基板1を例示している。
Further, the device built-in
In FIG. 1, the first metal bump 12 (bottom side metal bump) is mounted on the first
金属バンプ(ここでは、第1金属バンプ、第2金属バンプ)は、例えば半田等のボンディング用金属材料で形成されているバンプを指す。 The metal bumps (here, the first metal bump and the second metal bump) refer to bumps formed of a bonding metal material such as solder.
第1金属バンプ12は、回路基板3の第1主面3aに設けられた電極パッド14に実装されており、この電極パッド14を介して第2貫通配線11と電気的に接続されている。
第2金属バンプ13、351の内、符号351の第2金属バンプは、貫通配線33の回路基板3の第2主面3b側の端部に実装されている。符号13の第2金属バンプは、第2貫通配線11の回路基板3の第2主面3b側の端部、に実装されている。
The
Of the second metal bumps 13 and 351, the
但し、これら金属バンプは、必要に応じて設けられるものであり、省略が可能である。デバイス内蔵基板1にあっては、金属バンプを具備せず、電子部品とのボンディング(ボンディング用金属材料によるボンディング)用の電極パッドのみを具備した構成、回路基板3の両主面3a、3bの内、片方のみに金属バンプが実装された構成も採用可能である。
However, these metal bumps are provided as necessary and can be omitted. The device-embedded
回路基板3の第1主面3aにおける、第1金属バンプ12及び該第1金属バンプ12の実装用の電極パッド14の設置位置は、必ずしも、第2貫通配線11の第1主面3a側の端部に対応する位置(図1参照)に限定されない。回路基板3の第1主面3aにおいて、第2貫通配線11の第1主面3a側の端部から離隔した位置に設けられた電極パッド14及び第1金属バンプ12を、第1主面3aに形成されている配線部を介して、第2貫通配線11と電気的に接続した構成であっても良い。この場合、回路基板3の第1主面3aには、貫通配線32と端子部34とを電気的に接続する配線部32の他に、電極パッド14及び第1金属バンプ12と第2貫通配線11との接続用の配線部が設けられる。
The installation positions of the first metal bumps 12 and the
回路基板3の第2主面3bにおける第2金属バンプ13、351の設置についても、貫通配線33の回路基板3の第2主面3b側の端部、第2貫通配線11の回路基板3の第2主面3b側の端部、に限定されない。第2主面3bにおいて貫通配線33の第2主面3b側の端部から離隔した位置に実装した第2金属バンプ351と貫通配線33とを、第2主面3bに形成した配線部を介して電気的に接続すること、第2主面3bにおいて第2貫通配線11の第2主面3b側の端部から離隔した位置に実装した第2金属バンプ13と第2貫通配線11とを、第2主面3bに形成した配線部を介して電気的に接続すること、も可能である。
Regarding the placement of the second metal bumps 13 and 351 on the second
前記半導体基板39は、ここでは具体的にはシリコン基板である。
図中符号39aは、半導体基板39の表面に形成された酸化膜(シリコン酸化膜)であり、貫通配線33、配線部32、第2貫通配線11といった、回路基板3に形成された配線と半導体基板39との間の電気絶縁性を確保する。
Here, the
このデバイス内蔵基板1の回路基板3に形成された配線(配線部32、貫通配線33、端子部34、第2貫通配線11を含む)は、銅あるいは銅合金等の導体金属によって形成されている。
導体金属としては、例えば、金、アルミニウム等も採用可能である。
また、回路基板3には、配線を形成する導体金属が半導体基板39中に拡散(金属が移行)することを防止する目的で拡散防止膜を設けることができる。拡散防止膜は、配線を形成する導体金属と半導体基板39との間に介在させる。拡散防止膜用の金属としては、Ta、TiN、SiNなどが挙げられる。
The wiring (including the
As the conductor metal, for example, gold, aluminum or the like can be used.
Further, the
回路基板3に組み込むチップ形デバイス4としては、外観が直方体状(キュービック状、あるいは、四角板状)のものである。また、このチップ形デバイス4としては、図2、図3、図10等に示すように、6面の外壁面の内の1つが、電極パッド44が設けられたパッド設置面43とされた構成のものを採用できる。前記電極パッド44は、回路基板3の端子部34とボンディング(ボンディング用金属材料によるボンディング)によって電気導通可能に接続されるものである。
また、このチップ形デバイス4としては、ここでは、図3等に示すように、パッド設置面43の電極パッド44に金属バンプ45が実装されたフリップチップタイプのものを採用している。
The chip-
Further, as the chip-
図11等に示すように、デバイス収納孔31は、角穴状(図11において、具体的には、平面視正方形の貫通孔)である。チップ形デバイス4は、パッド設置面43が、回路基板3のデバイス収納孔31の軸心31a(中心軸線)に対して垂直となるようにしてデバイス収納孔31内に組み込まれている。
As shown in FIG. 11 and the like, the
図3に示すチップ形デバイス4は、パッド設置面43の電極パッド44に金属バンプ45が実装された構成になっている。
このチップ形デバイス4を回路基板3のデバイス収納孔31内に組み込んで回路基板3に実装するには、回路基板3の第2主面3b側からデバイス収納孔31内に挿入して収納し、チップ形デバイス4の前記金属バンプ45を回路基板3の前記端子部34に接触させ、この状態で金属バンプ45のリフロー、冷却固化することで、電極パッド44を回路基板3の前記端子部34にボンディングする。
The chip-
In order to incorporate this chip-
図2中符号36は、チップ形デバイス4の電極パッド44と回路基板3の前記端子部34とをボンディングして電気的に接続したボンディング金属部である。ボンディング金属部36は、導電性のボンディング用金属材料によって形成されている。
ここでは、前記ボンディング金属部36は、前記金属バンプ45のリフロー、冷却固化によって形成されたものである。但し、チップ形デバイス4の電極パッド44と回路基板3の前記端子部34とのボンディングを実現するための手法としては、これに限定されず、例えば、端子部34上に設置しておいた金属バンプのリフローによって実現することも可能である。
Here, the
ボンディング用金属材料としては例えば半田を用いることができる。半田の場合、金属バンプは半田バンプ、電極パッド44と端子部34とのボンディングは半田付けである。
電極パッド44と端子部34とのボンディング用の金属バンプはボンディング用金属材料によって形成されている。
For example, solder can be used as the bonding metal material. In the case of solder, the metal bumps are solder bumps, and the bonding between the
Metal bumps for bonding the
ボンディング用金属材料としては、半田以外に、例えば、Au(金)、InAu合金、その他の低融点合金も採用可能である。ボンディング用金属材料は、全体が導電性の金属(合金を含む)からなるもの、あるいは、金属(合金を含む。導電性を有する)を主成分とするものを指す。後者は、例えばフラックス等の添加物を微量に含有したものである。
電極パッド44と端子部34とのボンディング用の金属バンプを構成するボンディング用金属材料としては、電極パッド44と端子部34とのろう接を実現できるものが好ましい。
As the metal material for bonding, for example, Au (gold), InAu alloy, and other low melting point alloys can be used in addition to solder. The metal material for bonding refers to a material made entirely of a conductive metal (including an alloy) or a material mainly composed of a metal (including an alloy; having conductivity). The latter contains a trace amount of additives such as flux.
As a bonding metal material that forms a metal bump for bonding the
貫通配線11、33と電子部品(例えば、集積回路部54、半導体パッケージ等の電子デバイス、配線基板等)の回路とを電気的に接続するためのボンディング用の金属バンプ(例えば、符号、12、13、351の金属バンプ)としては、貫通配線11、33と電子部品とのろう接を実現できるものが好ましく、電極パッド44と端子部34とのボンディング用の金属バンプと同様のボンディング用金属材料からなる金属バンプを用いることができる。
例えば、図5等に記載の符号35は、回路基板3の第2主面3bに設けられた電子部品(例えば集積回路部54)と回路基板3の貫通配線とを、電子デバイスあるいは回路基板3に設けられた金属バンプ(ボンディング用金属材料)のリフロー、冷却によってボンディングした、ボンディング金属部である。ボンディング金属部は前記金属バンプのリフロー、冷却によって形成される。
また、図4のボンディング金属部15は、回路基板3の第1主面3aに設けられた電子(例えば第2回路基板9)あるいは回路基板3に設けられた金属バンプ(ボンディング用金属材料)のリフロー、冷却によって形成されるものである。
図5のボンディング金属部36は、チップ形デバイス4あるいは回路基板3の端子部44に設けられた金属バンプのリフロー、冷却によって形成されるものである。
Metal bumps for bonding (for example,
For example,
Also, the
The
図2、図11において、符号37は、回路基板3のデバイス収納孔31内に形成された充填樹脂部である。この充填樹脂部37は、前記デバイス収納孔31内面(内周面)と該デバイス収納孔31内に組み込まれた前記チップ形デバイス4(詳細にはチップ形デバイス4の外周面(チップ形デバイス4外壁面の内のパッド設置面43に垂直の面))との間に形成されており、チップ形デバイス4を固定する。
2 and 11,
本発明に係るデバイス内蔵基板1の前記デバイス収納孔31は、その断面寸法(軸心31a(中心軸線)方向に垂直の断面の寸法。以下、デバイス収納孔31の断面寸法、とも言う)が、前記チップ形デバイス4における前記デバイス収納孔31の軸心31aに垂直の断面寸法(以下、チップ形デバイス4の断面寸法、とも言う)よりも若干大きい(第1パッド設置面の電極パッド44のコンタクト面44aの寸法の5〜195%だけ大きくした)寸法になっている。
充填樹脂部37は、デバイス収納孔31の内周面の全周(但し、デバイス収納孔31の内周面に、図11に示すチップ形デバイス4の断面の四隅の頂点のいずれか1以上が接触されている場合(例えば図12参照)は、この接触部分を除く)にわたって形成されている。
なお、デバイス収納孔31の断面寸法と、チップ形デバイス4の電極パッド44のコンタクト面44aとの関係については、後に詳述する。
The
The filled
The relationship between the cross-sectional dimension of the
また、このデバイス内蔵基板1にあっては、回路基板3の前記デバイス収納孔31内に、前記樹脂充填部37の他に、充填樹脂部37から連続して前記チップ形デバイス4の前記パッド設置面43(端子部34とボンディングされた電極パッド44が設置されているパッド設置面43)を覆う延長樹脂層37aも形成されている。
チップ形デバイス4が光素子の場合は、透明樹脂によって延長樹脂層37aを形成して、光素子40のパッド設置面43(受/発光部設置面)を覆う透明樹脂層38として機能させる。
In the device-embedded
When the chip-
図1〜図3において、このデバイス内蔵基板1は、回路基板3の第1主面3aに被着された開口部封止部材2を具備する。この開口部封止部材2は、シート状又はプレート状に形成されており、回路基板3にその第1主面3a側全体を覆うように被着され、回路基板3の第1主面3aにおける前記デバイス収納孔31の開口部を塞いでいる。
この開口部封止部材2は、充填樹脂部37、延長樹脂層37aを形成するための液状の樹脂材料8をデバイス収納孔31に注入する(図15参照)際に、回路基板3の第1主面3aにおける前記デバイス収納孔31の開口部を塞いで、該開口部からの樹脂材料8の漏出を防止する、といった機能を果たす。また、端子部34や、チップ形デバイス4の前記パッド設置面43(第1パッド設置面)を衝突物の衝突等から保護する保護材としても機能する。
1 to 3, the device built-in
The
なお、チップ形デバイス4が光素子の場合は、前記開口部封止部材2として透明の部材を採用して、光素子40のパッド設置面43に設けられている受/発光部401とシート形光導波路20のミラー部24との間の光路H2(図5参照)を形成する。
チップ形デバイス4が光素子以外である場合は、必ずしも透明の開口部封止部材2を採用する必要は無い。
In the case where the chip-
When the chip-
このデバイス内蔵基板1を組み立てる方法(電子デバイス内蔵基板の組立方法)の一例を説明する。
ここでは、図3に示すように、チップ形デバイス4として、電極パッド44に金属バンプ45が実装されているものを用いる場合を説明する。
また、ここで用いる回路基板3は、図1のように、第1金属バンプ12及び第2金属バンプ13、351を実装した構成のものであるが、第1金属バンプ12及び第2金属バンプ13、351を実装していない回路基板を採用し、回路基板へのチップ形デバイス4の組み込み、実装の完了後に、回路基板に第1金属バンプ12及び第2金属バンプ13、351を実装しても良い。
An example of a method for assembling the device built-in substrate 1 (an assembly method of the electronic device built-in substrate) will be described.
Here, as shown in FIG. 3, a case where a chip-
The
(チップ実装工程)
まず、前記回路基板3のデバイス収納孔31にチップ形デバイス4を組み込み、このチップ形デバイス4の金属バンプ45をリフローして、電極パッド44を回路基板3の前記端子部34にボンディングする(チップ実装工程)。リフローした金属バンプ45の冷却固化によって、チップ形デバイス4の電極パッド44と回路基板3の端子部34とがボンディングされる。
(Chip mounting process)
First, the chip-
チップ実装工程においては、金属バンプ45をリフローすることで、溶融状態のバンプ材料(ボンディング用金属材料)の表面張力によって、チップ形デバイス4の複数の電極パッド44のコンタクト面44aと、回路基板3の複数の端子部34上に形成されたコンタクト面34aとが重なり合う(平面視における重なり。図12におけるコンタクト面44a、34a同士の重なり合い)ように、デバイス収納孔31内でのチップ形デバイス4の位置が調整される(リフローしたバンプ材料(ボンディング用金属材料)の表面張力自体によるチップ形デバイス4のセルフアライメント)。
In the chip mounting process, by reflowing the metal bumps 45, the contact surfaces 44a of the plurality of
既述の通り、本発明に係る回路基板3の前記デバイス収納孔31の断面寸法は、前記チップ形デバイス4の断面寸法に比べて、チップ形デバイス4の前記電極パッド44のコンタクト面44aの寸法の5〜195%だけ大きくした寸法になっている。図11、図12において、具体的には、外観キュービック状のチップ形デバイス4を用いており、このチップ形デバイス4は、前記デバイス収納孔31の軸心31a(中心軸線)に垂直の断面形状が矩形(図11、図12では模式的に正方形の断面形状を図示している)である。デバイス収納孔31の軸心31a(中心軸線)に垂直の断面形状は、チップ形デバイス4の断面形状よりも若干大きい相似形(矩形、さらに詳細には正方形)になっている。
このため、チップ形デバイス4を回路基板3のデバイス収納孔31内に収納した段階(金属バンプ45のリフロー前)では、チップ形デバイス4の断面寸法とデバイス収納孔31の断面寸法との差によって、チップ形デバイス4に、デバイス収納孔31内での可動範囲が確保される。
As described above, the cross-sectional dimension of the
For this reason, at the stage where the chip-
図10に示す図示例のチップ形デバイス4の複数の電極パッド44のコンタクト面44aは矩形(図示例では正方形)であり、その面積が互いに同じに揃えてある。また、図12に例示した回路基板3の複数の端子部34は、コンタクト面34aの形状、面積が、それぞれチップ形デバイス4の電極パッド44のコンタクト面44aと同じに揃えてある。チップ形デバイス4の電極パッド44は、デバイス収納孔31内でのチップ形デバイス4の位置調整によって、全ての電極パッド44のコンタクト面44aを、一括して、回路基板3の複数の端子部34のコンタクト面34aに重なるように位置合わせできるように配置されている。
前記デバイス収納孔31の断面寸法は、前記チップ形デバイス4の断面寸法に、チップ形デバイス4の電極パッド44のコンタクト面44aの4辺の内の一辺の長さの5〜195%を加えた寸法になっている。
The contact surfaces 44a of the plurality of
The cross-sectional dimension of the
なお、チップ形デバイス4の電極パッド44のコンタクト面44aが円形の場合には、デバイス収納孔31の断面寸法は、チップ形デバイス4の電極パッド44のコンタクト面44aの直径の5〜195%を前記チップ形デバイス4の断面寸法に加えた寸法とする。
When the
金属バンプ45をリフローすると、溶融されたバンプ材料(ボンディング用金属材料)の表面張力自体によって、チップ形デバイス4の複数の電極パッド44のコンタクト面44aと、回路基板3の複数の端子部34上のコンタクト面34aとの重なりが合うように、デバイス収納孔31内でのチップ形デバイス4の位置が調整される。ここで、金属バンプ45をリフローしたときの、チップ形デバイス4の複数の電極パッド44のコンタクト面44aと、回路基板3の複数の端子部34のコンタクト面34aとの重なりは、必ずしも、チップ形デバイス4の全ての電極パッド44のコンタクト面44aが、回路基板3の複数の端子部34のコンタクト面34aに完全に重なる(チップ形デバイス4の全ての電極パッド44のコンタクト面44aの全体が端子部34のコンタクト面34a上に位置する)必要はなく、チップ形デバイス4の1以上の電極パッド44に、そのコンタクト面44aが回路基板3の端子部34のコンタクト面34a上に位置していない部分が若干存在していても良い。
When the
回路基板3の複数の端子部34は、コンタクト面34aの形状、面積、設置間隔が、それぞれチップ形デバイス4の電極パッド44のコンタクト面44aと完全に一致している必要は無く、例えば、コンタクト面34aの大きさ(面積)が、チップ形デバイス4の電極パッド44のコンタクト面44aに比べて若干大きい、あるいは、若干小さい構成であっても良い。
また、複数の端子部34のコンタクト面34aの形状、面積は、必ずしも互いに一致している必要は無く、若干のばらつきがあっても構わない。
The plurality of
Further, the shapes and areas of the contact surfaces 34a of the plurality of
金属バンプ45のリフローによるチップ形デバイス4のセルフアライメントを行うことで、デバイス収納孔31内に収納したチップ形デバイス4の位置が調整され、チップ形デバイス4の全ての電極パッド44のコンタクト面44aが、回路基板3の複数の端子部34のコンタクト面34aに重なった範囲が充分に確保された状態を容易に得ることができる。このため、リフローによる溶融状態のバンプ材料(ボンディング用金属材料)の冷却、固化によって、各電極パッド44と端子部34とのボンディング、電気的接続が確実になされる。
By performing self-alignment of the chip-
金属バンプ45のリフローによるチップ形デバイス4のセルフアライメントが実現されるには、デバイス収納孔31内に収納したチップ形デバイス4の金属バンプ45のリフロー前に、チップ形デバイス4の全ての電極パッド44の金属バンプ45が、回路基板3の端子部34に接触している必要がある。このため、回路基板3の前記デバイス収納孔31の断面寸法は、デバイス収納孔31内に収納したチップ形デバイス4の全ての電極パッド44のコンタクト面44aが、それぞれ、端子部34のコンタクト面34aに重なった部分を有するように調整される。
回路基板3の前記デバイス収納孔31の断面寸法が、前記チップ形デバイス4における前記デバイス収納孔31の軸心31a(中心軸線)に垂直の断面寸法に対して、前記電極パッド44のコンタクト面44aの寸法の5〜195%だけ大きくした寸法であれば、デバイス収納孔31内に収納したチップ形デバイス4の全ての電極パッド44のコンタクト面44aが、それぞれ、端子部34のコンタクト面34aに重なった部分を有する、という関係を実現できる。
In order to realize self-alignment of the chip-
The
図12に示すように、金属バンプ45のリフローによるチップ形デバイス4のセルフアライメントが円滑に実現されるには、デバイス収納孔31内に収納したチップ形デバイス4に、金属バンプ45のリフロー時に、デバイス収納孔31の軸心31a(中心軸線)に直交する面に沿った方向の移動、軸心31aを中心とする軸回り方向の回転移動、前記軸心31aに対する傾動(図13参照)が許容されている必要がある。
この点、デバイス収納孔31に対する端子部34の位置は、チップ形デバイス4の全ての電極パッド44のコンタクト面44aの中央部が端子部34のコンタクト面34aの中央部上に重なったとき(コンタクト面44a、34a同士が重なり合った面積が最大のとき。以下、このときの状態を、完全アライメント状態、とも言う)に、チップ形デバイス4の外周(デバイス収納孔31の軸心31aに直交する断面の外周)の全周にわたって、デバイス収納孔31内面との間にギャップが確保されるように設定することが好ましい。本実施形態では、端子部34について、この位置設定を行った構成を例示する。
但し、本発明は、これに限定されるものでは無く、端子部34の位置設定の適宜変更も可能である。
As shown in FIG. 12, in order to smoothly realize the self-alignment of the chip-
In this regard, the position of the
However, the present invention is not limited to this, and the position setting of the
回路基板3の前記デバイス収納孔31の断面寸法と、前記チップ形デバイス4における前記デバイス収納孔31の軸心31a(中心軸線)に垂直の断面寸法との差が、チップ形デバイス4の電極パッド44のコンタクト面44aの寸法の5%未満であると、デバイス収納孔31の内周面と、このデバイス収納孔31に収納したチップ形デバイス4の外周面との間のギャップが小さすぎ、金属バンプ45のリフローによるチップ形デバイス4のセルフアライメントが円滑に実現されなくなる可能性が大きくなる。また、デバイス収納孔31へのチップ形デバイス4の挿入に手間が掛かるようになってくる。
The difference between the cross-sectional dimension of the
一方、回路基板3の前記デバイス収納孔31の断面寸法と、前記チップ形デバイス4における前記デバイス収納孔31の軸心31a(中心軸線)に垂直の断面寸法との差が、チップ形デバイス4の電極パッド44のコンタクト面44aの寸法の195%を超えていると、デバイス収納孔31内に収納したチップ形デバイス4の電極パッド44のコンタクト面44aと端子部34のコンタクト面34aとの重なりが極端に小さくなりすぎ、金属バンプ45のリフロー時に、溶融したバンプ材料(ボンディング用金属材料)の表面張力によるセルフアライメントが有効にならなくなるケースが生じやすくなる。この場合は、既述の完全アライメント状態となったとき、チップ形デバイス4の外周とデバイス収納孔31内面との間に、チップ形デバイス4の電極パッド44のコンタクト面44aの寸法の195/2%の大きさのギャップが確保されることとなる。
On the other hand, the difference between the cross-sectional dimension of the
また、図12に示すように、回路基板3の断面矩形(図示例では正方形)の前記デバイス収納孔31の断面寸法は、断面4辺の一辺の長さが、チップ形デバイス4のデバイス収納孔31の軸心31a(中心軸線)に垂直の断面(断面形状は矩形。図示例では正方形)の対角線寸法よりも小さいことが好ましい。
Further, as shown in FIG. 12, the cross-sectional dimension of the
デバイス収納孔31の1辺の長さが、チップ形デバイス4の断面の対角線寸法よりも大きいと、デバイス収納孔31内にチップ形デバイス4を収納したときに、チップ形デバイス4を、デバイス収納孔31内面(チップ形デバイス4のデバイス収納孔31内面への当接)によって、軸心31aを中心とする軸回り方向に位置決めする(金属バンプのリフロー前の、コンタクト面44a、34a同士の重なり合いを確保する)ことが難しくなる。また、金属バンプ45のリフロー時に、チップ形デバイス4が、軸心31aを中心とする軸回り方向に自由に回転することで、チップ形デバイス4の各電極パッド44のコンタクト面44aと端子部34のコンタクト面34aとの重なりが非常に小さくなってしまうケースや、重なりが無くなってしまうケースが発生しやすくなる。
互いにボンディングする電極パッド44と端子部34の組の数が多い場合(例えば5組以上)は、金属バンプのサイズ(バンプ材料(ボンディング用金属材料)の量)のばらつき、金属バンプをリフローする工程における金属バンプ45の溶融状況のばらつき、リフローしたバンプ材料を冷却固化させる工程におけるバンプ材料の固化進行のばらつき、などによって、チップ形デバイス4に前記軸回り方向の回転が生じやすくなる。
If the length of one side of the
When the number of sets of
図12に示すように、デバイス収納孔31の4面の内面の内の対向する組をなす内面間の距離が、チップ形デバイス4の断面の対角線寸法よりも小さく、回路基板3の前記デバイス収納孔31の断面寸法と前記チップ形デバイス4の断面寸法との差によって、金属バンプ45のリフロー時のチップ形デバイス4の前記軸心31aを中心とする軸回り方向の回転範囲が設定されていれば、溶融したバンプ材料(ボンディング用金属材料)の表面張力によるセルフアライメントによって、チップ形デバイス4の各電極パッド44のコンタクト面44aと端子部34のコンタクト面34aとの重なりを充分に大きく確保することをより確実に実現できる。
As shown in FIG. 12, the distance between the opposing inner surfaces of the four inner surfaces of the
なお、チップ形デバイス4の断面形状、及び、デバイス収納孔31の断面形状は、正方形状に限定されず、長方形状であっても良い。この場合も、デバイス収納孔31の断面形状を、チップ形デバイス4の断面寸法よりも電極パッド44のコンタクト面44aの寸法の5〜195%だけ大きい、チップ形デバイス4断面の相似形とすることは変わりない。また、デバイス収納孔31は、その断面外周の互いに平行な2組の辺の内の少なくとも1組の辺の長さを、前記チップ形デバイス4の対角線寸法よりも短くする。
In addition, the cross-sectional shape of the chip-
この回路基板3では、前記デバイス収納孔31の断面寸法が、前記チップ形デバイス4における前記デバイス収納孔31の軸心31a(中心軸線)に垂直の断面寸法を、前記電極パッド44のコンタクト面44aの寸法の5〜195%だけ大きいため、デバイス収納孔31の内面の精度によってチップ形デバイス4を位置決めする構成(デバイス収納孔31を、チップ形デバイス4の嵌合によって、チップ形デバイス4を位置決めする構成)に比べて、デバイス収納孔31にチップ形デバイス4を挿入して組み込む作業を簡単かつ円滑に行える。また、デバイス収納孔31の内面の精度によってチップ形デバイス4を位置決めする構成(デバイス収納孔31を、チップ形デバイス4の嵌合によって、チップ形デバイス4を位置決めする構成)に比べて、デバイス収納孔31内面の形成精度の要求がかなり低くて済むため、デバイス収納孔31の加工の手間を大幅に低減できるといった利点もある。デバイス収納孔31内面の形成精度が低くても、金属バンプ45をリフローするだけで、溶融したバンプ材料(ボンディング用金属材料)の表面張力によって、チップ形デバイス4のセルフアライメントを実現できる。
In the
また、金属バンプ351のリフローによってチップ形デバイス4のセルフアライメントを実現できるので、デバイス収納孔31に対するチップ形デバイス4の挿入位置を調整する必要が無く、デバイス収納孔31に対するチップ形デバイス4の挿入作業を非常に簡単に行うことができる。
図14(a)に示すように、回路基板3の複数のデバイス収納孔31にそれぞれ収納したチップ形デバイス4の位置にはばらつきが許容される。そして、金属バンプ351のリフローによって、図14(b)に示すように、複数のチップ形デバイス4を、チップ形デバイス4の複数の電極パッド44のコンタクト面44aと端子部34のコンタクト面34aとの重なりを充分に大きく確保できるように、端子部34に対して位置合わせすることを、一括して、短時間に行うことができる。
In addition, since the self-alignment of the chip-
As shown in FIG. 14A, variations are allowed in the positions of the chip-
(充填樹脂部形成工程)
チップ実装工程が完了したら、前記デバイス収納孔31内面と前記チップ形デバイス4との間を埋める充填樹脂部37を形成する充填樹脂部形成工程を行う。
図15に示すように、この充填樹脂部形成工程は、回路基板3(デバイス収納孔付き基板)の第1主面3aにおける前記デバイス収納孔31の開口部を、開口部封止部材2を用いて塞いだ状態で、前記デバイス収納孔31内に液状の樹脂材料8を注入(デバイス実装面1a側からデバイス収納孔31に注入)して固化させることで前記充填樹脂部37を形成する。
(Filled resin part forming process)
When the chip mounting step is completed, a filling resin portion forming step for forming a filling
As shown in FIG. 15, in this filling resin portion forming step, the opening portion of the
このとき、回路基板3に実装済みのチップ形デバイス4のパッド設置面43と開口部封止部材2との間にギャップを確保し、このギャップにも樹脂材料8を流入させることで、充填樹脂部37とともに、該充填樹脂部37から連続してチップ形デバイス4のパッド設置面43を覆う延長樹脂層37aも形成する。この場合、充填樹脂部37と延長樹脂層37aとは、同じ樹脂材料8によって形成される。
なお、チップ形デバイス4のパッド設置面43と開口部封止部材2との間のギャップは、チップ形デバイス4のパッド設置面43と開口部封止部材2との間に位置する回路基板3の端子部34が、開口部節部材2がデバイス収納孔31内に入り込むことを規制することにより確保できる。また、例えば、別途、ギャップ確保用のスペーサ等を使用することも可能である。
At this time, a gap is ensured between the
The gap between the
チップ形デバイス4が光素子以外の場合、液状の樹脂材料8としては、デバイス収納孔31に注入して固化させることで、チップ実装工程を完了したチップ形デバイス4を固定できるものであれば良く、特に限定は無い。充填樹脂部37、延長樹脂層37aの形成樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂等の熱硬化性樹脂や、エポキシ樹脂、アクリル系樹脂等の紫外線硬化性樹脂、などを採用できる。不透明のものであっても構わない。液状の樹脂材料8は、デバイス収納孔31に注入して固化させることで、充填樹脂部37、延長樹脂層37aを形成するものである。
When the chip-
充填樹脂部37、延長樹脂層37aの形成樹脂が紫外線硬化性樹脂の場合は、開口部封止部材2として、デバイス収納孔31内に注入した液状の樹脂材料8の硬化用の紫外線を透過可能な透明のものを採用することが好ましい。これにより、開口部封止部材2を介して回路基板3とは反対の側から、デバイス収納孔31内の樹脂材料8への紫外線照射が可能となる。
この場合、透明のシート状(あるいはプレート状)の開口部封止部材2の形成材料としては、例えば、ポリイミド、ポリノルボルネン(PNB)、ベンゾシクロブテン(BCB)等が好適である。
チップ形デバイス4が光素子の場合は、シート形光導波路10のミラー部24と、光素子40の受/発光部401との間の光路H2(図5参照)を形成するために、透明の開口部封止部材2の採用が必須となる。
When the resin for forming the filling
In this case, for example, polyimide, polynorbornene (PNB), benzocyclobutene (BCB), or the like is preferable as a material for forming the transparent sheet-like (or plate-like)
When the chip-
また、透明の開口部封止部材2の採用は、充填樹脂部形成工程において、開口部封止部材2が回路基板3の第1主面3aに被着された状態において、充填樹脂部37及び透明樹脂層38を形成するための樹脂材料8がデバイス収納孔31に注入されることとなり、デバイス内蔵基板1の底部側実装面1aの側から、開口部封止部材2を介して、デバイス収納孔31内への樹脂材料8の充填状況を観察することができる。
In addition, the transparent opening
充填樹脂部形成工程が完了することで、充填樹脂部37、延長樹脂層37aを具備するデバイス内蔵基板1が得られる。
By completing the filling resin portion forming step, the device-embedded
図1に例示したデバイス内蔵基板1は、回路基板3の第1主面3aに実装された第1金属バンプ12、第2主面3bに実装された第2金属バンプ13、351を利用して、電子部品(例えば、半導体パッケージ等の電子デバイス、配線基板等)の回路との電気的接続(ボンディング)を行える。
第1金属バンプ12は、開口部封止部材2を貫通して、デバイス内蔵基板1の底部側実装面1aから突出されており、デバイス内蔵基板1の底部側実装面1a側に配置される電子部品との電気的接続に利用できる。
The device-embedded
The
図7に示す集積回路デバイス5Aの集積回路部54Aでは、該集積回路部54Aを構成する複数(ここでは3以上)の集積回路用基板51の内、両端の集積回路基板51の間に位置する中間層の集積回路基板51の1つとして前記デバイス内蔵基板1を用いた構成を例示している。
図示例の集積回路部54Aでは、デバイス内蔵基板1の第1、第2金属バンプ12、13を利用して、デバイス内蔵基板1の回路配線とデバイス内蔵基板1の底部側実装面1aの側に積層されている集積回路基板51の回路配線とのボンディングによる電気的接続、デバイス内蔵基板1の回路配線とデバイス内蔵基板1のデバイス実装面1bの側に積層されている集積回路基板51の回路配線とのボンディング、電気的接続を行っている。
また、集積回路部としては、例えば、集積回路用基板51(集積回路用基板51として採用したデバイス内蔵基板を含む)として、その片面(例えば、図7において、各集積回路用基板51の下側の面)のみに金属バンプを具備したものを積層した構成等も採用可能である。
In the
In the illustrated
Further, as the integrated circuit section, for example, as an integrated circuit substrate 51 (including a device built-in substrate adopted as the integrated circuit substrate 51), one side thereof (for example, the lower side of each
なお、集積回路部54としては、中間層の集積回路用基板51に本発明に係るデバイス内蔵基板を適用した構成に限定されず、集積回路部54を構成する複数の集積回路用基板51の内、両端の集積回路基板51の一方又は両方に、本発明に係るデバイス内蔵基板1を適用することも可能である。また、集積回路部を構成する複数の集積回路用基板51の内の2以上が、本発明に係るデバイス内蔵基板1であっても良い。
The
図8は、デバイス内蔵基板1のデバイス実装面1bに、集積回路部として、パッケージ化されたLSIチップ54Bを実装して組み立てた集積回路デバイス5Bを例示する。
この集積回路デバイス5Bでは、デバイス内蔵基板1の第2金属バンプ13、351を、LSIチップ54Bの電極パッド(図示略)と、デバイス内蔵基板1の回路配線(図8においては、具体的には貫通配線33及び第2貫通配線11)とのボンディング、電気的接続に利用している。
但し、本発明では、これに限定されず、例えば、金属バンプを具備するフリップチップタイプのLSIチップを採用し、このLSIチップの金属バンプを利用して、LSIチップの本発明に係るデバイス内蔵基板(但し、第2金属バンプ13、351を具備していないもの)に対するボンディングに利用して、LSIチップをデバイス内蔵基板のデバイス実装面に実装することも可能である。
FIG. 8 illustrates an
In this
However, the present invention is not limited to this. For example, a flip chip type LSI chip provided with metal bumps is adopted, and the LSI built-in device substrate according to the present invention using the metal bumps of the LSI chip. It is also possible to mount the LSI chip on the device mounting surface of the device built-in substrate by using it for bonding to (which does not include the second metal bumps 13 and 351).
図9(a)、(b)は、チップ形デバイス4として、前記パッド設置面43とは反対の側にも、電極パッド441(第2電極パッド)が設けられたパッド設置面431(第2パッド設置面)を具備するもの(チップ形デバイス4A)を採用した構成を例示する。
図示例のチップ形デバイス4Aでは両方のパッド設置面43、431の電極パッド44、441に金属バンプを実装した構成となっている。図中、符号451は、第2電極パッド電極パッド441に実装された金属バンプである。
但し、これに限定されず、片方のパッド設置面の電極パッドのみに金属バンプを実装した構成、両面に金属バンプを具備せず、電極パッド44、441のみが設けられている構成も採用できる。
FIGS. 9A and 9B show, as the chip-
The
However, the present invention is not limited to this, and a configuration in which metal bumps are mounted only on the electrode pads on one of the pad mounting surfaces, or a configuration in which only the
図9(a)、(b)に示すように、回路基板3のデバイス収納孔31に組み込むチップとして、このチップ形デバイス4Aを採用して組み立てたデバイス内蔵基板は、そのデバイス実装面1b側に、第2金属バンプ13、351と、チップ形デバイス4Aの第2設置面431に実装されている金属バンプ451とを具備する構造となる。
この場合、金属バンプ451を利用することで、チップ形デバイス4Aと、デバイス内蔵基板のデバイス実装面側に設けられる電子部品6(例えば、図4に例示した集積回路部54、図7に例示した集積回路部54A、図8に例示したLSIチップ54Bを含む)とを直接的に接続(電気的接続)できる。
As shown in FIGS. 9A and 9B, a device-embedded board that is assembled using the chip-
In this case, by using the
図4、図7、図8に例示した構成は、デバイス内蔵基板1のデバイス実装面1b側の電子部品6(図示例では集積回路部54B)とチップ形デバイス4とを、デバイス内蔵基板の貫通配線33、配線部32、端子部34を経由して接続する構成である。
これとの対比で、図9(a)、(b)に示す構成の場合は、チップ形デバイス4Aと電子デバイスとの間を接続する接続配線長の短縮が可能である。
4, 7, and 8, the electronic component 6 (integrated
In contrast to this, in the case of the configuration shown in FIGS. 9A and 9B, the length of the connection wiring connecting the chip-
電子デバイス間の接続配線長の短縮は、電子デバイス間の高周波の信号特性の確保を容易にする。このため、電子デバイス間の信号伝送の高速化、伝送量増大を図ることができる。 The shortening of the connection wiring length between the electronic devices facilitates ensuring high-frequency signal characteristics between the electronic devices. For this reason, it is possible to increase the speed of signal transmission between electronic devices and increase the transmission amount.
次に、チップ形デバイス4として光素子を用いる場合について説明する。
図1、図4、図5等に示すように、ここで採用される光素子40は、パッド設置面43に受/発光部401を具備するものである。本実施形態では、図10に示すように、パッド設置面43において、その中央部に受/発光部401が設置され、電極パッド44が、受/発光部401の周囲の複数箇所に設けられているものを例示している。
なお、発光素子41においては、電極パッド44は、発光素子41への駆動用電気信号の入力端子として機能する。発光素子42においては、電極パッド44は、受光素子42から受光信号(電気信号)を出力するための出力端子として機能する。
Next, a case where an optical element is used as the
As shown in FIGS. 1, 4, 5, and the like, the
In the
光素子40において、パッド設置面43は、受/発光部設置面として機能する。光素子40について、パッド設置面43を、以下、受/発光部設置面とも言う。
受/発光部設置面43は、光素子40において、シート形光導波路20に対面する端面である。
なお、受/発光部設置面43における受/発光部401の位置は、必ずしも受/発光部設置面43の中央部である必要は無い。受/発光部設置面43の中央部からずれた位置であっても良い。
また、受/発光部設置面43に設けられる受/発光部401の数は、ひとつだけの場合に限定されず、複数であっても良い(一例として図20(a)〜(c)を参照)。
In the
The light receiving / emitting
Note that the position of the light receiving /
Further, the number of light receiving /
光素子40を回路基板3のデバイス収納孔31に組み込んで実装した構成のデバイス内蔵基板については、既述のように、チップ実装工程の完了後の充填樹脂部形成工程にて、透明の開口部封止部材2を用い、透明の合成樹脂からなる充填樹脂部37及び延長樹脂層37a(以下、透明樹脂層38とも言う)を形成する。これにより、デバイス内蔵基板1の底部側実装面1a側の光部品(例えば図4、図5のシート形光導波路)と、光素子40の受/発光部401との光結合を可能とする。
図4、図5に示す集積回路付き光導波路10においては、透明樹脂層38及び開口部封止部材2を介して、シート形光導波路20のミラー部24と光素子40の受/発光部401との間の光伝送(つまり、光路H2の確保)がなされる。
For the device-embedded substrate having the structure in which the
In the optical waveguide with
透明の開口部封止部材2の採用は、既述のように、充填樹脂部37及び透明樹脂層38を形成する合成樹脂として紫外線硬化性樹脂を用いて、充填樹脂部37及び延長樹脂層37aを簡単に短時間で形成する、といったことを可能にする。
なお、充填樹脂部37及び透明樹脂層38を形成する合成樹脂としては、既述の熱硬化性樹脂を採用することも可能である。但し、熱硬化性樹脂としては、光路H1、H2の確保に鑑みて透明のものを採用する。
As described above, the transparent opening
In addition, as a synthetic resin which forms the filling
また、図4、図5に示す集積回路付き光導波路10において、透明樹脂層38は、光素子40の受/発光部401とシート形光導波路20との間に空気層が介在することを防止して、空気層の存在に起因する伝送光の散乱による損失の低下に有効に寄与する。
4 and 5, the
集積回路付き光導波路10について説明する。
図4、図5に示すように、集積回路付き光導波路10は、デバイス内蔵基板1に集積回路部を実装(デバイス内蔵基板1のデバイス実装面1bに実装する)してなる集積回路デバイスをシート形光導波路20に実装することで組み立てることができる。
The optical waveguide with
As shown in FIGS. 4 and 5, the optical waveguide with
シート形光導波路20のミラー部24は、シート形光導波路20に集積回路付き光導波路10のデバイス内蔵基板1が接合(底部側実装面1aを接合)された状態において、図4、図5に示すように、シート形光導波路20(および開口部封止部材2,透明樹脂層38)を介して回路基板3(デバイス内蔵基板1)とは反対の側から透視できる光素子40の受/発光部401に位置を合わせて、シート形光導波路20に、その回路基板3とは反対の側からV字形の凹部であるミラー部24を形成する。ミラー部24の形成は、例えば、シート形光導波路20のレーザー加工、機械加工等によって行う。
あるいは、ミラー部24を形成済みのシート形光導波路20に、集積回路付き光導波路10を実装して、デバイス内蔵基板1を接合(底部側実装面1aを接合)しても良い。
The
Alternatively, the optical waveguide with
(シート形光導波路)
シート形光導波路20について説明する。
図16はシート形光導波路20の構造を示す斜視図である。
図16に示すように、シート形光導波路20は、シート状のクラッド部21内に線状のコア部22を有する構造になっている。線状のコア部22の周囲はクラッド部21によって覆われている。
コア部22は直線状である必要はなく、クラッド部21内で湾曲していても良い。また、コア部22には分岐部が存在していても良く、これにより、コア部22を回路状に構成していても良い。
(Sheet type optical waveguide)
The sheet type
FIG. 16 is a perspective view showing the structure of the sheet-shaped
As shown in FIG. 16, the sheet-shaped
The
前記シート形光導波路20の製造方法としては、例えば、以下の(a)、(b)を採り得る。
(a) 図17(a)に示すように、コア部形成用の樹脂層であるコア層231の両面に、クラッド層232(クラッド部21の一部を形成するための樹脂層)が設けられた3層構造の光導波路形成体23を作成し、この光導波路形成体23に活性エネルギー線を照射してコア部22を形成する(図17(b))。
活性エネルギー線の照射によって、コア層231の一部がコア部22となり、コア層231のコア部22以外の部分と、コア層231の両側のクラッド層232とが、クラッド部21を構成する。
この製造方法の場合は、断面四角形(長方形。但し正方形を含む)のコア部22が得られる。
For example, the following (a) and (b) can be adopted as a method of manufacturing the sheet-shaped
(A) As shown to Fig.17 (a), the clad layer 232 (resin layer for forming a part of clad part 21) is provided in both surfaces of the core layer 231 which is a resin layer for core part formation. An optical
By irradiation with active energy rays, a part of the core layer 231 becomes the
In the case of this manufacturing method, the
コア層231を形成する材料としては、例えば、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ノルボルネン系樹脂等の環状オレフィン系樹脂、といった樹脂材料が挙げられる。ベンゾシクロブテン系樹脂、ノルボルネン系樹脂等の環状オレフィン系樹脂を主材料とする樹脂組成物が好適であり、ノルボルネン系樹脂の付加重合体を主材料とする樹脂組成物が特に好ましい。
コア部22の形成のための活性エネルギー線としては、可視光、紫外光、赤外光、レーザー光等の活性エネルギー光線や、電子線、X線等が挙げられる。電子線は、例えば50〜200KGy程度の照射量で照射することができる。
クラッド層を構成する材料としては、コア層を構成する材料よりも屈折率が低いものであれば特に限定されない。具体的には、アクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ノルボルネン系樹脂等の環状オレフィン系樹脂、といった樹脂材料が挙げられる。これらの中でも、ノルボルネン系樹脂の付加重合体を主材料とする樹脂組成物が特に好ましい。
コア層、クラッド層の形成材料としてノルボルネン系樹脂の付加重合体を主材料とする樹脂組成物を採用した場合は、透明性、絶縁性、柔軟性及び耐熱性が充分に得られる。また、他の樹脂を用いた場合との比較で、吸湿性を低くできる。また、ノルボルネン系樹脂の付加重合体を主材料とする樹脂組成物の場合、ノルボルネン系樹脂の付加重合体の側鎖の種類等によって、屈折率を調整することができる利点がある。
Examples of the material for forming the core layer 231 include resin materials such as acrylic resins, epoxy resins, polyimide resins, benzocyclobutene resins, and cyclic olefin resins such as norbornene resins. A resin composition mainly containing a cyclic olefin resin such as a benzocyclobutene resin or a norbornene resin is preferred, and a resin composition mainly containing an addition polymer of a norbornene resin is particularly preferred.
Examples of the active energy rays for forming the
The material constituting the cladding layer is not particularly limited as long as the refractive index is lower than that of the material constituting the core layer. Specific examples include resin materials such as acrylic resins, epoxy resins, polyimide resins, benzocyclobutene resins, and cyclic olefin resins such as norbornene resins. Among these, a resin composition mainly comprising an addition polymer of norbornene resin is particularly preferable.
When a resin composition mainly composed of an addition polymer of norbornene-based resin is adopted as a material for forming the core layer and the clad layer, transparency, insulation, flexibility and heat resistance can be sufficiently obtained. In addition, the hygroscopicity can be reduced as compared with the case where other resins are used. In the case of a resin composition mainly composed of an addition polymer of norbornene resin, there is an advantage that the refractive index can be adjusted depending on the type of side chain of the addition polymer of norbornene resin.
3層構造の光導波路形成体23は、例えば、シート状あるいはプレート状の基材に、該光導波路形成体23の個々の層を形成する樹脂材料を含むワニスを塗布して、3層の各層を順次形成していくことで、得ることができる。この場合、例えば、回路基板3自体を基材として用いることも可能である。
集積回路付き光導波路10としては、シート形光導波路20の一方の面に回路基板3、他方の面に3層構造の光導波路形成体23をその個々の層を形成する樹脂材料を含むワニスの塗布によって順次形成する際に用いる基材が設けられた構成であっても良い。
The optical
The optical waveguide with
(b)予め形成しておいたコア部の周囲をクラッド材(クラッド部)で覆う。
この製造方法の場合は、コア部22の断面形状は自由となる。
(B) The periphery of the core part formed in advance is covered with a clad material (clad part).
In the case of this manufacturing method, the cross-sectional shape of the
また、集積回路付き光導波路10としては、シート形光導波路20の一方の面に回路基板3、他方の面にシート状あるいはプレート状の基材が被着された構成であっても良い。
前記基材は、例えば、既述の3層構造の光導波路形成体23の個々の層を形成する樹脂材料を含むワニスの塗布によって順次形成する際に用いる基材であっても良い。
但し、基材は、シート形光導波路20へのミラー部24の形成の障害とならないようにする必要がある。このために、例えば、シート形光導波路20から剥離可能なものを採用する、ミラー部24の形成予定位置を避けた箇所のみ設ける、ミラー部24の形成後にシート形光導波路20に被着する、といった対策を採る。
Further, the optical waveguide with
The base material may be, for example, a base material used when sequentially forming by applying a varnish containing a resin material for forming each layer of the optical
However, it is necessary that the base material does not become an obstacle to the formation of the
図4に例示したLSI5は、集積回路部54が、発光素子41の駆動制御用のドライバー回路及び受光素子42用のレシーバー回路(アンプ)を具備する。集積回路部54の回路は、回路基板3の貫通配線33、配線部32を介して、発光素子41及び受光素子42に電気的に接続されており、
なお、回路基板3に実装する集積回路部54としては、発光素子41のドライバー回路、及び、受光素子42のレシーバー回路の内、一方のみを具備する構成であっても良い。
In the
The
図4に示すように、シート形光導波路20には、デバイス内蔵基板1と、シート形光導波路20を介して前記デバイス内蔵基板1とは反対の側に設けられた電子部品9(例えば、回路基板(第2回路基板)、半導体パッケージ等)とを導電性のボンディング用金属材料によって電気導通可能に接続したボンディング金属部15を収納するためのボンディング材料収納孔25が貫設されている。
As shown in FIG. 4, the sheet-shaped
ここでは、デバイス内蔵基板1の底部側実装面1a側に突設されている金属バンプ12(図1参照)を、デバイス内蔵基板1と電子部品9とのボンディング、電気的接続に用いている。
電子部品9とのボンディング前のデバイス内蔵基板1の金属バンプ12は、前記ボンディング材料収納孔25に収納されることで、前記シート形光導波路20を介してデバイス内蔵基板1とは反対の側に突出されるため、電子部品9とのボンディングに用いることができる。
Here, the metal bumps 12 (see FIG. 1) protruding from the bottom
The metal bumps 12 of the device built-in
また、デバイス内蔵基板1の金属バンプ12を省略して、電子部品9に突設した金属バンプを、デバイス内蔵基板1と電子部品9とのボンディングに用いることも可能である。この場合は、電子部品9に突設した金属バンプとして、該金属バンプをボンディング材料収納孔25に挿入したときに、デバイス内蔵基板1(詳細には電極パッド14)に当接させることができるサイズのものを採用する。
It is also possible to omit the
なお、シート形光導波路20にボンディング材料収納孔25を加工(形成)する手法としては、例えば、エキシマレーザーを用いたレーザー加工が好適である。この他、反応性イオンエッチング(Reactive Ion Etching;RIE)を用いる方法や、感光性を有するシート形光導波路20の露光、現像による加工等も採用可能である。
レーザー加工では、ステンシルマスクの使用等によって、所望の大きさのボンディング材料収納孔25を容易に加工できる。反応性イオンエッチング、感光性を有するシート形光導波路20の露光、現像では、フィルム状のマスクや、レジスト樹脂の使用等によって、所望の大きさのボンディング材料収納孔25を容易に加工できる。
As a method for processing (forming) the bonding material accommodation hole 25 in the sheet-shaped
In laser processing, the bonding material accommodation hole 25 having a desired size can be easily processed by using a stencil mask or the like. In the exposure and development of the reactive ion etching and the photosensitive sheet-shaped
図4等に示す図示例の集積回路付き光導波路10では、デバイス内蔵基板1のデバイス実装面1b側に設けられた集積回路部54の回路が、ボンディング用金属材料を用いたボンディングによってデバイス内蔵基板1の第2貫通配線11に電気導通可能に接続され、シート形光導波路20を介してデバイス内蔵基板1とは反対の側に設けられた電子部品9がボンディング金属部15を介してデバイス内蔵基板1の第2貫通配線11にボンディングされ、集積回路デバイス5の回路と電子部品9の回路とが、第2貫通配線11を介して電気的に接続されている。
デバイス内蔵基板1の第2貫通配線11は、デバイス内蔵基板1のデバイス実装面1b側に設けられた集積回路部54と、デバイス内蔵基板1とボンディングした電子部品9とを、電気的に接続するための接続配線として機能する。
In the optical waveguide with
The second through wiring 11 of the device built-in
図4においては、前記電子部品9として、回路基板(以下、符号9を付して、第2回路基板とも言う)を採用した構成を例示している。
この第2回路基板9は、シート形光導波路20に沿って延在されており、シート形光導波路20に積層して被着されている。この第2回路基板9は、集積回路付き光導波路10の集積回路デバイス5間を電気的に接続する集積回路間接続用基板として機能する。
In FIG. 4, a configuration in which a circuit board (hereinafter referred to as a
The
第2回路基板9は、シート形光導波路20に臨む接合面91に、集積回路デバイス5間の接続用の回路配線92(集積回路間接続用配線)を有している。この回路配線92には、ボンディング金属部15を介して、集積回路付き光導波路10の集積回路部54の回路が電気導通可能に接続されている。この第2回路基板9の回路配線92を介して、互いに離隔させてシート形光導波路20に設けられている複数の集積回路デバイス5の回路同士を電気的に接続できる。
The
(混載形デバイス内蔵基板)
図6は、既述のように、デバイス収納孔31を複数(ここでは4以上)有する1つの回路基板3に、チップ形デバイス4として、発光素子41、該発光素子41の駆動用のドライバー素子46、受光素子42、該受光素子42の受光信号変換用のレシーバー素子47(アンプ)を組み込んだ構成のデバイス内蔵基板1A(混載形デバイス内蔵基板)を例示している。なお、図示を略すが、各チップ形デバイス4(発光素子41、ドライバー素子46、受光素子42、レシーバー素子47)は、いずれも、デバイス収納孔31内に形成された充填樹脂部37、延長樹脂層37aによって固定されている。
このデバイス内蔵基板1Aは、回路基板3の第1主面3aに、貫通配線33と端子部34との間の接続用の配線部32の他に、回路基板3に組み込まれているチップ形デバイス4間の接続用の配線321(以下、チップ間接続用配線とも言う)を具備する。
(Built-in hybrid device board)
As described above, FIG. 6 shows a
The device-embedded
チップ間接続用配線321は、回路基板3のデバイス収納孔31間に形成されており、回路基板3の互いに異なる位置のデバイス収納孔31にそれぞれ突設されている端子部34と電気的に接続されている。
このデバイス内蔵基板1Aでは、デバイス収納孔31に組み込んで実装されたチップ形デバイス4の回路同士を、チップ間接続用配線321を介して電気的に接続できる。
The
In this device built-in
チップ間接続用配線321は、2つのチップ形デバイス4の回路同士の接続に対応するべく、2つのデバイス収納孔31間に形成しても良いが、3以上のチップ形デバイス4の回路同士の接続に対応するべく、3以上のデバイス収納孔31のそれぞれに突設されている端子部34と電気的に接続した構成としても良い。
The
図6に例示したデバイス内蔵基板1Aでは、発光素子41とドライバー素子46、受光素子42とレシーバー素子47とを、それぞれチップ間接続用配線321を介して電気的に接続している。
このため、このデバイス内蔵基板1Aにあっては、例えば、発光素子41、受光素子42を、デバイス内蔵基板1の貫通配線33、配線部32、端子部34を経由して、デバイス内蔵基板1A上に実装した集積回路部54の回路と電気的に接続する構成に比べて、発光素子41とドライバー素子46との間、受光素子42とレシーバー素子47との間を接続する接続配線長は短くて済み、接続配線長を短縮できる。
チップ形デバイス4間の接続配線長の短縮は、チップ形デバイス4間の高周波の信号特性の確保を容易にする。このため、電子デバイス間の信号伝送の高速化、伝送量増大を図ることができる。
In the device-embedded
For this reason, in the device built-in
The shortening of the connection wiring length between the chip-
(集積回路付き光導波路の別態様)
図18は、開口部封止部材2を有していないデバイス内蔵基板1Bを具備する集積回路デバイス5Bを、シート形光導波路20に被着した構成の集積回路付き光導波路10Aを示す。
この集積回路付き光導波路10Aにあっては、回路基板3の第1主面3aが、直接、シート形光導波路20に接合される。
(Another aspect of optical waveguide with integrated circuit)
FIG. 18 shows an optical waveguide with
In the optical waveguide with
開口部封止部材2を有していないデバイス内蔵基板1Bは、例えば、既述の開口部封止部材2付きのデバイス内蔵基板1から開口部封止部材2を除去する、充填樹脂部形成工程を、回路基板3に対して接離自在の封止プレート等を使用してデバイス収納孔31の開口部を塞いだ状態で行う(充填樹脂部形成工程の完了後に、封止プレートを回路基板3から離隔させる)、ことによって得ることができる。
For example, the device-embedded substrate 1B that does not have the
この集積回路付き光導波路10Aの場合は、回路基板3とシート形光導波路20との間に開口部封止部材2が介在しないため、図4、図5に例示した集積回路付き光導波路10に比べて、光素子40の受/発光部401とミラー部24との間の距離が短い。また、光素子40の受/発光部401とミラー部24との間に存在する樹脂層の数(換言すれば光路H2が通る樹脂層の数)が少ないため、層間の界面での伝送光の散乱が抑えられ、シート形光導波路20と光素子40の受/発光部401との間での光損失を小さくすることができる。つまり、シート形光導波路20と光素子40の受/発光部401との間の結合損失の低減、発光素子41からシート形光導波路20への送入光の挿入損失の低減を容易に実現できる。
In the case of this optical waveguide with
(電子デバイス内蔵基板の組立方法(集積回路付き光導波路)の組立方法の別態様)
図18に示す集積回路付き光導波路10Aは、例えば、図19に示すように、回路基板3に直接被着(具体的には第1主面3aに被着)したシート形光導波路20自体を開口部封止部材として充填樹脂部形成工程を行って得ることもできる。
チップ実装工程は、充填樹脂部形成工程の前に行う。シート形光導波路20は、チップ実装工程の完了後に行うことが好ましい。
(Another method of assembling the electronic device-embedded substrate (optical waveguide with integrated circuit))
An optical waveguide with
The chip mounting process is performed before the filling resin portion forming process. The sheet-shaped
(受/発光部を複数持つ光素子の採用)
本発明に係るデバイス内蔵基板に適用される光素子40としては、既述のように、受/発光部設置面43に受/発光部401が複数設けられているものも採用可能である。
但し、金属バンプのリフローによる、光素子40の回路基板3に対するセルフアライメントを出来るだけ有効に機能させる点で、例えば図20(a)〜(c)に示すように、受/発光部設置面43において、受/発光部401を介して両側に電極パッド44が設けられている構成のものを採用することが好ましい。
図20(a)〜(c)の光素子40に、区別のため、符号40A、40B、40Cを付す。
(Adopting optical elements with multiple light receiving / emitting sections)
As described above, the
However, as shown in FIGS. 20A to 20C, for example, as shown in FIGS. 20A to 20C, the light receiving / light emitting
図20(a)〜(c)に示す例では、光素子40は、長方形の受/発光部設置面43を有する外観直方体状のチップである。
図20(a)、(c)に示す光素子40A、40Cは、長方形の受/発光部設置面43の幅方向中央部(長方形の受/発光部設置面43の短辺に沿った方向の中央部)に、複数の受/発光部401が、長方形の受/発光部設置面43の長手方向に沿って一列に配列設置され、この複数の受/発光部401が配列されてなる受/発光部設置列401Lを介して両側の複数箇所に、それぞれ、電極パッド44が設置された構成になっている。
In the example shown in FIGS. 20A to 20C, the
仮に、電極パッド44が、受/発光部設置列401Lを介して両側の内の片側のみに設けられている構成の場合は、デバイス収納孔31内に光素子を収納して、各電極パッド44に実装しておいた金属バンプを端子部34のコンタクト面34aに当接させたときに、光素子40が傾いてしまい、金属バンプをリフローしても、光素子40の回路基板3に対するセルフアライメントが有効に機能しない可能性が出てくる。これに対して、図20(a)、(c)に示す光素子40A、40Cのように、受/発光部設置列401Lを介して両側の複数箇所に電極パッド44が設置された構成であれば、デバイス収納孔31内に光素子を収納して、各電極パッド44に実装しておいた金属バンプを端子部34のコンタクト面34aに当接させたときに、光素子40に無用な傾きを与えることを防ぐことができ、金属バンプのリフローによって、光素子40の回路基板3に対するセルフアライメントを確実に行うことができる。
If the
長方形の受/発光部設置面43を有する光素子40において、金属バンプのリフローによって、光素子40の回路基板3に対するセルフアライメントを有効に機能させる点では、電極パッド44が、長方形の受/発光部設置面43の幅方向両側のそれぞれにて受/発光部設置面43の長手方向に沿う複数箇所に設けられている構成であることが好ましい。この点、受/発光部401は、必ずしも、受/発光部設置列401Lを形成する配置である必要はない。例えば、受/発光部401を、受/発光部設置面43の幅方向両側の、電極パッド44が設置されている領域内に設置し、受/発光部設置面43の幅方向中央部には設置しない、構成等を排除するものでは無い。
In the
図20(b)の光素子40Bは、受/発光部401と電極パッド44とを、長方形の受/発光部設置面43の長手方向に沿って一列に配列設置した構成になっている。
この場合、デバイス収納孔31内に光素子を収納して、各電極パッド44に実装しておいた金属バンプを端子部34のコンタクト面34aに当接させたときには、図20(a)、(c)に示す光素子40A、40Cに比べて光素子の姿勢安定性が劣るが、金属バンプのリフローによる光素子40の回路基板3に対するセルフアライメントは問題なく実現できる。
The
In this case, when the optical element is housed in the
なお、長方形の受/発光部設置面43を有する外観直方体状のチップに形成された光素子40を採用した場合でも、デバイス収納孔31の軸心31aに垂直の断面を、前記光素子4における前記デバイス収納孔31の軸心31aに垂直の断面寸法よりも若干大きい(前記電極パッド44のコンタクト面44aの寸法の5〜195%だけ大きくした)寸法の長方形とすることは、正方形の受/発光部設置面43を有する光素子の場合と同様である。
また、断面長方形のデバイス収納孔31は、その断面長辺寸法を、光素子40のデバイス収納孔31の軸心31a(中心軸線)に垂直の断面(断面形状は矩形。図示例では正方形)の対角線寸法よりも小さくする。
Even when the
Further, the
長方形の受/発光部設置面43の長手方向に沿った複数箇所に受/発光部401が設けられている構成の光素子40を採用した場合、シート形導波路20として、光素子40の複数の受/発光部401に対応する本数(あるいは受/発光部401の数よりも多くても良い)のコア部22を具備するものを採用する。また、光素子40の各受/発光部401に対応する位置にミラー部24を設けて、該ミラー部24を介して、シート形導波路20のコア部22毎に対応する光路と受/発光部401とを1対1に光結合させる。
When the
現在、市販されている、受/発光部401を複数持つタイプの光素子40は、長方形の受/発光部設置面43の長手方向における受/発光部401の設置間隔が250μmであることが一般的である。これに対応するには、シート形光導波路20にて、光素子40の複数の受/発光部401に対応して並列に形成されるコア部22の配列間隔も250μmとする。
The
シート形光導波路20に並列に形成されるコア部22の配列間隔は、光素子40における長方形の受/発光部設置面43の長手方向における受/発光部401の設置間隔と揃えるが、受/発光部401の設置間隔は250μmに限定されない。250μm以外(例えば、125μm)の場合は、これに応じて、コア部22の配列間隔も、受/発光部401の設置間隔と揃える。
The arrangement interval of the
本発明に係るデバイス内蔵基板、回路基板3によれば、チップ形電子デバイス4を、回路基板3のデバイス収納孔31に組み込んで回路基板3に実装する構成であるため、実装したチップ形電子デバイス4を含むデバイス内蔵基板全体のサイズの小型化を容易に実現できる。
複数の集積回路用基板を積層してなる集積回路(集積回路デバイス)を構成する集積回路用基板として、本発明に係るデバイス内蔵基板1を適用することで、集積回路デバイスの小型化を容易に実現できる。
According to the device-embedded substrate and the
By applying the device-embedded
集積回路デバイスを構成する複数の集積回路用基板の1つ以上として、チップ形デバイス4を回路基板3のデバイス収納孔31に組み込んだデバイス内蔵基板を用いることで、集積回路デバイスの製造上、複数の集積回路用基板を積層してなる多層基板上にチップ形デバイスをワイヤボンディング等によって実装する工程を無くす(あるいは、ワイヤボンディング等によって実装するチップ形デバイスの数を減少)ことができ、集積回路デバイスの組み立てを効率良く行える。また、複数の集積回路用基板を積層して集積回路デバイスを組み立てる工程は、周知、既存の技術を適用可能であり、生産性の確保の点で有利である。
By using a device-embedded substrate in which the chip-
上述のデバイス内蔵基板を組み立てるにあたり、チップ形デバイスの位置決め、実装は、回路基板3のデバイス収納孔31内に収納したチップ形デバイス4の金属バンプをリフローするだけで、セルフアライメントによって、簡単に行える。回路基板3に対するチップ形デバイスの位置決め、実装は、複数の集積回路用基板を積層して組み立てた多層基板上にワイヤボンディング等によってチップ形デバイスを実装する技術に比べて、簡単に効率良く行える。
In assembling the above-described device-embedded substrate, the positioning and mounting of the chip-type device can be easily performed by self-alignment simply by reflowing the metal bumps of the chip-
さらに、本発明に係る集積回路デバイスによれば、デバイス内蔵基板の採用によって、集積回路デバイスの内部にチップ形デバイス4を内蔵した構成となるので、チップ形電子デバイス4の実装数の増加も容易に実現できる。
また、チップ形電子デバイス4は、集積回路デバイスを構成する回路基板に内蔵されているため、パッケージングを単純化、あるいは、パッケージングが不要となり、低コスト化を容易に実現できる。
Further, according to the integrated circuit device of the present invention, since the chip-
Further, since the chip-type
本発明では、回路基板3に形成するデバイス収納孔31のサイズによって、チップ形デバイス4のサイズ(パッド設置面43に沿った方向のサイズ)に対応できる。
また、チップ形デバイス4の位置決めに、金属バンプのリフローによるセルフアライメントを採用することで、チップ形デバイス4の外周面とデバイス収納孔31の内周面との間に確保するギャップの範囲で、デバイス収納孔31に、チップ形デバイス4のサイズ(パッド設置面43に沿った方向のサイズ)に対する若干の汎用性を確保できる。
In the present invention, the size of the chip-type device 4 (the size in the direction along the pad installation surface 43) can be accommodated by the size of the
In addition, by adopting self-alignment by reflow of metal bumps for positioning of the chip-shaped
また、図21(a)、(b)に示すように、本発明では、チップ形デバイス4の高さ寸法h(パッド設置面43に垂直の方向の寸法)に幅広く対応するために、回路基板3として、その厚さ寸法t及びデバイス収納孔31の軸方向寸法dが、チップ形デバイス4の高さ寸法h1、h2に比べて充分に大きいもの(図中、符号3A)を採用し、この回路基板3Aのデバイス収納孔31にチップ形デバイス4を組み込んで実装した後(充填樹脂部形成工程の完了後)に、得られたデバイス内蔵基板1Cのデバイス実装面1b側からの研磨等によって、デバイス内蔵基板1Cの厚みを薄くことも可能である。
チップ形デバイス4の実装後にデバイス内蔵基板1Cを薄くすることで、デバイス内蔵基板1C、回路基板3Aの厚さ寸法を、チップ形デバイス4の高さ寸法h1、h2に対応して適宜調整できる。また、デバイス内蔵基板1Cの厚さ寸法の縮小によって、該デバイス内蔵基板1Cを用いて構成される集積回路デバイスの小型化等を実現できる。
なお、デバイス内蔵基板1Cの厚みをデバイス実装面1b側から薄くしていくため手法としては、研磨に限定されない。例えば、レーザー等を用いた切断、機械的切削、切断、あるいは、これらの内のいずれかと研磨との併用等、を挙げることができる。
In addition, as shown in FIGS. 21A and 21B, in the present invention, in order to widely correspond to the height dimension h (dimension in the direction perpendicular to the pad installation surface 43) of the chip-
By reducing the thickness of the device-embedded
The method for reducing the thickness of the device-embedded
チップ形デバイス4が光素子の場合は、光素子40を組み込んだデバイス内蔵基板をシート形光導波路に被着することで、例えばシート形光導波路上に被着した基板上に実装した光素子をシート形光導波路と光結合させる構成に比べて、光素子40の受/発光部401をシート形光導波路20に近接配置することが容易であり、これにより、光素子40とシート形光導波路20との間の結合損失の低減、発光素子41からシート形光導波路20への送入光の挿入損失の低減を容易に実現できる。
When the chip-
なお、本発明は、上述の実施の形態に限定されず、適宜変更が可能である。
(a)本発明は、充填樹脂部37、透明樹脂層38を具備していない構成のデバイス内蔵基板、充填樹脂部37、透明樹脂層38の内、充填樹脂部のみを具備した構成のデバイス内蔵基板を含む。また、デバイス内蔵基板の組立方法については、充填樹脂部形成工程を具備していない構成も含む。
(b)図6に例示した、チップ間接続用配線を具備するデバイス内蔵基板は、発光素子41、ドライバー素子46、受光素子42、レシーバー素子47を内蔵した構成に限定されず、デバイス内蔵基板に設けられた複数のチップ形デバイス同士の電気的接続、光素子以外のチップ形デバイス同士の電気的接続にも広く応用できる。チップ間接続用配線を具備するデバイス内蔵基板の回路基板に組み込まれる複数のチップ形デバイスとして、光素子が含まれない構成であっても良い。
(c)回路基板としては、半導体基板にデバイス収納孔を形成したものに限定されない。例えば、電気絶縁性の絶縁樹脂板にデバイス収納孔、配線部、端子部、貫通配線を設けたもの等も採用可能である。
In addition, this invention is not limited to the above-mentioned embodiment, It can change suitably.
(A) The present invention includes a device-embedded substrate that does not include the filling
(B) The device-embedded substrate having the inter-chip connection wiring illustrated in FIG. 6 is not limited to the configuration in which the light-emitting
(C) As a circuit board, it is not limited to what formed the device accommodation hole in the semiconductor substrate. For example, a device in which a device housing hole, a wiring portion, a terminal portion, and a through wiring are provided on an electrically insulating insulating resin plate can be employed.
1、1A、1B、1C…電子デバイス内蔵基板(光素子内蔵基板)、1a…底部側実装面、1b…デバイス実装面、11…第2貫通配線、12…金属バンプ(第1金属バンプ)、13…金属バンプ(第2金属バンプ)、14…電極パッド、15…ボンディング金属部、2…開口部封止部材、3、3A…回路基板、3a…第1主面、3b…第2主面、31…デバイス収納孔、31a…軸心、32…配線部、321…チップ間接続用配線、33…貫通配線、34…端子部、34a…コンタクト面、35…ボンディング金属部、351…金属バンプ(第2金属バンプ)、36…ボンディング金属部、37…充填樹脂部、37a…延長樹脂層、38…透明樹脂層、39…半導体基板(シリコン基板)、39a…酸化膜、4、4A…チップ形電子デバイス、40、40A、40B、40C…光素子、401…受/発光部、41…発光素子、411…発光部、42…受光素子、421…受光部、43…パッド設置面(受/発光部設置面)、431…パッド設置面(第2パッド設置面)、44…電極パッド、44a…コンタクト面、441…電極パッド(第2電極パッド)、45…金属バンプ、451…金属バンプ、46…ドライバー素子、47…レシーバー素子、5、5A、5B…集積回路デバイス(LSI)、5a…下面、51…基板、52…電子回路、53…ビア配線、54、54A…集積回路部、54B…集積回路部(LSIチップ)、6…電子部品、8…(液状の)樹脂材料、9…電子部品(第2回路基板)、91…接合面、92…回路配線(集積回路間接続配線)、10、10A…集積回路付き光導波路、20…シート形光導波路、21…クラッド部、22…コア部、23…光導波路形成体、231…コア層、232…クラッド層、25…ボンディング材料収納孔。
DESCRIPTION OF
Claims (22)
前記デバイス収納孔の断面寸法が、前記チップ形電子デバイスの前記デバイス収納孔の軸心に垂直の断面寸法を、前記電極パッドのコンタクト面の寸法の5〜195%だけ大きくした寸法になっており、
前記チップ形電子デバイスが角形のチップであり、前記チップ形電子デバイスを収納する断面矩形の前記デバイス収納孔は、その断面外周の互いに平行な2組の辺の内の少なくとも1組の辺の長さが、前記チップ形電子デバイスの対角線寸法よりも短く、
前記チップ形電子デバイスは、前記デバイス収納孔内で、前記デバイス収納孔の断面寸法とチップ形電子デバイスの断面寸法との差によって設定・規制されつつ回転移動可能であり、かつ前記デバイス収納孔の軸心を中心とする軸回り方向の前記チップ形電子デバイスの回転移動の全範囲で、前記チップ形電子デバイスの全ての電極パッドのコンタクト面が、それぞれ前記端子部のコンタクト面に平面視において重なった部分を有することを特徴とする回路基板。 A semiconductor substrate incorporates a wiring portion formed on at least one of both surfaces of the semiconductor substrate, a through-wiring penetrating the semiconductor substrate, and a through-hole penetrating the semiconductor substrate and incorporating a chip-type electronic device. The device storage hole and the electrode pad provided on the chip-type electronic device are electrically connected to each other by extending from one of the wiring portions on both sides of the semiconductor substrate to the opening at one end of the device storage hole. And a protruding terminal portion connected to the
The cross-sectional dimension of the device housing hole is a dimension obtained by increasing the cross-sectional dimension perpendicular to the axis of the device housing hole of the chip-type electronic device by 5 to 195% of the dimension of the contact surface of the electrode pad. ,
The chip-type electronic device is a square chip, and the device storage hole having a rectangular cross section for storing the chip-type electronic device has a length of at least one of the two sets of parallel sides of the outer periphery of the cross section. Is shorter than the diagonal dimension of the chip-type electronic device,
The chip-type electronic device is capable of rotating and moving within the device storage hole while being set and regulated by a difference between a cross-sectional dimension of the device storage hole and a cross-sectional dimension of the chip-type electronic device, and The contact surfaces of all the electrode pads of the chip-type electronic device overlap the contact surfaces of the terminal portions in plan view over the entire range of rotational movement of the chip-type electronic device around the axis centered on the axis. A circuit board characterized by having a portion.
前記シート形光導波路は、前記集積回路デバイスに組み込まれている発光素子に対応する位置、前記集積回路デバイスに組み込まれている受光素子に対応する位置に、前記発光素子と前記受光素子とを該シート形光導波路を介して光接続する光路形成用のミラー部を具備することを特徴とする集積回路付き光導波路。 One or a plurality of integrated circuit devices according to claim 13 or 14 are mounted on the sheet-shaped optical waveguide, the base circuit substrate being the electronic device built-in substrate according to any one of claims 3 to 9 ,
The sheet-shaped optical waveguide has the light emitting element and the light receiving element at positions corresponding to light emitting elements incorporated in the integrated circuit device and positions corresponding to light receiving elements incorporated in the integrated circuit device. An optical waveguide with an integrated circuit, comprising a mirror portion for forming an optical path that is optically connected through a sheet-shaped optical waveguide.
前記シート形光導波路に貫設されたボンディング材料収納孔に、前記第2回路基板の回路配線と前記集積回路デバイスの前記ベース回路基板に設けられている電極パッドとを電気的に接続したボンディング用金属材料が収納され、前記第2回路基板の回路配線に電気導通可能に接続された複数の前記集積回路デバイスの回路同士が前記第2回路基板の回路配線を介して電気的に接続されていることを特徴とする請求項15記載の集積回路付き光導波路。 And a second circuit board laminated on the opposite side of the sheet-shaped optical waveguide from the base circuit board,
For bonding, the circuit wiring of the second circuit board and the electrode pads provided on the base circuit board of the integrated circuit device are electrically connected to the bonding material accommodation holes penetrating the sheet-shaped optical waveguide. A plurality of the integrated circuit devices in which a metal material is stored and connected to the circuit wiring of the second circuit board so as to be electrically conductive are electrically connected to each other via the circuit wiring of the second circuit board. The optical waveguide with an integrated circuit according to claim 15 .
前記充填樹脂部形成工程にて、前記充填樹脂部から連続して前記光素子の前記端面を覆う透明樹脂層を形成することを特徴とする電子デバイス内蔵基板の組立方法。 The method for assembling an electronic device built-in substrate according to claim 21, wherein the electronic device built-in substrate according to claim 19 or 20 is assembled.
A method of assembling a substrate with a built-in electronic device, wherein in the filling resin portion forming step, a transparent resin layer covering the end face of the optical element is formed continuously from the filling resin portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066716A JP5142103B2 (en) | 2008-03-14 | 2008-03-14 | Circuit board, substrate with built-in electronic device, integrated circuit device, optical waveguide with integrated circuit, and method for assembling substrate with built-in electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066716A JP5142103B2 (en) | 2008-03-14 | 2008-03-14 | Circuit board, substrate with built-in electronic device, integrated circuit device, optical waveguide with integrated circuit, and method for assembling substrate with built-in electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224522A JP2009224522A (en) | 2009-10-01 |
JP5142103B2 true JP5142103B2 (en) | 2013-02-13 |
Family
ID=41241002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008066716A Expired - Fee Related JP5142103B2 (en) | 2008-03-14 | 2008-03-14 | Circuit board, substrate with built-in electronic device, integrated circuit device, optical waveguide with integrated circuit, and method for assembling substrate with built-in electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5142103B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101494413B1 (en) * | 2013-05-29 | 2015-02-17 | 주식회사 네패스 | Support frame, and method of manufacturing semiconductor package using the same |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5095456B2 (en) * | 2008-03-17 | 2012-12-12 | 日本特殊陶業株式会社 | Manufacturing method of wiring board with built-in components |
JP2012008488A (en) * | 2010-06-28 | 2012-01-12 | Sumitomo Bakelite Co Ltd | Optical element mounting substrate, photoelectric hybrid substrate, and electronic apparatus |
DE112014000862T8 (en) * | 2013-07-31 | 2016-01-07 | Fuji Electric Co., Ltd. | Semiconductor device |
JP6235878B2 (en) * | 2013-11-25 | 2017-11-22 | 新光電気工業株式会社 | Optical waveguide device and manufacturing method thereof |
US10064280B2 (en) | 2014-07-25 | 2018-08-28 | Lg Innotek Co., Ltd. | Printed circuit board |
JP2016111359A (en) * | 2014-12-05 | 2016-06-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Printed circuit board with embedded electronic component and method of manufacturing the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004327516A (en) * | 2003-04-22 | 2004-11-18 | Toppan Printing Co Ltd | Multilayered substrate effective for optical and electrical utility and its manufacturing method |
JP4760127B2 (en) * | 2005-05-20 | 2011-08-31 | 住友ベークライト株式会社 | Optical waveguide structure |
-
2008
- 2008-03-14 JP JP2008066716A patent/JP5142103B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101494413B1 (en) * | 2013-05-29 | 2015-02-17 | 주식회사 네패스 | Support frame, and method of manufacturing semiconductor package using the same |
Also Published As
Publication number | Publication date |
---|---|
JP2009224522A (en) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5142103B2 (en) | Circuit board, substrate with built-in electronic device, integrated circuit device, optical waveguide with integrated circuit, and method for assembling substrate with built-in electronic device | |
JP4425936B2 (en) | Optical module | |
JP4351214B2 (en) | Electronic device and manufacturing method thereof | |
JP5461897B2 (en) | Optical waveguide laminated wiring board, manufacturing method thereof and mounting structure | |
US7596289B2 (en) | Optical/electrical hybrid substrate | |
US9671575B2 (en) | Optical waveguide device and method of manufacturing the same | |
JP5262118B2 (en) | Manufacturing method of optical module | |
US20040208416A1 (en) | Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board | |
US20110108716A1 (en) | Opto-electronic circuit board and manufacturing method for the same | |
JP5384819B2 (en) | Opto-electric hybrid package, opto-electric hybrid module | |
JP2001217337A (en) | Semiconductor device and manufacturing method therefor | |
JP2005094021A (en) | Surface emitting laser package with integrated optical element and alignment post | |
US9804345B2 (en) | Optical-module member, optical module, and electronic device | |
JP2007287801A (en) | Electrical-optical hybrid three-dimensional semiconductor module, hybrid circuit device and portable telephone | |
KR101844535B1 (en) | Optoelectronic packaging assemblies | |
JP2005257879A (en) | Optical module, method of manufacturing thereof, protecting member and protecting member with electric wiring | |
JP2009080451A (en) | Flexible optoelectric interconnect and method for manufacturing same | |
JP5078021B2 (en) | Optical waveguide module and method for manufacturing optical waveguide module | |
CN114639639A (en) | Manufacturing method of packaging structure and packaging structure | |
JP4984171B2 (en) | Optical semiconductor device mounting structure and optical semiconductor device mounting method | |
JP2006270036A (en) | Hybrid module and its manufacturing process | |
CN112713495A (en) | Optoelectronic package and method of manufacturing the same | |
JP2010147315A (en) | Optical semiconductor device, optical transmitting device and surface-emitting element | |
JP2005064303A (en) | Opto-electric compound substrate apparatus and method of manufacturing the same | |
JP2010246007A (en) | Imaging element module and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |