JP2006270036A - ハイブリットモジュール及びその製造方法 - Google Patents

ハイブリットモジュール及びその製造方法 Download PDF

Info

Publication number
JP2006270036A
JP2006270036A JP2005296734A JP2005296734A JP2006270036A JP 2006270036 A JP2006270036 A JP 2006270036A JP 2005296734 A JP2005296734 A JP 2005296734A JP 2005296734 A JP2005296734 A JP 2005296734A JP 2006270036 A JP2006270036 A JP 2006270036A
Authority
JP
Japan
Prior art keywords
layer
silicon substrate
hybrid module
forming
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005296734A
Other languages
English (en)
Other versions
JP2006270036A5 (ja
JP4810957B2 (ja
Inventor
Takeshi Ogawa
剛 小川
Hirokazu Nakayama
浩和 中山
Hirohito Miyazaki
廣仁 宮崎
Namiko Takeshima
奈美子 竹島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005296734A priority Critical patent/JP4810957B2/ja
Priority to US11/528,965 priority patent/US20070080458A1/en
Publication of JP2006270036A publication Critical patent/JP2006270036A/ja
Priority to CN2006101411105A priority patent/CN1949506B/zh
Priority to KR1020060098287A priority patent/KR20070040305A/ko
Priority to US12/077,486 priority patent/US7915076B2/en
Publication of JP2006270036A5 publication Critical patent/JP2006270036A5/ja
Application granted granted Critical
Publication of JP4810957B2 publication Critical patent/JP4810957B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

【課題】 異なる実装部品を薄型化を図って実装することを可能とし、また実装精度や実装効率の向上とともに信頼性の向上を図る。
【解決手段】 複数個の部品装填開口部８を形成したシリコン基板３と、部品装填開口部８内に装填されて封止樹脂層９により固定される複数種の実装部品４と、シリコン基板３上に形成される配線層５から構成される。実装部品４が入出力部形成面１０を外方に臨ませて部品装填開口部８に装填され、外周部を封止樹脂層９によって固定されてシリコン基板３に埋設された状態で実装される。
【選択図】 図１

Description

本発明は、シリコン基板上に複数個のＩＣ（Integrated Circuit）素子やＬＳＩ（LargeScalIntegration）素子或いはメモリ素子等の半導体回路素子や電子部品或いは光学素子等の実装部品を搭載するとともに配線層を有するハイブリットモジュール及びその製造方法に関する。
例えば、パーソナルコンピュータ、携帯電話機、ビデオレコーダ或いはオーディオ機器等の各種の電子機器には、各種のＩＣ素子やＬＳＩ素子或いはメモリ素子等の半導体回路素子や電子部品が備えられている。電子機器においては、例えば同一機能を奏する上述した半導体回路素子や電子部品等を配線層を形成したベース基板に搭載することによってハイブリット化したいわゆるハイブリットモジュールが備えられている。
ハイブリットモジュールは、電子機器の小型化や多機能化或いは高機能化の対応に基づいてシリコン基板等により多くの実装部品が搭載されるとともに、高密度実装化や小型軽量化等が図られている。例えば、特許文献１或いは特許文献２には、多数個の実装部品をそれぞれの入出力部形成面が互いに同一面を形成するようにして樹脂基体内に封装するとともに、この樹脂基体の主面上に配線層を形成したハイブリットモジュールが開示されている。かかるハイブリットモジュールおいては、各実装部品上にも配線層を介して他の部品実装を可能として薄型化を図りながら高密度実装化を実現する。
一方、電子機器等においては、一般にボード内に搭載された各実装部品間の信号伝送が配線層に形成された配線パターンによって行われる。電子機器等においては、さらなる高速処理化が求められているが、配線パターンによる電気的な信号伝送では配線パターンの微細化の限界、配線パターン内で発生するＣＲ（Capacitance-Resistance）時定数による信号伝送の遅延、ＥＭＩ（Electromagnetic Interference）やＥＭＣ（Electromagnetic Compability）或いは各配線パターン間のクロストーク等の問題によりその対応が極めて困難である。
電子機器等においては、上述した電気信号の伝送構造による問題を解決してさらなる高速化や多機能、高機能化等を実現する対応として、光学信号伝送路（光学バス）や光学インターコネクション等の光学部品を備える光学信号伝送構造の採用が検討されている。光学信号伝送構造は、各機器間や各機器に搭載されたボード間、或いは各ボード内の実装部品間における比較的短距離の信号伝送を行う場合に好適である。光学信号伝送構造は、実装部品を実装した配線基板に光学信号伝送路を形成し、この光学信号伝送路を伝送路として光学信号を高速かつ大容量で伝送することを可能とする。光学素子混載ハイブリットモジュールについては、例えば特許文献３に開示されている。
特開平７−７１３４号公報 特開２０００−１０６４１７公報 特開２００４−１９３２２１公報
上述した特許文献１や特許文献２に開示されたハイブリットモジュールは、基部に支持された基部シート上に半導体チップや機能ディバイス等の複数個の実装部品を並べて搭載し、これら実装部品を封止するようにして基部シート上に樹脂によって基板体を形成して構成する。かかるハイブリットモジュールにおいては、各実装部品の接点パッドが略同一面を構成することで回路基板等に対して各実装部品を一括して接続することが可能であるとともに、基板体を最大外形寸法の実装部品に合わせて研磨されることによって全体として薄型化が図られるようになる。
しかしながら、かかるハイブリットモジュールにおいては、複数個の実装部品を樹脂によって形成した基板体によって封止した構造であることから、樹脂が硬化する際に硬化収縮が生じて基板体に大きな寸法変化が生じてしまう。ハイブリットモジュールにおいては、このために基板体に大きな反り等の現象が生じることによって、各実装部品の接続パッドが回路基板側の実装用ランドに対して位置がズレてしまったり接続部位において断線が発生する等により実装精度が悪くなるといった問題があった。また、ハイブリットモジュールにおいては、各実装部品の外周部に熱変形による応力によってクラックが生じることで、実装強度の低下や水分の滲入による内部ショートや錆発生等が生じて信頼性が低下するといった問題もあった。
一方、ハイブリットモジュールにおいては、上述した特許文献２に開示されるように光学信号伝送構造を備えることによってさらなる高速化や多機能、高機能化等が図られる。ハイブリットモジュールにおいては、高速処理化や高容量化が図られたＬＳＩ素子等から入出力される電気的信号を、半導体レーザや発光ダイオード或いはフォトディテクタ等の光学素子によって光学的信号に変換する。したがって、ハイブリットモジュールにおいては、電気的信号伝送構造とともに光学信号伝送構造を混載した電気・光信号混載型ハイブリットモジュールも提供されている。
電気・光混載型ハイブリットモジュールにおいては、光学信号伝送構造を介することによる信号伝達の高速化に伴い、電気的信号伝送構造における上述したＣＲ時定数による信号伝送の遅延、ＥＭＩノイズやＥＭＣ等の低減による低寄生容量化の対応が極めて重要となる。また、電気・光混載型ハイブリットモジュールにおいては、光学部品が電気・光変換動作を行う際に熱を発生し、混載した電気部品の特性に影響を及ぼす虞もある。
したがって、電気・光混載型ハイブリットモジュールにおいては、一般に光学部品や光学信号伝送路を配線層の主面上や回路基板等に対して別工程によって実装していた。電気・光混載型ハイブリットモジュールにおいては、電気部品と光学部品とを別工程によって実装することによって、実装工程が複雑かつ低効率となるとともに歩留まりも低下するといった問題があった。電気・光混載型ハイブリットモジュールにおいては、電気部品と光学部品との個別実装によってこれら部品間を接続する電気配線パターンも必要となり、その接続容量が低寄生容量化の実現を困難とさせる。
したがって、本発明は、多数個の実装部品を薄型化を図って実装することを可能とし、また実装精度や実装効率の向上とともに信頼性の向上を図るハイブリットモジュール及びその製造方法を提供することを目的とする。
上述した目的を達成する本発明にかかるハイブリットモジュールは、貫通開口部からなる複数個の部品装填開口部を形成したシリコン基板と、各部品装填開口部内にそれぞれの入出力部形成面がシリコン基板の第１主面と略同一面を構成して装填された複数個の実装部品と、各部品装填開口部にそれぞれ充填された封止材によって形成され各実装部品をそれぞれの入出力部形成面をシリコン基板の第１主面に露出させた状態で各部品装填開口部内に埋め込んで固定する封止層と、シリコン基板の第１主面上に形成されてこの第１主面から露出された各実装部品の各入出力部形成面に設けられた入出力部と接続される配線パターンを有する配線層とから構成される。
ハイブリットモジュールにおいては、シリコン基板をベース基板とすることによって高精度の部品装填開口部や配線層が比較的容易に形成されるとともに熱等の影響による寸法や形状変化の発生がほとんど生じないことから、各実装部品が精度よく位置決めされるとともに配線層等との接続状態が確実に保持されて実装されることにより信頼性の向上が図られるようになる。ハイブリットモジュールにおいては、シリコン基板が各実装部品や配線層のグランドとしても機能するとともに放熱作用も奏することから、安定した機能動作が奏されるようになる。ハイブリットモジュールにおいては、外形寸法を異にする各実装部品をそれぞれの入出力部形成面が互いに同一面を構成するようにしてシリコン基板に埋設した状態で実装することから、小型化と薄型化とが図られるとともに各実装部品と配線層とをバンプ等を介さずにビアによって最短で接続することで寄生容量を低減する。
上述した目的を達成する本発明にかかるハイブリットモジュールの製造方法は、シリコン基板に第１主面と第２主面とに貫通する貫通開口部からなる複数個の部品装填開口部を形成する部品装填開口部形成工程と、各部品装填開口部内にそれぞれの入出力部形成面がシリコン基板の第１主面と略同一面を構成して実装部品をそれぞれ一体化する実装部品一体化工程と、シリコン基板の主面上に各実装部品を被覆して配線層を形成する配線層形成工程とを有し、各実装部品が、それぞれの入出力部形成面をシリコン基板の第１主面と略同一面を構成した状態で露出されて各部品装填開口部内に埋め込まれたハイブリットモジュールを製造する。
ハイブリットモジュールの製造方法は、実装部品一体化工程が、シリコン基板載置工程と、実装部品装填工程と、封止層形成工程と、剥離工程とを有する。ハイブリットモジュールの製造方法は、シリコン基板載置工程において、シリコン基板を第１主面を接合面としてダミー基板上に接合して各部品装填開口部の第１主面側の開口部が閉塞されるようにする。ハイブリットモジュールの製造方法は、実装部品装填工程において、シリコン基板に対して、各実装部品が、それぞれの入出力部形成面を装填側として第２主面側の開口部から各部品装填開口部内に装填されることによって、ダミー基板上においてそれぞれの入出力部形成面を互いに略同一面を構成して保持させる。ハイブリットモジュールの製造方法は、封止層形成工程において、各部品装填開口部内に接着樹脂等の封止材を充填した後にこの封止材に硬化処理を施して硬化させてそれぞれ封止層を形成し、これら封止層によって各実装部品を各部品装填開口部内に埋め込んで固定する。ハイブリットモジュールの製造方法は、剥離工程において、シリコン基板をダミー基板から剥離することで、それぞれの入出力部形成面を第１主面と略同一面を構成して各実装部品が各部品装填開口部内に埋め込まれた中間体を製造する。
ハイブリットモジュールの製造方法においては、熱による形状や状態の変化がほとんど生じないシリコン基板をベース基板として例えばエッチング法等によってシリコン基板に高精度かつ効率よく形成した複数個の部品装填開口部内に、各実装部品が精度よく位置決めして一体化することが可能である。ハイブリットモジュールの製造方法においては、各実装部品と配線層等との接続状態が確実に保持され、断線等の発生が抑制されることにより信頼性の向上が図られたハイブリットモジュールを製造する。ハイブリットモジュールの製造方法においては、シリコン基板が各実装部品や配線層のグランドとしても機能するとともに良好な放熱作用も奏することから、安定した機能動作を奏するハイブリットモジュールを製造する。ハイブリットモジュールの製造方法においては、各実装部品をシリコン基板に埋設した状態で実装することから小型化と薄型化とが図られるとともに各実装部品と配線層とを最短で接続して寄生容量を低減し、高密度実装化による多機能化や高機能化が図られるハイブリットモジュールを効率よく製造する。
本発明によれば、シリコン基板に形成した部品装填開口部内に入出力部形成面が主面と略同一面を構成するようにして実装部品を封止層によって埋め込んだ状態で一体化するとともにシリコン基板の主面上に各実装部品と電気的に接続される配線層を形成してハイブリットモジュールを構成する。したがって、本発明によれば、小型化と薄型化とが図られるとともに各実装部品と配線層とを最短で接続して寄生容量を低減したハイブリットモジュールを得ることが可能となる。本発明によれば、熱等の影響による寸法や形状変化がほとんど生じないシリコン基板をベース基板とすることによって、各実装部品が高精度に位置決めされて一体化されるとともに配線層との間において断線等の発生を抑制した高精度のハイブリットモジュールを得ることが可能となる。本発明によれば、シリコン基板が各実装部品や配線層の電源部やグランド部としても機能するとともに良好な放熱作用も奏することから、安定した機能動作が奏されて信頼性の向上を図ったハイブリットモジュールを得ることが可能となる。
以下、本発明の実施の形態として図面に示したハイブリットモジュール１及びこのハイブリットモジュール１を搭載したハイブリット回路装置２について説明する。ハイブリットモジュール１は、図１に示すように、複数個の実装部品４Ａ、４Ｄ（以下、個別に説明する場合を除いて実装部品４と総称する。）を埋め込んだシリコン基板３を挟むようにして、第１主面３Ａに配線層５を形成するとともに第２主面３Ｂに放熱プレート６を接合した積層体によって構成される。ハイブリットモジュール１は、詳細を後述するように実装部品４の厚みよりもやや大きな厚みとなるまで研磨したシリコン基板３を用いることによって薄型化が図られる。
ハイブリットモジュール１は、図２に示すように配線層５を実装面として詳細を後述するベース基板部７上に搭載されることによってハイブリット回路装置２を構成する。ハイブリット回路装置２は、ベース基板部７がマザーボードやインタポーザ等に実装され、例えばパーソナルコンピュータや携帯電話機或いは各種の電子機器に備えられる。ハイブリット回路装置２は、ハイブリットモジュール１を備えることによって、電気的な制御信号やデータ信号の授受或いは電源供給を行う電気配線構造と光学的な制御信号やデータ信号の授受を行う光学配線構造とを備え、制御信号やデータ信号等を高速化かつ高容量化を図って処理する。
ハイブリットモジュール１は、互いに関連動作を行う例えば第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂ或いは半導体素子４Ｃ等の電子部品と光学素子４Ｄ等の実装部品４をシリコン基板３に実装する。第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂは、詳細を省略するが高速処理化や高容量化が図られた多ピン構成のＬＳＩである。半導体素子４Ｃは、例えば半導体メモリや各種の半導体ディバイス或いはデカップリングコンデンサ等の電子部品である。光学素子４Ｄは、第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂ或いは半導体素子４Ｃによって制御されて光学信号を出射する例えば半導体レーザや発光ダイオード等の発光素子或いはフォトディテクタ等の受光素子である。なお、光学素子４Ｄは、発光機能と受光機能とを備えた複合の光学素子であってもよいことは勿論である。
ハイブリットモジュール１は、後述するようにこれら実装部品４がシリコン基板３に形成した第１部品装填開口部８Ａ乃至第４部品装填開口部８Ｄ（以下、個別に説明する場合を除いて部品装填開口部８と総称する。）内にそれぞれ装填され、第１封止樹脂層９Ａ乃至第４封止樹脂層９Ｄ（以下、個別に説明する場合を除いて封止樹脂層９と総称する。）に埋め込まれてシリコン基板３と一体化される。なお、ハイブリットモジュール１は、代表的な実装部品４をそれぞれ１個ずつ示したが、それぞれ所定の個数が備えられるようにしてもよいことは勿論である。
実装部品４は、それぞれの第１主面１０Ａ〜１０Ｄ（以下、個別に説明する場合を除いて入出力部形成面１０と総称する。）に詳細を省略する電気信号を入出力する所定個数の入出力パッド１１Ａ〜１１Ｄ（以下、個別に説明する場合を除いて入出力パッド１１と総称する。）を形成して入出力部形成面１０を構成する。実装部品４は、上述したように異なる種類（異なる特性）の部品であることから、それぞれが大きさを異にするとともに仕様も異にしている。
実装部品４は、後述するようにそれぞれの入出力部形成面１０を装填面として相対する部品装填開口部８内に装填される。実装部品４は、入出力部形成面１０と対向する第２主面１２Ａ〜１２Ｄ（以下、個別に説明する場合を除いて底面１２と総称する。）側に放熱プレート６が積層される。なお、光学素子４Ｄには、入出力部形成面１０Ｄに、入出力パッド１１Ｄとともに光学信号を出射する出射部或いは光学信号を受光する受光部からなる光学信号入出力部１３が設けられている。
ハイブリットモジュール１は、例えば第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂ或いは光学素子４Ｄのように熱を発生させる実装部品４が封止樹脂層９によってシリコン基板３に埋め込まれる。ハイブリットモジュール１は、これらの実装部品４からの発生熱を放熱プレート６に効率よく伝達して放熱を行うために、必要に応じて実装部品４にそれぞれ個別放熱プレート１４Ａ、１４Ｂ、１４Ｄ（以下、個別に説明する場合を除いて個別放熱プレート１４と総称する。）が設けられている。
個別放熱プレート１４には、それぞれ相対する実装部品４（４Ａ、４Ｂ、４Ｄ）と同等若しくはやや大型であり軽量で熱伝導率が大きな金属プレート、例えば銅プレートやアルミプレート等の金属プレートやシリコンプレートが用いられる。個別放熱プレート１４は、それぞれ絶縁性接着材１５Ａ、１５Ｂ、１５Ｄによって相対する実装部品４の底面１２に接合される。個別放熱プレート１４は、実装部品４に接合された状態で部品装填開口部８の開口部から突出する厚みを有していてもよく、後述する研磨工程によってシリコン基板３の第２主面３Ｂと略同一面を構成するまで研磨されて薄厚化が図られる。なお、個別放熱プレート１４は、絶縁性接着材１５Ａ、１５Ｂ、１５Ｄによって実装部品４に接合するようにしたが、例えば陽極接合等の適宜の接合方法によって接合してもよい。
シリコン基板３には、詳細を後述するエッチング処理を施して、それぞれ厚み方向に貫通して第１主面３Ａと第２主面３Ｂとに開口するとともに相対する実装部品４を内部に装填するに足る開口寸法を有する上述した部品装填開口部８が形成される。シリコン基板３は、上述したように予め所定の厚みまで研磨して薄型化されていることから、各部品装填開口部８を効率よくかつ高精度に形成することが可能である。なお、シリコン基板３は、第２主面３Ｂ側から所定の深さまで部品装填開口部８に対応した凹部を形成した状態で底面に研磨処理を施すことにより、部品装填開口部８を貫通させて第１主面３Ａを形成するようにしてもよい。
部品装填開口部８は、エッチング面となる第２主面３Ｂ側が大口径であり、第１主面側３Ａ側に向かって次第に小口径となる断面台形の開口部としてシリコン基板３に形成される。部品装填開口部８は、かかる形状によって第２主面３Ｂ側から充填されて封止樹脂層９を形成する封止樹脂材が、内部で実装部品４の外周部に良好に流れ込むようにする。
封止樹脂層９は、例えばエポキシ系樹脂等の熱硬化型接着樹脂材が用いられ、部品装填開口部８内に充填した接着樹脂材に硬化処理を施すことによって形成されて部品装填開口部８内においてシリコン基板３に実装部品４を一体化させる。封止樹脂層９は、詳細を後述するようにシリコン基板３や個別放熱プレート１４を接合した実装部品４の全体を包み込む充分な厚みで形成された後に、第２主面３Ｂを露出させるまで個別放熱プレート１４とともに研磨される。
ハイブリットモジュール１は、実装部品４が、後述する実装部品一体化工程により図１に示すようにそれぞれの入出力部形成面１０が互いに同一面を構成するとともにシリコン基板３の第１主面３Ａに対しても同一面を構成して、部品装填開口部８内に封止樹脂層９によって埋め込まれて一体化される。ハイブリットモジュール１は、実装部品４が、第１主面３Ａ側においてそれぞれの入出力部形成面１０を封止樹脂層９から露出されて部品装填開口部８の開口部から外方に臨ませられており、シリコン基板３の第１主面３Ａ上に形成される後述する配線層５と直接接続される構造となっている。
シリコン基板３には、第１主面３Ａ上に、実装部品４の入出力パッド１１の高さとほぼ同等の厚みを有する導電層１６が形成されている。導電層１６は、例えば銅膜によって形成され、シリコン基板３と配線層５とを電気的に確実に接続してシリコン基板３が電源部やグランド部として効率よく作用するようにさせる。ハイブリットモジュール１は、詳細には入出力部形成面１０に設けた入出力パッド１１と第１主面３Ａに形成した導電層１６とが略同一面を構成するようにして、実装部品４がシリコン基板３の部品装填開口部８内に埋め込まれる。なお、ハイブリットモジュール１は、上述した導電層１６を特に形成する必要が無いことは勿論である。
ハイブリットモジュール１は、実装部品４を被覆するようにしてシリコン基板３の第１主面３Ａ上に配線層５が積層形成される。配線層５は、一般的な多層配線技術によって形成され、第１絶縁樹脂層１７Ａと第２絶縁樹脂層１７Ｂ（以下、個別に説明する場合を除いて絶縁樹脂層１７と総称する。）、第１配線パターン１８Ａと第２配線パターン１８Ｂ（以下、個別に説明する場合を除いて配線パターン１８と総称する。）、それぞれ多数個の第１ビア１９Ａと第２ビア１９Ｂ（以下、個別に説明する場合を除いてビア１９と総称する。）等によって構成される。配線層５は、配線パターン１８やビア１９が銅めっき処理を施した銅パターンによって形成される。配線層５には、ベース基板部７への実装面となる表面５Ａの適宜の位置に多数個のバンプ２０が設けられている。なお、配線層５は、絶縁樹脂層１７に２層の配線パターン１８を形成したが、１層若しくはさらに多層の配線パターン１８を形成するようにしてもよいことは勿論である。
配線層５は、絶縁層１７が、絶縁樹脂材として感光性の光透過性を有する絶縁樹脂、例えばエポキシ系樹脂、ポリイミド樹脂、アクリル系樹脂、ポリオレフィン系樹脂或いはゴム系樹脂が用いられて形成される。絶縁層１７は、絶縁樹脂として高周波特性に優れた光透過性を有するベンゾシクロブテン樹脂を用いるようにしてもよい。
配線層５には、第１絶縁樹脂層１７Ａに第１ビア１９Ａと第１配線パターン１８Ａとが形成されるとともに、第２絶縁樹脂層１７Ｂに第２ビア１９Ｂと第２配線パターン１８Ｂとが形成される。配線層５は、後述するように第１絶縁樹脂層１７Ａ内に実装部品４の入出力パッド１１や導電層１６をそれぞれ外方に臨ませて形成した多数個の第１ビアホール２１Ａに導電処理を施して第１ビア１９Ａを形成し、これら第１ビア１９Ａを介して入出力パッド１１や導電層１６と第１配線パターン１８Ａとを直接接続させる。
配線層５は、第１絶縁樹脂層１７Ａ上に第１配線パターン１８Ａを被覆して第２絶縁樹脂層１７Ｂが形成される。配線層５は、第２絶縁樹脂層１７Ｂ内に第１配線パターン１８Ａのランドをそれぞれ外方に臨ませて形成した多数個の第２ビアホール２１Ｂに導電処理を施して第２ビア１９Ｂが形成される。配線層５は、第２ビア１９Ｂを介して第１配線パターン１８Ａと第２配線パターン１８Ｂとを直接接続させる。
ハイブリットモジュール１においては、上述したようにシリコン基板３に埋め込まれた実装部品４と配線層５の配線パターン１８とが、バンプ等を介することなくビア１９により直接接続した構造である。したがって、ハイブリットモジュール１においては、配線の短縮化が図られるとともに接続部における寄生容量が低減され、ＣＲ時定数による信号伝送の遅延やＥＭＩノイズ或いはＥＭＣ等の低減による特性向上が図られる。
また、ハイブリットモジュール１においては、後述するように平坦化されたシリコン基板３の第１主面３Ａ上に配線層５を形成する。したがって、ハイブリットモジュール１においては、いわゆる半導体プロセスによって微細かつ高精度の配線層５を形成することが可能であり、層内にキャパシタ素子やレジスタ素子或いはインダクタ素子等の薄膜受動素子を作り込むことも可能である。ハイブリットモジュール１においては、従来チップ部品によって対応していたこれらの受動素子を配線層５内に作り込むことによって、さらに配線の短縮化や小型化或いは高密度実装化が図られるようになる。
配線層５は、上述したように光透過性を有する絶縁樹脂によって絶縁層１７を形成することにより、この絶縁層１７を光学素子４Ｄに対する光学信号伝送路として構成する。すなわち、配線層５は、光学素子４Ｄの光学信号入出力部１３と対向する部位が、絶縁層１７中に厚み方向の全域に亘って配線パターン１８が形成されない部位とされて光学信号伝送路５Ｂを構成する。
配線層５においては、図１に矢印で示すように、光学素子４Ｄの光学信号入出力部１３から出射される光学信号がこの光学信号伝送路５Ｂを透過して表面５Ａから出射されるようにする。また、配線層５は、表面５Ａから入射される光学信号が、光学信号伝送路５Ｂを透過して光学素子４Ｄの光学信号入出力部１３で受光されるようにする。なお、ハイブリットモジュール１は、配線層５の一部を光学信号伝送路５Ｂとして構成したが、より効率的な光学信号の伝送を行うために、光学素子４Ｄの光学信号入出力部１３に対向して透明な樹脂材によって形成された導光部材を芯材としてクラッド材によって被覆した光導波路部材を設けるようにしてもよい。
バンプ２０は、第２配線パターン１８Ｂのランド上に、例えば金めっき等により所定の高さを有して形成され、ハイブリットモジュール１がベース基板部７上にフリップチップ実装されることによって図２に示したハイブリット回路装置２を製造する。なお、バンプ２０は、ハイブリットモジュール１のベース基板部７に対する実装方法によって適宜の構造が採用され、第２配線パターン１８Ｂのランド上に設けられる例えば半田ボールや金属ボール等であってもよい。
放熱プレート６は、軽量で熱伝導率が大きな金属プレート、例えば銅プレートやアルミプレート等の金属プレートやシリコンプレートによって形成され、シリコン基板３の第２主面３Ｂの全面に接着層２２によって接合される。放熱プレート６は、上述したようにシリコン基板３の第２主面３Ｂや実装部品４に接合した個別放熱プレート１４が研磨処理を施されて平坦化されていることから、全面に亘って密着した状態で接合されて効率的な熱伝導が行われるようになる。
ところで、部品装填開口部８は、上述したように第２主面３Ｂ側を大口径とした断面略台形に形成されるとともにシリコン基板３が薄厚とされるために、例えば封止樹脂が充分硬化していない等の原因によって封止樹脂層９とシリコン基板３との接合力が弱くなって研磨処理時に内部から封止樹脂層９とともに実装部品４を脱落させたりズレさせたりする虞もある。放熱プレート６は、第２主面３Ｂ側において部品装填開口部８を閉塞するようにしてシリコン基板３に接合されることによって、実装部品４や封止樹脂層９を部品装填開口部８内に確実に保持する。また、放熱プレート６は、薄厚とされたシリコン基板３を裏打ちして機械的剛性が保持されるようにする。
なお、ハイブリットモジュール１においては、実装部品４に個別放熱プレート１４を接合するとともにシリコン基板３に放熱プレート６を接合して実装部品４から発生する熱の放熱構造を構成したが、実装部品４からの発生熱がさほど大きくない場合には特に設ける必要も無い。また、ハイブリットモジュール１は、ベース基板部７に実装されてハイブリット回路装置２を構成した状態において、図２に示すように放熱プレート６にヒートスプレッダー２３を接合してさらに効率的な放熱が行われるようにしてもよい。
ハイブリットモジュール１においては、上述したように配線層５の配線パターン１８を介してシリコン基板３に埋め込まれた実装部品４を相互に電気的に接続する。ハイブリットモジュール１においては、発光素子４Ｄに配線層５を介して電源の供給が行われ、この発光素子４Ｄが第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂから出力された電気信号を光学信号に変換したり、光学信号を電気信号に変換してこれら第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂに供給する。ハイブリットモジュール１においては、第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂ等の電子部品と光学素子４Ｄとを接近して配置するとともに、同一層内に形成されることによって短縮化した配線パターン１８により電気的に接続する。したがって、ハイブリットモジュール１においては、電気的接続部が低寄生容量化されてデータ信号や制御信号の高速かつ高容量処理が図られる。
ハイブリットモジュール１においては、上述したように薄型化されたシリコン基板３に対して、部品装填開口部８内にそれぞれの入出力部形成面１０が相互にかつ第１主面３Ａと略同一面を構成するようにして実装部品４が埋め込まれて一体化されている。ハイブリットモジュール１においては、複数個の異なる大きさの実装部品４を備えているが、かかる構成によって小型化と薄型化とが図られるとともに、高密度実装化による多機能化や高機能化も図ることが可能となる。
ハイブリットモジュール１においては、熱等の影響による寸法や形状変化がほとんど生じないシリコン基板３をベース基板として実装部品４を一体化したことで、これら実装部品４を高精度に位置決めして実装するとともに配線層５との間において断線等の発生が抑制されるようになる。ハイブリットモジュール１においては、シリコン基板３が実装部品４や配線層５のグランドとしても機能するとともに良好な放熱作用も奏することで、安定した機能動作が奏されて信頼性の向上が図られるようになる。
以上のように構成されたハイブリットモジュール１は、図２に示すように配線層５の表面５Ａを実装面として、バンプ２０を相対するベース配線基板２５のランドと位置決めされて接合されることによって他の電子部品２４とともにベース基板部７上に実装されてハイブリット回路装置２を構成する。なお、ハイブリット回路装置２は、同図に示すようにベース基板部７に２個のハイブリットモジュール１Ａ、１Ｂを実装するとともにハイブリットモジュール１Ａ側にヒートスプレッダー２３を接合したものを示したが、ハイブリットモジュール１を１個或いはさらに多数個を実装しかつ多数個の電子部品２４を実装して構成するようにしてもよい。
ハイブリット回路装置２は、ベース基板部７が、従来周知の多層配線基板技術によって製作したベース配線基板２５に光導波路部材２６を搭載して構成される。ベース配線基板２５は、例えばガラスエポキシ等の有機基板やセラミック等の無機基板等を基材として絶縁層を介してベース配線層を構成する多層の配線パターンを形成するとともに、各層の配線パターン間をビアによって層間接続して構成する。ベース配線基板２５は、例えばプリプレグを介して両面基板を接合する等の適宜の多層配線基板技術によって製作される。
ベース配線基板２５には、詳細を省略するが最上層の配線パターンにハイブリットモジュール１Ａ、１Ｂや電子部品２４を実装するランドが形成されており、これら実装部品を各層の配線パターンによって電気的に接続する。ベース配線基板２５には、ハイブリットモジュール１に対して電源を供給する比較的大きな面積を有する電源パターン或いはグランドパターンが形成され、ハイブリットモジュール１に対してレギュレーションの高い電源供給を行う。
ハイブリット回路装置２は、例えば第１ハイブリットモジュール１Ａ側に光学素子４Ｄとして発光素子を備えるとともに、第２ハイブリットモジュール１Ｂ側に光学素子４Ｄとして受光素子を備える。ハイブリット回路装置２は、ベース配線基板２５の配線パターンによって第１ハイブリットモジュール１Ａと第２ハイブリットモジュール１Ｂとの間で電気信号の授受が行われるようにするとともに、第２ハイブリットモジュール１Ｂ側の光学素子４Ｄから出射された光学信号が第１ハイブリットモジュール１Ａ側の光学素子４Ｄによって受光されて授受が行われるようにする。なお、ハイブリット回路装置２は、ベース配線基板２５の底面側に多数個の電極パッドが形成されており、これら電極パッドにバンプを設けて図示しないマザーボード等に実装されるようにする。
ベース配線基板２５には、ハイブリットモジュール１を実装する主面に絶縁保護層２７が形成されている。ベース配線基板２５は、ハイブリットモジュール１の上述したバンプ２０に対応して絶縁保護層２７に形成した開口部に臨んで配線パターンに多数のランドが形成される。ベース配線基板２５には、ハイブリットモジュール１が位置決めされて組み付けられ、バンプ２０が相対する開口部からランド上に接合される。なお、絶縁保護層２７は、後述するようにハイブリットモジュール１の光学素子４Ｄと光導波路部材２１とを光学的に接続することから、光透過性を有する絶縁樹脂材によって形成される。
ベース基板部７には、ベース配線基板２５の絶縁層内に、隣り合って実装されたハイブリットモジュール１Ａ、１Ｂとに跨って対向するようにして光導波路部材２６が設けられている。光導波路部材２６は、周知のようにポリイミド樹脂、エポキシ系樹脂、アクリル系樹脂、ポリオレフィン樹脂或いはゴム系樹脂等の光透過性を有する樹脂によって形成された導光材を、光屈折率を異にするクラッド層によって封装して構成される。光導波路部材２６は、光学信号を２次元的或いは３次元的に封じ込めた状態で伝送する光閉じ込め型光導波路を構成する。
光導波路部材２６は、詳細を省略するが入射部や出射部を構成する両端部がそれぞれ４５°にカットされたミラー面として構成され、内部を導光された光学信号の光路を９０°変換する。光導波路部材２６は、ベース基板部７にハイブリットモジュール１Ａ、１Ｂが実装された状態において、両端部がそれぞれの配線層５の光学信号伝送路５Ｂ、換言すれば光学素子４Ｄの光学信号入出力部１３と対向される。したがって、光導波路部材２６は、例えばハイブリットモジュール１Ａの光学素子（発光素子）４Ｄから出射された光学信号を一端部から入射させて内部を導光し、他端側から出射させてハイブリットモジュール１Ｂ側の光学素子（受光素子）４Ｄに受光させるようにする。
以上のように構成されたハイブリット回路装置２は、上述したように小型かつ薄型であり高密度実装化による多機能化や高機能化を図ることが可能な高精度で安定した動作を行うハイブリットモジュール１をベース基板部７に搭載して構成される。ハイブリット回路装置２は、ハイブリットモジュール１がシリコン基板３をベース基板とすることによって熱等による変形の発生が抑制されることで、ベース基板部７との接続部位において断線やクラックの発生が抑制されて信頼性の向上が図られる。
ハイブリット回路装置２は、ベース基板部７に搭載したハイブリットモジュール１Ａ、１Ｂが、それぞれ第１ＬＳＩ４Ａや第２ＬＳＩ４Ｂ或いは半導体素子４Ｃ等の電子部品と光学素子４Ｄとを配線層５を介して精密かつ最短で電気的に接続されることで全体として低寄生容量化が図られており、また各ハイブリットモジュール１Ａ、１Ｂとの間において光学素子４Ｄと光導波路部材２１とを介して光学信号を高速かつ高容量化をはかった伝送されるようにする。
以上のように構成されたハイブリットモジュール１の製造工程について以下説明する。ハイブリットモジュール１の製造工程は、シリコン基板加工工程と、実装部品一体化工程と、配線層形成工程とを経てハイブリットモジュール１を製造する。シリコン基板加工工程は、工程に供給される一般的な半導体製造工程に用いられるシリコンウェハと同等品のシリコン基材２８に対して所定の加工を施してシリコン基板３を製作する工程であり、シリコン基材２８を所定の厚みに研磨する研磨工程と、部品装填開口部８を形成する部品装填開口部形成工程と、導電層１６を形成する導電層形成工程等を有する。
実装部品一体化工程は、シリコン基板３に実装部品４を埋め込んで一体化する工程であり、シリコン基板３に剥離フィルム２９を介してダミー基板３０を接合するダミー基板接合工程と、実装部品４を部品装填開口部８内に装填する実装部品装填工程と、封止樹脂層９を形成する封止樹脂層形成工程と、封止樹脂層９を所定の厚みに研磨する封止樹脂層研磨工程と、放熱プレート６を接合する放熱プレート接合工程と、ダミー基板３０を剥離するダミー基板剥離工程等を経て中間体３１を製作する。ハイブリットモジュール１の製造工程は、この中間体３１に対して配線層５を形成する配線層形成工程を経てハイブリットモジュール１を完成させる。
シリコン基板加工工程は、上述したように汎用のシリコン基材２８を用いることから、研磨工程によって図３に示すように比較的厚みのあるシリコン基材２８を実装部品４の高さよりもやや大きな厚みまで研磨してシリコン基板３を製作する。なお、研磨工程については、所定の厚みのシリコン基板３が工程に供給される場合には、特に実施する必要は無いことは勿論である。
シリコン基板加工工程は、部品装填開口部形成工程においてシリコン基板３に対してエッチング処理を施して複数個の部品装填開口部８を一括して形成する。部品装填開口部形成工程は、シリコン基板３の第２主面３Ｂにシリコンエッチング膜３２をパターン形成するシリコンエッチング膜形成工程と、第２主面２Ｂ側からエッチング処理を施すエッチング工程とを有する。ハイブリットモジュール１の製造工程は、エッチング工程の前工程において導電層形成工程が施されて、シリコン基板３の第１主面３Ａに導電膜１６が形成される。
シリコンエッチング膜形成工程は、シリコン基板３の第２主面３Ｂ上に各部品装填開口部８に対応する箇所をそれぞれマスキングした状態で、例えば二酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉｘＮｙ）等のシリコンエッチング膜３２を形成する。なお、シリコンエッチング膜形成工程は、シリコン基板３に対してシリコン熱酸化処理によって二酸化シリコン膜を形成したり、化学蒸着法（CVD:Chemical Vapor Deposition）やスパッタ法等によって二酸化シリコン膜や窒化シリコン膜を成膜する。
シリコンエッチング膜形成工程は、上述した処理によってシリコン基板３の第２主面３Ｂ上に図４に示すように各部品装填開口部８の形成箇所に対応して開口部３３Ａ〜３３Ｄが形成されたシリコンエッチング膜３２が成膜される。なお、シリコンエッチング膜形成工程は、例えばシリコン基板３の第２主面３Ｂ上にシリコンエッチング膜３２を全面に亘って形成した後に、各部品装填開口部８の形成箇所を除去して開口部３３を形成するようにしてもよい。また、シリコンエッチング膜形成工程は、その他のいわゆるパターン化技術によってシリコンエッチング膜３２を形成するようにしてもよい。
導電膜形成工程は、シリコンエッチング膜形成工程の後工程或いは前工程で実施され、シリコン基板３の第１主面３Ａ上に全面に亘って導電膜１６を形成する。導電層形成工程は、例えばスパッタ法や無電界めっき法等の適宜の方法によって上述した所定の厚みを有する銅薄膜層を第１主面３Ａに全面に形成する。導電層形成工程は、後述するシリコン基板３に施すエッチング処理によって除去されない耐エッチング特性を有する導電膜１６を形成する。なお、導電層形成工程は、エッチング処理の内容によって導電膜１６が耐エッチング特性が充分に確保できない場合に、エッチング工程の後工程で行うようにしてもよい。また、導電層形成工程は、上述したように導電膜１６を不要とする場合には実施されないことは勿論である。
エッチング工程は、シリコンエッチング膜３２の開口部３３Ａ〜３３Ｄに露出されたシリコン基板３を導電膜１６に達するまでエッチングすることにより、図５に示すように複数個の部品装填開口部８を一括して形成する。エッチング工程は、上述したようにシリコン基材２８として例えば面方位１００の基板を用いた場合に、ＫＯＨやＴＭＡＨ等のアルカリエッチング溶液を用いた異方性エッチング処理が施されて断面台形の部品装填開口部８を形成する。なお、エッチング工程は、シリコン材２８の方位が異なるものであれば等方性エッチングを行ったり、ドライエッチング法によって部品装填開口部８を形成するようにしてもよい。
シリコン基板加工工程においては、シリコン基板３の第２主面３Ｂ上にシリコンエッチング膜３２が残留しているが、後述する研磨工程によってこのシリコンエッチング膜３２を除去する。なお、シリコン基板加工工程においては、研磨条件によってはシリコンエッチング膜３２までの研磨を行わずに、シリコンエッチング膜除去工程を施して予めシリコンエッチング膜３２を除去するようにしてもよい。
シリコン基板加工工程においては、図５に示すようにシリコン基板３の第１主面３Ａ側に形成した導電層１６によって部品装填開口部８が閉塞されているため、この部分の導電層１６を除去する導電層加工工程が施される。導電層加工工程は、ウェットエッチング法やドライエッチング法等の適宜の方法によって導電層１６の一部を除去することにより、図６に示すように第１主面３Ａ側においても開口するシリコン基板３を貫通する部品装填開口部８を形成する。
実装部品一体化工程は、上述したシリコン基板加工工程を経て製作されたシリコン基板３に対して実装部品４を組み合わせて一体化する。実装部品一体化工程は、ダミー基板接合工程において図７に示すように剥離フィルム２９を設けたシリコン基板３にダミー基板３０を接合した第１中間体４０を製作する。ダミー基板接合工程には、例えば比較的大きな機械的剛性を有する厚みのガラス基板やシリコン基板等からなり平坦な主面を有するとともにシリコン基板３よりもやや大判のダミー基板３０が用いられる。ダミー基板接合工程には、後工程においてシリコン基板３からの剥離が可能な剥離フィルム、例えば加熱することにより粘着力が低下して剥離が可能となる熱剥離型フィルムや所定の溶液に浸すことにより粘着力が低下して剥離が可能となる剥離フィルム等の適宜の剥離フィルム２９が用いられる。
第１中間体４０は、ダミー基板３０が、剥離フィルム２９を介してシリコン基板３の第１主面３Ａ、詳細には導電層１６上に接合されることによって、部品装填開口部８内に装填される実装部品４の基準面を構成する。第１中間体４０は、ダミー基板３０が薄厚とされたシリコン基板３に接合されることによって全体の機械的剛性を保持して、後工程におけるハンドリング性を向上させるとともに変形等を防止させる作用も奏する。第１中間体４０は、剥離フィルム２９が、シリコン基板３とダミー基板３０とを接合するとともに、部品装填開口部８の開口部を閉塞することで装填された実装部品４をそれぞれの入出力部形成面１０を接合して仮保持する作用も奏する。
実装部品一体化工程においては、実装部品装填工程によって、実装部品４が入出力部形成面１０を装填面として第２主面３Ｂ側から部品装填開口部８内に装填される。実装部品装填工程は、例えば適宜の部品実装装置によってシリコン基板３に対して実装部品４を位置決めして部品装填開口部９内に装填する。実装部品装填工程においては、装填された実装部品４が入出力部形成面１０をダミー基板３０（剥離フィルム２９）の主面上に突き当てられることによって、図８に示すように部品装填開口部８内において互いに入出力部形成面１０が同一面を構成するように位置合わせされた第２中間体４１を製作する。
実装部品装填工程においては、所定の実装部品４Ａ、４Ｂ、４Ｄが、上述したように予め絶縁性接着材１５Ａ、１５Ｂ、１５Ｄによって個別放熱プレート１４を接合された状態で装填される。実装部品４Ａ、４Ｂ、４Ｄは、それぞれの高さがシリコン基板３の厚みよりも大きく、図８に示すように個別放熱プレート１４が第２主面３Ｂから突出した状態で部品装填開口部８内に装填される。なお、実装部品装填工程においては、特に放熱を要しない実装部品４Ｃが、部品装填開口部８内に直接装填される。
実装部品一体化工程は、封止樹脂層形成工程において、シリコン基板３の第２主面３Ｂから突出した個別放熱プレート１４が埋設される充分な厚みを有する封止樹脂層９を形成する。封止樹脂層形成工程には、半導体製造工程等において一般的に用いられている例えば熱硬化型の液状エポキシ系樹脂材や液状ポリイミド樹脂材等の絶縁封止樹脂材が用いられて封止樹脂層９が形成される。封止樹脂層形成工程においては、シリコン基板３を例えば型枠等のキャビティ内に載置してこのキャビティ内に封止樹脂材を充填することによって、封止樹脂材が部品装填開口部８内に装填された実装部品４の外周部に流れ込むようにする。
封止樹脂層形成工程においては、例えば型枠を加熱する等の硬化処理を施して絶縁封止樹脂材を硬化させることにより、図９に示すようにダミー基板３０上においてシリコン基板３や実装部品４を封止樹脂層９に埋め込んだ第３中間体４２を製作する。第３中間体４２は、封止樹脂層９が部品装填開口部８内において実装部品４を埋め込んで硬化した封止樹脂材によって構成されることでシリコン基板３と一体化させる。第３中間体４２は、実装部品４が詳細には入出力パッド１１をダミー基板３０に突き当てられることから、このダミー基板３０の主面と入出力部形成面１０との間に構成された隙間に絶縁封止樹脂材が滲入して封止樹脂層９を形成して入出力部形成面１０の被覆膜も構成される。第３中間体４２は、この被覆膜によって実装部品４の入出力部形成面１０が保護されている。
第３中間体４２においては、充分な厚みを有する封止樹脂層９が形成されることによって、後工程の封止樹脂層研磨工程で実装部品４が損傷されたり、実装部品４に過大な負荷が直接かかって封止樹脂層９との剥離が生じて動いたりすることが防止される。封止樹脂層９は、少なくとも部品装填開口部８内に形成されて実装部品４を埋め込む程度に形成されるようにしてもよい。封止樹脂層形成工程は、例えば各種のチップ製造工程において採用される適宜の樹脂パッケージ形成法により封止樹脂層９を形成するようにしてもよい。
実装部品一体化工程は、封止樹脂層研磨工程によって、封止樹脂層９をシリコン基板３の第２主面３Ｂが露出するまで研磨処理を施して図１０に示すように全体が薄型化された第４中間体４３を製作する。すなわち、封止樹脂層研磨工程は、第３中間体４２に対して例えば機械・化学研磨法によって主面からシリコン基板３側に向かって封止樹脂層９を研磨する。封止樹脂層研磨工程においては、上述したようにダミー基板３０を接合して比較的大きな機械剛性を有する封止樹脂層９に対して研磨処理を施すことから、高精度でかつ効率的な研磨を行うことが可能である。
封止樹脂層研磨工程においては、上述したように実装部品４の底面１２に接合された個別放熱プレート１４がシリコン基板３の第２主面３Ｂから突出しており、これら個別放熱プレート１４も図１０に示すように第２主面３Ｂと同一面を構成するまで封止樹脂層９と同時に研磨されて薄厚とされる。封止樹脂層研磨工程は、シリコン基板３の第２主面３Ｂ上に残されたシリコンエッチング膜３２も同時に研磨して除去する。なお、封止樹脂層研磨工程は、ハイブリットモジュール１を薄型化するとともに放熱特性を向上させるために施されることから、少なくとも実装部品４に接合した個別放熱プレート１４が露出するまで封止樹脂層９に研磨処理を施す工程であってもよい。
実装部品一体化工程は、放熱プレート接合工程によって、シリコン基板３の第２主面３Ｂ上に接着層２２を介して銅プレート等によって形成した放熱プレート６が全面に亘って接合されて、図１１に示すように第５中間体４４を製作する。第５中間体４４は、放熱プレート６が封止樹脂層研磨工程を経て平坦化された第２主面３Ｂ上に接合されることにより、実装部品４に接合した個別放熱プレート１４と全面に亘って密着して良好な熱伝導が行われるようになる。
第５中間体４４は、薄厚とされた第４中間体４３を放熱プレート６によって補強することで後工程における取り扱いが簡易化される。第５中間体４４は、放熱プレート６によって第２主面３Ｂ側を大口径とした断面略台形に形成された部品装填開口部８内に封止樹脂層９によって固定された実装部品４の脱落や位置ズレが防止されるようになる。第５中間体４４は、放熱プレート６によって部品装填開口部８内において実装部品４や封止樹脂層９が確実に保持されるようになる。
実装部品一体化工程は、ダミー基板剥離工程によって図１２に示すように第４中間体４３から、薄型化されたシリコン基板３に接合することによって機械的剛性を保持して取り扱いの簡易化を図っていたダミー基板３０が剥離される。ダミー基板剥離工程は、例えば熱剥離型フィルムを用いて上述したようにシリコン基板３の第１主面３Ａに剥離フィルム２９を介してシリコン基板３に接合されたダミー基板３０が、第４中間体４３に加熱処理を施すことによって剥離フィルム２９とともに剥離されて図１３に示す中間体３１を製作する。
中間体３１は、前工程の放熱プレート接合工程によってシリコン基板３の第２主面３Ｂに放熱プレート６を接合したことによって、ダミー基板３０を剥離した後にも大きな機械的剛性が保持される。中間体３１は、図１３に示すように、実装部品４が第１主面３Ａに対してそれぞれの入出力部形成面１０が略同一面を構成して部品装填開口部８内に封止樹脂層９によって埋め込まれてシリコン基板３と一体化される。中間体３１は、ダミー基板３０が剥離されることによって、実装部品４の入出力部形成面１０に設けた入出力パッド１１及び光学素子３Ｄの光学信号入出力部１３が露出されるとともに部品装填開口部８が開口された第１主面３Ａに導電層１６が形成されて構成される。
中間体３１には、シリコン基板３の第１主面３Ａ上に、一般的な多層配線技術による配線層形成工程が施されて図１４に示すように配線層５が形成される。配線層形成工程は、具体的には第１主面３Ａ上に第１絶縁樹脂層１７Ａを形成する第１絶縁樹脂層形成工程と、この第１絶縁樹脂層１７Ａ中に複数個の第１ビアホール２１Ａを形成する第１ビアホール形成工程と、第１絶縁樹脂層１７Ａ上に第１配線パターン１８Ａを形成する第１配線パターン形成工程と、第１ビアホール２１Ａに導通処理を施して第１ビア１９Ａを形成する第１ビア形成工程とを有する。
また、配線層形成工程は、第１絶縁樹脂層１７Ａ上に第１配線パターン１８Ａを被覆して第２絶縁層１７Ｂを形成する第２絶縁層形成工程と、この第２絶縁層１７Ｂ中に複数個の第２ビアホール２１Ｂを形成する第２ビアホール形成工程と、第２絶縁層１７Ｂ上に第２配線パターン１８Ｂを形成する第２配線パターン形成工程と、第２ビアホール２１Ｂに導通処理を施して第２ビア１９Ｂを形成する第２ビア形成工程とを有して図１４に示す中間ハイブリットモジュール４５を製作する。なお、配線層形成工程は、上述した各工程を繰り返すことによって、多層の配線層５を形成するようにしてもよい。
配線層形成工程は、第１絶縁樹脂層１７Ａや第２絶縁層１７Ｂをエポキシ系樹脂等の感光性の光透過性を有する絶縁樹脂によって形成する。第１絶縁樹脂層形成工程は、シリコン基板３の第１主面３Ａ上にスピンコート法やディップ法等によって絶縁樹脂を均一な厚みで塗布した後に加熱処理を施して硬化させて、第１絶縁樹脂層１７Ａを形成する。第１ビアホール形成工程は、第１絶縁樹脂層１７Ａ上に所定のマスキングを行って感光・現像処理を施し、絶縁樹脂をエッチング処理で除去することによって、導電層１６や実装部品４の入出力パッド１１を外方に臨ませる第１ビアホール２１Ａを形成する。なお、第１ビアホール形成工程は、非感光性の絶縁樹脂を用いて第１絶縁樹脂層１７Ａを形成する場合に、レーザ加工等のドライエッチング法によって第１ビアホール２１Ａを形成する。
配線層形成工程は、第１ビアホール形成工程によって形成した第１ビアホール２１Ａに対して第１ビア形成工程を施して第１ビア１９Ａを形成する。第１ビア形成工程は、第１ビアホール２１Ａ内にデスミア処理を施すとともに、例えば無電解銅めっき処理等を施して内壁部の導通化を行う。第１ビア形成工程は、第１ビアホール２１Ａ内に導電ペースト等を充填し、さらに蓋形成処理等を行うことによって第１ビア１９Ａを形成する。
第１配線パターン形成工程は、詳細を省略するが例えば第１絶縁樹脂層１７Ａ上にめっきレジストによるパターニングを行った後に無電解銅めっき処理等を施して所定の厚みを有する銅めっき層を形成し、不要なめっきレジストを除去することによって所定の銅配線パターンからなる第１配線パターン１８Ａを形成する。なお、第１配線パターン形成工程は、上述したように光学素子４Ｄの光学信号入出力部１３に対向して光学信号が透過する光学信号伝送路５Ｂに第１絶縁樹脂層１７Ａ上に第１配線パターン１８Ａや第１ビア１９が形成されないように適宜パターン設計が行われる。
第２絶縁樹脂層形成工程は、上述した第１絶縁樹脂層形成工程と同様の工程であり、第１配線パターン１８Ａを形成した第１絶縁樹脂層１７Ａ上に全面に亘って均一な厚みの第２絶縁樹脂層１７Ｂを形成する。第２絶縁樹脂層形成工程においても、第１絶縁樹脂層１７Ａを形成する絶縁樹脂材と同一の絶縁樹脂が用いられ、この絶縁樹脂をスピンコート法等によって第１絶縁樹脂層１７Ａ上に均一な厚みで塗布した後に加熱等の硬化処理を施して第２絶縁樹脂層１７Ｂを形成する。
配線層形成工程は、第２絶縁樹脂層１７Ｂに対して上述した第１ビアホール形成工程と同様の第２ビアホール形成工程によって第１配線パターン１８Ａに形成したランドを外方に臨ませる第２ビアホール２１Ｂを形成する。配線層形成工程は、第２絶縁樹脂層１７Ｂ上に、上述した第１配線パターン形成工程と同様の第２配線パターン形成工程によって、第２配線パターン１８Ｂを形成する。第２配線パターン１８Ｂは、第２ビアホール２１Ｂを介して第１配線パターン１８Ａと層間接続されるとともに、詳細を省略するベース基板部７との接続用ランドが形成されている。
配線層形成工程は、第２配線パターン１８Ｂのランド上にバンプ２０を形成するバンプ形成工程が施されて配線層５の表面５Ａ上に多数個のバンプ２０を形成することにより、図１に示したハイブリットモジュール１を完成する。バンプ形成工程は、例えば金めっき処理によってランド上に所定の高さを有するバンプ２０を形成する。バンプ形成工程は、上述したようにハイブリットモジュール１のベース基板部７に対する実装方法によってランド上に例えば半田ボールや金属ボール等を設ける工程であってもよい。
ハイブリットモジュール製造工程は、上述したように外形形状を異にする多数個の実装部品４を備えているが、実装部品４をシリコン基板３に埋設した状態で実装することから小型化と薄型化とが図られるとともに実装部品４と配線層５とを最短で接続して寄生容量を低減して特性の向上を図ったハイブリットモジュール１を製造する。ハイブリットモジュール製造工程は、平坦化されたシリコン基板３の第１主面３Ａ上に多層構造の配線層５を形成することでいわゆる半導体製造工程において実施されているウエハ工程によって配線層５を形成することから、絶縁層１７に微細かつ高精度の配線パターン１８を形成することが可能となり、薄型化とともに高密度実装化や多機能化の対応が図られるハイブリットモジュール１を製造する。
ハイブリットモジュール製造工程は、熱による形状や状態の変化がほとんど生じないシリコン基板３をベース基板として部品装填開口部８内に実装部品４を封止樹脂層９によって埋め込んで固定したハイブリットモジュール１を製造する。ハイブリットモジュール製造工程は、工程中で施すエッチング処理或いはベース基板７に実装するリフロー半田工程等おける熱の影響によるシリコン基板３の変形が抑制されて実装部品４を高精度に位置決めして実装することから、実装部品４と配線層５との接続状態が確実に保持されて断線等の発生を抑制して信頼性の向上を図ったハイブリットモジュール１を製造する。
ハイブリットモジュール製造工程は、シリコン基板３が実装部品４や配線層５のグランドとしても機能するとともに良好な放熱作用も奏することから、安定した機能動作を奏するハイブリットモジュール１を製造する。ハイブリットモジュール製造方法は、必要な実装部品４に個別放熱プレート１４を設けるとともに、大型の放熱プレート６も設けることによって放熱特性に優れたハイブリットモジュール１を製造する。
以上の工程を経て製造されたハイブリットモジュール１は、ハイブリットモジュール実装工程により、バンプ２０を介してフリップチップ実装法等の実装方法によって他の電子部品２４等とともにベース基板部７上に実装されて図２に示すハイブリット回路装置２を完成させる。ハイブリットモジュール実装工程は、上述したようにベース基板部７上に２個のハイブリットモジュール１Ａ、１Ｂを実装してハイブリット回路装置２を完成させたが、１個或いはさらに多数個を実装するとともに多数個の電子部品２４を実装して構成するようにしてもよいことは勿論である。
ハイブリットモジュール実装工程は、ハイブリットモジュール１が配線層５の表面５Ａを実装面として電子部品２４等とともにベース基板部７上に実装する。ハイブリットモジュール実装工程は、バンプ２０をベース基板部７の相対するランドに位置合わせした状態で超音波溶着等の処理を施してハイブリットモジュール１を実装する。
ベース基板部７は、従来周知の多層配線基板技術によって製作したベース配線基板２５に光導波路部材２６が搭載されており、最上層の配線パターンにハイブリットモジュール１や電子部品２４を電気的に接続して固定するためのランドが形成されている。ベース基板部７には、絶縁保護層２７や光導波路部材２６が設けられており、光学素子４Ｄと光導波路部材２１の入出射端部と位置合わせしてハイブリットモジュール１が実装される。ハイブリット回路装置２は、ハイブリットモジュール１の放熱プレート６上にヒートスプレッダー２３が接合される。
以上の工程を経てベース基板部７にハイブリットモジュール１を実装したハイブリット回路装置２は、ベース配線基板２５の底面側に形成された電極パッドを介してマザーボード等に実装される。なお、ハイブリット回路装置２は、ハイブリットモジュール１側にバンプ２０を形成したが、ベース基板部７側にバンプを形成するようにしてもよい。バンプについては、例えば銅めっき法によって銅バンプを形成し、この銅バンプにニッケル−金めっきや半田めっきを施して形成する等の適宜の方法によって形成される。ベース基板部７については、いわゆるリジット型多層配線基板が用いられたが、例えばポリイミドフィルムを用いたフレキシブル配線基板であってもよい。
上述した実施の形態においては、シリコン基板３に実装する実装部品４として光学素子４Ｄを実装して電気的な制御信号やデータ信号の授受や電源供給を行う電気信号処理機能と光学的な制御信号やデータ信号の授受を行う光学信号処理機能とを奏するハイブリットモジュール１及びハイブリット回路装置２を示したが、本発明はかかる構成に限定されるものでは無い。本発明は、例えば電気信号処理機能のみを奏するハイブリットモジュール及びハイブリット回路装置であってもよいことは勿論である。かかるハイブリットモジュール及びハイブリット回路装置は、特に絶縁層を光透過性の絶縁樹脂材によって形成する必要が無い。
また、上述した実施の形態においては、実装部品４を埋め込んだシリコン基板３の第１主面３Ａ上に配線層５を積層形成したハイブリットモジュール１を示したが、本発明はかかる構成に限定されるものでは無く、例えば第２の実施の形態として図１５に示したハイブリットモジュール５０のように配線層５上にさらに第３ＬＳＩ５２Ａ及び第４ＬＳＩ５２Ｂ等の第２実装部品５２を有する第２部品実装層５１を積層形成して構成してもよい。
なお、ハイブリットモジュール５０は、第２部品実装層５１を除く他の構成を上述したハイブリットモジュール１とほぼ同等とすることから、対応する部位に同一符号を付すことによって説明を省略する。また、ハイブリットモジュール５０は、配線層５上に第２実装部品５２として第３ＬＳＩ５２Ａと第４ＬＳＩ５２Ｂとを実装したが、さらに複数個のＬＳＩを実装したりＬＳＩばかりでなく半導体素子や他の電子部品等を実装してもよいことは勿論である。
ハイブリットモジュール５０には、上述したように配線層５の表面（最上層）５Ａに形成される第２配線パターン１８Ｂの一部に多数個の接続用パッド６２が形成されており、これら接続用パッド６２上に例えばフリップチップ実装法によって第２実装部品５２が実装されるとともに多数個の外部接続用コラム５３が形成される。また、ハイブリットモジュール５０には、配線層５の表面５Ａに、ミラー面を形成した端部を光学信号伝送路５Ｂに対向させて光導波路部材２６が実装される。
ハイブリットモジュール５０には、配線層５の表面５Ａを被覆して第２封止層５４が形成される。第２封止層５４も、上述した封止樹脂層９と同様に、例えば熱硬化型の液状エポキシ系樹脂材や液状ポリイミド樹脂材等の絶縁封止樹脂材が用いられ、配線層５上に上述した第２実装部品５２や外部接続用コラム５３或いは光導波路部材２６を埋め込むに足る厚みを以って形成される。第２封止層５４は、絶縁樹脂材に硬化処理を施すことによって、上述した各実装部品を配線層５上に固定する。
ハイブリットモジュール５０は、封止樹脂層９が、配線層５上で硬化処理が施された後に研磨処理が施されることによって、所定の厚みに研磨される。ハイブリットモジュール５０は、第３ＬＳＩ５２Ａや第４ＬＳＩ５２Ｂが、この封止樹脂層９の研磨処理に際してそれぞれの機能を損なわない範囲でいわゆるバック面を研磨することによって薄型化が図られる。ハイブリットモジュール５０は、封止樹脂層９の研磨処理によって、各外部接続用コラム５３がその上端面を封止樹脂層９の表面及び第２実装部品５２の研磨面と略同一面を構成して外方に露出する。各外部接続用コラム５３には、露出された上端面にそれぞれ金めっきや錫めっき或いは半田めっき等によってバンプ５５が形成される。
ハイブリットモジュール５０においては、上述したようにシリコン基板３内に互いに特性を異にする複数個の実装部品４を埋め込んだ状態で実装するとともに、シリコン基板３の第１主面３Ａ上に形成した配線層５の表面５Ａ上にも第２実装部品５２が実装される。ハイブリットモジュール５０は、上述したハイブリットモジュール１と比較して第２実装部品５２の実装分だけやや厚みが大きくなるが、より多機能化や高機能化が図られる。ハイブリットモジュール５０においても、巧みな高密度実装化によって全体として小型化と薄型化とが保持される。
ハイブリットモジュール５０においては、熱等の影響による寸法や形状変化がほとんど生じないシリコン基板３をベース基板として実装部品４を一体化するとともに高精度の配線層５を形成し、この配線層５に第２実装部品５２を実装する。ハイブリットモジュール５０においては、シリコン基板３が実装部品４や配線層５或いは第２実装部品５２のグランドとしても機能するとともに良好な放熱作用も奏することで、安定した機能動作が奏されて信頼性の向上が図られるようになる。ハイブリットモジュール５０においても、実装部品４や第２実装部品５２を配線層５に対してビア１９によって直接接続することで配線の短縮化が図られるとともに接続部における規制容量が低減され、ＣＲ時定数による信号伝送の遅延やＥＭＩノイズ或いはＥＭＣ等の低減による特性向上が図られる。
以上のように構成されたハイブリットモジュール５０は、図１６に示すように詳細を省略するマザーボードやインタポーザ等の配線基板５６上に外付け電子部品５７とともにフリップチップ実装法によって実装されてハイブリット回路装置５８を構成する。なお、ハイブリットモジュール５０は、説明の便宜上、第３ＬＳＩ５２Ａのみを実装したものが示されている。ハイブリット回路装置５８は、ハイブリットモジュール５０を搭載して、上述したハイブリット回路装置２と同様に電気的な制御信号やデータ信号の授受或いは電源供給を行う電気配線構造と光学的な制御信号やデータ信号の授受を行う光学配線構造とを備えて制御信号やデータ信号等を高速化かつ高容量化を図って処理する。
ハイブリット回路装置５８は、配線基板５６の底面部に設けた接続用バンプ５９を介して図示しない機器側の制御基板等にフリップチップ実装されることによって、例えば高周波光フロントエンドモジュールを構成する。ハイブリット回路装置５８には、上述したようにハイブリットモジュール５０の第２部品実装層５１に実装された光導波路部材２６の側方に導かれた他端部に光コネクタ部材６０が接続される。
ハイブリット回路装置５８においては、ハイブリットモジュール５０の光学素子４Ｄから出射されて配線層５の光学信号伝送路５Ｂ内を透過した光学信号を、光導波路部材２６の一端部から入射させる。ハイブリット回路装置５６においては、光導波路部材２６がミラー面によって光学信号を光コネクタ部材６０へと伝送し、この光コネクタ部材６０に接続された光ファイバー６１を介して図示しない制御部等へと出力する。ハイブリット回路装置５８は、ハイブリットモジュール５０の光学素子４Ｄが受光素子である場合に、制御部等から出射されて光ファイバー６１を介して光コネクタ部材６０に伝送された光学信号が、光導波路部材２６のミラー面によって配線層５の光学信号伝送路５Ｂ内へと入射されるようにする。ハイブリット回路装置５６においては、光学信号が光学信号伝送路５Ｂを透過して光学素子４Ｄに受光されるようにする。
以下、ハイブリットモジュール５０の製造工程について説明するが、配線層形成工程までの工程を上述したハイブリットモジュール１の製造工程と同等とすることから、その説明を省略する。ハイブリットモジュール５０の製造工程は、配線層５の表面５Ａ上に多数個の接続用パッド６２を形成する接続用パッド形成工程を有し、これら接続用パッド６２を介して多数個の外部接続用コラム５３を形成する外部接続用コラム形成工程と、複数個の第２実装部品５２を実装した第２部品実装層５１を形成する第２部品実装工程とが施される。ハイブリットモジュール５０の製造工程は、光導波路部材２６を実装する光導波路部材実装工程が施される。ハイブリットモジュール５０の製造工程は、配線層５の表面５Ａ上に第２封止層５４を形成する第２封止層形成工程と、第２封止層５４を所定の厚みまで研磨する第２封止層研磨工程と、多数個の接続用バンプ５９を形成する接続用バンプ形成工程が施される。
ハイブリットモジュール５０の製造工程は、上述したハイブリットモジュール１の製造工程で説明したように、配線層形成工程によって第２配線パターン１８Ｂを形成するとともに、この第２配線パターン１８Ｂの適宜の位置に多数個の接続用パッド６２を一体に形成する。接続用パッド形成工程は、第２絶縁樹脂層１７Ｂ上に形成した銅めっき層に対してパターニング処理を施して第２配線パターン１８Ｂを形成するす際に、同時に接続用パッド６２を形成する。
外部接続用コラム形成工程は、配線層５の表面５Ａに形成された所定の接続用パッド６２Ａ上にそれぞれ外部接続用コラム５３を形成する工程であり、例えば多層配線基板技術で採用されているめっきによるビア柱を形成する周知のＰａｃｔｅｌ法、Ｐｌａｔｅｄ Ｒｉｓｅｒ法等を採用して形成される。外部接続用コラム形成工程は、所定の接続用パッド６２を開口してドライフィルムによるめっきレジストパターンを形成し、図１７に示すように所定の高さを有する柱状の外部接続用コラム５３を電解銅めっきにより形成する。なお、外部接続用コラム形成工程は、外部接続用コラム５３を例えば半田ボールによって構成するようにしてもよい。
第２部品実装工程は、配線層５の表面５Ａに形成された所定の接続用パッド６２Ｂ上に第２実装部品５２として第３ＬＳＩ５２Ａと第４ＬＳＩ５２Ｂとが例えばフリップチップ法によって実装される。第２部品実装工程においては、第２実装部品５２が電気信号を入出力する入出力パッド６３を形成した入出力部形成面を実装面として配線層５の表面５Ａ上に位置決めして組み付けられる。第２部品実装工程においては、図１８に示すように第２実装部品５２が、各入出力パッド６３を相対する接続用パッド６２Ｂに接合されて実装される。なお、第２実装部品５２は、同図に示すように外部接続用コラム５３の高さよりも小さな厚みとされる。
光導波路部材実装工程は、図１８に示すように配線層５の表面５Ａ上に光導波路部材２６を実装する。光導波路部材実装工程においては、詳細を省略するが外周部に適宜の接着剤を塗布した光導波路部材２６が、ミラー面を構成する一端部を配線層５の光学伝送路５Ｂに一端部を対向させて光導波路部材２６を表面５Ａ上に接合される。光導波路部材２６は、同図に示すように他端部が側方へと引き出される。ハイブリットモジュール５０の製造工程は、上述した各工程を経て第２実装部品５２と外部接続用コラム５３と光導波路部材２６とを配線層５の表面５Ａ上に実装した第６中間体６４を形成する。
第２封止層形成工程は、第６中間体６４に対して、その表面上にこれら実装部品を埋設するに足る厚みを有する第２封止層５４を形成する。第２封止層形成工程は、中間体６４を型枠等のキャビティ内に載置し、上述した封止樹脂層９を形成する絶縁封止樹脂材と同等の絶縁封止樹脂材、例えば熱硬化型の液状エポキシ樹脂材やポリイミド樹脂材をキャビティ内に充填する。第２封止層形成工程は、例えば型枠を加熱する等の硬化処理を施して絶縁封止樹脂材を硬化させることにより、図１９に示すように第２実装部品５２と外部接続用コラム５３と光導波路部材２６とを第２封止層５４によって埋設した第７中間体６５を形成する。第７中間体６５は、配線層５の表面５Ａ上において第２実装部品５２と外部接続用コラム５３と光導波路部材２６とが第２封止層５４によって強固に固定される。なお、第２封止層形成工程は、各種のチップ製造工程において採用されている適宜の樹脂パッケージ法によって第２封止層５４を形成するようにしてもよい。
第２封止層研磨工程は、第７中間体６５に対して第２封止層５４を表面側から所定の厚みまで研磨して薄型化するとともに、外部接続用コラム５３の上端部を外方に露出させて図２０に示した第８中間体６６を形成する。第２封止層研磨工程は、例えば機械・化学研磨法によって第２封止層５４を表面側から配線層５側に向かって研磨するが、第８中間体６６がシリコン基板３や放熱プレート６を積層して全体として比較的大きな機械的剛性を有することから高精度かつ効率的な研磨が行われるようにする。
第２封止層研磨工程においては、外部接続用コラム５３の上端部が露出した後も第２封止層５４の研磨が継続される。第２封止層研磨工程においては、底面を第２封止層５４の表面側に向けて実装した第３ＬＳＩ５２Ａと第４ＬＳＩ５２Ｂに対して、それぞれの機能が損なわれない図２０において鎖線で示す厚み範囲でバック面研磨を行うことによって、全体の薄型化が図られるようにする。第２封止層研磨工程は、図２０に示すように第２封止層５４の研磨面に、各外部接続用コラム５３の上端部と第３ＬＳＩ５２Ａと第４ＬＳＩ５２Ｂの底面とが同一面を構成した第８中間体６６を形成する。
接続用バンプ形成工程は、第２封止層５４の研磨面に露出された各外部接続用コラム５３の上端面に、それぞれ接続用バンプ５９を形成する。接続用バンプ形成工程は、例えば金パターンめっき処理によって接続用バンプ５９上に所定の高さを有する接続用バンプ５９を形成する。なお、接続用バンプ形成工程は、配線基板５６に対する実装方法に応じて、接続用バンプ５９上に例えば半田ボールや金属ボール等を設ける工程であってもよい。
ハイブリットモジュール製造工程は、上述した各工程を経て形成されたハイブリットモジュール５０を、配線基板５６上に実装して図１６に示したハイブリット回路装置５８を製造する。ハイブリットモジュール製造工程においては、ハイブリットモジュール５０が配線基板５６に対して、各接続用バンプ５９を相対するランド上に位置合わせした状態で例えば超音波用着処理等を施して実装されることによってハイブリット回路装置５８を製造する。ハイブリット回路装置５８は、ハイブリットモジュール５０の放熱プレート６上にヒートスプレッダー２３が接合されるとともに、光導波路部材２６の端部に光コネクタ６０が結合される。
ハイブリットモジュール製造工程においては、配線層５を挟んで一方側に多数個の実装部品４を実装するとともに他方側に多数個の第２実装部品５２を実装したハイブリットモジュール５０を製造する。ハイブリットモジュール製造工程においても、一方側の各実装部品４と他方側の第２実装部品５２とを配線層５を介して最短で接続することによって、配線パターンによる寄生容量を低減して特性の向上を図ったハイブリットモジュール５０を製造する。
ハイブリットモジュール製造工程においては、一方側の各実装部品４がシリコン基板３に埋設された状態で実装されるとともに、他方側の第２実装部品５２が第２封止層５４内にバック研磨を施されることによって最小限の厚みとされた状態で実装されたハイブリットモジュール５０を製造する。ハイブリットモジュール製造工程においても、多数個の実装部品４、５２を備えることによってさらに多機能・高性能化が図られるとともに、薄型化と高密度実装化の対応を図ったハイブリットモジュール５０を製造する。
ハイブリットモジュール製造工程においては、一方側の各実装部品４を熱による形状や状態の変化がほとんど生じないシリコン基板３内に埋設した状態で実装するとともにこのシリコン基板３の第１主面３Ａ上に配線層５を形成し、この配線層５に第２実装部品５２を第２封止層５４によって封止した第２部品実装層５１を形成したハイブリットモジュール５０を製造する。ハイブリットモジュール製造工程においても、工程中で施すエッチング処理或いは配線基板５６に実装するリフロー半田工程等おいて熱影響を受けるが、シリコン基板３の変形が抑制されて実装部品４や第２実装部品５２が高精度に位置決めして実装され、配線層５との接続状態が確実に保持されて断線等の発生を抑制して信頼性の向上を図ったハイブリットモジュール５０を製造する。
ハイブリットモジュール製造工程は、シリコン基板３が実装部品４やや第２実装部品５２或いは配線層５のグランドとしても機能するとともに良好な放熱作用も奏し、安定した機能動作を奏するハイブリットモジュール５０を製造する。ハイブリットモジュール製造方法は、一方側において放熱が必要な実装部品４に個別放熱プレート１４を設けるとともに大型の放熱プレート６が設けられ、他方側の第２実装部品５２から発生した熱も配線層５を経由して最短で放熱が行われる放熱特性に優れたハイブリットモジュール５０を製造する。
ハイブリットモジュール５０も、シリコン基板３に実装する実装部品４として光学素子４Ｄを実装して電気的な制御信号やデータ信号の授受や電源供給を行う電気信号処理機能と光学的な制御信号やデータ信号の授受を行う光学信号処理機能とを奏するハイブリットモジュールを構成したが、かかる構成に限定されるものでは無い。ハイブリットモジュール５０においても、例えば電気信号処理機能のみを奏するようにしてもよく、この場合には絶縁層を光透過性の絶縁樹脂材によって形成する必要は無い。
実施の形態として示すハイブリットモジュールの断面図である。 ハイブリットモジュールを搭載したハイブリット回路装置の断面図である。 ハイブリットモジュールの製造工程図であり、シリコン基材に研磨処理を施したシリコン基板の断面図である。 シリコンエッチング膜を形成したシリコン基板の断面図である。 部品装填開口部と導電層を形成したシリコン基板の断面図である。 導電層に開口部を形成したシリコン基板の断面図である。 ダミー基板を接合した第１中間体の断面図である。 部品装填開口部に実装部品を装填した第２中間体の断面図である。 封止樹脂層を形成した第３中間体の断面図である。 封止樹脂層に研磨処理を施して薄型化した第４中間体の断面図である。 放熱プレートを接合した第５中間体の断面図である。 シリコン基板からダミー基板を剥離する工程の説明図である。 ダミー基板を剥離した中間体の断面図である。 中間体に配線層を形成した中間モジュールの断面図である。 第２の実施の形態として示すハイブリットモジュールの断面図である。 ハイブリットモジュールを搭載したハイブリット回路装置の断面図である。 配線層上に外部接続用コラムを形成した中間体の断面図である。 配線層上に第２実装部品を実装した第６中間体の断面図である。 第２封止層を形成した第７中間体の断面図である。 第２封止層を研磨した第８中間体の断面図である。
符号の説明
１ ハイブリットモジュール、２ ハイブリット回路装置、３ シリコン基板、４ 実装部品、４Ｄ 光学素子、５ 配線層、６ 放熱プレート、７ ベース基板部、８ 部品装填開口部、９ 封止樹脂層、１０ 入出力部形成面、１１ 入出力パッド、１３ 光学信号入出力部、１４ 個別放熱プレート、１６ 導電層、１７ 絶縁層、１８ 配線パターン、１９ ビア、２０ バンプ、２３ ヒートスプレッダー、２４ 電子部品、２５ ベース配線基板、２６ 光導波路部材、２９ 剥離フィルム、３０ ダミー基板、３１ 中間体、３２ シリコンエッチング膜、３３ 開口部、５０ ハイブリットモジュール、５１ 第２部品実装層、５２ 第２実装部品、５３ 外部接続用コラム、５４ 第２封止層、５５ バンプ、５６ 配線基板、５８ ハイブリット回路装置、６０ 光コネクタ、６１ 光ファイバー、６２ 接続用パッド

Claims (20)

  1. 貫通開口部からなる複数個の部品装填開口部を形成したシリコン基板と、
    上記各部品装填開口部内に、それぞれの入出力部形成面が上記シリコン基板の第１主面と略同一面を構成して装填された複数個の実装部品と、
    上記各部品装填開口部にそれぞれ充填された封止材によって形成され、上記各実装部品をそれぞれの上記入出力部形成面を上記シリコン基板の第１主面に露出させた状態で上記各部品装填開口部内に埋め込んで固定する封止層と、
    上記シリコン基板の上記第１主面上に形成され、この第１主面から露出された上記各実装部品の上記各入出力部形成面に設けられた入出力部と接続される配線パターンを有する配線層と
    から構成されることを特徴とするハイブリットモジュール。
  2. 上記シリコン基板の第２主面に、上記各部品装填開口部の開口部を閉塞して補強板部材が接合されることを特徴とする請求項１に記載のハイブリットモジュール。
  3. 上記補強板部材に、高熱伝導率特性を有する金属板が用いられ、上記各実装部品から発生した熱を放熱する放熱部材を兼用することを特徴とする請求項１に記載のハイブリットモジュール。
  4. 発熱特性を有する上記実装部品に対して、上記入出力部形成面と対向する底面側に個別放熱部材が接合され、これら個別放熱部材から上記補強板部材へと熱伝達が行われることにより当該実装部品に発生した熱の放熱が行われることを特徴とする請求項３に記載のハイブリットモジュール。
  5. 上記各実装部品が、それぞれ異なる特性を有する部品であることを特徴とする請求項１に記載のハイブリットモジュール。
  6. 上記シリコン基板の上記第１主面上に形成されて上記シリコン基板と上記配線層の配線パターンとを電気的に接続する導電層を有し、
    上記導電層を介して上記シリコン基板が電源部やグランド部として作用させることを特徴とする請求項１に記載のハイブリットモジュール。
  7. 上記配線層が、上記シリコン基板の上記第１主面上に形成した少なくとも１層以上の絶縁層と、各絶縁層上に形成した銅めっき層にパターニング処理を施して形成した銅配線パターンとからなり、最上層に上記配線パターンと上記各実装部品の入出力部とを接続するビアや多数個の外部接続用パッドとが形成されることを特徴とする請求項１に記載のハイブリットモジュール。
  8. 上記配線層が、上記シリコン基板の上記第１主面上に形成した少なくとも１層以上の絶縁層と、各絶縁層上に形成した銅めっき層にパターニング処理を施して形成した銅配線パターンとからなり、最上層に上記各実装部品の入出力部とビアを介して接続された多数個の接続用パッドが形成され、これら接続用パッドを介して複数個の第２の実装部品を実装するとともに複数個の外部接続用コラムが形成されることを特徴とする請求項１に記載のハイブリットモジュール。
  9. 上記配線層上に設けられた上記第２の実装部品と上記外部接続用コラムとを埋め込んで形成された第２封止材層に対して、少なくとも上記外部接続用コラムの上端面を露出させる研磨処理が施こされて第２封止層が形成されることを特徴とする請求項８に記載のハイブリットモジュール。
  10. シリコン基板に第１主面と第２主面とに貫通する貫通開口部からなる複数個の部品装填開口部を形成する部品装填開口部形成工程と、上記各部品装填開口部内にそれぞれの入出力部形成面が上記シリコン基板の第１主面と略同一面を構成して実装部品をそれぞれ一体化する実装部品一体化工程と、上記シリコン基板の主面上に上記各実装部品を被覆して配線層を形成する配線層形成工程とを有し、
    上記実装部品一体化工程が、
    上記シリコン基板を、上記第１主面を接合面としてダミー基板上に接合して上記各部品装填開口部の上記第１主面側の開口部が閉塞されるようにするシリコン基板載置工程と、
    上記シリコン基板に対して上記各実装部品を、それぞれの入出力部形成面を装填側として上記第２主面側の開口部から上記各部品装填開口部内に装填することによって、上記ダミー基板上においてそれぞれの上記入出力部形成面を互いに略同一面を構成して保持させる実装部品装填工程と、
    上記各部品装填開口部内に充填した封止材を固化させてそれぞれ封止層を形成し、これら封止層によって上記各実装部品を上記各部品装填開口部内に埋め込んで固定する封止層形成工程と、
    上記シリコン基板を上記ダミー基板から剥離する剥離工程とを有し、
    上記各実装部品が、それぞれの上記入出力部形成面を上記シリコン基板の上記第１主面と略同一面を構成した状態で露出されて上記各部品装填開口部内に埋め込まれたハイブリットモジュールを製造することを特徴とするハイブリットモジュールの製造方法。
  11. 上記部品装填開口部形成工程が、面方位１００のシリコン基板に対して第２主面側から異方性ウェットエッチング処理を施して上記部品装填開口部を形成する工程であり、
    上記第２主面側が大口径であり第１主面側に向かって次第に小口径となる断面台形の上記部品装填開口部を形成することを特徴とする請求項１０に記載のハイブリットモジュールの製造方法。
  12. 上記部品装填開口部形成工程の前工程において、上記シリコン基板を上記実装部品の最大厚みと略同等以上の厚みとする研磨処理を施すシリコン基板研磨工程を有することを特徴とする請求項１０に記載のハイブリットモジュールの製造方法。
  13. 上記封止層形成工程の後工程において、上記封止層に対して上記シリコン基板の第２主面若しくは上記実装部品の底面を露出させる研磨処理を施す封止層研磨工程を有することを特徴とする請求項１０に記載のハイブリットモジュールの製造方法。
  14. 上記封止層研磨工程の後工程において、研磨面に対して全体を被覆する補強板部材を接合する補強板部材接合工程を有することを特徴とする請求項１３に記載のハイブリットモジュールの製造方法。
  15. 上記補強板部材接合工程が、高熱伝導率特性を有する金属板からなり、上記各実装部品から発生した熱を放熱する放熱部材を兼用する上記補強板部材を接合することを特徴とする請求項１４に記載のハイブリットモジュールの製造方法。
  16. 上記実装部品装填工程が、それぞれ異なる特性を有する実装部品を上記部品装填開口部に装填することを特徴とする請求項１０に記載のハイブリットモジュールの製造方法。
  17. 上記部品装填開口部形成工程の前工程として、上記シリコン基板の上記第１主面上に全面に亘って導電層を形成する導電層形成工程を有し、
    上記部品装填開口部形成工程を経て上記シリコン基板の上記第１主面上に残された上記導電層が、上記シリコン基板と上記配線層の所定の配線パターンとを電気的に接続して上記シリコン基板を電源部やグランド部として作用させる導電パターン層を構成することを特徴とする請求項１０に記載のハイブリットモジュールの製造方法。
  18. 上記配線層形成工程が、上記シリコン基板の上記第１主面上に絶縁層を形成する絶縁層形成工程と、上記絶縁層上に銅めっき処理を施して銅めっき層を形成する銅めっき層形成工程と、銅めっき層に対してパターニング処理を施して銅配線パターンを形成するパターニング工程と、上記銅配線パターンと上記各実装部品の入出力部形成面に設けた電極パッドとを接続するビアを形成するビア形成工程とを経て少なくとも１層以上の配線層を形成する工程であり、
    最上層の配線層に外部接続用パッドを形成する外部接続用パッド工程を有する上記配線層を形成することを特徴とする請求項１０に記載のハイブリットモジュールの製造方法。
  19. 上記配線層形成工程が、上記シリコン基板の上記第１主面上に絶縁層を形成する絶縁層形成工程と、上記絶縁層上に銅めっき処理を施して銅めっき層を形成する銅めっき層形成工程と、銅めっき層に対してパターニング処理を施して銅配線パターンを形成するパターニング工程と、上記銅配線パターンと上記各実装部品の入出力部形成面に設けた電極パッドとを接続するビアを形成するビア形成工程とを経て少なくとも１層以上の配線層を形成するとともに、最上層に上記各実装部品の入出力部とビアを介して接続された多数個の接続用パッドを形成する接続用パッド形成工程を有し、
    上記配線層形成工程の後工程として、上記配線層の最上層上に上記各接続用パッドを介して複数個の第２の実装部品を実装する実装部品実装工程と、複数個の外部接続用コラムを形成する外部接続用コラム形成工程とが施されることを特徴とする請求項１０に記載のハイブリットモジュールの製造方法。
  20. 上記実装部品実装工程と上記外部接続用コラム形成工程の後工程として、上記配線層の最上層上に封止材によって上記第２の実装部品と上記外部接続用コラムとを埋め込む第２封止材層を形成する第２封止材層形成工程と、上記第２封止材層に対して上記外部接続用コラムの上端面を露出させる研磨処理を施こして第２封止層を形成する第２封止層形成工程を有することを特徴とする請求項１９に記載のハイブリットモジュールの製造方法。
JP2005296734A 2005-02-28 2005-10-11 ハイブリットモジュール及びその製造方法 Expired - Fee Related JP4810957B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005296734A JP4810957B2 (ja) 2005-02-28 2005-10-11 ハイブリットモジュール及びその製造方法
US11/528,965 US20070080458A1 (en) 2005-10-11 2006-09-27 Hybrid module and method of manufacturing the same
CN2006101411105A CN1949506B (zh) 2005-10-11 2006-10-09 混合模块和其制造方法
KR1020060098287A KR20070040305A (ko) 2005-10-11 2006-10-10 하이브리드 모듈 및 그 제조 방법
US12/077,486 US7915076B2 (en) 2005-10-11 2008-03-19 Hybrid module and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005054848 2005-02-28
JP2005054848 2005-02-28
JP2005296734A JP4810957B2 (ja) 2005-02-28 2005-10-11 ハイブリットモジュール及びその製造方法

Publications (3)

Publication Number Publication Date
JP2006270036A true JP2006270036A (ja) 2006-10-05
JP2006270036A5 JP2006270036A5 (ja) 2008-11-27
JP4810957B2 JP4810957B2 (ja) 2011-11-09

Family

ID=37205613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005296734A Expired - Fee Related JP4810957B2 (ja) 2005-02-28 2005-10-11 ハイブリットモジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP4810957B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010529664A (ja) * 2007-06-07 2010-08-26 コミサリア ア レネルジ アトミク 半導体ダイ内に集積化したマルチコンポーネントデバイス
JP2010529665A (ja) * 2007-06-07 2010-08-26 コミサリア ア レネルジ アトミク 再構成基板内への垂直コンポーネントの集積化
JP2014500632A (ja) * 2010-12-22 2014-01-09 インテル コーポレイション 上下に埋め込まれた複数のダイを有する基板を持つマルチチップパッケージ、及びその製造方法
JP2017005073A (ja) * 2015-06-09 2017-01-05 富士通株式会社 電子装置の製造方法
WO2021187535A1 (ja) * 2020-03-19 2021-09-23 日東電工株式会社 光電気伝送複合モジュール
WO2023195236A1 (ja) * 2022-04-08 2023-10-12 ソニーセミコンダクタソリューションズ株式会社 パッケージおよびパッケージの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61502294A (ja) * 1984-05-30 1986-10-09 モトロ−ラ・インコ−ポレ−テッド 高密度ｉｃモジュ−ルアセンブリ
JPH04262566A (ja) * 1990-09-28 1992-09-17 Thomson Csf ハイブリッド・　モジュールの製造方法
JPH1032284A (ja) * 1996-07-17 1998-02-03 Sanyo Electric Co Ltd 半導体装置
JP2004079736A (ja) * 2002-08-15 2004-03-11 Sony Corp チップ内蔵基板装置及びその製造方法
JP2004193221A (ja) * 2002-12-09 2004-07-08 Sony Corp 半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法
WO2004112134A1 (en) * 2003-06-12 2004-12-23 Koninklijke Philips Electronics N.V. Package for a high-frequency electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61502294A (ja) * 1984-05-30 1986-10-09 モトロ−ラ・インコ−ポレ−テッド 高密度ｉｃモジュ−ルアセンブリ
JPH04262566A (ja) * 1990-09-28 1992-09-17 Thomson Csf ハイブリッド・　モジュールの製造方法
JPH1032284A (ja) * 1996-07-17 1998-02-03 Sanyo Electric Co Ltd 半導体装置
JP2004079736A (ja) * 2002-08-15 2004-03-11 Sony Corp チップ内蔵基板装置及びその製造方法
JP2004193221A (ja) * 2002-12-09 2004-07-08 Sony Corp 半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法
WO2004112134A1 (en) * 2003-06-12 2004-12-23 Koninklijke Philips Electronics N.V. Package for a high-frequency electronic device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010529664A (ja) * 2007-06-07 2010-08-26 コミサリア ア レネルジ アトミク 半導体ダイ内に集積化したマルチコンポーネントデバイス
JP2010529665A (ja) * 2007-06-07 2010-08-26 コミサリア ア レネルジ アトミク 再構成基板内への垂直コンポーネントの集積化
US8409971B2 (en) 2007-06-07 2013-04-02 Commissariat A L'energie Atomique Integrated multicomponent device in a semiconducting die
JP2014500632A (ja) * 2010-12-22 2014-01-09 インテル コーポレイション 上下に埋め込まれた複数のダイを有する基板を持つマルチチップパッケージ、及びその製造方法
US9559088B2 (en) 2010-12-22 2017-01-31 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
JP2017005073A (ja) * 2015-06-09 2017-01-05 富士通株式会社 電子装置の製造方法
WO2021187535A1 (ja) * 2020-03-19 2021-09-23 日東電工株式会社 光電気伝送複合モジュール
WO2023195236A1 (ja) * 2022-04-08 2023-10-12 ソニーセミコンダクタソリューションズ株式会社 パッケージおよびパッケージの製造方法

Also Published As

Publication number Publication date
JP4810957B2 (ja) 2011-11-09

Similar Documents

Publication Publication Date Title
US7915076B2 (en) Hybrid module and method of manufacturing the same
JP4810958B2 (ja) ハイブリット回路装置
US7266262B2 (en) Hybrid circuit substrate with optical and electrical interconnects, hybrid circuit module with optical and electrical interconnects and manufacturing methods thereof
KR100909155B1 (ko) 멀티칩 회로 모듈 및 그 제조 방법
JP2006245057A (ja) ハイブリットモジュール及びその製造方法並びにハイブリット回路装置
KR100784454B1 (ko) 전자 장치 및 그 제조 방법
JP3882738B2 (ja) 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法
US8578598B2 (en) Fabricating method of embedded package structure
JP4899604B2 (ja) 三次元半導体パッケージ製造方法
JP2007287801A (ja) 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機
JP4810957B2 (ja) ハイブリットモジュール及びその製造方法
JP2006270036A5 (ja)
CN112216672A (zh) 一种混合载板及其制作方法、组件和光模块
JP2007220792A (ja) ハイブリットモジュールの製造方法
CN114695144A (zh) 板级***级封装方法及封装结构
US12041721B2 (en) Component carrier comprising at least two components
KR102473648B1 (ko) 센서 패키지 및 그 제조방법
US20220287181A1 (en) Component Carrier Comprising at Least Two Components
US20230077877A1 (en) Photonic package and method of manufacturing the same
CN114823375A (zh) 板级***级封装方法及封装结构
CN114823373A (zh) 板级***级封装方法及封装结构
JP2004193221A (ja) 半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法
CN114823387A (zh) 板级***级封装方法及封装结构
CN114823386A (zh) 板级***级封装方法及封装结构
CN114823374A (zh) 板级***级封装方法及封装结构

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees