JP2010147315A - 光半導体装置、光伝送装置及び面発光素子 - Google Patents
光半導体装置、光伝送装置及び面発光素子 Download PDFInfo
- Publication number
- JP2010147315A JP2010147315A JP2008324089A JP2008324089A JP2010147315A JP 2010147315 A JP2010147315 A JP 2010147315A JP 2008324089 A JP2008324089 A JP 2008324089A JP 2008324089 A JP2008324089 A JP 2008324089A JP 2010147315 A JP2010147315 A JP 2010147315A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- optical transmission
- transmission region
- light emitting
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】光伝送領域に対するアンダーフィル剤の浸入を阻止して光利用効率の低下を防止することができる光半導体装置、光伝送装置及び面発光素子を提供する。
【解決手段】面発光素子2は、受発光部形成面を装置実装側に有する半導体基板22と、半導体基板22の受発光部形成面側から光を光伝送領域5に出力する発光部2aと、光伝送領域5へのアンダーフィル剤6の浸入を阻止するための阻止層9,10とを備える。これにより、阻止層9,10の外側にアンダーフィル剤6が浸入しても、阻止層9,10から内側(光伝送領域5)へのアンダーフィル剤6の浸入が阻止される。
【選択図】図3
【解決手段】面発光素子2は、受発光部形成面を装置実装側に有する半導体基板22と、半導体基板22の受発光部形成面側から光を光伝送領域5に出力する発光部2aと、光伝送領域5へのアンダーフィル剤6の浸入を阻止するための阻止層9,10とを備える。これにより、阻止層9,10の外側にアンダーフィル剤6が浸入しても、阻止層9,10から内側(光伝送領域5)へのアンダーフィル剤6の浸入が阻止される。
【選択図】図3
Description
本発明は、光半導体装置、光伝送装置及び面発光素子に関する。
フリップチップ実装に適した面型光素子(光半導体装置)として、VCSEL(垂直共振型面発光レーザー:Vertical Cavity Surface Emitting Laser)があり、例えば半導体基板上に半導体積層体を形成した後、発光部の周囲に凹部を設けて発光部と補強部とに区分し、上記凹部内にポリイミドを充填し、このポリイミド内に一対の電極の一方を配設し、一対の電極が発光側の同一平面上に配設されるようにした面発光レーザーが知られている(特許文献1参照)。
また、光半導体装置を備えた光伝送装置として、次の(1)〜(3)に示すようなものがある。
(1)光配線及び電気配線が形成された光電混載基板に面型光素子をフリップチップ実装した構成のもの。
(2)基板,この基板に設けられた活性領域,基板の突出部に設けられた複数の電極パッド,及び電極パッドの活性領域側寄りに設けた接合材阻止領域を有する発光素子をサブマウントにフリップチップ実装した構成のもの(特許文献2参照)。
(3)光導波路及びその端部にミラーが設けられた基板上に面型光素子をフリップチップ実装し、面型光素子とサブマウントとの間の空間にアンダーフィル樹脂を充填した構成のもの(特許文献3参照)。
特開2002−368334号公報
特開平11−38244号公報
特開2002−98863号公報
本発明の目的は、アンダーフィル剤を用いても、アンダーフィル剤の浸入による光利用効率の低下を防止することができる光半導体装置、光伝送装置及び面発光素子を提供することにある。
(1)本発明は、上記目的を達成するために、受発光部形成面を装置実装側に有する半導体基板と、前記半導体基板の受発光部形成面側から光を第1光伝送領域に出力する発光部、及び前記半導体基板の受発光部形成面側に第2光伝送領域から光を入力する受光部のうち少なくとも一方を有する受発光部と、前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方へのアンダーフィル剤の浸入を阻止するための浸入阻止部とを備えた光半導体装置を提供する。
(2)上記(1)に記載の光半導体装置において、前記受発光部は、前記発光部及び前記受光部のうち少なくとも一方が光伝送のビット数に応じて複数個配置されている。
(3)上記(1)記載の光半導体装置において、前記浸入阻止部は、前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方を介して互いに並列する1対の構造体によって形成されている。
(4)上記(1)に記載の光半導体装置において、前記浸入阻止部は、前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方を囲む単一の構造体によって形成されている。
(5)上記(1)に記載の光半導体装置において、前記浸入阻止部は、前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方の周囲に並列する複数の構造体によって形成されている。
(6)本発明は、上記目的を達成するために、上記(1)〜(5)のいずれかに記載の光半導体装置と、前記光半導体装置を実装する回路基板とを備え、前記回路基板は、前記受発光部に前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方を介して光学的に結合する光反射面を含む光導波路を有し、前記光半導体装置との間に前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方を除いて前記アンダーフィル剤が充填されている光伝送装置を提供する。
(7)上記(6)に記載の光伝送装置において、前記光半導体装置は、前記アンダーフィル剤からなるパッケージによって封止されている。
(8)上記(6)に記載の光伝送装置において、前記回路基板は、前記第1光伝送領域,前記第2光伝送領域のうち少なくとも一方及び前記光導波路に光学的に結合し、かつ前記浸入阻止部の先端部を挿入させる凹孔を有する。
(9)本発明は、上記目的を達成するために、上記(1)〜(5)のいずれかに記載の光半導体装置と、前記光半導体装置の前記受発光部に前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方を介して光学的に結合する光反射面を含む光導波路を有する第1回路基板と、前記第1回路基板と前記光半導体装置との間に介在し、前記光半導体装置を実装する第2回路基板とを備え、前記第2回路基板は、前記光半導体装置との間に前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方を除いて前記アンダーフィル剤が充填されている光伝送装置を提供する。
(10)上記(9)に記載の光伝送装置において、前記第2回路基板は、その装置実装側面が前記浸入阻止部の先端を接触させる位置に配置されている。
(11)本発明は、上記目的を達成するために、発光部形成面を有する半導体基板と、前記半導体基板の発光部形成面側から光を光伝送領域に出力する発光部と、前記光伝送領域へのアンダーフィル剤の浸入を阻止するための浸入阻止部とを備えた面発光素子を提供する。
請求項1に記載の光半導体装置によれば、光伝送領域へのアンダーフィル剤の浸入を阻止して光利用効率の低下を防止することができる。
請求項2に記載の光半導体装置によれば、複数ビットによる光通信を行うことができる。
請求項3に記載の光半導体装置によれば、装置実装時にアンダーフィル剤の充填が1対の浸入阻止部側から注入して行うことができる。
請求項4に記載の光半導体装置によれば、装置実装時にアンダーフィル剤の充填が浸入阻止部の周囲全方向から注入して行うことができる。
請求項5に記載の光半導体装置によれば、浸入阻止部の熱ストレス等による歪を緩和することができる。
請求項6に記載の光伝送装置によれば、光伝送領域へのアンダーフィル剤の浸入を阻止して光利用効率の低下を防止することができる。
請求項7に記載の光伝送装置によれば、アンダーフィル剤が回路基板と光半導体装置の熱膨張係数差による回路基板と光半導体基板との接合部の破損発生を緩和する機能のみならず、光半導体装置を覆う機能を発揮することができる。
請求項8に記載の光伝送装置によれば、発光部から光導波路に出力する光、又は光導波路から受光部に入力する光の回路基板による吸収量を低減することができる。
請求項9に記載の光伝送装置によれば、第1光伝送領域及び第2光伝送領域のうち少なくとも一方に対するアンダーフィル剤の浸入を阻止して光利用効率の低下を防止することができる。
請求項10に記載の光伝送装置によれば、第1光伝送領域及び第2光伝送領域のうち少なくとも一方に対するアンダーフィル剤の浸入を阻止する上での信頼性を高めることができる。
請求項11に記載の面発光素子によれば、光伝送領域に対するアンダーフィル剤の浸入が阻止され、信頼性を向上することができる。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る光半導体装置が適用された光伝送装置の全体を説明するための断面図である。図2は、本発明の第1の実施の形態に係る光伝送装置の要部を示し、(a)は光半導体装置の底面図、(b)は回路基板の平面図である。
図1は、本発明の第1の実施の形態に係る光半導体装置が適用された光伝送装置の全体を説明するための断面図である。図2は、本発明の第1の実施の形態に係る光伝送装置の要部を示し、(a)は光半導体装置の底面図、(b)は回路基板の平面図である。
(光伝送装置の全体構成)
図1において、光伝送装置1は、発光部2aを半導体積層体23(後述)に有する光半導体装置としての面発光素子2と、この面発光素子2に後述するサブマウント4との間に形成された光伝送領域(第1光伝送領域)5を介して光学的に結合する光導波路3aを内蔵する第1回路基板としての実装用基板3と、この実装用基板3と面発光素子2との間に介在する第2回路基板としてのサブマウント4とを備え、このサブマウント4と面発光素子2との間に光伝送領域5を除いてアンダーフィル剤6を充填して構成されている。
図1において、光伝送装置1は、発光部2aを半導体積層体23(後述)に有する光半導体装置としての面発光素子2と、この面発光素子2に後述するサブマウント4との間に形成された光伝送領域(第1光伝送領域)5を介して光学的に結合する光導波路3aを内蔵する第1回路基板としての実装用基板3と、この実装用基板3と面発光素子2との間に介在する第2回路基板としてのサブマウント4とを備え、このサブマウント4と面発光素子2との間に光伝送領域5を除いてアンダーフィル剤6を充填して構成されている。
(面発光素子2の構成)
面発光素子2は、VCSELからなり、図1に示すように、サブマウント4に金バンプ7,7を介して実装され、かつ樹脂パッケージ8によって封止されている。そして、面発光素子2は、その発光面に垂直な方向に沿って光伝送領域5に光を出力するように構成されている。面発光素子2の発光面には、図2(a)に示すように、例えばGaAs等の半導体が露出して形成されている。この露出面には、p電極20及びn電極21と、これらの両電極20,21間でアンダーフィル剤6の光伝送領域5への浸入を阻止する浸入阻止部としての阻止層9,10とが配置されている。
面発光素子2は、VCSELからなり、図1に示すように、サブマウント4に金バンプ7,7を介して実装され、かつ樹脂パッケージ8によって封止されている。そして、面発光素子2は、その発光面に垂直な方向に沿って光伝送領域5に光を出力するように構成されている。面発光素子2の発光面には、図2(a)に示すように、例えばGaAs等の半導体が露出して形成されている。この露出面には、p電極20及びn電極21と、これらの両電極20,21間でアンダーフィル剤6の光伝送領域5への浸入を阻止する浸入阻止部としての阻止層9,10とが配置されている。
阻止層9,10は、アンダーフィル剤6の光伝送領域5への浸入を阻止することで、アンダーフィル剤6に含まれるフィラーによって面発光素子2の発光部を損傷するのを抑制する。阻止層9,10は、光伝送領域5を介して互いに並列する平面矩形状の構造体によって形成されている。素子実装時にアンダーフィル剤6の充填は、阻止層9,10の片側あるいは両側(外側)から行う。阻止層9,10の高さは、面発光素子2とサブマウント4との間に介在する金バンプ7の高さ(20μm)と略等しく、もしくはその高さより大きい例えば32μmの寸法に設定されている。阻止層9,10の幅は、例えば5〜50μmの寸法に設定されている。
阻止層9,10の製造は、例えばウエハ状態のフリップチップ型VCSELに対して予め塗布された厚膜レジスト(例えばSU−8 3000:化薬マイクロケム株式会社)にプリベーク処理を施し、次いでマスク露光,現像処理を施し、しかる後ポストベーク処理を施すことにより行われる。
阻止層9,10の使用材料の他例を示せば、面発光素子2の露出面,p電極20及びn電極21に対するアンダーフィル剤6の濡れ性に比べて濡れ性の悪い材料、例えばポリテトラフルオロエチレン(PTFE),ポリパーフルオロブテニルビニルエーテル等からなる結晶質あるいは非晶質のフッ素樹脂層である。その代表例に、透明性の非晶質フッ素樹脂として「サイトップ」(旭硝子株式会社登録商標),不透明性の結晶質フッ素樹脂として「テフロン(登録商標)」がある。
また、阻止層9,10の水に対する接触角θで示せば、θ≧90°以上のものが適しており、上記以外にθ=96°のETFE(四フッ化エチレン−エチレン共重合体樹脂),θ=109°のPFA(四フッ化エチレン・パーフルオロアルコキシエチレン共重合樹脂),θ=115°のFEP(四フッ化エチレン・六フッ化エチレン共重合樹脂)等がある。さらには、微細構造によるもの、例えばθ=178°のBCH−LAナノピン膜等がある。
(実装用基板3の構成)
実装用基板3は、図1に示すように、光導波路3a及び導電パターン3bを有する光電混載用の1対のガラスエポキシ基板3A,3Bからなり、サブマウント4(面発光素子2)を実装するように構成されている。ガラスエポキシ基板3Aには、面発光素子2の発光部29に対向するように開口301が形成されている。
実装用基板3は、図1に示すように、光導波路3a及び導電パターン3bを有する光電混載用の1対のガラスエポキシ基板3A,3Bからなり、サブマウント4(面発光素子2)を実装するように構成されている。ガラスエポキシ基板3Aには、面発光素子2の発光部29に対向するように開口301が形成されている。
光導波路3aは、面発光素子2の発光部2aに光伝送領域5を介して光学的に結合する45°ミラーからなる光反射面300aを含むコア層30a、及びこのコア層30aを覆うクラッド層31aによって形成されている。
導電パターン3bは、例えばCu(銅)の金属材料からなり、一部がソルダーレジスト膜3cで覆われ、かつ図2(b)に示すように実装用基板3の素子実装面側に露出して形成されている。
実装用基板3の製造は、例えば一方側端面を45°の傾斜面に加工してAl(アルミニウム)等の金属膜300bで蒸着してなる光反射面300aを含むコア層30a、及びこのコア層30aを覆うクラッド層31aに予めラミネート処理が施された光導波路3aをガラスエポキシ基板3Bに接着固定した後、導電パターン3b及びソレダーレジスト3cが予め形成されたガラスエポキシ基板3Aを光導波路3aの上から貼り合わせることにより行われる。
(サブマウント4の構成)
サブマウント4は、図1に示すように、表裏両面にそれぞれ露出する配線パターン4a,4b、及びこれら配線パターン4a,4bを接続するスルーホール4cを有するポリイミドフィルム(厚さ20μm)からなり、実装用基板3に半田ボール11を介して実装されている。そして、サブマウント4は、素子側実装面の一部が露出し、COF(Chip On Film)として面発光素子2をフリップチップ実装するように構成されている。
サブマウント4は、図1に示すように、表裏両面にそれぞれ露出する配線パターン4a,4b、及びこれら配線パターン4a,4bを接続するスルーホール4cを有するポリイミドフィルム(厚さ20μm)からなり、実装用基板3に半田ボール11を介して実装されている。そして、サブマウント4は、素子側実装面の一部が露出し、COF(Chip On Film)として面発光素子2をフリップチップ実装するように構成されている。
また、サブマウント4は、その素子側実装面の露出面4dが阻止層9,10の先端を接触させる位置に配置されている。これにより、阻止層9,10とサブマウント4との間の空隙が存在せず、発光部2a及び光伝送領域5に対するアンダーフィル剤6の浸入を阻止する上での信頼性を高めることができる。
サブマウント4の表面(面発光素子2側の面)にはカバーレイ40が、その裏面(実装用基板3側の面)にはソルダーレジスト膜41がそれぞれ形成されている。また、サブマウント4の裏面には、面発光素子2の発光部2aに光伝送領域5及びサブマウント4を介して光学的に結合するマイクロレンズ12が形成されている。配線パターン4aは金バンプ7を介して面発光素子2に、また配線パターン4bは半田ボール11(直径80μm)を介して実装用基板3にそれぞれ接続されている。配線パターン4a,4b及びスルーホール4cは、例えば銅等の金属材料によって形成されている。
サブマウント4の製造は、例えば厚さ20μmのポリイミドフィルムの表裏両面に厚さ12μmの銅箔によって所望の配線パターン4a,4bを形成するとともに、これら両配線パターン4a,4bをスルーホール4cによって接続し、次いで配線パターン4aに厚さ0.1μmのAu(金)めっき処理を施し、しかる後ポリイミドフィルムの表面にカバーレイ40を形成するとともに、その裏面にソルダーレジスト膜41を形成してから、ディスペンサでシリコーン樹脂などのUV(紫外線)硬化樹脂を滴下してマイクロレンズ11を形成することにより行われる。
アンダーフィル剤6は、例えば非晶質シリカからなる球状フィラーを添加したエポキシ樹脂からなり、樹脂パッケージ8内に光伝送領域5を除いて充填されている。
(面発光素子2の内部構成)
図3は、図2(a)の面発光素子おけるA−A断面図である。
図3は、図2(a)の面発光素子おけるA−A断面図である。
面発光素子2は、図3に示すように、GaAsからなる半導体基板22と、この半導体基板22の発光部形成側に形成された複数の半導体層からなる半導体積層体(発光部)23と、この半導体積層体23及び半導体基板22に埋設された絶縁層24と、発光部2a以外の半導体基板22の上面に設けられた絶縁層25と、この絶縁層25の上面に設けられたp電極20及びn電極21とから構成されている。
半導体積層体23は、半導体基板22側から順に積層された4層、すなわちn型コンタクト層23a,n型DBR(分布ブラッグ反射鏡:Distributed Bragg Reflector)層23b,活性層23c,p型DBR層23d及びp型コンタクト層23eからなり、絶縁層24によって発光部領域及び補強部領域に2分されている。
面発光素子2は、n型コンタクト層23a,n型DBR層23b,活性層23c,p型DBR層23d,p型コンタクト層23e,p電極20及びn電極21によってVCSELを構成している。
n型コンタクト層23aは、例えばn型AlGaAsからなる。
n型DBR層23bは、例えばn型AlAs層とn型AlGaAsとを交互に積層した25ペアの多層膜である。
活性層23cは、例えばGaAaウエル層とAlGaAsバリア層とで構成され、ウエル層が3層で構成された多重量子井戸構造をしている。
p型DBR層23dは、例えばp型AlAs層とp型AlGaAs層とを交互に積層した30ペアの多層膜からなる。
p型コンタクト23eは、例えばp型GaAsからなる。
p電極20は、一端が発光部2aのp型コンタクト層23eに接触し、面発光素子2の光出射口を構成している。p電極20の材料は、例えばクロムと金−亜鉛合金からなる。
n電極21は、絶縁層24に接触するとともに、絶縁層24内のコンタクトホール21aを介してn型コンタクト層23aに接続されている。n電極13の材料は、例えば金−ゲルマニウム合金からなる。
(光伝送装置1の動作)
図1において、サブマウント4の配線パターンに所定の電流を印加すると、面発光素子2の発光部2aから垂直下方にレーザー光が出射される。このレーザー光は、光伝送領域5を介して光導波路3aに入射して光反射面300aで反射され、光導波路3aに沿って伝送される。
図1において、サブマウント4の配線パターンに所定の電流を印加すると、面発光素子2の発光部2aから垂直下方にレーザー光が出射される。このレーザー光は、光伝送領域5を介して光導波路3aに入射して光反射面300aで反射され、光導波路3aに沿って伝送される。
〔光伝送装置1の組立方法〕
次に、本実施の形態に係る光伝送装置1の組立方法につき、図4A(a),(b)、図4B(c)〜(f)及び図4C(g)〜(i)を用いて説明する。図4A(a)及び(b)は、面発光素子のサブマウントへの実装工程を説明するために示す断面図である。図4B(c)〜(f)は、アンダーフィル剤の充填工程を説明するために示す断面図である。図4C(g)〜(i)は、サブマウントの実装用基板への実装工程を説明するために示す断面図である。
次に、本実施の形態に係る光伝送装置1の組立方法につき、図4A(a),(b)、図4B(c)〜(f)及び図4C(g)〜(i)を用いて説明する。図4A(a)及び(b)は、面発光素子のサブマウントへの実装工程を説明するために示す断面図である。図4B(c)〜(f)は、アンダーフィル剤の充填工程を説明するために示す断面図である。図4C(g)〜(i)は、サブマウントの実装用基板への実装工程を説明するために示す断面図である。
本実施の形態に示す光伝送装置1の組立方法は、「面発光素子の実装」,「アンダーフィル剤の充填」及び「サブマウントの実装」の各工程が順次実施されるため、これら各工程を順次説明する。なお、「サブマウントの実装」の工程の後に、「面発光素子の実装」,「アンダーフィル剤の充填」の工程を実施してもよい。
「面発光素子の実装」
先ず、図4A(a)に示すように、面発光素子2の電極(p電極,n電極)に高さ20μmの金バンプ7,7を形成するとともに、サブマウント4の配線パターン4aに厚さ0・1μmの金めっき処理を施す。
先ず、図4A(a)に示すように、面発光素子2の電極(p電極,n電極)に高さ20μmの金バンプ7,7を形成するとともに、サブマウント4の配線パターン4aに厚さ0・1μmの金めっき処理を施す。
次に、図4A(b)に示すように、金バンプ7を配線パターン4aに接続してサブマウント4に面発光素子2を超音波によってフリップチップ実装する。この場合、面発光素子2がサブマウント4にフリップチップ実装されると、阻止層9,10がその各先端をサブマウント4の露出面4dに接触させる位置に配置され、面発光素子2の発光面とサブマウント4の素子実装側面との間に光伝送領域5が形成される。
「アンダーフィル剤の充填」
先ず、図4B(c)に示すように、マイクロキャピラリー(図示せず)によってサブマウント4上に面発光素子2の一方側からアンダーフィル剤6を滴下する。
先ず、図4B(c)に示すように、マイクロキャピラリー(図示せず)によってサブマウント4上に面発光素子2の一方側からアンダーフィル剤6を滴下する。
次いで、図4B(d)に示すように、マイクロキャピラリー(図示せず)によってサブマウント4上に面発光素子2の他方側からアンダーフィル剤6を滴下する。
しかる後、図4B(e)に示すように、毛細管現象を利用して面発光素子2とサブマウント4との間にアンダーフィル剤6を注入する。
そして、図4B(f)に示すように、所定時間の経過後に面発光素子2とサブマウント4との間に光伝送領域5を除いてアンダーフィル剤6を充填する。この場合、アンダーフィル剤6は、阻止層9,10bによって浸入が阻止され、阻止層9,10よりも内側(光伝送領域5)には浸入しない。
「サブマウントの実装」
先ず、図4C(g)に示すように、面発光素子2をアンダーフィル剤6と共に樹脂パッケージ8によって封止する。この場合、樹脂パッケージ8がサブマウント4の素子実装側面上に配置される。
先ず、図4C(g)に示すように、面発光素子2をアンダーフィル剤6と共に樹脂パッケージ8によって封止する。この場合、樹脂パッケージ8がサブマウント4の素子実装側面上に配置される。
次いで、図4C(h)に示すように、スクリーン印刷法によってサブマウント4の配線パターン4bに直径80μmの半田ボール11を形成する。
しかる後、図4C(i)に示すように、半田ボール11を導電パターン3bに接続し、半田リフロー法によってサブマウント4を実装用基板3に実装する。
[第2の実施の形態]
図5は、本発明の第2の実施の形態に係る光半導体装置が適用された光伝送装置の全体を説明するために示す断面図である。図6(a)及び(b)は、本発明の第2の実施の形態に係る光半導体装置が適用された光伝送装置の要部を説明するために示す底面図と平面図である。図6(a)は光半導体装置の底面図を、また図6(b)は回路基板の平面図をそれぞれ示す。
図5は、本発明の第2の実施の形態に係る光半導体装置が適用された光伝送装置の全体を説明するために示す断面図である。図6(a)及び(b)は、本発明の第2の実施の形態に係る光半導体装置が適用された光伝送装置の要部を説明するために示す底面図と平面図である。図6(a)は光半導体装置の底面図を、また図6(b)は回路基板の平面図をそれぞれ示す。
(光伝送装置の全体構成)
図5において、光伝送装置101は、発光部102aを有する光半導体装置としての面発光素子102と、この面発光素子102に光伝送領域106を介して光学的に結合する光導波路103aを内蔵する回路基板としての実装用基板103と、この実装用基板103上の面発光素子102を封止するアンダーフィル剤からなる樹脂パッケージ104とから大略構成されている。
図5において、光伝送装置101は、発光部102aを有する光半導体装置としての面発光素子102と、この面発光素子102に光伝送領域106を介して光学的に結合する光導波路103aを内蔵する回路基板としての実装用基板103と、この実装用基板103上の面発光素子102を封止するアンダーフィル剤からなる樹脂パッケージ104とから大略構成されている。
(面発光素子102の構成)
面発光素子102は、VCSELからなり、図5に示すように、実装用基板103に金バンプ(スタッドバンプ)105,105を介して実装されている。そして、面発光素子102は、その発光面に垂直な方向に沿って光伝送領域106に発光部102aから光を出力するように構成されている。
面発光素子102は、VCSELからなり、図5に示すように、実装用基板103に金バンプ(スタッドバンプ)105,105を介して実装されている。そして、面発光素子102は、その発光面に垂直な方向に沿って光伝送領域106に発光部102aから光を出力するように構成されている。
面発光素子102の発光面には、図6(a)に示すように、例えばGaAs等の半導体が露出して形成されている。この露出面には、p電極20及びn電極21(前述)と、これら両電極20,21間で樹脂パッケージ104(アンダーフィル剤)の光伝送領域106への浸入を阻止する浸入阻止部としての阻止層107とが配置されている。
阻止層107は、光伝送領域106を囲む環状の構造体によって形成されている。素子実装時にアンダーフィル剤の充填を阻止層107の任意の方向あるいは周囲全方向から行ってもよい。
阻止層107の高さは、面発光素子102(電極)上に形成される金バンプ105,105の高さ(25μm)よりも大きい50μm程度の寸法に設定されている。
阻止層107の製造は、例えばウエハ状態のフリップチップ型VCSELに対して予め塗布された厚さ55μm程度のレジスト(例えばSU−8 3000:化薬マイクロケム株式会社)にプリベーク処理を施し、次いでマスク露光,現像処理を施し、しかる後ポストベーク処理を施すことにより行われる。
(実装用基板103の構成)
実装用基板103は、図5に示すように、光導波路103a(図6(b)に示す)及び導電パターン103bを有する光電混載用のポリイミドフィルムからなり、面発光素子102を実装するように構成されている。光導波路103aは、面発光素子102の発光部102aに光伝送領域106を介して光学的に結合する45°ミラーからなる光反射面108aを含むコア層108、及びこれらコア層108を覆うクラッド層109によって形成されている。導電パターン103bは、例えばCu(銅)の金属材料からなり、一部がカバーレイ103cで覆われ、かつ図6(b)に示すように実装用基板103の素子実装面側に露出して形成されている。
実装用基板103は、図5に示すように、光導波路103a(図6(b)に示す)及び導電パターン103bを有する光電混載用のポリイミドフィルムからなり、面発光素子102を実装するように構成されている。光導波路103aは、面発光素子102の発光部102aに光伝送領域106を介して光学的に結合する45°ミラーからなる光反射面108aを含むコア層108、及びこれらコア層108を覆うクラッド層109によって形成されている。導電パターン103bは、例えばCu(銅)の金属材料からなり、一部がカバーレイ103cで覆われ、かつ図6(b)に示すように実装用基板103の素子実装面側に露出して形成されている。
実装用基板103には、光伝送領域106及び光導波路103aに光学的に結合し、かつ阻止層107の先端部を挿入させる凹孔103dが設けられている。凹孔103dは、実装用基板103の素材としてのポリイミドフィルムを貫通して形成されている。これにより、面発光素子102の発光部102aと光導波路103aとが光伝送領域106を介して光学的に結合され、発光部102aから光導波路103aに出力する光のポリフィルム(実装用基板103)による吸収量を低減することができる。
実装用基板103の製造は、厚さ20μmのポリイミドフィルムの一方側に銅箔からなる厚さ12μmの導電パターン103bを形成した後、この導電パターン103bに厚さ0,1μmの金めっき処理を施し、その一部を覆うカバーレイ103cをポリイミドフィルム上に形成し、またポリイミドフィルムの他方側に一方側端面を45°の傾斜面に加工してなる光反射面108aを含むコア層108、及びこれらコア層108aを覆うクラッド層109からなる光導波路103aをポリイミドフィルム3Bに接着固定することにより行われる。
(樹脂パッケージ104の構成)
樹脂パッケージ104は、図5に示すように、例えばエポキシ樹脂などのアンダーフィル剤からなり、実装用基板103の素子実装側面に配置されている。そして、樹脂パッケージ104は、面発光素子102と実装用基板103との間に光伝送領域106を除いて浸入し、面発光素子102を封止するように構成されている。これにより、面発光素子102と実装用基板103との熱膨張係数差による破損発生を緩和する機能のみならず、面発光素子102を覆う機能を発揮することができる。
樹脂パッケージ104は、図5に示すように、例えばエポキシ樹脂などのアンダーフィル剤からなり、実装用基板103の素子実装側面に配置されている。そして、樹脂パッケージ104は、面発光素子102と実装用基板103との間に光伝送領域106を除いて浸入し、面発光素子102を封止するように構成されている。これにより、面発光素子102と実装用基板103との熱膨張係数差による破損発生を緩和する機能のみならず、面発光素子102を覆う機能を発揮することができる。
〔光伝送装置101の組立方法〕
次に、本実施の形態に係る光伝送装置101の組立方法につき、図7A(a),(b)及び図7B(c)〜(e)を用いて説明する。図7A(a)及び(b)は、面発光素子の実装用基板への実装工程を説明するために示す断面図である。図7B(c)〜(e)は、アンダーフィル剤の充填工程(樹脂パッケージの形成工程)を説明するために示す断面図である。
次に、本実施の形態に係る光伝送装置101の組立方法につき、図7A(a),(b)及び図7B(c)〜(e)を用いて説明する。図7A(a)及び(b)は、面発光素子の実装用基板への実装工程を説明するために示す断面図である。図7B(c)〜(e)は、アンダーフィル剤の充填工程(樹脂パッケージの形成工程)を説明するために示す断面図である。
本実施の形態に示す光伝送装置101の組立方法は、「面発光素子の実装」及び「樹脂パッケージの形成」の各工程が順次実施されるため、これら各工程を順次説明する。
「面発光素子の実装」
先ず、図7A(a)に示すように、面発光素子102の電極(p電極,n電極)に高さ25μmの金バンプ105,105を形成するとともに、実装用基板103の導電パターン103bに厚さ0.1μmの金めっき処理を施す。
先ず、図7A(a)に示すように、面発光素子102の電極(p電極,n電極)に高さ25μmの金バンプ105,105を形成するとともに、実装用基板103の導電パターン103bに厚さ0.1μmの金めっき処理を施す。
次に、図7A(b)に示すように、金バンプ105,105を導電パターン103bに接続して実装用基板103に面発光素子102を超音波によってフリップチップ実装する。この場合、面発光素子102が実装用基板103にフリップチップ実装されると、面発光素子102の発光面と実装用基板103の素子実装側面との間に光伝送領域106が形成される。
「樹脂パッケージの形成」
先ず、図7B(c)に示すように、真空槽(図示せず)内の減圧下で実装用基板103上に予め実装された面発光素子102にアンダーフィル剤からなるエポキシシート104a(例えばA2005:ナガセケムテックス株式会社)を配置する。
先ず、図7B(c)に示すように、真空槽(図示せず)内の減圧下で実装用基板103上に予め実装された面発光素子102にアンダーフィル剤からなるエポキシシート104a(例えばA2005:ナガセケムテックス株式会社)を配置する。
次いで、図7B(d)に示すように、減圧状態を維持して実装用基板103に面発光素子102を介してエポキシシート104aを仮圧着する。
しかる後、真空槽内でエポキシシート104aが仮圧着された面発光素子102を実装用基板103と共に真空槽外の大気圧下に戻し、エポキシシート104aに熱硬化処理を施す。この場合、エポキシシート104aに熱硬化処理が施されると、図7(c)に示すように、面発光素子102を封止し、かつ面発光素子102と実装用基板103との間に光伝送領域106を除いて充填してなる樹脂パッケージ104が形成される。
[第3の実施の形態]
図8は、本発明の第3の実施の形態に係る光半導体装置が適用された光伝送装置の全体を説明するために示す断面図である。図9(a)及び(b)は、本発明の第3の実施の形態に係る光半導体装置が適用された光伝送装置の要部を説明するために示す底面図と平面図である。図9(a)は光半導体装置の底面図を、また図9(b)は回路基板の平面図をそれぞれ示す。
図8は、本発明の第3の実施の形態に係る光半導体装置が適用された光伝送装置の全体を説明するために示す断面図である。図9(a)及び(b)は、本発明の第3の実施の形態に係る光半導体装置が適用された光伝送装置の要部を説明するために示す底面図と平面図である。図9(a)は光半導体装置の底面図を、また図9(b)は回路基板の平面図をそれぞれ示す。
(光伝送装置の全体構成)
図8において、光伝送装置201は、複数の発光部202a(図9(a)に示す)を有する光半導体装置としての面発光素子202と、この面発光素子202と光学的に結合する光導波路203aを内蔵する回路基板としての実装用基板203とを備え、この実装用基板203と面発光素子202との間に光伝送領域204を除いてアンダーフィル剤205を充填して構成されている。
図8において、光伝送装置201は、複数の発光部202a(図9(a)に示す)を有する光半導体装置としての面発光素子202と、この面発光素子202と光学的に結合する光導波路203aを内蔵する回路基板としての実装用基板203とを備え、この実装用基板203と面発光素子202との間に光伝送領域204を除いてアンダーフィル剤205を充填して構成されている。
(面発光素子202の構成)
面発光素子202は、VCSELからなり、図8に示すように、実装用基板203に半田ボール206を介して実装されている。そして、面発光素子202は、その発光面に垂直な方向に沿って光伝送領域204に発光部202aから光を出力するように構成されている。
面発光素子202は、VCSELからなり、図8に示すように、実装用基板203に半田ボール206を介して実装されている。そして、面発光素子202は、その発光面に垂直な方向に沿って光伝送領域204に発光部202aから光を出力するように構成されている。
面発光素子202の発光面には、図9(a)に示すように、例えばGaAs等の半導体が露出して形成されている。この露出面には、p電極20及びn電極21(前述)と、これら両電極20,21間でアンダーフィル剤205の光伝送領域204への浸入を阻止する浸入阻止部としての阻止層207とが配置されている。
阻止層207は、光伝送領域204の周囲に並列する平面矩形パターンからなる複数の構造体によって形成され、これらの構造体のうち互いに隣り合う2つの阻止層間の空隙寸法が3μmの寸法にそれぞれ設定されている。これにより、阻止層207の熱ストレス等によって発生する歪を緩和することができる。また、阻止層207は、各構造体の先端と実装用基板203との間の空隙寸法が2.5μmに設定されている。
一方、面発光素子202の発光面と実装用基板203との間の空隙寸法は17.5μmの寸法に設定されている。これにより、光伝送領域204に対するアンダーフィル剤5の浸入を阻止して光利用効率の低下を防止することができる。
阻止層207の高さは、面発光素子202(電極)上に形成されるバリアメタル208の高さ(5μm)より大きい15μm程度の寸法に設定されている。
阻止層207の製造は、例えばウエハ状態のフリップチップ型VCSELに対して予め塗布された厚さ20μm程度の感光性ポリイミド(例えばPW−1200:東レ株式会社)にプリベーク処理を施し、次いでマスク露光,現像処理を施し、しかる後ポストベーク処理(処理温度350°,処理時間60分)を施すことにより行われる。
(実装用基板203の構成)
実装用基板203は、図8に示すように、光導波路203a(図9(b)に示す)及び導電パターン203bを有する光電混載用の1対のポリイミドフィルム203A,203Bからなり、面発光素子2を実装するように構成されている。光導波路203aは、面発光素子202の発光部202aに光伝送領域204を介して光学的に結合する45°ミラーからなる光反射面208aを含むコア層208、及びこれらコア層208を覆うクラッド層209によって形成されている。導電パターン203bは、例えばCu(銅)の金属材料からなり、一部がソルダーレジスト膜203cで覆われ、かつ図9(b)に示すように実装用基板203の素子実装面側に露出して形成されている。符号203dはダミー電極である。
実装用基板203は、図8に示すように、光導波路203a(図9(b)に示す)及び導電パターン203bを有する光電混載用の1対のポリイミドフィルム203A,203Bからなり、面発光素子2を実装するように構成されている。光導波路203aは、面発光素子202の発光部202aに光伝送領域204を介して光学的に結合する45°ミラーからなる光反射面208aを含むコア層208、及びこれらコア層208を覆うクラッド層209によって形成されている。導電パターン203bは、例えばCu(銅)の金属材料からなり、一部がソルダーレジスト膜203cで覆われ、かつ図9(b)に示すように実装用基板203の素子実装面側に露出して形成されている。符号203dはダミー電極である。
実装用基板203の製造は、一方側端面を45°の傾斜面に加工してAl(アルミニウム)等の金属膜208bで蒸着してなる光反射面208aを含むコア層208、及びこれらコア層208を覆うクラッド層209に予めラミネート処理が施された光導波路203aをポリイミドフィルム203Bに接着固定した後、導電パターン203b及びソレダーレジスト膜3c(厚さ20μm)が予め形成されたポリイミドフィルム203Aを光導波路203aの上から貼り合わせることにより行われる。
アンダーフィル剤205は、例えば非晶質シリカからなる球状フィラーを添加したエポキシ樹脂からなる。
〔光伝送装置201の組立方法〕
次に、本実施の形態に係る光伝送装置の組立方法につき、図10A(a),(b)及び図10B(c),(d)及び図10C(d),(f)を用いて説明する。図10A(a)及び(b)は、面発光素子実装用基板への実装工程を説明するために示す断面図である。図10B(c),(d)及び図10C(d),(f)は、アンダーフィル剤の充填工程を説明するために示す断面図である。
次に、本実施の形態に係る光伝送装置の組立方法につき、図10A(a),(b)及び図10B(c),(d)及び図10C(d),(f)を用いて説明する。図10A(a)及び(b)は、面発光素子実装用基板への実装工程を説明するために示す断面図である。図10B(c),(d)及び図10C(d),(f)は、アンダーフィル剤の充填工程を説明するために示す断面図である。
本実施の形態に示す光伝送装置201の組立方法は、「面発光素子の実装」及び「アンダーフィル剤の充填」の各工程が順次実施されるため、これら各工程を順次説明する。
「面発光素子の実装」
先ず、図10A(a)に示すように、面発光素子202の電極(p電極,n電極)に厚さ5μmのバリアメタル208をスパッタで形成する。次いで、バリアメタル208に鉛フリーはんだのめっき処理を施し、リフロー処理によって高さ25μm(実装後は20μm)の半田ボール206を形成する。
先ず、図10A(a)に示すように、面発光素子202の電極(p電極,n電極)に厚さ5μmのバリアメタル208をスパッタで形成する。次いで、バリアメタル208に鉛フリーはんだのめっき処理を施し、リフロー処理によって高さ25μm(実装後は20μm)の半田ボール206を形成する。
しかる後、図10A(b)に示すように、半田ボール206を導電パターン203bに接続して実装用基板203に面発光素子202を半田リフローによってフリップチップ実装する。この場合、面発光素子202が実装用基板203にフリップチップ実装されると、面発光素子202の発光面と実装用基板203の素子実装側面との間に光伝送領域204が形成される。
「アンダーフィル剤の充填」
先ず、図10B(c)に示すように、マイクロキャピラリー(図示せず)によって実装用基板203上に面発光素子202の一方側にアンダーフィル剤205を滴下する。
先ず、図10B(c)に示すように、マイクロキャピラリー(図示せず)によって実装用基板203上に面発光素子202の一方側にアンダーフィル剤205を滴下する。
次いで、図10B(d)に示すように、マイクロキャピラリー(図示せず)によって実装用基板203上に面発光素子202の他方側にアンダーフィル剤205を滴下する。
しかる後、図10C(e)に示すように、毛細管現象を利用して面発光素子202と実装用基盤203との間にアンダーフィル剤205を注入する。
そして、図10C(f)に示すように、所定時間の経過後に面発光素子202と実装用基板203との間に光伝送領域204を除いてアンダーフィル剤205を充填する。この場合、アンダーフィル剤205は、阻止層207との濡れ性が悪いため、阻止層207よりも内側(光伝送領域204)には浸入しない。
[他の実施の形態]
以上、本発明の光半導体装置及び光伝送装置を上記の実施の形態に基づいて説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能であり、例えば次に示すような変形も可能である。
以上、本発明の光半導体装置及び光伝送装置を上記の実施の形態に基づいて説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能であり、例えば次に示すような変形も可能である。
(1)各実施の形態では、光半導体装置が光を第1光伝送領域(光伝送領域5)に出力する発光部を備えた場合について説明したが、本発明はこれに限定されず、光を第2光伝送領域から入力する受光部を備えた場合であってもよく、また光を第1光伝送領域に出力する発光部,及び光を第2光伝送領域から入力する受光部を共に備えた場合であってもよい。すなわち要するに、本発明は、光を第1光伝送領域に出力する発光部、及び光を第2光伝送領域から入力する受光部のうち少なくとも一方を有する受発光部を備えていればよい。この場合、発光部及び受光部の個数についても特に限定されず、光伝送のビット数に応じた個数の発光部及び受光部を備えることにより、複数ビットによる光通信を行うことができる。
(2)各実施の形態では、光伝送装置がVCSELを備えた場合について説明したが、本発明はこれに限定されず、発光ダイオードなど他の発光素子を備えた場合であってもよく、またフォトダイオードなどの受光素子を備えた場合であってもよい。
1…光伝送装置、2…面発光素子、2a…発光部、3…実装用基板、3a…光導波路、3b…導電パターン、3c…ソルダーレジスト膜、3A,3B…ガラスエポキシ基板、30a…コア層、300a…光反射面、31a…クラッド層、4…サブマウント、4a,4b…配線パターン、4c…スルーホール、4d…露出面、40…カバーレイ、41…ソルダーレジスト膜、5…光伝送領域、6…アンダーフィル剤、7…金バンプ、8…樹脂パッケージ、9,10…阻止層、11…半田ボール、12…マイクロレンズ、20…p電極、21…n電極、22…半導体基板、23…半導体積層体、23a…n型コンタクト層、23b…n型DBR層、23c…活性層、23d…p型DBR層、23e…p型コンタクト層、24,25…絶縁層、101…光伝送装置、102…面発光素子、102a…発光部、103…実装用基板、103a…光導波路、103b…導電パターン、103c…カバーレイ、103d…凹部、104…樹脂パッケージ、105…金バンプ、106…光伝送領域、107…阻止層、108…コア層、108a…光反射面、109…クラッド層、201…光伝送装置、202…面発光素子、202a…発光部、203…実装用基板、203a…光導波路、203b…導電パターン、203c…ソルダーレジスト膜、203d…ダミー電極、203A,203B…ポリイミドフィルム、204…光伝送領域、205…アンダーフィル剤、206…半田ボール、207…阻止層、208…バリアメタル、208…コア層、208a…光反射面、208b…金属膜、209…クラッド層、300a…光反射面、300b…金属膜、301…開口
Claims (11)
- 受発光部形成面を装置実装側に有する半導体基板と、
前記半導体基板の受発光部形成面側から光を第1光伝送領域に出力する発光部、及び前記半導体基板の受発光部形成面側に第2光伝送領域から光を入力する受光部のうち少なくとも一方を有する受発光部と、
前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方へのアンダーフィル剤の浸入を阻止するための浸入阻止部と
を備えた光半導体装置。 - 前記受発光部は、前記発光部及び前記受光部のうち少なくとも一方が光伝送のビット数に応じて複数個配置されている請求項1に記載の光半導体装置。
- 前記浸入阻止部は、前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方を介して互いに並列する1対の構造体によって形成されている請求項1に記載の光半導体装置。
- 前記浸入阻止部は、前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方を囲む単一の構造体によって形成されている請求項1に記載の光半導体装置。
- 前記浸入阻止部は、前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方の周囲に並列する複数の構造体によって形成されている請求項1に記載の光半導体装置。
- 請求項1〜5のいずれかに記載の光半導体装置と、
前記光半導体装置を実装する回路基板とを備え、
前記回路基板は、前記受発光部に前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方を介して光学的に結合する光反射面を含む光導波路を有し、前記光半導体装置との間に前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方を除いて前記アンダーフィル剤が充填されている
光伝送装置。 - 前記光半導体装置は、前記アンダーフィル剤からなるパッケージによって封止されている請求項6に記載の光伝送装置。
- 前記回路基板は、前記第1光伝送領域,前記第2光伝送領域のうち少なくとも一方及び前記光導波路に光学的に結合し、かつ前記浸入阻止部の先端部を挿入させる凹孔を有する請求項6に記載の光伝送装置。
- 請求項1〜5のいずれかに記載の光半導体装置と、
前記光半導体装置の前記受発光部に前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方を介して光学的に結合する光反射面を含む光導波路を有する第1回路基板と、
前記第1回路基板と前記光半導体装置との間に介在し、前記光半導体装置を実装する第2回路基板とを備え、
前記第2回路基板は、前記光半導体装置との間に前記第1光伝送領域及び前記第2光伝送領域のうち少なくとも一方を除いて前記アンダーフィル剤が充填されている
光伝送装置。 - 前記第2回路基板は、その装置実装側面が前記浸入阻止部の先端を接触させる位置に配置されている請求項9に記載の光伝送装置。
- 発光部形成面を有する半導体基板と、
前記半導体基板の発光部形成面側から光を光伝送領域に出力する発光部と、
前記光伝送領域へのアンダーフィル剤の浸入を阻止するための浸入阻止部と
を備えた面発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008324089A JP2010147315A (ja) | 2008-12-19 | 2008-12-19 | 光半導体装置、光伝送装置及び面発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008324089A JP2010147315A (ja) | 2008-12-19 | 2008-12-19 | 光半導体装置、光伝送装置及び面発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010147315A true JP2010147315A (ja) | 2010-07-01 |
Family
ID=42567410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008324089A Pending JP2010147315A (ja) | 2008-12-19 | 2008-12-19 | 光半導体装置、光伝送装置及び面発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010147315A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014003062A (ja) * | 2012-06-15 | 2014-01-09 | Mitsubishi Electric Corp | 光半導体装置 |
JP2014086562A (ja) * | 2012-10-24 | 2014-05-12 | Fuji Xerox Co Ltd | 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置 |
JP2018181927A (ja) * | 2017-04-05 | 2018-11-15 | 日本オクラロ株式会社 | 光モジュール |
JP2022009737A (ja) * | 2017-01-19 | 2022-01-14 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体レーザおよびそのような半導体レーザの製造方法 |
WO2023149087A1 (ja) * | 2022-02-01 | 2023-08-10 | ソニーグループ株式会社 | 面発光レーザ、面発光レーザアレイ及び光源装置 |
-
2008
- 2008-12-19 JP JP2008324089A patent/JP2010147315A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014003062A (ja) * | 2012-06-15 | 2014-01-09 | Mitsubishi Electric Corp | 光半導体装置 |
JP2014086562A (ja) * | 2012-10-24 | 2014-05-12 | Fuji Xerox Co Ltd | 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置 |
JP2022009737A (ja) * | 2017-01-19 | 2022-01-14 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体レーザおよびそのような半導体レーザの製造方法 |
JP7232883B2 (ja) | 2017-01-19 | 2023-03-03 | エイエムエス-オスラム インターナショナル ゲーエムベーハー | 半導体レーザおよびそのような半導体レーザの製造方法 |
JP2018181927A (ja) * | 2017-04-05 | 2018-11-15 | 日本オクラロ株式会社 | 光モジュール |
WO2023149087A1 (ja) * | 2022-02-01 | 2023-08-10 | ソニーグループ株式会社 | 面発光レーザ、面発光レーザアレイ及び光源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7230278B2 (en) | Optoelectronic semiconductor device and light signal input/output device | |
KR101184775B1 (ko) | 반도체 발광 소자 및 그 제조 방법 | |
US7596289B2 (en) | Optical/electrical hybrid substrate | |
JP5262118B2 (ja) | 光モジュールの製造方法 | |
US9671575B2 (en) | Optical waveguide device and method of manufacturing the same | |
US9979156B2 (en) | Semiconductor laser device, photoelectric converter, and optical information processing unit | |
US8644656B2 (en) | Optical waveguide laminated wiring board | |
JP5493626B2 (ja) | 光電気混載基板および電子機器 | |
JP2008085161A (ja) | 表面発光型半導体アレイ素子、モジュール、光源装置、情報処理装置、光送信装置、光空間伝送装置、および光空間伝送システム | |
JP2010147315A (ja) | 光半導体装置、光伝送装置及び面発光素子 | |
US11378763B2 (en) | Optical waveguide having support member, optical waveguide mounting substrate and optical transceiver | |
JP2011237503A (ja) | 光電気複合基板及びその製造方法 | |
KR102614775B1 (ko) | 광원 패키지 | |
JP2009021430A (ja) | 面型光素子及び光モジュール | |
US9244224B2 (en) | Optical waveguide device | |
JP5078021B2 (ja) | 光導波路モジュール、光導波路モジュールの製造方法 | |
JP5267426B2 (ja) | 光素子搭載基板、光電気混載基板および電子機器 | |
JP2009003272A (ja) | 光電子回路基板 | |
US20210098964A1 (en) | Surface emitting laser package | |
JP2008041770A (ja) | 光モジュール | |
JP2004274064A (ja) | オプトエレクトロニクスデバイス・パッケージングアセンブリとその製造方法 | |
KR20120055723A (ko) | 반도체 몸체, 절연 층 및 평면 도체 구조물을 갖는 광전자 소자 그리고 상기 광전자 소자를 제조하기 위한 방법 | |
JP2017223739A (ja) | 光モジュール及び光モジュール製造方法 | |
JP2009086539A (ja) | 光モジュール | |
JP2021028919A (ja) | 半導体レーザ装置 |