JP5384819B2 - 光電気混載パッケージ、光電気混載モジュール - Google Patents
光電気混載パッケージ、光電気混載モジュール Download PDFInfo
- Publication number
- JP5384819B2 JP5384819B2 JP2007317493A JP2007317493A JP5384819B2 JP 5384819 B2 JP5384819 B2 JP 5384819B2 JP 2007317493 A JP2007317493 A JP 2007317493A JP 2007317493 A JP2007317493 A JP 2007317493A JP 5384819 B2 JP5384819 B2 JP 5384819B2
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- wiring board
- optical
- substrate
- opto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Description
[第2実施形態]
[第3実施形態]
2,3,4,126…光素子付き光電気混載パッケージ(光電気混載パッケージ)
10,100,110…配線基板
12…配線基板の主面
13…配線基板の裏面
14…コア部としてのコア基板
15…コア部の表層としてのコア主面
16…コア部の表層としてのコア裏面
21…半導体集積回路素子としてのICチップ
22…半導体集積回路素子としてのドライバIC
23…半導体集積回路素子搭載領域
24…光素子としてのVCSEL
25…発光部
26…半導体集積回路素子としてのレシーバIC
27…光素子としてのフォトダイオード
31…ビルドアップ層としての第1ビルドアップ層
32…ビルドアップ層としての第2ビルドアップ層
33,34…樹脂絶縁層
42…金属導体層
48…はんだボール接合部としてのBGA用パッド
49…はんだボール
53…突出部
54…突出部の先端面
55…光素子実装部としての光素子接続用端子
56…光素子実装部としてのはんだボール
61…光導波路付き基板としての光導波路付き配線基板
62…光導波路付き基板の表面としての上面
71…光導波構造部
72…コア
73…クラッド
81…光導波路
121…放熱手段としてのヒートシンク
128…開口部
131…第1凹部
132…第2凹部
A1…段差
A2…最大径
Claims (7)
- 光信号が伝搬する光路となる光導波路を備えた光導波路付き基板に搭載可能な光電気混載パッケージであって、
主面及び前記主面の反対側に位置する裏面を有する配線基板と、
前記配線基板の前記裏面に位置するはんだボール接合部上に接合され、前記光導波路付き基板への搭載時に前記光導波路付き基板に接続される複数のはんだボールと、
発光部及び受光部のうちの少なくとも一方を有し、前記発光部及び前記受光部の少なくとも一方を前記光導波路側に向けた状態で、前記配線基板の前記主面に位置する光素子実装部上に実装された光素子と、
前記配線基板の前記裏面側から前記光導波路付き基板側に突出するように前記配線基板に形成された突出部と、
光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記配線基板の主面及び前記突出部の先端面を貫通する光導波構造部と
を備え、
前記はんだボール接合部の表面から前記突出部の先端面との段差が、前記はんだボールの最大径の半分以上の大きさであり、
前記配線基板の前記主面側に、半導体集積回路素子を搭載可能な半導体集積回路素子搭載領域が設定され、
前記配線基板の前記主面側にて開口する第1凹部が形成され、前記第1凹部の底面上に前記半導体集積回路素子搭載領域が設定され、前記第1凹部の底面にて開口する第2凹部が形成され、前記第2凹部の底面上に前記光素子実装部が設定されるとともに、
前記半導体集積回路素子搭載領域に搭載された半導体集積回路素子が、前記光素子実装部上に実装された前記光素子の真上に配置され、
前記配線基板の前記主面上に、前記半導体集積回路素子の熱を外部に放出する放熱手段を設けた
ことを特徴とする光電気混載パッケージ。 - 前記光導波路が前記光導波路付き基板の表面に露出し、
前記はんだボール接合部の表面から前記突出部の先端面との段差が、前記はんだボールの最大径以下の大きさである
ことを特徴とする請求項1に記載の光電気混載パッケージ。 - 前記光導波路が前記光導波路付き基板に内蔵され、
前記光導波路付き基板に、前記光導波路の光路変換部を露出させる開口部が形成され、
前記はんだボール接合部の表面から前記突出部の先端面との段差が、前記はんだボールの最大径よりも大きく、前記突出部が前記開口部内に挿入可能である
ことを特徴とする請求項1に記載の光電気混載パッケージ。 - 前記はんだボールの最大径は500μm以上であることを特徴とする請求項1乃至3のいずれか1項に記載の光電気混載パッケージ。
- 前記第2凹部は、前記配線基板の前記主面側であって前記突出部の反対側となる箇所に形成され、
前記第2凹部の面積は、前記突出部の先端面の面積よりも小さい
ことを特徴とする請求項1乃至4のいずれか1項に記載の光電気混載パッケージ。 - 前記配線基板は、樹脂絶縁層と金属導体層とを交互に積層してなるビルドアップ層をコア部であるコア基板の表層に有するビルドアップ多層配線基板であり、
前記光素子は、前記ビルドアップ多層配線基板を介して、前記主面側に設定された半導体集積回路素子搭載領域に搭載される半導体集積回路素子に電気的に接続されている
ことを特徴とする請求項1乃至5のいずれか1項に記載の光電気混載パッケージ。 - 光信号が伝搬する光路となる光導波路を備えた光導波路付き基板と、前記光導波路付き基板上に搭載された光素子付き光電気混載パッケージとを備えた光電気混載モジュールであって、
前記光素子付き光電気混載パッケージは、
主面及び前記主面の反対側に位置する裏面を有する配線基板と、
前記配線基板の前記裏面に位置するはんだボール接合部上に接合され、前記光導波路付き基板への搭載時に前記光導波路付き基板に接続される複数のはんだボールと、
発光部及び受光部のうちの少なくとも一方を有し、前記発光部及び前記受光部の少なくとも一方を前記光導波路側に向けた状態で、前記配線基板の前記主面に位置する光素子実装部上に実装された光素子と、
前記配線基板の前記裏面側から前記光導波路付き基板側に突出するように前記配線基板に形成された突出部と、
光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記配線基板の主面及び前記突出部の先端面を貫通する光導波構造部と
を備え、
前記はんだボール接合部の表面から前記突出部の先端面との段差が、前記はんだボールの最大径の半分以上の大きさであり、
前記配線基板の前記主面側に、半導体集積回路素子を搭載可能な半導体集積回路素子搭載領域が設定され、
前記配線基板の前記主面側にて開口する第1凹部が形成され、前記第1凹部の底面上に前記半導体集積回路素子搭載領域が設定され、前記第1凹部の底面にて開口する第2凹部が形成され、前記第2凹部の底面上に前記光素子実装部が設定されるとともに、
前記半導体集積回路素子搭載領域に搭載された半導体集積回路素子が、前記光素子実装部上に実装された前記光素子の真上に配置され、
前記配線基板の前記主面上に、前記半導体集積回路素子の熱を外部に放出する放熱手段を設けた
ことを特徴とする光電気混載モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007317493A JP5384819B2 (ja) | 2007-12-07 | 2007-12-07 | 光電気混載パッケージ、光電気混載モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007317493A JP5384819B2 (ja) | 2007-12-07 | 2007-12-07 | 光電気混載パッケージ、光電気混載モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009139758A JP2009139758A (ja) | 2009-06-25 |
JP5384819B2 true JP5384819B2 (ja) | 2014-01-08 |
Family
ID=40870399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007317493A Expired - Fee Related JP5384819B2 (ja) | 2007-12-07 | 2007-12-07 | 光電気混載パッケージ、光電気混載モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5384819B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110039017A (ko) * | 2009-10-09 | 2011-04-15 | 엘지이노텍 주식회사 | 광인쇄회로기판 및 그 제조방법 |
JP5493744B2 (ja) | 2009-11-12 | 2014-05-14 | 富士通株式会社 | 光電気混載基板、および、光電気混載基板の製造方法 |
JP5505140B2 (ja) * | 2010-07-05 | 2014-05-28 | 富士通株式会社 | 光モジュールおよび製造方法 |
EP2613187B1 (en) | 2010-08-31 | 2019-05-08 | Kyocera Corporation | Optical transmission body, method for producing same, and optical transmission module |
EP2613186B1 (en) * | 2010-08-31 | 2020-05-20 | Kyocera Corporation | Optical transmission structure, method of manufacturing same, and optical transmission module |
JP5825936B2 (ja) * | 2011-08-31 | 2015-12-02 | 京セラ株式会社 | 光配線基板および光配線モジュール |
JP5777490B2 (ja) * | 2011-10-31 | 2015-09-09 | 京セラ株式会社 | 光伝送構造体 |
JP2015121592A (ja) * | 2013-12-20 | 2015-07-02 | 京セラ株式会社 | 光装置用基板、光装置および光モジュール |
US11431146B2 (en) * | 2015-03-27 | 2022-08-30 | Jabil Inc. | Chip on submount module |
WO2017158721A1 (ja) * | 2016-03-15 | 2017-09-21 | オリンパス株式会社 | 光伝送モジュール及び内視鏡 |
JP7159343B2 (ja) * | 2018-11-08 | 2022-10-24 | 京セラ株式会社 | 配線基板、複合基板および電気装置 |
CN114512589B (zh) * | 2022-04-21 | 2022-06-17 | 威海三维曲板智能装备有限公司 | 一种光电混合封装结构及其制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3715425B2 (ja) * | 1998-03-06 | 2005-11-09 | ブラザー工業株式会社 | 光導波路付基板の製造方法 |
JP2002289911A (ja) * | 2000-12-06 | 2002-10-04 | Ibiden Co Ltd | 光通信用デバイス |
JP4307902B2 (ja) * | 2003-05-15 | 2009-08-05 | 日本特殊陶業株式会社 | 光学素子実装パッケージ、光電気複合実装配線基板 |
JP2006235031A (ja) * | 2005-02-23 | 2006-09-07 | Fuji Xerox Co Ltd | マルチチップモジュールおよびその実装方法 |
JP4810958B2 (ja) * | 2005-02-28 | 2011-11-09 | ソニー株式会社 | ハイブリット回路装置 |
JP4764669B2 (ja) * | 2005-07-28 | 2011-09-07 | 日本特殊陶業株式会社 | 光パッケージ、光素子付き光パッケージ及び光導波路モジュール |
-
2007
- 2007-12-07 JP JP2007317493A patent/JP5384819B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009139758A (ja) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5384819B2 (ja) | 光電気混載パッケージ、光電気混載モジュール | |
US7150569B2 (en) | Optical device mounted substrate assembly | |
US7221829B2 (en) | Substrate assembly for supporting optical component and method of producing the same | |
JP5248795B2 (ja) | 光電気混載パッケージ及びその製造方法、光素子付き光電気混載パッケージ、光電気混載モジュール | |
JP2011064813A (ja) | 光素子搭載基板、光電気混載基板および電子機器 | |
JP4246563B2 (ja) | 光部品支持基板及びその製造方法、光部品付き光部品支持基板及びその製造方法 | |
JP4764669B2 (ja) | 光パッケージ、光素子付き光パッケージ及び光導波路モジュール | |
JP4202216B2 (ja) | 光電気複合配線構造体、光学素子搭載基板と光導波路層と光路変換部品とからなる構造体 | |
JP4555026B2 (ja) | 光電変換モジュール、積層基板接合体 | |
JP5318978B2 (ja) | 光電気混載パッケージ及びその製造方法、光素子付き光電気混載パッケージ、光電気混載モジュール | |
JP2008041772A (ja) | 光モジュール | |
JP4895957B2 (ja) | 光電気混載パッケージ、光電気混載モジュール | |
JP5998450B2 (ja) | 光導波路モジュール、光導波路モジュールの製造方法および電子機器 | |
JP4975698B2 (ja) | 光電変換モジュール | |
JP4476743B2 (ja) | 光部品支持基板及びその製造方法 | |
JP2004258065A (ja) | 光導波路基板及びその製造方法、光電気複合実装配線基板及びその製造方法 | |
JP2005115190A (ja) | 光電気複合配線基板、積層光導波路構造体 | |
JP2005070158A (ja) | 光導波路基板及びその製造方法 | |
JP5302177B2 (ja) | 光導波路基板および光電気混載装置 | |
JP2005099761A (ja) | 光部品支持基板及びその製造方法、光部品付き光部品支持基板及びその製造方法 | |
JP5952101B2 (ja) | 光電気混載ユニット、素子搭載モジュール | |
JP2005003944A (ja) | 光導波路構造体及びその製造方法 | |
JP4234061B2 (ja) | 光導波路デバイスの製造方法 | |
JP2005085844A (ja) | 光電気複合配線構造体及びその製造方法 | |
JP5367635B2 (ja) | 光導波路付き配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131003 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |