JP4758621B2 - 基本セル、端部セル、配線形状、配線方法、シールド線の配線構造 - Google Patents
基本セル、端部セル、配線形状、配線方法、シールド線の配線構造 Download PDFInfo
- Publication number
- JP4758621B2 JP4758621B2 JP2004183810A JP2004183810A JP4758621B2 JP 4758621 B2 JP4758621 B2 JP 4758621B2 JP 2004183810 A JP2004183810 A JP 2004183810A JP 2004183810 A JP2004183810 A JP 2004183810A JP 4758621 B2 JP4758621 B2 JP 4758621B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- basic
- cell
- falsification
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Security & Cryptography (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
第1の実施形態によるシールド線の配線方法の概略手順を図1に示す。シールド線は、半導体チップの複製、改竄を目的としたマスクパターンの読み出しや、配線へのプローブによる回路解析を防止するため、マスクパターンを隠すように配線最上層に配線される。本実施形態では、小面積の配線パターン(基本セル)を複数用意し、配線パターンの選択と配置をランダムにする。なお、隣同士で同一のパターン(基本セル)が並ぶ場合も当然ありうる。これにより、単純なアレイ配置とは異なる、規則性の少ないシールド線を生成することができる。以下、具体的に説明する。
まず、シールド線の基本単位となる配線パターン(基本セル)の設計ルールについて説明する。設計ルールについての理解を容易にするために基本セルの一例を図2に示す。ここでは配線の粗密を均一にするため、次のように設計ルールを定める。
・パターン(基本セル)の外枠は長方形とする。
・すべての配線間隔を同じにする。
・配線とパターン外枠との間隔は、配線間隔の1/2とする。
・パターンの原点(図2の×印)は外枠の中央とする。
・90度配線タイプ(1)
・90度配線タイプ(2)
・45度配線タイプ
各タイプの基本セルおよび端部セルの作成について具体的に説明する。
90度配線タイプ(1)は、図3に示すように、配線の経路が90度で構成され、端子位置が左右対称な位置にないものである。端子の位置は次のルールに従って決定する。
・配線の入口と出口はパターン外枠の対辺に配置する。
・配線の入口と出口は、パターン外枠の中央(図3の×印)に点対称の位置に配置し、配線名A,B,Cの順序は反対とする。
90度配線タイプ(2)は、図7(a),(b)に示すように、配線の経路が90度で構成され、端子位置が左右対称な位置にあるものである。端子の位置は次のルールに従って決定する。
・配線の入口と出口はパターン外枠の対辺に配置する。
・配線の入口と出口は、パターン外枠の中央(図7の×印)に点対称の位置に配置し、配線名A,B,C,Dの順序は反対とする。
・辺ごとの端子位置が、パターンの原点(図7の×印)を中心にした、Y軸対象の箇所にある。
・パターンの外枠は、配線パターン(基本セル)を横に2個並べた大きさとする。
・すべての配線間隔を同じにする。
・配線とパターン外枠との間隔は、配線間隔の1/2とする。
・パターンの原点(図10の×印)は外枠の中央とする。
・使用する配線パターン(基本セル)を横に並べたときの端子位置と同じ場所に片側の辺にのみ配置する。
・配置の順番は、両端から中央に向かって同じものとする(図11では、A→B→C・C←B←A)。
45度配線タイプは、図14に示すように、配線経路が45度と90度で構成されるものである。端子の位置は次のルールに従って決定する。
・配線の入口と出口は、パターン外枠の中央(図14の×印)に点対称の位置で、配線名A,B,C,Dの順番は反対とする。
基本セル、端部セルを各タイプについて複数作成すると、次に、シールド線に使用する基本セルのタイプを選択する。
選択した基本セルのタイプに応じて異なる配置ルールに従って基本セルおよび端部セルを配置する。以下、具体的に説明する。
(1)配線パターン(基本セル)の配置
配線パターンを、配線パターン外枠のピッチで、シールド領域に敷き詰める(図18(a)参照)。このとき、配線パターンをランダムに選択する。
配置した配線パターンのうち、下から奇数番目の配線パターンをそれぞれの原点を中心にY軸反転する。反転後、縦方向の配線経路が複数作成される(図18(b)参照)。
配置領域の下端に、端部パターンを、端部パターン外枠のピッチで、横方向に一列配置する。このとき、端部パターンをランダムに選択する。配置領域の上端に、上下反転した端部パターンを、端部パターン外枠のピッチで、横方向に一列配置する。このとき、端部パターンを、ランダムに選択する。配線パターンが偶数段ある場合は、上端端部パターンを、配線パターンの外枠サイズ1個分ずらし(図18(c)参照)、奇数段ある場合は、配線パターンの外枠サイズ1.5個分ずらす(図18(d)参照)。
(1)配線パターン(基本セル)の配置
配線パターンを、配線パターン外枠のピッチで、シールド領域に敷き詰める。このとき、配線パターンをランダムに選択し、パターンの原点を中心にY軸反転をランダムに行う。配置後、縦方向の配線経路が複数作成される(図20(a)参照)。
配置領域の下端に、端部パターンを、端部パターン外枠のピッチで、横方向に一列配置する。このとき、端部パターンを、ランダムに選択する。配置領域の上端に、上下反転した端部パターンを、端部パターン外枠のピッチで、配線パターンの外枠サイズ1個分ずらして横方向に一列配置する。このとき、端部パターンをランダムに選択する(図20(b)参照)。
(1)配線パターン(基本セル)の配置1
配線パターンを、配線パターン外枠のピッチで、シールド領域に配置する。このとき、配線パターンをランダムに選択し、パターンの原点を中心にY軸反転をランダムに行う(図22(a)参照)。
配置開始位置を上記(1)の位置から配線パターン外枠の1/2サイズ縦と横にずらして、(1)と同じ数だけ配線パターンの外枠のピッチで配線パターンを配置し、パターンの原点を中心にY軸反転をランダムに行う。このとき、配線パターンをランダムに選択する。配置後、縦方向の配線経路が複数作成される(図22(b)参照)。
配置開始位置を(1)の位置から配置パターン外枠の1/2サイズ横にずらして端部パターンを端部パターン外枠のピッチで、横方向に一列配置する。このとき、端部パターンをランダムに選択する。配置領域の上端に、上下反転した端部パターンを、端部パターンの外枠のピッチで横方向に一列配置する。このとき、端部パターンをランダムに選択する。配置位置は、配線パターンの段数に応じて横方向にずらす(図22(c)参照)。
第2の実施形態によるシールド線の配線方法の概略手順は図1に示した手順と同様である。本実施形態では、常に平行な複数の経路の基本セルと、同一経路が隣接しない折り返し接続用の端部セルを配置する。これにより、シールド線除去領域の回路配線へのプローブによる回路解析に対して、シールド線の2経路以上の領域の解析のための加工時間を2倍以上にし、加工難易度を高くすることができる。以下、具体的に説明する。
まず、シールド線の基本単位となる基本セルの設計ルールについて説明する。ここでは配線の粗密を均一にするため、次のように設計ルールを定める。
・基本セルの外枠は長方形とする。
・配線は配線最上層で、他の配線と互いに平行に一直線に配置する。
・配線と基本セル外枠との間隔は、配線間隔の1/2とする。
・端子は、パターン外枠の対辺に配置し、1辺に配置された端子と他辺に配置された端子とが配線によって接続される位置に配置する。
・端部セルの外枠は、基本セルを横に2個並べた大きさとする。
・配線は、配線最上層、配線下層、配線最上層と配線下層とを接続するコンタクトを用いて、同一経路が折り返しで隣接しないように配置する。
・配線最上層と基本セル外枠との間隔は、配線最上層における配線間隔の1/2とする。・端子は、基本セルを横に2個並べたときの端子位置と同じ場所に片側の辺にのみ配置する。
基本セル、端部セルを各タイプについて複数作成すると、次に、シールド線に使用する基本セルのタイプを選択する。
まず、選択した基本セルを、基本セル外枠のピッチでシールド領域に敷き詰める。次に、シールド線の始点と終点以外の端部に、選択した端部セルを、端子を配置した辺を合わせて配置する。このようにして配置されたセル列の例を図28に示す。図28(a)は、タイプ(1)の基本セルおよび端部セルを配置した例であり、図28(a)は、タイプ(2)の基本セルおよび端部セルを配置した例である。
第3の実施形態による基本セルの構造を図30に示す。この基本セルは、第1,第2の実施形態に示したような通常の45度配線タイプの基本セルにおける45度の経路を階段状の90度の経路で実現したものであり、45度での端部の処理と加工の難易度について緩和したものである。この基本セルでは、階段状の部分の仕上がりはつぶれて45度配線に近いものになる。また、通常の45度の経路に比べて階段状になっている分だけ下層の露出面積が小さい。なお、図30では45度の経路のすべてを階段状の90度の経路で実現しているが45度の経路の一部のみを階段状の90度の経路で実現してもよい。図30に示した基本セルを第1,第2の実施形態と同様にしてシールド領域に敷き詰めることによりシールド線を実現することができる。
第4の実施形態によるシールド線構造を図31に示す。このシールド線構造では、下層のシールド線を保護配線上に完全に重ねて配線する。上層のシールド線の方向は問わない。このようなシールド線構造にすることにより、保護する配線を完全に隠し、かつ1層シールドと見分けがつきずらくすることができる。また、保護対象を重要配線にすることでコストをおさえ、かつ、下層シールドを剥離すると回路が形成できない。
第5の実施形態によるシールド線構造を図32に示す。このシールド線構造では、最上層をシールド線層とし、部分的に回路配線を混在させる(面積率上限まで覆う)。中間層の空き領域に自動処理でダミー配線を挿入する(各層の面積率上限まで)。各ダミー配線と下層の配線を接続し、ところどころ配線ブリッジにしておく。このようなシールド線構造にすることより、剥離してもどの層も全面敷き詰めとなり、さらには、剥離すればするほど回路形成が崩れることになるため、より解析が困難となる。
Claims (20)
- 配線経路が90度で構成された複数の配線の一端が対辺の一方に配置され、前記複数の配線の他端が前記対辺の他方に配置され、
前記複数の配線の一端の各々は、前記複数の配線の他端のいずれか1つと外枠の中央に対して点対称の位置にあり、
前記複数の配線の経路は互いに交差しないように配置される、
ことを特徴とする、セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられる基本セル。 - 配線経路が45度および90度で構成された複数の配線が配置され、
前記複数の配線の一端の各々は、前記複数の配線の他端のいずれか1つと外枠の中央に対して点対称の位置にあり、
前記複数の配線の経路は互いに交差しないように配置される、
ことを特徴とする、セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられる基本セル。 - 請求項1または請求項2に記載の基本セルで配線経路が異なるものを複数用意し、
用意した基本セルのうちのある1つの基本セルの複数の配線の一端または他端と、用意した基本セルのうちの1つの基本セルの複数の配線の一端または他端とが接続するように基本セルを配置して配線を形成する、
ことを特徴とする、セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられる配線方法。 - 請求項3において、
列方向に配置された複数の基本セルの1つおきについて、当該基本セルの原点を中心に配線パターンをY軸反転させる、
ことを特徴とする、セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられる配線方法。 - 請求項3において、
前記基本セルは、複数の配線の一端および他端が対辺の一方および他方において左右対称な位置に配置されているものであり、
配置された基本セルの任意のセルについて、当該基本セルの原点を中心に配線パターンをY軸反転させる、
ことを特徴とする、セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられる配線方法。 - 配線経路端部での折り返し接続用のパターンであって、
接続すべき基本セルを横に並べたときの端子位置と同じ場所に片側の辺にのみ端子が配置され、
配置された端子の両端から1つづつ中央に向かって端子が対応づけられており、
対応づけられた端子間が90度の経路で配線されている
ことを特徴とする、セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられる端部セル。 - 請求項3において、
配列された基本セルが2列以上に及ぶ時、請求項6に記載の端部セルを用いて、配線経路端部を折り返し接続する
ことを特徴とする、セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられる配線方法。 - 斜め方向の経路で配線されている配線経路が、
水平および垂直方向の経路の配線により形成された階段状の配線経路である、
ことを特徴とする、セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられる配線形状。 - 請求項8に記載の配線形状を用いた
セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられる配線方法。 - 半導体装置内に形成される積層の配線構造であって、
保護すべき配線に完全に重ねて配線された前記保護すべき配線と同一形状の第1のシールド線と、
前記第1のシールド線の上層に形成された第2のシールド線とを備える、
ことを特徴とする、セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられるシールド線の配線構造。 - 半導体装置の最上層に形成され、部分的に回路配線とシールド線を混在させた最上配線層と、
半導体基板と前記最上配線層との間に設けられ、空き領域にダミー配線が挿入されている少なくとも1つの中間層とを備え、
ダミー配線と下層の回路配線とを接続し、ところどころを配線ブリッジにしておく、
ことを特徴とするセキュリティ情報の不正読み出しおよび改竄を防ぐために用いられるシールド線の配線構造。 - 半導体装置内のシールド対象の配線に対して配線経路が45度または90度で構成された前記半導体装置内の最上層の複数の配線の一端が対辺の一方に配置され、前記複数の配線の他端が前記対辺の他方に、その一端に対向するように配置され、
前記複数の配線の各々は、その一端と他端との間が一直線の経路で構成されており、
前記複数の配線は、互いに平行に、かつ全域を均一に覆うように配置されている、
ことを特徴とする、セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられる基本セル。 - 請求項12に記載の基本セルを複数用意し、
用意した基本セルのうちのある1つの基本セルの複数の配線の一端または他端と、用意した基本セルのうちの他の1つの基本セルの複数の配線の一端または他端とが接続するように基本セルを配置して配線を形成する、
ことを特徴とするセキュリティ情報の不正読み出しおよび改竄を防ぐために用いられる配線方法。 - 半導体装置内のシールド対象の配線に対して配線経路が45度または90度で構成された前記半導体装置内の最上層の複数の配線であって、
前記複数の配線は折り返しのない直線で平行に、かつ全域を均一に覆うように配置されている、
ことを特徴とするセキュリティ情報の不正読み出しおよび改竄を防ぐために用いられる配線構造。 - 配線経路端部での折り返し接続用のパターンであって、
請求項12に記載の基本セルを横に並べたときの端子位置と同じ場所に片側の辺にのみ端子が配置され、
配置された端子の各々は、配置された他の端子のうち自身の隣に配置された端子以外の端子のいずれか1つと接続されている、
ことを特徴とする、セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられる端部セル。 - 請求項13において、
配列された基本セルが2列以上に及ぶ時、請求項15に記載の端部セルを1つまたは複数用いて、配線経路端部を折り返し接続する、
ことを特徴とする、セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられる配線方法。 - 請求項16において、
端子間の接続の対応関係が異なっている複数の端部セルを用いて配線経路端部を折り返し接続する、
ことを特徴とするセキュリティ情報の不正読み出しおよび改竄を防ぐために用いられる配線方法。 - 経路端部で折り返し接続された複数のシールド線であって、
前記複数のシールド線の各々は、
前記複数のシールド線のうち自身の経路とは異なる経路のシールド線と隣り合っている、
ことを特徴とする、セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられるシールド線の配線構造。 - 請求項18において、
前記複数のシールド線は、複数の配線の経路がお互いに交差しないように配置されている基本セルを複数配置することにより形成しており、
前記基本セルは、前記複数の配線の経路が半導体チップのいずれか1つの辺に対して4
5度または90度で構成され、
前記基本セル内における前記複数の配線の経路の両端は前記基本セルの対向する2辺にそれぞれ配置されているものであって、
用意した前記基本セルのうちある1つの基本セルの複数の配線の一端または他端と、
用意した前記基本セルのうちの他の1つの基本セルの複数の配線の一端または他端とが
接続するように基本セルを配置して配線を形成する、
ことを特徴とする、セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられるシールド線の配線構造。 - 請求項19において、
前記複数のシールド線の折り返し部は端部セルを用いて折り返し接続し、
前記端部セルは、
前記基本セル内の配線方向と垂直方向に並んでいる2つの前記基本セルの端子位置と同じ場所に片側の辺にのみ端子が配置され、
配置された前記端部セルの端子の各々は、
配置された他の端子のうち自身の隣に配置された端子以外の端子のいずれか1つと接続されている、
ことを特徴とする、セキュリティ情報の不正読み出しおよび改竄を防ぐために用いられるシールド線の配線構造。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004183810A JP4758621B2 (ja) | 2003-08-28 | 2004-06-22 | 基本セル、端部セル、配線形状、配線方法、シールド線の配線構造 |
US10/914,334 US7194719B2 (en) | 2003-08-28 | 2004-08-10 | Basic cell, edge cell, wiring shape, wiring method, and shield wiring structure |
EP16186182.8A EP3154076A1 (en) | 2003-08-28 | 2004-08-27 | Basic cell, end section cell, wiring shape, wiring method, shield wiring structure |
TW093125770A TW200511503A (en) | 2003-08-28 | 2004-08-27 | Basic cell, edge cell, wiring shape, wiring method, and shield wiring structure |
EP04772752A EP1670050A4 (en) | 2003-08-28 | 2004-08-27 | ELEMENTARY CELL, EXTREMITY SECTION CELL, WIRING FORM AND WIRING METHOD, PROTECTION WIRING STRUCTURE |
CN2008101666902A CN101373758B (zh) | 2003-08-28 | 2004-08-27 | 屏蔽布线的布线构造 |
PCT/JP2004/012803 WO2005022625A1 (ja) | 2003-08-28 | 2004-08-27 | 基本セル、端部セル、配線形状、配線方法、シールド配線構造 |
US11/705,448 US7376928B2 (en) | 2003-08-28 | 2007-02-13 | Basic cell, edge cell, wiring shape, wiring method, and shield wiring structure |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003305392 | 2003-08-28 | ||
JP2003305392 | 2003-08-28 | ||
JP2004183810A JP4758621B2 (ja) | 2003-08-28 | 2004-06-22 | 基本セル、端部セル、配線形状、配線方法、シールド線の配線構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005101526A JP2005101526A (ja) | 2005-04-14 |
JP4758621B2 true JP4758621B2 (ja) | 2011-08-31 |
Family
ID=34220768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004183810A Expired - Fee Related JP4758621B2 (ja) | 2003-08-28 | 2004-06-22 | 基本セル、端部セル、配線形状、配線方法、シールド線の配線構造 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7194719B2 (ja) |
EP (2) | EP3154076A1 (ja) |
JP (1) | JP4758621B2 (ja) |
TW (1) | TW200511503A (ja) |
WO (1) | WO2005022625A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1984871A2 (en) * | 2006-02-09 | 2008-10-29 | Nxp B.V. | Circuit arrangement, data processing device comprising such circuit arrangement as well as method for identifying an attack on such circuit arrangement |
JP4969426B2 (ja) * | 2007-12-07 | 2012-07-04 | 東プレ株式会社 | 破壊検知用パターン板 |
US9117052B1 (en) | 2012-04-12 | 2015-08-25 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns |
US9251299B1 (en) * | 2013-06-28 | 2016-02-02 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs |
US9003349B1 (en) | 2013-06-28 | 2015-04-07 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing a physical electronic design with area-bounded tracks |
US8984465B1 (en) | 2013-06-28 | 2015-03-17 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design |
US9213793B1 (en) | 2012-08-31 | 2015-12-15 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks |
US9104830B1 (en) | 2013-06-28 | 2015-08-11 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for assigning track patterns to regions of an electronic design |
US9183343B1 (en) | 2012-08-31 | 2015-11-10 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs |
US9817941B2 (en) | 2012-12-04 | 2017-11-14 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs |
US9165103B1 (en) | 2013-06-28 | 2015-10-20 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for tessellating and labeling routing space for routing electronic designs |
JP6274970B2 (ja) * | 2014-05-26 | 2018-02-07 | 日本電産サンキョー株式会社 | プリント基板およびカードリーダ |
RU2734232C1 (ru) * | 2017-01-27 | 2020-10-13 | Аселсан Электроник Санайи Ве Тиджарет Аноним Ширкети | Электронная система защиты зоны, содержащей конфиденциальную информацию |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11177029A (ja) * | 1997-12-10 | 1999-07-02 | Kawasaki Steel Corp | 半導体集積回路 |
JP2001024414A (ja) * | 1999-07-09 | 2001-01-26 | Asahi Glass Co Ltd | 自動車用ガラスアンテナ |
JP2002216093A (ja) * | 2001-01-24 | 2002-08-02 | Hitachi Maxell Ltd | 半導体チップ |
JP2002319010A (ja) * | 2001-01-13 | 2002-10-31 | Koninkl Philips Electronics Nv | 電気回路または電子回路の配置並びにこの回路配置を不正操作および/または悪用から保護する方法 |
JP2003007824A (ja) * | 2001-06-21 | 2003-01-10 | Nec Microsystems Ltd | Lsiチップの自動配線方法 |
JP2003110025A (ja) * | 2001-09-28 | 2003-04-11 | Mitsubishi Electric Corp | 半導体集積回路装置、配線生成方法及び配線生成装置 |
JP2004165378A (ja) * | 2002-11-12 | 2004-06-10 | Sharp Corp | 半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4636965A (en) * | 1984-05-10 | 1987-01-13 | Rca Corporation | Routing method in computer-aided-customization of universal arrays and resulting integrated circuit |
US4933898A (en) * | 1989-01-12 | 1990-06-12 | General Instrument Corporation | Secure integrated circuit chip with conductive shield |
JP3048429B2 (ja) | 1991-08-14 | 2000-06-05 | 株式会社東芝 | 半導体集積回路装置 |
US5389738A (en) * | 1992-05-04 | 1995-02-14 | Motorola, Inc. | Tamperproof arrangement for an integrated circuit device |
JP2874518B2 (ja) * | 1993-05-25 | 1999-03-24 | 日本電気株式会社 | 半導体装置及びその配線設計方法 |
US5473112A (en) * | 1993-09-13 | 1995-12-05 | Vlsi Technology, Inc. | Security circuitry with select line and data line shielding |
JP3037191B2 (ja) * | 1997-04-22 | 2000-04-24 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
KR100245562B1 (ko) * | 1997-10-14 | 2000-03-02 | 윤종용 | 고속으로 동작하는 반도체 장치에서 신호 간섭을방지하기 위한배선 구조 |
DE59813938D1 (de) * | 1998-08-19 | 2007-04-19 | Infineon Technologies Ag | Halbleiterchip mit Oberflächenabdeckung gegen optische Untersuchung der Schaltungsstruktur |
KR100710936B1 (ko) | 1998-11-05 | 2007-04-24 | 인피니언 테크놀로지스 아게 | 집적 회로용 보호 회로 |
JP3454471B2 (ja) | 1999-07-09 | 2003-10-06 | 沖電気工業株式会社 | 半導体装置 |
JP2001244414A (ja) | 2000-02-29 | 2001-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路 |
JPWO2003015169A1 (ja) * | 2001-08-07 | 2004-12-02 | 株式会社ルネサステクノロジ | 半導体装置およびicカード |
-
2004
- 2004-06-22 JP JP2004183810A patent/JP4758621B2/ja not_active Expired - Fee Related
- 2004-08-10 US US10/914,334 patent/US7194719B2/en active Active
- 2004-08-27 WO PCT/JP2004/012803 patent/WO2005022625A1/ja active Application Filing
- 2004-08-27 EP EP16186182.8A patent/EP3154076A1/en not_active Ceased
- 2004-08-27 EP EP04772752A patent/EP1670050A4/en not_active Withdrawn
- 2004-08-27 TW TW093125770A patent/TW200511503A/zh unknown
-
2007
- 2007-02-13 US US11/705,448 patent/US7376928B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11177029A (ja) * | 1997-12-10 | 1999-07-02 | Kawasaki Steel Corp | 半導体集積回路 |
JP2001024414A (ja) * | 1999-07-09 | 2001-01-26 | Asahi Glass Co Ltd | 自動車用ガラスアンテナ |
JP2002319010A (ja) * | 2001-01-13 | 2002-10-31 | Koninkl Philips Electronics Nv | 電気回路または電子回路の配置並びにこの回路配置を不正操作および/または悪用から保護する方法 |
JP2002216093A (ja) * | 2001-01-24 | 2002-08-02 | Hitachi Maxell Ltd | 半導体チップ |
JP2003007824A (ja) * | 2001-06-21 | 2003-01-10 | Nec Microsystems Ltd | Lsiチップの自動配線方法 |
JP2003110025A (ja) * | 2001-09-28 | 2003-04-11 | Mitsubishi Electric Corp | 半導体集積回路装置、配線生成方法及び配線生成装置 |
JP2004165378A (ja) * | 2002-11-12 | 2004-06-10 | Sharp Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2005101526A (ja) | 2005-04-14 |
EP1670050A1 (en) | 2006-06-14 |
US7194719B2 (en) | 2007-03-20 |
US7376928B2 (en) | 2008-05-20 |
US20050050507A1 (en) | 2005-03-03 |
EP3154076A1 (en) | 2017-04-12 |
US20070162884A1 (en) | 2007-07-12 |
TW200511503A (en) | 2005-03-16 |
WO2005022625A1 (ja) | 2005-03-10 |
EP1670050A4 (en) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7376928B2 (en) | Basic cell, edge cell, wiring shape, wiring method, and shield wiring structure | |
JP4882455B2 (ja) | 半導体集積回路のユニットセルおよびユニットセルを使用した配線方法および配線プログラム | |
TWI326485B (en) | Multilayered integrated circuit with extraneous conductive traces | |
US7547973B2 (en) | Tamper-resistant semiconductor device | |
US9870962B1 (en) | Integrated circuit including NCEM-enabled, interlayer overlap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates | |
KR20040010564A (ko) | 분석으로부터 보호되는 집적 회로 장치 및 그 회로 장치의제조 방법 | |
CN107039402A (zh) | 测试图案、测试方法以及计算机实现方法 | |
JP2009054817A (ja) | 半導体集積回路およびダミーパターンの配置方法 | |
JP2005093575A (ja) | 半導体集積回路装置と配線レイアウト方法 | |
JP4791819B2 (ja) | スタンダードセルおよびそれを用いたセルライブラリ | |
US9892966B1 (en) | Metal only post-mask ECO for integrated circuit | |
US20060103402A1 (en) | Semiconductor apparatus | |
US10115676B2 (en) | Integrated circuit and method of making an integrated circuit | |
CN100440457C (zh) | 基本单元、端部单元、布线形状、布线方法以及屏蔽布线构造 | |
JPH0622256B2 (ja) | 半導体集積回路装置の製造方法 | |
US10096530B1 (en) | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells | |
JPS62199026A (ja) | 半導体装置の製造方法 | |
JP2003142583A (ja) | 半導体装置及びその設計方法 | |
JP4734049B2 (ja) | マスタースライス型半導体集積回路装置 | |
JPH05102002A (ja) | 半導体素子評価用tegマスクパターン及びそのレイアウト方法 | |
JP2005174983A (ja) | 半導体ウェハ | |
JP2803800B2 (ja) | 半導体集積回路装置の配線方法 | |
JP2010021349A (ja) | 半導体記憶装置 | |
JPS6034016A (ja) | 半導体集積回路ウェ−ハ及びその製造に用いるマスク | |
JPS62274744A (ja) | 配置改良方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110603 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4758621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |