WO2005022625A1 - 基本セル、端部セル、配線形状、配線方法、シールド配線構造 - Google Patents

基本セル、端部セル、配線形状、配線方法、シールド配線構造 Download PDF

Info

Publication number
WO2005022625A1
WO2005022625A1 PCT/JP2004/012803 JP2004012803W WO2005022625A1 WO 2005022625 A1 WO2005022625 A1 WO 2005022625A1 JP 2004012803 W JP2004012803 W JP 2004012803W WO 2005022625 A1 WO2005022625 A1 WO 2005022625A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
wirings
basic
cell
terminals
Prior art date
Application number
PCT/JP2004/012803
Other languages
English (en)
French (fr)
Inventor
Noriaki Matsuno
Masato Tsunoda
Hirofumi Wada
Original Assignee
Matsushita Electric Industrial Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co.,Ltd. filed Critical Matsushita Electric Industrial Co.,Ltd.
Priority to EP04772752A priority Critical patent/EP1670050A4/en
Publication of WO2005022625A1 publication Critical patent/WO2005022625A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a shield wiring technique for making physical analysis of a semiconductor chip difficult and preventing unauthorized reading and falsification of security information.
  • circuit information and internal information of semiconductor devices have been required to have a remarkable degree of confidentiality.
  • semiconductor devices in the field of IC force are characterized by their safety, it is necessary to protect important information from unauthorized analysis and prevent tampering and copying of internal information.
  • one end of a plurality of wirings each having a wiring path formed at 90 degrees is disposed on one of the opposite sides, and the other end of the plurality of wirings is disposed on the other of the opposite sides.
  • Each of the one ends of the plurality of wirings is located at a point-symmetric position with respect to any one of the other ends of the plurality of wirings and the center of the outer frame, and the paths of the plurality of wirings are arranged so as not to cross each other. It is characterized by.
  • a plurality of wirings each having a wiring path formed at 45 degrees and 90 degrees are arranged, and one end of each of the plurality of wirings is provided in addition to the plurality of wirings. It is characterized by being located at a point-symmetric position with respect to any one of the ends and the center of the outer frame, and wherein the paths of the plurality of wirings are arranged so as not to cross each other.
  • a plurality of basic cells having different wiring routes are prepared, and one or the other ends of a plurality of wirings of one basic cell among the prepared basic cells are provided.
  • the basic cell is arranged so that one end or the other end of the plurality of wirings of one of the basic cells is connected to form a wiring.
  • the wiring pattern may be inverted with respect to the origin of the basic cell.
  • the column direction means the direction in which the connection point of each cell is in contact with the connection point of an adjacent cell when the basic cells are arranged in that direction.
  • the wiring when one end and the other end of the plurality of wirings are used at a symmetrical position on one side of the opposite side and on the other side, when any of the arranged basic cells is used, Alternatively, the wiring may be turned around the origin of the basic cell and the Y-turn may be inverted on the Y axis.
  • the end cell according to the present invention is a pattern for folded connection at the end of the wiring path, and the terminal is provided only on one side at the same position as the terminal position when the basic cells to be connected are arranged side by side.
  • the terminals are arranged, and the terminals are associated one by one from both ends of the arranged terminals toward the center, and the associated terminals are wired in a 90-degree route.
  • the end of the wiring path be connected back using the end cell.
  • the wiring shape according to the present invention includes a step-like wiring path formed at least in part by a wiring in a horizontal and vertical direction on a wiring path wired in an oblique direction. Become a temple symbol.
  • a wiring structure of a shielded wire according to the present invention includes a first shielded wire almost completely overlapped on a wire to be protected, and a second shield formed on an upper layer of the first shielded wire. And a lead line.
  • the wiring structure of another shield line according to the present invention is formed on the uppermost layer of a semiconductor device.
  • the connection between the cable and the lower layer wiring, and making a wiring bridge in some places, are four temples.
  • one end of a plurality of wirings whose wiring paths are formed at 45 degrees or 90 degrees is disposed on one of the opposite sides, and the other end of the plurality of wirings is disposed on the other of the opposite sides.
  • Each of the plurality of wirings is arranged in a straight line between one end and the other end thereof, and the plurality of wirings are arranged in parallel with each other.
  • Another wiring method according to the present invention is to prepare a plurality of the above basic cells, and to provide one end or the other end of a plurality of wirings of one basic cell among the prepared basic cells, and the other of the prepared basic cells.
  • a wiring is formed by arranging a basic cell so that one end or the other end of a plurality of wirings of another basic cell is connected.
  • Another wiring structure according to the present invention is a plurality of wirings each having a wiring path formed at 45 degrees or 90 degrees, wherein the plurality of wirings are arranged in parallel by a straight line without folding.
  • Another end cell according to the present invention is a pattern for folded connection at the end of the wiring path, and a terminal is provided only on one side at the same position as the terminal position when the above basic cells are arranged side by side.
  • Each of the arranged and arranged terminals is characterized in that it is connected to any one of the arranged other terminals other than the terminal arranged next to itself.
  • the end portions of the wiring path are connected back using a plurality of end cells having different connection relationships between terminals.
  • Another wiring structure according to the present invention is a plurality of wirings folded back at a path end, wherein each of the plurality of wirings is adjacent to a wiring of a path different from its own path among the plurality of wirings. Are combined.
  • a plurality of small-area wiring patterns can be easily selected, By randomizing the number, it is possible to generate a less regular shielded wiring that is different from a simple array layout.
  • the conventional shielded wire uses the shield Since the same path is adjacent at the turn-back part of the area, it was possible to analyze the area of two or more paths of the shield wiring in one processing time as the processing time to connect the cut shield wire with another path.
  • a probe for circuit wiring in a shield wiring removal area is provided. In comparison with conventional circuit analysis, the processing time for the analysis of two or more paths of the shielded wiring can be doubled or more than before, and the processing difficulty can be increased.
  • the top layer wiring has a regular pattern, but generates a shield line path with less regularity, which makes circuit analysis difficult. The degree can be increased.
  • FIG. 1 is a diagram showing a schematic procedure of a method of wiring a shield line according to the first embodiment.
  • FIG. 2 is a diagram illustrating an example of a basic cell.
  • FIG. 3 is a diagram for explaining the rules for determining the terminal positions of the basic cells of the 90-degree wiring type (1).
  • FIG. 4 is a diagram showing an example of a basic cell of the 90-degree wiring type (1).
  • FIG. 5 is a diagram showing an example of a basic cell of the 90-degree wiring type (1).
  • FIG. 6 is a diagram showing an example of a basic cell of the 90-degree wiring type (1).
  • FIG. 7 is a diagram for explaining the rules for determining the terminal positions of the basic cells of the 90-degree wiring type (2).
  • FIG. 8 is a diagram showing an example of a basic cell of the 90-degree wiring type (2).
  • FIG. 9 is a diagram showing an example of a basic cell of the 90-degree wiring type (2).
  • FIG. 10 is a diagram showing an example of an end cell.
  • FIG. 11 is a diagram for explaining a rule for determining a terminal position of an end cell.
  • FIG. 12 is a diagram showing an example of an end cell for the 90-degree wiring type (1).
  • FIG. 13 is a diagram showing an example of an end cell for the 90-degree wiring type (2).
  • FIG. 14 is a diagram for explaining a rule for determining a terminal position of a 45-degree wiring type basic cell.
  • FIG. 15 is a diagram illustrating an example of a 45-degree wiring type basic cell.
  • FIG. 16 is a diagram showing an example of a 45-degree wiring type basic cell.
  • FIG. 17 is a diagram showing an example of an end cell for a 45-degree wiring type.
  • FIG. 18 is a diagram for explaining a method of arranging the basic cells and the end cells of the 90-degree wiring type (1).
  • FIG. 19 is a diagram showing an example of shielded wires wired according to a method of arranging 90-degree wiring type (1) basic cells and end cells.
  • FIG. 20 is a diagram for explaining a method of arranging a basic cell and a partial cell of the 90-degree wiring type (2).
  • FIG. 21 is a diagram showing an example of shielded wires wired according to the method of arranging the 90-degree wiring type (2) basic cells and end cells.
  • FIG. 22 is a diagram for explaining a method of arranging a 45-degree wiring type basic cell and end cells.
  • FIG. 23 is a diagram showing an example of shielded wires wired by a method of arranging a 45-degree wiring type basic cell and end cells.
  • FIG. 24 is a diagram showing an example of a wiring path that can be realized by devising the insertion position of the end pattern (end cell).
  • FIG. 25 is a diagram illustrating an example of a wiring path that can be realized by devising the insertion position of the end pattern (end cell).
  • FIG. 26 is a diagram illustrating an example of a basic cell.
  • FIG. 27 is a diagram illustrating an example of the i3 ⁇ 4 part cell.
  • FIG. 28 is a diagram illustrating an example of a cell row arranged by the method of arranging the basic cells and the end cells according to the second embodiment.
  • FIG. 29 shows an example of a shielded well path arranged according to the arrangement method of the basic cells and the end cells according to the second embodiment.
  • FIG. 30 is a diagram showing a structure of a basic cell according to the third embodiment.
  • FIG. 31 is a diagram showing a shield wiring structure according to the fourth embodiment.
  • FIG. 32 is a diagram showing a shield wiring structure according to the fifth embodiment. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 shows a schematic procedure of a shielded wiring method according to the first embodiment.
  • the shield line is wired on the top layer of the wiring so as to hide the mask pattern in order to prevent reading of the mask pattern for duplication and falsification of the semiconductor chip, and to prevent circuit analysis by a probe on the wiring.
  • a plurality of small-area wiring patterns (basic cells) are prepared, and the selection and arrangement of the wiring patterns are made random. It should be noted that the same battery (basic cell) may be adjacent to each other. This makes it possible to generate shield wiring with less regularity, which is different from a simple array arrangement. This will be specifically described below.
  • the design rules for the wiring pattern (basic cell), which is the basic unit of shield wiring, will be described.
  • An example of a basic cell is shown in Fig. 2 to facilitate understanding of the design rules.
  • the design rules are determined as follows in order to make the wiring density uniform. -The outer frame of the pattern (basic cell) is rectangular.
  • the distance between the wiring and the pattern outer frame is 1/2 of the wiring distance.
  • the rule values are determined based on the wiring rules and the capability of the wiring prober based on the design rules.
  • a basic cell is created according to the above rules. Here, the following three types of basic cells are created.
  • the 90-degree wiring type (1) consists of 90-degree wiring paths (so that the wiring path is 90 degrees to any one side around the LSI chip). ), And the terminal positions are not symmetrical. The position of the terminal is determined according to the following rules.
  • the 90-degree wiring type (2) has a 90-degree wiring path as shown in Figs. 7 (a) and (b). 90 degrees), and the terminal positions are symmetrical. Terminal positions are determined according to the following rules.
  • the entry and exit of the wiring are located on opposite sides of the pattern outer frame.
  • the terminal position for each side is at the ⁇ axis target centered on the origin of the pattern (marked by X in Fig. 7).
  • Figs. 8 to 9 show examples of basic cells of the 90-degree wiring type (2) created in this way.
  • end cells for the 90-degree wiring types (1) and (2) are created.
  • the lower cell is a pattern for the folded connection at the end of the wiring path in the shield wiring, and FIG. 10 shows an example thereof.
  • Edge cells are created according to the following rules to equalize the density of wiring ⁇
  • the outer frame of the pattern shall be two wiring patterns (basic cells) arranged side by side. -Make all wiring intervals the same.
  • the distance between the wiring and the pattern outer frame is 1 / of the wiring distance.
  • the rule values are determined based on the wiring rules and the capability of the wiring prober based on the design rules.
  • the terminal positions of the end cells are determined according to the following rules.
  • the 45-degree wiring type as shown in Fig. 14, has a wiring thread route of 45 degrees and 90 degrees (the wiring route is 45 degrees to any one side around the LSI chip). Or 90 degrees).
  • the positions of the terminals are determined according to the following rules.
  • the next step is to select the type of basic cell to be used for shielded wiring.
  • Basic cells and end cells are arranged according to different arrangement rules according to the selected basic cell type. This will be specifically described below.
  • the end patterns are arranged in a row in the horizontal direction at the pitch of the end pattern outer frame. At this time, an end pattern is randomly selected. Top and bottom at the top of the placement area The inverted end patterns are arranged in a row in the horizontal direction at the pitch of the end pattern outer frame. At this time, the end pattern is selected at random. If the wiring pattern has an even number of steps, the upper end pattern is shifted by one outer frame size of the wiring pattern (see Fig. 18 (c)). If there are an odd number of steps, the outer pattern size of the wiring pattern is 1.5. (See Fig. 18 (d).)
  • Fig. 19 shows an example of the shielded wires wired as described above.
  • the end patterns are arranged in a line in the horizontal direction at the pitch of the end pattern outer frame. At this time, the end pattern is selected at random.
  • the end patterns inverted upside down are arranged at a pitch of the end pattern outer frame, and are shifted in the horizontal direction by a distance equal to one outside of the wiring pattern. At this time, an end pattern is selected at random (see FIG. 20 (b)).
  • Fig. 21 shows an example of shielded wires wired as described above.
  • Wiring patterns are arranged in the shield area at the pitch of the wiring pattern outer frame. At this time, a wiring pattern is selected at random, and the Y axis is inverted at random around the origin of the pattern (see Fig. 22 (a)).
  • the placement start position is shifted from the position of (1) above to the vertical and horizontal size of the wiring pattern outer frame by half and the wiring pattern is arranged by the same number of wiring pattern outer frame pitches as in (1). ⁇ ⁇ axis reversal is performed randomly around the origin of. At this time, run the wiring pattern Choose to a dam. After placement, multiple vertical wiring routes are created (see Figure 22 (b)).
  • the placement start position is shifted from the position (1) by half the size of the placement pattern outer frame, and the end patterns are arranged in a row at the pitch of the end pattern outer frame. At this time, the end pattern is selected at random.
  • the end patterns that are turned upside down are arranged in a row in the horizontal direction at the pitch of the outer frame of the end patterns. At this time, the end pattern is randomly selected.
  • the placement position is shifted in the horizontal direction according to the number of wiring pattern steps (see Fig. 22 (c)).
  • Figure 23 shows an example of a shielded wire wired as described above.
  • the wiring route can be complicated as shown in FIGS. 24 and 25.
  • the schematic procedure of the shielded wiring method according to the second embodiment is the same as the procedure shown in FIG.
  • basic cells of a plurality of paths that are always parallel, and end cells for the return connection where the same path is not adjacent are arranged.
  • the processing time for the analysis of the area of two or more paths of the shield wiring is more than doubled compared to the circuit analysis by the probe to the circuit wiring in the shield wiring removal area, and the processing difficulty is increased.
  • a specific description will be given.
  • the design rules of the basic cell which is the basic unit of the shielded wire, will be described.
  • the design rules are defined as follows in order to make the wiring density uniform.
  • -Wiring is the uppermost layer of wiring, and is arranged in parallel with other wiring in a straight line.
  • the distance between the wiring and the outer frame of the basic cell shall be 1/2 of the wiring distance.
  • -Terminals are placed on the opposite side of the pattern outer frame, and the terminals placed on one side and the other side Arrange them at the positions where they are connected to the terminals by wiring.
  • the wiring interval is determined based on the wiring rule and the capability of the wiring prober based on the design rules.
  • a basic cell is created according to the above rules.
  • two types of basic cells type (1) and type (2), are created.
  • Type (1) is as shown in Fig. 26 (a).
  • the wiring route to the chip is configured at 90 degrees (the wiring route is configured to be 90 degrees to any one side around the LSI chip), and the type (2) As shown in Fig. 26 (b), the wiring route to the chip is configured at 45 degrees (so that the wiring route is 45 degrees to any one side around the LSI chip). Configured).
  • the end cell is a pattern for folded connection at the end of the wiring route, and the design rule is determined as follows. -The outer frame of the end cell shall be the size of two basic cells arranged side by side.
  • -Wiring is arranged so that the same route is not folded back and adjacent using contacts that connect the wiring top layer, the wiring bottom layer, and the wiring top layer and the wiring bottom layer.
  • the distance between the top layer of wiring and the outer frame of the basic cell is 1 / of the wiring distance in the top layer of wiring.
  • -Terminals should be placed only on one side at the same location as the terminal positions when two basic cells are arranged side by side.
  • the wiring interval is determined based on the wiring rule and the capability of the wiring probe based on the design rules.
  • FIGS. 27 (a) to (c) Examples of edge cells created according to the above rules are shown in Figs. 27 (a) to (c).
  • each terminal is connected to one of the other terminals other than the terminal arranged next to itself by a wiring lower layer and a contact.
  • the correspondence of connection between terminals is different from each other.
  • FIG. 28 shows an example of a cell row arranged in this manner.
  • Fig. 28 (a) shows an example in which basic cells and partial cells of type (1) are arranged
  • Fig. 28 (b) shows an example in which basic cells and end cells of type (2) are arranged. is there.
  • Fig. 29 (a) shows an example of the shield line route wired as described above.
  • the area of the shielded wiring removal area can be reduced to two or more paths of the shielded wiring for the circuit analysis by the probe to the circuit wiring.
  • the processing time for the analysis of the workpiece can be more than doubled, and the processing difficulty can be increased.
  • Fig. 29 (a) only the end cells (here, the type shown in Fig. 27 (a)) that have the same connection relation between the terminals are used.
  • the wiring in the upper layer is regular as path 1, path 2, path 3, path 4 'path 1, path 2, path 3, path 4,--.
  • the end cells in which the correspondences between the terminals are different here, the type shown in Fig. 27 (a), The type shown in Fig. 27 and the type shown in Fig. 27 (c)
  • the wiring in the uppermost layer is route 1, route 2, route 3, route 4, route 3, route 4, route 1, and route 2 , ⁇ ⁇ ⁇ irregular.
  • the top layer wiring has a regular pattern (a pattern in which a plurality of straight wirings are arranged in parallel). Nevertheless, it is possible to generate a shielded wire path with less regularity, thereby increasing the difficulty of circuit analysis.
  • FIG. 30 shows the structure of a basic cell according to the third embodiment.
  • This basic cell is obtained by realizing a 45-degree path in a normal 45-degree wiring type basic cell as shown in the first and second embodiments by a 90-degree step-like path. Edge processing and machining difficulties This eases the difficulty.
  • the finish of the stepped portion of P is crushed and becomes almost 45-degree wiring.
  • the exposed area of the lower layer is smaller than that of the normal 45-degree path by the step-like shape.
  • Shield wiring can be realized by laying the basic cells shown in FIG. 30 in the shield region in the same manner as in the first and second embodiments.
  • FIG. 31 shows a shield wiring structure according to the fourth embodiment.
  • the lower-layer shield line is completely overlapped with the protective wiring and wired.
  • the direction of the upper shield wire does not matter.
  • FIG. 32 shows a shield wiring structure according to the fifth embodiment.
  • the uppermost layer is a shield wiring layer, and circuit wiring is partially mixed (covers up to the upper limit of the area ratio). Automatically insert dummy wiring into the empty area of the middle layer (up to the upper limit of the area ratio of each layer). Connect each dummy wiring and the wiring in the lower layer, and make a wiring bridge in some places.
  • the present invention can be used for a shield wiring arrangement for protecting a semiconductor chip that requires high confidentiality / confidentiality in circuit information and internal information from duplication and tampering.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本発明による基本セルは、配線経路が９０度で構成された複数の配線の一端が対辺の一方に配置され、前記複数の配線の他端が前記対辺の他方に配置され、前記複数の配線の一端の各々は、前記複数の配線の他端のいずれか１つと外枠の中央に対して点対称の位置にあり、前記複数の配線の経路は互いに交差しないように配置されている。

Description

曰月^田 » 基本セル、端部セル、 配線形状、 配線方法、 シールド配線構造 技術分野
本発明は、 半導体チップの物理解析を困難にし、 セキュリティ情報の不正読み出し および改竄を防ぐためのシールド配線技術に関する。 背景技術
近年、 半導体装置の回路情報や内部情報には著しい度合いの機密性 -秘匿性が求め られるようになっている。 とりわけ I C力一ドの分野における半導体装置はその安全 性を特徴としているため、 重要な情報については不正な解析を受けないように保護し 、 内部情報の改竄■コピーを防止する必要がある。半導体チップの複製■改竄を目的 としたマスクパターンの読み出しや配線へのプローブによる回路解析を防止するため 、 マスクパターンを隠すように配線最上層にてシールド配線を行う技術が存在する。 発明の開示
しかしながらシールド対象領域はチップ全面にわたるためマニュアルでの配線はェ 数的に不可能である。 また、 自動配線ツールでは、 配線を隙間無く敷き詰めることは できない。
本発明による基本セルは、配線経路が 9 0度で構成された複数の配線の一端が対辺 の一方に配置され、 前記複数の配線の他端が前記対辺の他方に配置され、前記複数の 配線の一端の各々は、 前記複数の配線の他端のいずれか 1つと外枠の中央に対して点 対称の位置にあり、 前記複数の配線の経路は互いに交差しないように配置されている 、 ことを特徴とする。
また、 本発明によるもう 1つの基本セルは、 配線経路が 4 5度および 9 0度で構成 された複数の配線が配置され、 前記複数の配線の一端の各々は、 前記複数の配線の他 端のいずれか 1つと外枠の中央に対して点対称の位置にあり、 前記複数の配線の経路 は互いに交差しないように配置されている、 ことを特徴とする。
本発明による配線方法は、 上述の基本セルで配線経路が異なるものを複数用意し、 用意した基本セルのうちのある 1つの基本セルの複数の配線の一端または他端と、 用 意した基本セルのうちの 1つの基本セルの複数の配線の一端または他端とが接続する ように基本セルを配置して配線を形成する、 ことを特徴とする。
さらに、 列方向に配置された複数の基本セルの 1つおきについて、 当該基本セルの 原点を中心に配線パターンを丫軸反転させてもよい。 ここでいう列方向とは、 その方 向に基本セルを並べると、 必ず、 それぞれのセルの接続点が、 隣り合うセルの接続点 に接する方向を意味する。
また、 上記配線方法において、複数の配線の一端および他端が対辺の一方および他 方において左右対称な位置に配置されている基本セルを用いる場合には、 配置された 基本セルの任意のセルについて、 当該基本セルの原点を中心に配線ノ、°ターンを Y軸反 転させてもよい。
本発明による端部セルは、 配線経路端部での折り返し接続用のバタ一ンであつて、 接続すべき基本セルを横に並べたときの端子位置と同じ場所に片側の辺にのみ端子が 配置され、 配置された端子の両端から 1つづつ中央に向かって端子が対応づけられて おり、 対応づけられた端子間が 9 0度の経路で配線されていることを特徴とする。 上記配線方法において、 配列された基本セルが 2列以上に及ぶ時、 上記端部セルを 用いて、 配線経路端部を折り返し接続することが好ましい。
本発明による配線形状は、斜め方向の経路で配線されている配線経路上の少なくと も一部に水平および垂直方向の経路の配線により形成された階段状の配線経路を含ん でいることを 4寺徴とする。
本発明によるシールド線の配線構造は、保護すべき配線の上にほぼ完全に重ねて配 線された第 1のシールド線と、 前記第 1のシールド線の上層に形成された第 2のシ一 ルド線とを備えることを特徴とする。
本発明によるもう 1つのシールド線の配線構造は、 半導体装置の最上層に形成され 、 部分的に回路配線が混在されたシールド配線層と、 半導体基板と前記シールド配線 層との間に設けられ、 空き領域にダミー配線が挿入されている少なくとも 1つの中間 層とを備え、 ダミー配線と下層の配線とを接続し、 ところどころを配線ブリッジにし ておくことを 4寺徴とする。
本発明によるもう 1つの基本セルは、 配線経路が 4 5度または 9 0度で構成された 複数の配線の一端が対辺の一方に配置され、 前記複数の配線の他端が前記対辺の他方 に配置され、 前記複数の配線の各々は、 その一端と他端との間が一直線に配線されて おり、 前記複数の配線は、互いに平行に配置されている、 ことを特徴とする。
本発明によるもう 1つの配線方法は、 上記の基本セルを複数用意し、用意した基本 セルのうちのある 1つの基本セルの複数の配線の一端または他端と、 用意した基本セ ルのうちの他の 1つの基本セルの複数の配線の一端または他端とが接続するように基 本セルを配置して配線を形成する、 ことを特徴とする。
本発明によるもう 1つの配線構造は、 配線経路が 4 5度または 9 0度で構成された 複数の配線であって、 前記複数の配線は折り返しのない直線で平行に配置されている 、 ことを特徴とする。
本発明によるもう 1つの端部セルは、 配線経路端部での折り返し接続用のパターン であって、 上記の基本セルを横に並べたときの端子位置と同じ場所に片側の辺にのみ 端子が配置され、配置された端子の各々は、 配置された他の端子のうち自身の隣に配 置された端子以外の端子のいずれか 1つと接続されている、 ことを特徴とする。 上記配線方法において、 配列された基本セルが 2列以上に及ぶ時、 上記の 1つまた は複数の端部セルを用いて、 配線経路端部を折り返し接続する、 ことが好ましい。 上記配線方法において、端子間の接続の対応関係が異なっている複数の端部セルを 用いて配線経路端部を折り返し接続する、 ことが好ましい。
本発明によるもう 1つの配線構造は、経路端部で折り返し接続された複数の配線で あって、 前記複数の配線の各々は、 前記複数の配線のうち自身の経路とは異なる経路 の配線と隣り合つている、 ことを特徴とする。
本発明によれば、 小面積の配線パターンを複数容易し、 配線パターンの選択と配置 をランダムにすることで、 単純なアレイ配置とは異なる、規則性の少ないシールド配 線を生成することができる。
また、 シールド線を除去し、切断されたシールド線を別の経路で接続することで、 P余去領域の回路配線へのプロ一プによる回路解析に対して、 従来のシールド線では、 シールド経路の折り返し部分で同一経路が隣接するため、切断されたシールド線を別 の経路で接続する加工時間として、 1度の加工時間でシールド配線の 2経路以上の領 域の解析が可能であった。 これに対して本発明では、 常に平行な複数の経路の基本セ ルと、 同一経路が隣接しない折り返し接続用の端部セルを配置することにより、 シ一 ルド配線除去領域の回路配線へのプローブによる回路解析に対して、 シールド配線の 2経路以上の領域の解析のための加工時間を従来の 2倍以上にし、 加工難易度を高く することができる。
また、端子間の接続の対応関係が異なっている複数の端部セルを用いることで、 最 上層配線は規則的なパターンでありながら、 規則性の少ないシールド線経路を生成し 、 回路解析の難易度を高くすることができる。 図面の簡単な説明
図 1は、 第 1の実施形態によるシールド線の配線方法の概略手順を示す図である。 図 2は、 基本セルの一例を示す図である。
図 3は、 9 0度配線タイプ（1 ) の基本セルの端子位置の決定ルールを説明するた めの図である。
図 4は、 9 0度配線タイプ（1 ) の基本セルの例を示す図である。
図 5は、 9 0度配線タイプ（1 ) の基本セルの例を示す図である。
図 6は、 9 0度配線タイプ（1 ) の基本セルの例を示す図である。
図 7は、 9 0度配線タイプ（2 ) の基本セルの端子位置の決定ルールを説明するた めの図である。
図 8は、 9 0度配線タイプ（2 )の基本セルの例を示す図である。
図 9は、 9 0度配線タイプ（2 ) の基本セルの例を示す図である。 図 1 0は、端部セルの一例を示す図である。
図 1 1は、端部セルの端子位置の決定ルールを説明するための図である。
図 1 2は、 9 0度配線タイプ（ 1 )用の端部セルの例を示す図である。
図 1 3は、 9 0度配線タイプ（2 )用の端部セルの例を示す図である。
図 1 4は、 4 5度配線タイプの基本セルの端子位置の決定ルールを説明するための 図である。
図 1 5は、 4 5度配線タイプの基本セルの例を示す図である。
図 1 6は、 4 5度配線タイプの基本セルの例を示す図である。
図 1 7は、 4 5度配線タイプ用の端部セルの例を示す図である。
図 1 8は、 9 0度配線タイプ（1 ) の基本セルおよび端部セルの配置方法を説明す るための図である。
図 1 9は、 9 0度配線タイプ（1 ) の基本セルおよび端部セルの配置方法によって 配線されたシールド線の例を示す図である。
図 2 0は、 9 0度配線タイプ（2 ) の基本セルおよび έ 部セルの配置方法を説明す るための図である。
図 2 1は、 9 0度配線タイプ（2 ) の基本セルおよび端部セルの配置方法によって 配線されたシールド線の例を示す図である。
図 2 2は、 4 5度配線タイプの基本セルおよび端部セルの配置方法を説明するため の図である。
図 2 3は、 4 5度配線タイプの基本セルおよび端部セルの配置方法によって配線さ れたシールド線の例を示す図である。
図 2 4は、端部パターン （端部セル） の挿入位置を工夫することにより実現可能な 配線経路の例を示す図である。
図 2 5は、端部パターン （端部セル） の挿入位置を工夫することにより実現可能な 配線経路の例を示す図である。
図 2 6は、 基本セルの例を示す図である。
図 2 7は、 i¾部セルの例を示す図である。 図 2 8は、 第 2の実施形態による基本セルおよび端部セルの配置方法によって配置 されたセル列の例を示す図である。
図 2 9は、 第 2の実施形態による基本セルおよび端部セルの配置方法によって配置 されたシールド $泉経路の例を示すである。
図 3 0は、第 3の実施形態による基本セルの構造を示す図である。
図 3 1は、 第 4の実施形態によるシールド配線構造を示す図である。
図 3 2は、第 5の実施形態によるシールド配線構造を示す図である。 発明を実施するための最良の形態
以下、本発明の実施の形態を図面を参照して詳しく説明する。 なお、 図面において 同一または相当部分には同じ参照符号を付してその説明は繰り返さない。
(第 1の実施形態）
第 1の実施形態によるシールド線の配線方法の概略手順を図 1に示す。 シールド線 は、 半導体チップの複製、 改竄を目的としたマスクパターンの読み出しや、 配線への プローブによる回路解析を防止するため、 マスクパターンを隠すように配線最上層に 配線される。本実施形態では、 小面積の配線パターン （基本セル） を複数用意し、 配 線パターンの選択と配置をランダムにする。 なお、 隣同士で同一のバタ一ン （基本セ ル） が並ぶ場合も当然ありうる。 これにより、 単純なアレイ配置とは異なる、 規則性 の少ないシールド配線を生成することができる。以下、 具体的に説明する。
<基本セル、端部セルの作成 ( S T 1 0 0 ) >
まず、 シールド配線の基本単位となる配線パターン （基本セル） の設計ルールにつ いて説明する。設計ルールについての理解を容易にするために基本セルの一例を図 2 に示す。 ここでは配線の粗密を均一にするため、 次のように設計ルールを定める。 -パターン （基本セル） の外枠は長方形とする。
-すべての配線間隔を同じにする。
-配線とパターン外枠との間隔は、 配線間隔の 1 / 2とする。
-パターンの原点（図 2の X印） は外:^の中央とする。 なお、 ルール値は、 デザインルールを元に、 配線敷き詰め率や配線プローバの能力 により決定する。
以上のルールに従って基本セルを作成する。 ここでは次の 3タイプの基本セルを作 成する。
- 9 0度配線タイプ ( 1 )
- 9 0度配線タイプ（2 )
- 4 5度配線タイプ
各タイプの基本セルおよび端部セルの作成について具体的に説明する。
< 9 0度配線タイプ（1 ) >
9 0度配線タイプ（ 1 ) は、 図 3に示すように、 配線の経路が 9 0度で構成され （ 配線の経路が L S Iチヅプ周辺のいずれか 1辺に対して 9 0度となるように構成され ) 、端子位置が左右対称な位置にないものである。端子の位置は次のル―ルに従って 決定する。
•配線の入口と出口はバタ一ン外枠の対辺に配置する。
-配線の入口と出口は、 パターン外枠の中央（図 3の X印） に点対称の位置に配置し 、 配線名 A， B， Cの順序は反対とする。
端子の位置が決定すると、 同じ配線名の入口と出口との間を 9 0度の経路で配線す る。 これにより基本セルが 1つ作成される。 同様にして端子位置、配線経路の異なる 基本セルを複数作成する。 このようにして作成される 9 0度配線タイプ（1 ) の基本 セルの例を図 4〜図 6に示す。
< 9 0度配線タイプ（2 ) >
9 0度配線タイプ（2 ) は、 図 7 ( a ) ， （b ) に示すように、 配線の経路が 9 0 度で構成され（配線の経路が L S Iチップ周辺のいずれか 1辺に対して 9 0度となる ように構成され） 、端子位置が左右対称な位置にあるものである。端子の位置は次の ルールに従って決定する。
-配線の入口と出口はパターン外枠の対辺に配置する。
-配線の入口と出口は、 パターン外枠の中央 （図 7の X印） に点対称の位置に配置し 、 配線名 A , Β , C , Dの順序は反対とする。
-辺ごとの端子位置が、 パターンの原点 （図 7の X印） を中心にした、 Υ軸対象の箇 所にある。
端子の位置が決定すると、 同じ配線名の入口と出口との間を 9 0度の経路で配線す る。 これにより基本セルが 1つ作成される。 同様にして端子位置、 配線経路の異なる 基本セルを複数作成する。 このようにして作成される 9 0度配線タイプ（2 ) の基本 セルの例を図 8〜図 9に示す。
次に 9 0度配線タイプ（1 ) , ( 2 )用の端部セルを作成する。 ¾部セルは、 シー ルド配線における、 配線経路端部での折り返し接続用のパターンであり、 図 1 0にそ の一例を示す。端部セルは、 配線の粗密を均一にするため、 次のルールに従って作成 れる ο
-パターンの外枠は、 配線パターン （基本セル） を横に 2個並べた大きさとする。 -すべての配線間隔を同じにする。
-配線とパターン外枠との間隔は、 配線間隔の 1 / とする。
-パターンの原点 （図 1 0の X印） は外^ =の中央とする。
なお、 ルール値は、 デザインルールを元に、 配線敷き詰め率や配線プローバの能力 により決定する。
端部セルの端子の位置は次のルールに従って決定する。
-使用する配線パターン （基本セル） を横に並べたときの端子位置と同じ場所に片側 の辺にのみ配置する。
-配置の順番は、 両端から中央に向かって同じものとする （図 1 1では、 A B C . C B A ) ο
端子の位置が決定すると、 同じ配線名の端子間を 9 0度の経路で配線する。 これに より端部セルが 1つ作成される。 同様にして端子位置、 配線経路の異なる端部セルを 複数作成する。 このようにして作成される 9 0度配線タイプ（1 ) 用の端部セルの例 を図 1 2に、 9 0度配線タイプ（2 ) 用の端部セルの例を図 1 3に示す。
< 4 5度配線タイプ > 4 5度配線タイプは、 図 1 4に示すように、 配線糸至路が 4 5度と 9 0度で構成され る （配線の経路が L S Iチップ周辺のいずれか 1辺に対して 4 5度または 9 0度とな るように構成される） ものである。端子の位置は次のルールに従って決定する。
-配線の入口と出口は、 パターン外^^の中央 （図 1 4の X印） に点対称の位置で、 配 線名 A , B , C , Dの順番は反対とする。
端子の位置が決定すると、 同じ配線名の入口と出口との間を 4 5度と 9 0度の経路 で配線する。 これにより基本セルが 1つ作成される。 同様にして端子位置、 配線経路 の異なる基本セルを複数作成する。 このようにして作成される 4 5度配線タイプの基 本セルの例を図 1 5〜図 1 6に示す。 また、 4 5度配線タイプ用の端部セルの例を図
1 7に示す。
<使用する基本セルタィプの選択（ S T 2 0 0 ) >
基本セル、端部セルを各タイプについて複数作成すると、 次に、 シールド配線に使 用する基本セルのタイプを選択する。
<基本セルおよび端部セルの配置 ( S T 3 0 0 ) >
選択した基本セルの夕ィプに応じて異なる配置ル一ルに従つて基本セルおよび端部 セルを配置する。以下、 具体的に説明する。
< 9 0度配線タイプ（ 1 ) の基本セルおよび端部セルの配置方法 >
( 1 )配線パターン （基本セル） の配置
配線パターンを、 配線パターン外枠のピッチで、 シールド領域に敷き詰める （図 1 8 ( a )参照） 。 このとき、 配線パターンをランダムに選択する。
( 2 ) 配線パターン （基本セル） の再配置
配置した配線ノ \°ターンのうち、 下から奇数番目の配線/ \°タ―ンをそれぞれの原点を 中心に Y軸反転する。反転後、 縦方向の配線経路が複数作成される （図 1 8 ( b )参 照） 。
( 3 )端部パターン （端部セル） の配置
配置領域の下端に、端部パターンを、端部パターン外枠のピッチで、横方向に一列 配置する。 このとき、 端部パターンをランダムに選択する。配置領域の上端に、 上下 反転した端部パターンを、端部パターン外枠のピッチで、横方向に一列配置する。 こ のとき、 端部パターンを、 ランダムに選択する。配線パターンが偶数段ある場合は、 上端端部パターンを、 配線パターンの外枠サイズ 1個分ずらし （図 1 8 ( c )参照） 、 奇数段ある場合は、 配線パターンの外枠サイズ 1 . 5個分ずらす （図 1 8 ( d )参 照） 。
以上のようにして配線されたシールド線の例を図 1 9に示す。
く 9 0度配線タイブ（ 2 ) の基本セルおよび端部セルの配置方法 >
( 1 ) 配線パターン （基本セル） の配置
配線パターンを、 配線パターン外枠のピッチで、 シールド領、域に敷き詰める。 この とき、 配線パターンをランダムに選択し、 パターンの原点を中心に Y軸反転をランダ ムに行う。配置後、 縦方向の配線経路が複数作成される （図 2 0 ( a )参照） 。
( 2 )端部パターン （端部セル） の配置
配置領域の下端に、 端部パターンを、 端部パターン外枠のピッチで、横方向に一列 配置する。 このとき、 端部パターンを、 ランダムに選択する。配置領域の上端に、 上 下反転した端部パターンを、 端部パターン外枠のピッチで、 配線パターンの外^ =サイ ズ 1個分ずらして横方向に一列配置する。 このとき、端部パターンをランダムに選択 する （図 2 0 ( b )参照） 。
以上のようにして配線されたシールド線の例を図 2 1に示す。
< 4 5度配線タィプの基本セルぉよび端部セルの配置方法 >
( 1 ) 配線パターン （基本セル） の配置 1
配線パターンを、 配線パターン外枠のピッチで、 シールド領域に配置する。 このと き、 配線パターンをランダムに選択し、 パターンの原点を中心に Y軸反転をランダム に行う （図 2 2 ( a )参照） 。
( 2 ) 配線バタ一ン （基本セル） の配置 2
配置開始位置を上記 ( 1 ) の位置から配線パターン外枠の 1 / 2サイズ縦と横にず らして、 （1 ) と同じ数だけ配線パターンの外枠のピッチで配線パターンを配置し、 パターンの原点を中心に丫軸反転をランダムに行う。 このとき、 配線パターンをラン ダムに選択する。 配置後、縦方向の配線経路が複数作成される （図 2 2 ( b )参照） o
( 3 )端部パターン （端部セル） の配置
配置開始位置を （1 ) の位置から配置パターン外枠の 1 / 2サイズ横にずらして端 部パターンを端部パターン外枠のピッチで、横方向に一列配置する。 このとき、 端部 パターンをランダムに選択する。配置領域の上端に、 上下反転した端部パターンを、 端部パターンの外枠のピッチで横方向に一列配置する。 このとき、端部パターンをラ ンダムに選択する。配置位置は、 配線パターンの段数に応じて横方向にずらす （図 2 2 ( c )参照） 。
以上のようにして配線されたシールド線の例を図 2 3に示す。
なお、 以上に説明した配置方法において端部パターン （端部セル） の挿入位置をェ 夫することで、 図 2 4および図 2 5に示すように、 配線経路を複雑化することができ る o
(第 2の実施形態）
第 2の実施形態によるシールド線の配線方法の概略手順は図 1に示した手順と同様 である。本実施形態では、 常に平行な複数の経路の基本セルと、 同一経路が隣接しな い折り返し接続用の端部セルを配置する。 これにより、 シールド配線除去領域の回路 配線へのプロ一ブによる回路解析に対して、 シールド配線の 2経路以上の領域の解析 のための加工時間を 2倍以上にし、 加工難易度を高くすることができる。以下、 具体 的に説明する。
<基本セル、端部セルの作成 ( S T 1 0 0 ) >
まず、 シールド線の基本単位となる基本セルの設計ルールについて説明する。 ここ では配線の粗密を均一にするため、 次のように設計ルールを定める。
-基本セルの外^ =は長方形とする。
-配線は配線最上層で、他の配線と互いに平行に一直線に配置する。
■配線と基本セル外枠との間隔は、 配線間隔の 1 / 2とする。
-端子は、 パターン外枠の対辺に配置し、 1辺に配置された端子と他辺に配置された 端子とが配線によつて接続される位置に配置する。
なお、 配線間隔は、 デザインルールを元に、 配線敷き詰め率や配線プローバの能力 により決定する。
以上のルールに従って基本セルを作成する。 ここではタイプ（1 ) およびタイプ（ 2 ) の 2タイプの基本セルを作成する。 タイプ（ 1 ) は、 図 2 6 ( a ) に示すように
、 チップに対する配線の経路が 9 0度で構成されたもの （配線の経路が L S Iチップ 周辺のいずれか 1辺に対して 9 0度となるように構成されたもの） であり、 タイプ（ 2 ) は、 図 2 6 ( b ) に示すように、 チップに対する配線の経路が 4 5度で構成され たもの （配線の経路が L S Iチップ周辺のいずれか 1辺に対して 4 5度となるように 構成されたもの） である。
次に、 配線経路端部での折り返し接続用の端部セルを作成する。端部セルは、 配線 経路端部での折り返し接続用のバタ一ンであり、 次のように設計ルールを定める。 -端部セルの外枠は、基本セルを横に 2個並べた大きさとする。
-配線は、 配線最上層、 配線下層、 配線最上層と配線下層とを接続するコンタクトを 用いて、 同一経路が折り返しで隣接しないように配置する。
-配線最上層と基本セル外枠との間隔は、 配線最上層における配線間隔の 1 / とす る o
-端子は、 基本セルを横に 2個並べたときの端子位置と同じ場所に片側の辺にのみ配 置する。
なお、 配線間隔は、 デザインルールを元に、 配線敷き詰め率や配線プロ—バの能力 により決定する。
以上のルールに従って作成される端部セルの例を図 2 7 ( a )〜（c ) に示す。 こ れらの端部セルでは、 各端子は、他の端子のうち自身の隣に配置された端子以外のい ずれか 1つと配線下層およびコンタク卜により接続されている。 図 2 7 ( a ) ~ ( c ) に示す端部セルでは、端子間の接続の対応関係がそれぞれ異なっている。
<使用する基本セルタィプの選択（ S T 2 0 0 ) >
基本セル、端部セルを各タイプについて複数作成すると、 次に、 シールド配線に使 用する基本セルのタィプを選択する。
く基本セルおよび端部セルの配置 (ST 300) >
まず、選択した基本セルを、基本セル外枠のピッチでシールド領域に敷き詰める。 次に、 シールド線の始点と終点以外の端部に、選択した端部セルを、端子を配置した 辺を合わせて配置する。 このようにして配置されたセル列の例を図 28に示す。 図 2 8 (a) は、 タイプ（1 ) の基本セルおよび έ耑部セルを配置した例であり、 図 28 ( b) は、 タイプ（2) の基本セルおよび端部セルを配置した例である。
また、 以上のようにして配線されたシールド線経路の例を図 29 (a) に示す。 こ のように、 同一経路が隣接しない折り返し接続用の端部セルを配置することで、 シ一 ルド配線除去領域の回路配線へのプローブによる回路解析に対して、 シールド配線の 2経路以上の領域の解析のための加工時間を 2倍以上にし、加工難易度を高くするこ とができる。
なお、 図 29 (a) に示した例では、端子間の接続の対応関係が同じである端部セ ル （ここでは、 図 27 (a) に示したタイプ） のみを用いているため、最上層の配線 は、経路 1， 経路 2， 経路 3， 経路 4' 経路 1， 経路 2， 経路 3, 経路 4, - -とい うように規則的になっている。 これに対して、 図 29 (b) に示した例では、端子間 の接続の対応関係がそれぞれ異なっている端部セル （ここでは、 図 27 (a) に示し たタイプ、 図 27 (b) に示したタイプ、 図 27 (c) に示したタイプ） を用いてい るため、 最上層の配線は、経路 1， 経路 2, 経路 3， 経路 4， 経路 3， 経路 4, 経路 1， 経路 2， ■ ■というように不規則になっている。 このように、端子間の接続の女ォ 応関係がそれぞれ異なっている複数の端部セルを用いることで、 最上層配線は規則的 なパターン （一直線の複数の配線が平行に配置されたパターン） でありながら、規則 性の少ないシールド線経路を生成でき、 回路解析の難易度を高くすることができる。
(第 3の実施形態）
第 3の実施形態による基本セルの構造を図 30に示す。 この基本セルは、 第 1， 第 2の実施形態に示したような通常の 45度配線タイプの基本セルにおける 45度の経 路を階段状の 90度の経路で実現したものであり、 45度での端部の処理と加工の難 易度について緩和したものである。 この基本セルでは、 P皆段状の部分の仕上がりはつ ぶれて 4 5度配線に近いものになる。 また、通常の 4 5度の経路に比べて階段状にな つている分だけ下層の露出面積が小さい。 なお、 図 3 0では 4 5度の経路のすべてを 階段状の 9 0度の経路で実現しているが 4 5度の経路の一部のみを階段状の 9 0度の 経路で実現してもよい。図 3 0に示した基本セルを第 1， 第 2の実施形態と同様にし てシールド領域に敷き詰めることによりシールド配線を実現することができる。
(第 4の実施形態）
第 4の実施形態によるシールド配線構造を図 3 1に示す。 このシールド配線構造で は、 下層のシールド線を保護配線上に完全に重ねて配線する。上層のシールド線の方 向は問わない。 このようなシールド配線構造にすることにより、保護する配線を完全 に隠し、 かつ 1層シールドと見分けがつきずらくすることができる。 また、保護対象 を重要配線にすることでコストをおさえ、 かつ、 下層シールドを剥離すると回路が形 成できない。
(第 5の実施形態）
第 5の実施形態によるシールド配線構造を図 3 2に示す。 このシールド配線構造で は、 最上層をシールド配線層とし、部分的に回路配線を混在させる （面積率上限まで 覆う） 。 中間層の空き領域に自動処理でダミー配線を挿入する （各層の面積率上限ま で） 。各ダミー配線と下層の配線を接続し、 ところどころ配線ブリッジにしておく。 このようなシールド配線構造にすることより、剥離してもどの層も全面敷き詰めとな り、 さらには、剥離すればするほど回路形成が崩れることになるため、 より解析が困 難となる。 産業上の利用可能性
本発明は、 回路情報や内部情報に高い機密性■秘匿性が求められる半導体チップを 複製■改竄などから保護するためのシールド配線配置に利用できる。

Claims

言青求の範囲
1 . 配線経路が 9 0度で構成された複数の配線の一端が対辺の一方に配置され、 前記複数の配線の他端が前記対辺の他方に配置され、
前記複数の配線の一端の各々は、前記複数の配線の他端のいずれか 1つと外枠の中 央に対して点対称の位置にあり、
前記複数の配線の経路は互いに交差しないように配置されている、
ことを特徴とする基本セル。
2 . 請求項 1に記載の基本セルで配線経路が異なるものを複数用意し、 用意した基本セルのうちのある 1つの基本セルの複数の配線の一端または他端と、 用意した基本セルのうちの 1つの基本セルの複数の配線の一端または他端とが接続す るように基本セルを配置して配線を形成する、
ことを特徴とする配線方法。
3 . 請求項 2において、
列方向に配置された複数の基本セルの 1つおきについて、 当該基本セルの原点を中 心に配線パ夕一ンを丫軸反転させる、
ことを特徴とする配線方法。
4 . 請求項 2において、
前記基本セルは、 複数の配線の一端および他端が対辺の一方および他方において左 右対称な位置に配置されているものであり、
配置された基本セルの任意のセルについて、 当該基本セルの原点を中心に配線パタ ーンを Y軸反転させる、
ことを特徴とする配線方法。
5 · 配線経路端部での折り返し接続用のパターンであって、
接続すべき基本セルを横に並べたときの端子位置と同じ場所に片側の辺にのみ端子 が配置され、
配置された端子の両端から 1つづつ中央に向かって端子が対応づけられており、 対応づけられた端子間が 9 0度の経路で配線されている ことを特徴とする端部セル。
6 . 請求項 2において、
配列された基本セルが 2列以上に及ぶ時、端部セルを用いて配線経路端部を折り返 し接続し、
前記端部セルは、
配線経路端部での折り返し接続用のバタ一ンであって、
接続すべき基本セルを横に並べたときの端子位置と同じ場所に片側の辺にのみ端子 が配置され、
配置された端子の両端から 1つづつ中央に向かって端子が対応づけられており、 対応づけられた端子間が 9 0度の経路で配線されている
ことを特徴とする配線方法。
7 . 配線経路が 4 5度および 9 0度で構成された複数の配線が配置され、 前記複数の配線の一端の各々は、前記複数の配線の他端のいずれか 1つと外枠の中 央に対して点対称の位置にあり、
前記複数の配線の経路は互いに交差しないように配置されている、
ことを特徴とする基本セル。
8 . 請求項 7に記載の基本セルで配線経路が異なるものを複数用意し、 用意した基本セルのうちのある 1つの基本セルの複数の配線の一端または他端と、 用意した基本セルのうちの 1つの基本セルの複数の配線の一端または他端とが接続す るように基本セルを配置して配線を形成する、
ことを特徴とする配線方法。
9 . 請求項 8において、
列方向に配置された複数の基本セルの 1つおきについて、 当該基本セルの原点を中 心に配線 \°ターンを Y軸反転させる、
ことを特徴とする配線方法。
1 0 . 請求項 8において、
前記基本セルは、複数の配線の一端および他端が対辺の一方および他方において左 右対称な位置に配置されているものであり、
配置された基本セルの任意のセルについて、 当該基本セルの原点を中心に配線バタ 一ンを丫軸反転させる、 .
ことを特徴とする配線方法。
1 1 . 請求項 8において、
配列された基本セルが 2列以上に及ぶ時、端部セルを用いて配線経路端部を折り返 し妾 ϋ売し、
前記端部セルは、
配線経路端部での折り返し接続用のパターンであって、
接続すべき基本セルを横に並べたときの端子位置と同じ場所に片側の辺にのみ端子 が配置され、
配置された端子の両端から 1つづつ中央に向かって端子が対応づけられており、 対応づけられた端子間が 9 0度の経路で配線されている
ことを特徴とする配線方法。
1 2 . 斜め方向の経路で配線されている配線経路上の少なくとも一部に水平およ び垂直方向の経路の配線により形成された階段状の配線経路を含んでいる、 ことを特徴とする配線形状。
1 3 . 請求項 1 2に記載の配線形状を用いた配線方法。
1 4 . 保護すべき配線の上にほぼ完全に重ねて配線された第 1のシールド線と、 前記第 1のシールド線の上層に形成された第 2のシールド線とを備える、 ことを特徴とするシールド線の配線構造。
1 5 . 半導体装置の最上層に形成され、 部分的に回路配線が混在されたシールド 配線層と、
半導体基板と前記シールド配線層との間に設けられ、 空き領域にダミー配線が揷入 されている少なくとも 1つの中間層とを備え、
ダミー配線と下層の配線とを接続し、 ところどころを配線プリヅジにしておく、 ことを特徴とするシールド線の配線構造。
1 6 . 配線経路が 4 5度または 9 0度で構成された複数の配線の一端が対辺の一 方に配置され、 前記複数の配線の他端が前記対辺の他方に配置され、
前記複数の配線の各々は、 その一端と他端との間が一直線の経路で構成されており 前記複数の配線は、 互いに平行に配置されている、
ことを特徴とする基本セル。
1 7 . 請求項 1 6に記載の基本セルを複数用意し、
用意した基本セルのうちのある 1つの基本セルの複数の配線の一端または他端と、 用意した基本セルのうちの他の 1つの基本セルの複数の配線の一端または他端とが接 続するように基本セルを配置して配線を形成する、
ことを特徴とする配線方法。
1 8 . 配線経路が 4 5度または 9 0度で構成された複数の配線であって、 前記複数の配線は折り返しのない直線で平行に配置されている、
ことを特徴とする配線構造。
1 9 . 配線経路端部での折り返し接続用のパターンであって、
請求項 1 6に記載の基本セルを横に並べたときの端子位置と同じ場所に片側の辺に のみ端子が配置され、
配置された端子の各々は、
配置された他の端子のうち自身の隣に配置された端子以外の端子のいずれか 1つと 接続されている、
ことを特徴とする端部セル。
2 0 . 請求項 1 7において、
配列された基本セルが 2列以上に及ぶ時、 請求項 1 9に記載の端部セルを 1つまた は複数用いて配線経路端部を折り返し接続し、
前記端部セルは、
配線経路端部での折り返し接続用のバターンであって、
前記基本セルを横に並べたときの端子位置と同じ場所に片側の辺にのみ端子が配置 され、
配置された端子の各々は、
配置された他の端子のうち自身の隣に配置された端子以外の端子のいずれか 1つと 接続されている、
ことを特徴とする配線方法。
2 1 . 請求項 2 0において、
端子間の接続の対応関係が異なっている複数の端部セルを用いて配線経路端部を折 り返し接続する、
ことを特徴とする配線方法。
2 2 . 経路端部で折り返し接続された複数の配線であつて、
前記複数の配線の各々は、
前記複数の配線のうち自身の経路とは異なる経路の配線と隣り合つている、 ことを特徴とする配線構造。
PCT/JP2004/012803 2003-08-28 2004-08-27 基本セル、端部セル、配線形状、配線方法、シールド配線構造 WO2005022625A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP04772752A EP1670050A4 (en) 2003-08-28 2004-08-27 ELEMENTARY CELL, EXTREMITY SECTION CELL, WIRING FORM AND WIRING METHOD, PROTECTION WIRING STRUCTURE

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003305392 2003-08-28
JP2003-305392 2003-08-28
JP2004183810A JP4758621B2 (ja) 2003-08-28 2004-06-22 基本セル、端部セル、配線形状、配線方法、シールド線の配線構造
JP2004-183810 2004-06-22

Publications (1)

Publication Number Publication Date
WO2005022625A1 true WO2005022625A1 (ja) 2005-03-10

Family

ID=34220768

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/012803 WO2005022625A1 (ja) 2003-08-28 2004-08-27 基本セル、端部セル、配線形状、配線方法、シールド配線構造

Country Status (5)

Country Link
US (2) US7194719B2 (ja)
EP (2) EP1670050A4 (ja)
JP (1) JP4758621B2 (ja)
TW (1) TW200511503A (ja)
WO (1) WO2005022625A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007091210A2 (en) * 2006-02-09 2007-08-16 Nxp B.V. Circuit arrangement, data processing device comprising such circuit arrangement as well as method for identifying an attack on such circuit arrangement
JP4969426B2 (ja) * 2007-12-07 2012-07-04 東プレ株式会社 破壊検知用パターン板
US9117052B1 (en) 2012-04-12 2015-08-25 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns
US9003349B1 (en) 2013-06-28 2015-04-07 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing a physical electronic design with area-bounded tracks
US8984465B1 (en) 2013-06-28 2015-03-17 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design
US9251299B1 (en) * 2013-06-28 2016-02-02 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs
US9213793B1 (en) 2012-08-31 2015-12-15 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks
US9104830B1 (en) 2013-06-28 2015-08-11 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for assigning track patterns to regions of an electronic design
US9183343B1 (en) 2012-08-31 2015-11-10 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs
US9817941B2 (en) 2012-12-04 2017-11-14 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs
US9165103B1 (en) 2013-06-28 2015-10-20 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for tessellating and labeling routing space for routing electronic designs
JP6274970B2 (ja) * 2014-05-26 2018-02-07 日本電産サンキョー株式会社 プリント基板およびカードリーダ
ES2877773T3 (es) * 2017-01-27 2021-11-17 Aselsan Elektronik Sanayi Ve Ticaret Anonim Sirketi Un sistema de protección de zona sensible electrónico

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177029A (ja) * 1997-12-10 1999-07-02 Kawasaki Steel Corp 半導体集積回路
JP2001244414A (ja) * 2000-02-29 2001-09-07 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
JP2002216093A (ja) * 2001-01-24 2002-08-02 Hitachi Maxell Ltd 半導体チップ
JP2002319010A (ja) * 2001-01-13 2002-10-31 Koninkl Philips Electronics Nv 電気回路または電子回路の配置並びにこの回路配置を不正操作および／または悪用から保護する方法
JP2003007824A (ja) * 2001-06-21 2003-01-10 Nec Microsystems Ltd Ｌｓｉチップの自動配線方法
JP2003110025A (ja) * 2001-09-28 2003-04-11 Mitsubishi Electric Corp 半導体集積回路装置、配線生成方法及び配線生成装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636965A (en) * 1984-05-10 1987-01-13 Rca Corporation Routing method in computer-aided-customization of universal arrays and resulting integrated circuit
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
JP3048429B2 (ja) 1991-08-14 2000-06-05 株式会社東芝 半導体集積回路装置
US5389738A (en) 1992-05-04 1995-02-14 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
JP2874518B2 (ja) * 1993-05-25 1999-03-24 日本電気株式会社 半導体装置及びその配線設計方法
US5473112A (en) * 1993-09-13 1995-12-05 Vlsi Technology, Inc. Security circuitry with select line and data line shielding
JP3037191B2 (ja) 1997-04-22 2000-04-24 日本電気アイシーマイコンシステム株式会社 半導体装置
KR100245562B1 (ko) * 1997-10-14 2000-03-02 윤종용 고속으로 동작하는 반도체 장치에서 신호 간섭을방지하기 위한배선 구조
EP0981162B1 (de) 1998-08-19 2007-03-07 Infineon Technologies AG Halbleiterchip mit Oberflächenabdeckung gegen optische Untersuchung der Schaltungsstruktur
ES2270623T3 (es) 1998-11-05 2007-04-01 Infineon Technologies Ag Circuito de proteccion para un circuito integrado.
JP2001024414A (ja) * 1999-07-09 2001-01-26 Asahi Glass Co Ltd 自動車用ガラスアンテナ
JP3454471B2 (ja) 1999-07-09 2003-10-06 沖電気工業株式会社 半導体装置
US20040212017A1 (en) * 2001-08-07 2004-10-28 Hirotaka Mizuno Semiconductor device and ic card
JP2004165378A (ja) * 2002-11-12 2004-06-10 Sharp Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177029A (ja) * 1997-12-10 1999-07-02 Kawasaki Steel Corp 半導体集積回路
JP2001244414A (ja) * 2000-02-29 2001-09-07 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
JP2002319010A (ja) * 2001-01-13 2002-10-31 Koninkl Philips Electronics Nv 電気回路または電子回路の配置並びにこの回路配置を不正操作および／または悪用から保護する方法
JP2002216093A (ja) * 2001-01-24 2002-08-02 Hitachi Maxell Ltd 半導体チップ
JP2003007824A (ja) * 2001-06-21 2003-01-10 Nec Microsystems Ltd Ｌｓｉチップの自動配線方法
JP2003110025A (ja) * 2001-09-28 2003-04-11 Mitsubishi Electric Corp 半導体集積回路装置、配線生成方法及び配線生成装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1670050A4 *

Also Published As

Publication number Publication date
US20050050507A1 (en) 2005-03-03
US20070162884A1 (en) 2007-07-12
US7376928B2 (en) 2008-05-20
JP4758621B2 (ja) 2011-08-31
EP1670050A4 (en) 2011-06-15
TW200511503A (en) 2005-03-16
JP2005101526A (ja) 2005-04-14
EP1670050A1 (en) 2006-06-14
US7194719B2 (en) 2007-03-20
EP3154076A1 (en) 2017-04-12

Similar Documents

Publication Publication Date Title
US7376928B2 (en) Basic cell, edge cell, wiring shape, wiring method, and shield wiring structure
US7547973B2 (en) Tamper-resistant semiconductor device
US9741741B1 (en) Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATE-short-configured, and GATECNT-short-configured, NCEM-enables fill cells
US9870962B1 (en) Integrated circuit including NCEM-enabled, interlayer overlap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
KR100515555B1 (ko) 분석으로부터 보호되는 집적 회로 장치 및 그 회로 장치의제조 방법
US9711496B1 (en) Integrated circuit containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configured fill cells
TW201023329A (en) Multilayered integrated circuit with extraneous conductive traces
CN107039402A (zh) 测试图案、测试方法以及计算机实现方法
US9892966B1 (en) Metal only post-mask ECO for integrated circuit
US9773774B1 (en) Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells
US20060103402A1 (en) Semiconductor apparatus
US10115676B2 (en) Integrated circuit and method of making an integrated circuit
CN100440457C (zh) 基本单元、端部单元、布线形状、布线方法以及屏蔽布线构造
US10096530B1 (en) Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells
JP2716399B2 (ja) 半導体集積回路装置
US9786649B1 (en) Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells
JP4734049B2 (ja) マスタースライス型半導体集積回路装置
JP2005174983A (ja) 半導体ウェハ
JPH05102002A (ja) 半導体素子評価用ｔｅｇマスクパターン及びそのレイアウト方法
JP2001196458A (ja) 集積回路のセル並びにセル配線方法及びセル配線装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480024220.2

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
REEP Request for entry into the european phase

Ref document number: 2004772752

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2004772752

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004772752

Country of ref document: EP