JP2803800B2 - 半導体集積回路装置の配線方法 - Google Patents
半導体集積回路装置の配線方法Info
- Publication number
- JP2803800B2 JP2803800B2 JP8383791A JP8383791A JP2803800B2 JP 2803800 B2 JP2803800 B2 JP 2803800B2 JP 8383791 A JP8383791 A JP 8383791A JP 8383791 A JP8383791 A JP 8383791A JP 2803800 B2 JP2803800 B2 JP 2803800B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- rectangular block
- block row
- row
- feedthrough
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
配線処理方法に関するものである。
配線処理方法に関するものである。
【０００２】
【従来の技術】近年、デジタル・アナログＩＣの大規模
化に伴い開発期間の短縮が重要な課題となり、自動的に
マスクレイアウトが行われる半導体集積回路装置が開
発、利用されている。
化に伴い開発期間の短縮が重要な課題となり、自動的に
マスクレイアウトが行われる半導体集積回路装置が開
発、利用されている。
【０００３】以下に従来の半導体集積回路装置の配線処
理方法について説明する。図４は従来の半導体集積回路
装置の配線処理方法によって得られた、マスクレイアウ
ト図を示すものである。図４において、１は半導体基
板、２は半導体基板１上に所定の間隔を開けて形成され
た矩形ブロック行、３は矩形ブロック行２に挟まれた空
間である矩形チャネル行、４は各矩形ブロック行２内に
隣接して配置されている機能マスクブロック、５は機能
マスクブロック４の輪郭を定めた機能マスクブロック外
枠、６は機能マスクブロック４内の配線禁止領域、７は
矩形ブロック行２上を上下方向に通過するフィードスル
ー配線、８は矩形チャネル行３におけるチャネル配線、
９は概略配線処理により決定されたフィードスルー配線
７の概略位置である。
理方法について説明する。図４は従来の半導体集積回路
装置の配線処理方法によって得られた、マスクレイアウ
ト図を示すものである。図４において、１は半導体基
板、２は半導体基板１上に所定の間隔を開けて形成され
た矩形ブロック行、３は矩形ブロック行２に挟まれた空
間である矩形チャネル行、４は各矩形ブロック行２内に
隣接して配置されている機能マスクブロック、５は機能
マスクブロック４の輪郭を定めた機能マスクブロック外
枠、６は機能マスクブロック４内の配線禁止領域、７は
矩形ブロック行２上を上下方向に通過するフィードスル
ー配線、８は矩形チャネル行３におけるチャネル配線、
９は概略配線処理により決定されたフィードスルー配線
７の概略位置である。
【０００４】図４を用いて、以下、半導体集積回路装置
の配線処理方法について説明する。半導体基板１上に複
数の矩形ブロック行２を所定の間隔（矩形チャネル行３
の幅）を開けて形成し、各矩形ブロック行２内に機能マ
スクブロック４を隣接して配置させる。矩形ブロック行
２内を上下方向に通過するフィードスルー配線７の設定
は、設計者が機能マスクブロック４を設計する際、一緒
に行うか、または計算機処理により、機能マスクブロッ
ク４上に先に自動生成しておく。この状態で、概略配線
処理により決定されたフィードスルー配線７の概略位置
９付近のフィードスルー配線７を選択し、チャネル配線
によって選ばれたフィードスルー配線どうしのチャネル
配線８を行うという配線処理方法が取られていた。
の配線処理方法について説明する。半導体基板１上に複
数の矩形ブロック行２を所定の間隔（矩形チャネル行３
の幅）を開けて形成し、各矩形ブロック行２内に機能マ
スクブロック４を隣接して配置させる。矩形ブロック行
２内を上下方向に通過するフィードスルー配線７の設定
は、設計者が機能マスクブロック４を設計する際、一緒
に行うか、または計算機処理により、機能マスクブロッ
ク４上に先に自動生成しておく。この状態で、概略配線
処理により決定されたフィードスルー配線７の概略位置
９付近のフィードスルー配線７を選択し、チャネル配線
によって選ばれたフィードスルー配線どうしのチャネル
配線８を行うという配線処理方法が取られていた。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の配線処理方法では、先に機能マスクブロック４上にフ
ィードスルー配線７の設定を行うため、対向する矩形ブ
ロック行２間（矩形チャネル行３内）で選ばれたフィー
ドスルー配線７の位置がずれており、チャネル配線８を
行った際、矩形チャネル行３内に矩形ブロック行２に平
行な方向（以下、横方向とする）の配線（以下、幹線と
言う）が多く発生する。このため、矩形チャネル行３の
矩形ブロック行２に垂直な方向（以下、縦方向とする）
の幅が増大し、その結果、縦方向のチップサイズが増大
してしまうという問題点があった。
の配線処理方法では、先に機能マスクブロック４上にフ
ィードスルー配線７の設定を行うため、対向する矩形ブ
ロック行２間（矩形チャネル行３内）で選ばれたフィー
ドスルー配線７の位置がずれており、チャネル配線８を
行った際、矩形チャネル行３内に矩形ブロック行２に平
行な方向（以下、横方向とする）の配線（以下、幹線と
言う）が多く発生する。このため、矩形チャネル行３の
矩形ブロック行２に垂直な方向（以下、縦方向とする）
の幅が増大し、その結果、縦方向のチップサイズが増大
してしまうという問題点があった。
【０００６】本発明は上記従来の問題点を解決するもの
で、対向する矩形ブロック行間（矩形チャネル行内）に
おけるフィードスルー配線位置を一致させることによ
り、チャネル配線を行った際の幹線の発生を最小にし、
縦方向のチップ面積を縮小することができる半導体集積
回路装置の配線方法を提供することを目的とする。
で、対向する矩形ブロック行間（矩形チャネル行内）に
おけるフィードスルー配線位置を一致させることによ
り、チャネル配線を行った際の幹線の発生を最小にし、
縦方向のチップ面積を縮小することができる半導体集積
回路装置の配線方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体集積回路装置の配線方法は、複数の矩
形ブロック行上を通過するフィードスルー配線の概略配
線位置を決定する概略配線処理工程と、前記概略配線位
置が前記複数の矩形ブロック行の１つである第１の矩形
ブロック行上の配線禁止領域にあれば、前記配線禁止領
域を回避して前記フィードスルー配線を前記概略配線位
置から最短距離の第１の位置に設定し直す第１の詳細配
線処理工程と、前記第１の矩形ブロック行に対向する少
なくとも１つの第２の矩形ブロック行の前記概略配線位
置を前記第１の位置に対向する第２の位置に設定変更す
る概略配線位置変更工程と、前記第２の位置を通り前記
第２の矩形ブロック行上の前記概略配線位置を設定し直
す第２の詳細配線処理工程と、上記概略配線位置変更工
程と詳細配線処理工程を、前記複数の矩形ブロック行の
全てについて行う工程とからなる。
に本発明の半導体集積回路装置の配線方法は、複数の矩
形ブロック行上を通過するフィードスルー配線の概略配
線位置を決定する概略配線処理工程と、前記概略配線位
置が前記複数の矩形ブロック行の１つである第１の矩形
ブロック行上の配線禁止領域にあれば、前記配線禁止領
域を回避して前記フィードスルー配線を前記概略配線位
置から最短距離の第１の位置に設定し直す第１の詳細配
線処理工程と、前記第１の矩形ブロック行に対向する少
なくとも１つの第２の矩形ブロック行の前記概略配線位
置を前記第１の位置に対向する第２の位置に設定変更す
る概略配線位置変更工程と、前記第２の位置を通り前記
第２の矩形ブロック行上の前記概略配線位置を設定し直
す第２の詳細配線処理工程と、上記概略配線位置変更工
程と詳細配線処理工程を、前記複数の矩形ブロック行の
全てについて行う工程とからなる。
【０００８】
【作用】この構成によってフィードスルー配線が、対向
する矩形ブロック行間で縦方向を同一座標に設定するこ
とが可能となるため、チャネル配線を行った際の幹線の
発生を最小にし、縦方向のチップ面積を縮小することが
できる。
する矩形ブロック行間で縦方向を同一座標に設定するこ
とが可能となるため、チャネル配線を行った際の幹線の
発生を最小にし、縦方向のチップ面積を縮小することが
できる。
【０００９】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【００１０】図１は本発明の一実施例における半導体集
積回路装置の配線方法によって得られたマスクレイアウ
ト図を示すものである。図１において、１は半導体基
板、２は半導体基板１上に所定の間隔を開けて形成され
た矩形ブロック行、３は矩形ブロック行２に挟まれる空
間で矩形チャネル行、４は各矩形ブロック行２内に隣接
して配置されている機能マスクブロック、５は機能マス
クブロック４の輪郭を定めた機能マスクブロック外枠で
あり、６は機能マスクブロック４内の配線禁止領域、１
７は矩形ブロック行２上を上下方向に通過するフィード
スルー配線、１８は矩形チャネル行３におけるチャネル
配線である。
積回路装置の配線方法によって得られたマスクレイアウ
ト図を示すものである。図１において、１は半導体基
板、２は半導体基板１上に所定の間隔を開けて形成され
た矩形ブロック行、３は矩形ブロック行２に挟まれる空
間で矩形チャネル行、４は各矩形ブロック行２内に隣接
して配置されている機能マスクブロック、５は機能マス
クブロック４の輪郭を定めた機能マスクブロック外枠で
あり、６は機能マスクブロック４内の配線禁止領域、１
７は矩形ブロック行２上を上下方向に通過するフィード
スルー配線、１８は矩形チャネル行３におけるチャネル
配線である。
【００１１】図２はフィードスルー配線の配線方法を示
す工程図である。図２において、２１、２２、２３は半
導体基板１上に形成された矩形ブロック行、１９は概略
配線により決定されたフィードスルー配線１７の概略配
線位置、１０はフィードスルー配線１７の概略配線位置
１９が矩形ブロック行２１、２２、２３と交差する交点
であるフィードスルー配線ピン位置である。その他の半
導体回路装置の各構成の番号はすべて図１と同様であ
る。
す工程図である。図２において、２１、２２、２３は半
導体基板１上に形成された矩形ブロック行、１９は概略
配線により決定されたフィードスルー配線１７の概略配
線位置、１０はフィードスルー配線１７の概略配線位置
１９が矩形ブロック行２１、２２、２３と交差する交点
であるフィードスルー配線ピン位置である。その他の半
導体回路装置の各構成の番号はすべて図１と同様であ
る。
【００１２】半導体集積回路装置の配線方法について、
図２を用いて説明する。半導体基板１上に矩形ブロック
行２１、２２、２３を形成し、各矩形ブロック行２１、
２２、２３内に機能マスクブロック４を隣接して配置さ
せる（図示せず）。この際、各矩形ブロック行２１、２
２、２３の配置座標、矩形ブロック行２１、２２、２３
内における機能マスクブロック４の配置座標、機能マス
クブロック４内の配線禁止領域６等の情報を半導体集積
回路装置内に登録しておく。
図２を用いて説明する。半導体基板１上に矩形ブロック
行２１、２２、２３を形成し、各矩形ブロック行２１、
２２、２３内に機能マスクブロック４を隣接して配置さ
せる（図示せず）。この際、各矩形ブロック行２１、２
２、２３の配置座標、矩形ブロック行２１、２２、２３
内における機能マスクブロック４の配置座標、機能マス
クブロック４内の配線禁止領域６等の情報を半導体集積
回路装置内に登録しておく。
【００１３】次にフィードスルー配線１７の概略配線処
理により、図２（ａ）に示すような配線が矩形ブロック
行２１、２２、２３内を上下方向に通過するフィードス
ルー配線１７の概略配線位置１９が決定される。このフ
ィードスルー配線１７の概略配線位置１９に基づいて、
矩形ブロック行単位でフィードスルー配線１７の設定を
行う。
理により、図２（ａ）に示すような配線が矩形ブロック
行２１、２２、２３内を上下方向に通過するフィードス
ルー配線１７の概略配線位置１９が決定される。このフ
ィードスルー配線１７の概略配線位置１９に基づいて、
矩形ブロック行単位でフィードスルー配線１７の設定を
行う。
【００１４】次に図２（ｂ）に示すように、先ず複数の
矩形ブロック行２の中から、一番最初にフィードスルー
配線処理を行う第１の矩形ブロック行を選ぶ。本実施例
においては、矩形ブロック行２２が選ばれたとする。矩
形ブロック行２２内のフィードスルー配線１７の概略配
線位置１９周辺の配線禁止領域６を読み取り、このデー
タを回避してフィードスルー配線ピン位置１０から最短
距離位置にフィードスルー配線１７を設定（詳細配線処
理）する。
矩形ブロック行２の中から、一番最初にフィードスルー
配線処理を行う第１の矩形ブロック行を選ぶ。本実施例
においては、矩形ブロック行２２が選ばれたとする。矩
形ブロック行２２内のフィードスルー配線１７の概略配
線位置１９周辺の配線禁止領域６を読み取り、このデー
タを回避してフィードスルー配線ピン位置１０から最短
距離位置にフィードスルー配線１７を設定（詳細配線処
理）する。
【００１５】次に第１の矩形ブロック行２２に対向する
第２の矩形ブロック行２１、２３について、概略配線処
理で決定したフィードスルー配線ピン位置１０の変更を
行う。第２の矩形ブロック行２１下辺のフィードスルー
配線ピン位置１０は、第１の矩形ブロック行２２に設定
されたフィードスルー配線１７が矩形ブロック行２２の
上辺と交わる横方向同座標の位置に、第２の矩形ブロッ
ク行２３上辺のフィードスルー配線ピン位置１０は、第
１の矩形ブロック行２２に設定されたフィードスルー配
線１７が矩形ブロック行２２の下辺と交わる横方向同座
標の位置にそれぞれ変更される。第２の矩形ブロック行
２１下辺、矩形ブロック行２３上辺のフィードスルー配
線ピン位置１０の変更は行わない。
第２の矩形ブロック行２１、２３について、概略配線処
理で決定したフィードスルー配線ピン位置１０の変更を
行う。第２の矩形ブロック行２１下辺のフィードスルー
配線ピン位置１０は、第１の矩形ブロック行２２に設定
されたフィードスルー配線１７が矩形ブロック行２２の
上辺と交わる横方向同座標の位置に、第２の矩形ブロッ
ク行２３上辺のフィードスルー配線ピン位置１０は、第
１の矩形ブロック行２２に設定されたフィードスルー配
線１７が矩形ブロック行２２の下辺と交わる横方向同座
標の位置にそれぞれ変更される。第２の矩形ブロック行
２１下辺、矩形ブロック行２３上辺のフィードスルー配
線ピン位置１０の変更は行わない。
【００１６】以上の様に概略配線処理で決定したフィー
ドスルー配線ピン位置１０の変更を行った後、第２の矩
形ブロック行２１、２３において詳細配線処理を行う。
その結果を図２（ｃ）に示す。
ドスルー配線ピン位置１０の変更を行った後、第２の矩
形ブロック行２１、２３において詳細配線処理を行う。
その結果を図２（ｃ）に示す。
【００１７】以上の様に本実施例によれば、概略配線処
理工程と、第１の矩形ブロック行２２における詳細配線
工程と、第一の矩形ブロック行２２に対向する第２の矩
形ブロック行２１、２３におけるフィードスルー配線１
７の概略配線位置変更工程と詳細配線処理工程とによ
り、矩形チャネル行３において対向する矩形ブロック行
間の配線を行う際、可能な限り直線の経路で配線でき
る。これにより矩形チャネル行３における幹線の発生を
最小、即ち矩形チャネル行の縦方向を最小にする事がで
き、縦方向のチップ面積を縮小する事ができる。
理工程と、第１の矩形ブロック行２２における詳細配線
工程と、第一の矩形ブロック行２２に対向する第２の矩
形ブロック行２１、２３におけるフィードスルー配線１
７の概略配線位置変更工程と詳細配線処理工程とによ
り、矩形チャネル行３において対向する矩形ブロック行
間の配線を行う際、可能な限り直線の経路で配線でき
る。これにより矩形チャネル行３における幹線の発生を
最小、即ち矩形チャネル行の縦方向を最小にする事がで
き、縦方向のチップ面積を縮小する事ができる。
【００１８】図３はフィードスルー配線を行った結果を
示すものである。図３において、３１、３２は半導体基
板１上に形成された矩形ブロック行である。その他の半
導体回路装置の各構成の番号はすべて図１と同様であ
る。
示すものである。図３において、３１、３２は半導体基
板１上に形成された矩形ブロック行である。その他の半
導体回路装置の各構成の番号はすべて図１と同様であ
る。
【００１９】ここで、第１の矩形ブロック行の選択方法
を図３を用いて説明する。概略配線処理工程で決定され
たフィードスルー配線１７の概略配線位置１９を図３
（ａ）に示す。
を図３を用いて説明する。概略配線処理工程で決定され
たフィードスルー配線１７の概略配線位置１９を図３
（ａ）に示す。
【００２０】次に、第１の矩形ブロック行に、矩形ブロ
ック行内のフィードスルー配線本数が一番少ない矩形ブ
ロック行３２を選んで、上記半導体回路装置の配線方法
を実行した結果を図３（ｂ）に示す。第１の矩形ブロッ
ク行３２のフィードスルー配線７３位置に基づいて行っ
た第２の矩形ブロック行３１のフィードスルー配線７１
により、第２の矩形ブロック行３１の次のフィードスル
ー配線７２の配線経路がふさがれ、第２の矩形ブロック
３１上に設定不可能となってしまう場合が生じる。
ック行内のフィードスルー配線本数が一番少ない矩形ブ
ロック行３２を選んで、上記半導体回路装置の配線方法
を実行した結果を図３（ｂ）に示す。第１の矩形ブロッ
ク行３２のフィードスルー配線７３位置に基づいて行っ
た第２の矩形ブロック行３１のフィードスルー配線７１
により、第２の矩形ブロック行３１の次のフィードスル
ー配線７２の配線経路がふさがれ、第２の矩形ブロック
３１上に設定不可能となってしまう場合が生じる。
【００２１】この様な事態を避けるため、第１の矩形ブ
ロック行の選択は一番設定条件が厳しい矩形ブロック、
即ち矩形ブロック行内のフィードスルー配線本数の一番
多い矩形ブロックを選ぶように決定する。矩形ブロック
行内のフィードスルー配線本数が一番多い矩形ブロック
行３１を選んで、本発明の半導体回路装置の配線方法を
実行した結果を図３（ｃ）に示す。この場合は全てのフ
ィードスルー配線の設定が可能である。
ロック行の選択は一番設定条件が厳しい矩形ブロック、
即ち矩形ブロック行内のフィードスルー配線本数の一番
多い矩形ブロックを選ぶように決定する。矩形ブロック
行内のフィードスルー配線本数が一番多い矩形ブロック
行３１を選んで、本発明の半導体回路装置の配線方法を
実行した結果を図３（ｃ）に示す。この場合は全てのフ
ィードスルー配線の設定が可能である。
【００２２】なお、矩形ブロック行が４行以上の場合は
既にフィードスルー配線の設定が完了した矩形ブロック
行を第１の矩形ブロックとみなし、同様に概略配線位置
変更工程と詳細配線処理工程を、複数の矩形ブロック行
の全てについて繰り返すことによって全矩形ブロック行
のフィードスルー配線の設定が完了する。
既にフィードスルー配線の設定が完了した矩形ブロック
行を第１の矩形ブロックとみなし、同様に概略配線位置
変更工程と詳細配線処理工程を、複数の矩形ブロック行
の全てについて繰り返すことによって全矩形ブロック行
のフィードスルー配線の設定が完了する。
【００２３】
【発明の効果】本発明は、矩形ブロック行毎のフィード
スルー配線処理において、フィードスルー配線処理済み
矩形ブロック行の配線結果を考慮して、目標とするフィ
ードスルー配線の概略配線位置の変更を行う。これによ
り矩形チャネル行における幹線の発生を最小、即ち矩形
チャネル行の縦方向を最小にすることができ、縦方向の
チップ面積を縮小する事ができる優れた半導体集積回路
装置を実現できるものである。
スルー配線処理において、フィードスルー配線処理済み
矩形ブロック行の配線結果を考慮して、目標とするフィ
ードスルー配線の概略配線位置の変更を行う。これによ
り矩形チャネル行における幹線の発生を最小、即ち矩形
チャネル行の縦方向を最小にすることができ、縦方向の
チップ面積を縮小する事ができる優れた半導体集積回路
装置を実現できるものである。
【図１】本発明の一実施例における半導体集積回路装置
の配線方法によるマスクレイアウト図
の配線方法によるマスクレイアウト図
【図２】本発明の一実施例における半導体集積回路装置
の配線方法を示す工程図
の配線方法を示す工程図
【図３】本発明の一実施例における半導体集積回路装置
の配線方法による配線処理結果
の配線方法による配線処理結果
【図４】従来の半導体集積回路装置の配線方法によるマ
スクレイアウト図
スクレイアウト図
１ 半導体基板 ２ 矩形ブロック行 ３ 矩形チャネル行 ４ 機能マスクブロック ５ 機能マスクブロック外枠 ６ 配線禁止領域 ７、１７ フィードスルー配線 ８、１８ チャネル配線 ９、１９ 概略配線位置 １０ フィードスルー配線ピン位置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82
Claims (2)
- 【請求項１】 複数の矩形ブロック行上を通過するフィ
ードスルー配線の概略配線位置を決定する概略配線処理
工程と、前記概略配線位置が前記複数の矩形ブロック行
の１つである第１の矩形ブロック行上の配線禁止領域に
あれば、前記配線禁止領域を回避して前記フィードスル
ー配線を前記概略配線位置から最短距離の第１の位置に
設定し直す第１の詳細配線処理工程と、前記第１の矩形
ブロック行に対向する少なくとも１つの第２の矩形ブロ
ック行の前記概略配線位置を前記第１の位置に対向する
第２の位置に設定変更する概略配線位置変更工程と、前
記第２の位置を通り前記第２の矩形ブロック行上の前記
概略配線位置を設定し直す第２の詳細配線処理工程と、
上記概略配線位置変更工程と詳細配線処理工程を、前記
複数の矩形ブロック行の全てについて行う工程とを備え
た半導体集積回路装置の配線方法。 - 【請求項２】 複数の矩形ブロック行のうち、通過する
フィードスルー配線の本数が一番多い矩形ブロック行を
第１の矩形ブロック行とする半導体集積回路装置の配線
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8383791A JP2803800B2 (ja) | 1991-04-16 | 1991-04-16 | 半導体集積回路装置の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8383791A JP2803800B2 (ja) | 1991-04-16 | 1991-04-16 | 半導体集積回路装置の配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04316349A JPH04316349A (ja) | 1992-11-06 |
| JP2803800B2 true JP2803800B2 (ja) | 1998-09-24 |
Family
ID=13813819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8383791A Expired - Fee Related JP2803800B2 (ja) | 1991-04-16 | 1991-04-16 | 半導体集積回路装置の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803800B2 (ja) |
-
1991
- 1991-04-16 JP JP8383791A patent/JP2803800B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04316349A (ja) | 1992-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6590289B2 (en) | Hexadecagonal routing | |
| US6473891B1 (en) | Wire routing to control skew | |
| US6182272B1 (en) | Metal layer assignment | |
| US6323559B1 (en) | Hexagonal arrangements of bump pads in flip-chip integrated circuits | |
| JPH02198154A (ja) | 配線の形成方法及びこれを利用した半導体装置 | |
| US5341310A (en) | Wiring layout design method and system for integrated circuits | |
| JPH0750817B2 (ja) | 配線相互接続構造体 | |
| US3644937A (en) | Channel-stacking input/output interconnections | |
| US7958467B2 (en) | Deterministic system and method for generating wiring layouts for integrated circuits | |
| EP0021661B1 (en) | Semiconductor master-slice device | |
| JPS6247148A (ja) | 半導体集積回路装置 | |
| JP2803800B2 (ja) | 半導体集積回路装置の配線方法 | |
| JP2003142583A (ja) | 半導体装置及びその設計方法 | |
| JP3498674B2 (ja) | 半導体集積回路装置及びクロック配線方法並びに記録媒体 | |
| EP0414412A2 (en) | Semiconductor integrated circuit device having wiring layers | |
| JP3064925B2 (ja) | レイアウト方法 | |
| US6760896B2 (en) | Process layout of buffer modules in integrated circuits | |
| JP3062149B2 (ja) | 自動配線方法 | |
| JP2885635B2 (ja) | 半導体集積回路の設計方法 | |
| JP2001166452A (ja) | パターンの自動設計方法 | |
| JPS5936942A (ja) | 半導体集積回路 | |
| JPH11177029A (ja) | 半導体集積回路 | |
| JP2529342B2 (ja) | チャネル配線方法 | |
| JPS62273751A (ja) | 集積回路 | |
| JPS6030151A (ja) | 集積回路の配線設計法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |