JP3454471B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3454471B2 JP3454471B2 JP19657599A JP19657599A JP3454471B2 JP 3454471 B2 JP3454471 B2 JP 3454471B2 JP 19657599 A JP19657599 A JP 19657599A JP 19657599 A JP19657599 A JP 19657599A JP 3454471 B2 JP3454471 B2 JP 3454471B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission path
- layer
- semiconductor device
- signal transmission
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Storage Device Security (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は，半導体装置にかか
り，特に内部に形成された回路内容の解析が困難とされ
た半導体装置に関するものである。
り，特に内部に形成された回路内容の解析が困難とされ
た半導体装置に関するものである。
【０００２】
【従来の技術】機密事項を回路化し保持しているメモリ
や，設計製造上のノウハウにかかる回路が形成されたＩ
Ｃについては，部外者による解析を防止しなければなら
ない。従来，機密事項を外部に流出させないために，Ｉ
Ｃの表面に形成されている保護膜（パッシベーション
膜）が剥がされた際に生じる容量変動によって，ＩＣの
動作を停止させ，解析を困難とする手段がとられてい
た。
や，設計製造上のノウハウにかかる回路が形成されたＩ
Ｃについては，部外者による解析を防止しなければなら
ない。従来，機密事項を外部に流出させないために，Ｉ
Ｃの表面に形成されている保護膜（パッシベーション
膜）が剥がされた際に生じる容量変動によって，ＩＣの
動作を停止させ，解析を困難とする手段がとられてい
た。
【０００３】
【発明が解決しようとする課題】しかしながら，一般的
に保護膜は透明であるため，外部からマイクロ・スコー
プ等を用いてＩＣ内部の回路を確認することは比較的容
易であった。ＩＣ内部にレイアウトされている複数の機
能ブロックが判別されてしまった場合，イオンビーム装
置等を用いて，容量変動を発生させることなく保護膜を
ピンポイントで剥離させ，プロービングによって回路動
作を解析することも可能であった。
に保護膜は透明であるため，外部からマイクロ・スコー
プ等を用いてＩＣ内部の回路を確認することは比較的容
易であった。ＩＣ内部にレイアウトされている複数の機
能ブロックが判別されてしまった場合，イオンビーム装
置等を用いて，容量変動を発生させることなく保護膜を
ピンポイントで剥離させ，プロービングによって回路動
作を解析することも可能であった。
【０００４】本発明は，上記のような問題点に鑑みてな
されたものであり，その目的は，内部に形成された回路
内容の解析が不可能な半導体装置を提供することにあ
る。
されたものであり，その目的は，内部に形成された回路
内容の解析が不可能な半導体装置を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に，機能ブロックから出力される出力機能信号または機
能ブロックに入力される入力機能信号が伝送される機能
信号伝送経路と，少なくとも一部が，機能信号伝送経路
が形成される層よりも上位層に形成され，機能ブロック
を活性化する活性化信号が伝送される活性化信号伝送経
路と，機能信号伝送経路の少なくとも一部を覆う不透明
の被覆膜とを備えたことを特徴とする半導体装置が提供
される。かかる構成によれば，機能信号伝送経路が不透
明の被覆膜によって覆われているため，機能信号伝送経
路の位置の特定が困難となり，結果的に入力機能信号ま
たは出力機能信号の測定を防止することが可能となる。
特に，機能信号伝送経路が形成される層よりも上位層に
活性化信号伝送経路の全てが形成され，機能信号伝送経
路の全てを覆うように被覆膜が形成されることが好まし
い。
に，機能ブロックから出力される出力機能信号または機
能ブロックに入力される入力機能信号が伝送される機能
信号伝送経路と，少なくとも一部が，機能信号伝送経路
が形成される層よりも上位層に形成され，機能ブロック
を活性化する活性化信号が伝送される活性化信号伝送経
路と，機能信号伝送経路の少なくとも一部を覆う不透明
の被覆膜とを備えたことを特徴とする半導体装置が提供
される。かかる構成によれば，機能信号伝送経路が不透
明の被覆膜によって覆われているため，機能信号伝送経
路の位置の特定が困難となり，結果的に入力機能信号ま
たは出力機能信号の測定を防止することが可能となる。
特に，機能信号伝送経路が形成される層よりも上位層に
活性化信号伝送経路の全てが形成され，機能信号伝送経
路の全てを覆うように被覆膜が形成されることが好まし
い。
【０００６】また，被覆膜を，活性化信号伝送経路の少
なくとも一部を覆うように形成することが好ましい。か
かる構成によれば，入力機能信号または出力機能信号を
測定するために機能信号伝送経路を露出させようとして
被覆膜を除去した場合，これに覆われている活性化信号
伝送経路が併せて除去される可能性が高まる。活性化信
号伝送経路が除去されると活性化信号が機能ブロックに
入力されないため，機能ブロックが動作不能に陥り，機
能ブロックの解析が不可能となる。この場合，活性化信
号伝送経路の全部を被覆膜によって覆うことは，機能ブ
ロックの解析を困難とする上でより効果的である。
なくとも一部を覆うように形成することが好ましい。か
かる構成によれば，入力機能信号または出力機能信号を
測定するために機能信号伝送経路を露出させようとして
被覆膜を除去した場合，これに覆われている活性化信号
伝送経路が併せて除去される可能性が高まる。活性化信
号伝送経路が除去されると活性化信号が機能ブロックに
入力されないため，機能ブロックが動作不能に陥り，機
能ブロックの解析が不可能となる。この場合，活性化信
号伝送経路の全部を被覆膜によって覆うことは，機能ブ
ロックの解析を困難とする上でより効果的である。
【０００７】さらに，被覆膜で機能ブロックの少なくと
も一部（好ましくは全部）を覆うことによって，機能ブ
ロックの解析がより一層困難となる。
も一部（好ましくは全部）を覆うことによって，機能ブ
ロックの解析がより一層困難となる。
【０００８】活性化信号伝送経路で機能信号伝送経路の
少なくとも一部（好ましくは全部）を覆うようにしても
よい。かかる構成によれば，活性化信号伝送経路を除去
しなければ，機能信号伝送経路が露出しないことにな
る。したがって，入力機能信号または出力機能信号を測
定しようとしても，活性化信号が機能ブロックに入力さ
れないため，機能ブロックが動作不能状態に陥り，機能
ブロックの解析が不可能となる。
少なくとも一部（好ましくは全部）を覆うようにしても
よい。かかる構成によれば，活性化信号伝送経路を除去
しなければ，機能信号伝送経路が露出しないことにな
る。したがって，入力機能信号または出力機能信号を測
定しようとしても，活性化信号が機能ブロックに入力さ
れないため，機能ブロックが動作不能状態に陥り，機能
ブロックの解析が不可能となる。
【０００９】また，活性化信号伝送経路の少なくとも一
部を被覆膜が形成される層に形成することが好ましい。
さらに，活性化信号伝送経路の少なくとも一部を被覆膜
の近傍に形成することによって，被覆膜を除去しようと
した場合，活性化信号伝送経路も併せて除去される可能
性が高まる。活性化信号伝送経路が除去されると活性化
信号が機能ブロックに入力されないため，機能ブロック
が動作不能に陥り，機能ブロックの解析が不可能とな
る。
部を被覆膜が形成される層に形成することが好ましい。
さらに，活性化信号伝送経路の少なくとも一部を被覆膜
の近傍に形成することによって，被覆膜を除去しようと
した場合，活性化信号伝送経路も併せて除去される可能
性が高まる。活性化信号伝送経路が除去されると活性化
信号が機能ブロックに入力されないため，機能ブロック
が動作不能に陥り，機能ブロックの解析が不可能とな
る。
【００１０】活性化信号伝送経路を所定の電圧を出力す
る電源に抵抗素子を介して接続するようにしてもよい。
ここで，所定の電圧として，機能ブロックをディスエー
ブル状態とする電圧を選択することによって，活性化信
号伝送経路が切断された場合，機能ブロックは確実に動
作不能となり，機能ブロックの解析が不可能となる。
る電源に抵抗素子を介して接続するようにしてもよい。
ここで，所定の電圧として，機能ブロックをディスエー
ブル状態とする電圧を選択することによって，活性化信
号伝送経路が切断された場合，機能ブロックは確実に動
作不能となり，機能ブロックの解析が不可能となる。
【００１１】また，本発明によれば，内部に形成された
所定の伝送経路が切断されることによって起動し，１ま
たは２以上のデータ格納手段に格納されているデータを
消去または書き換えるプログラムを格納するプログラム
格納手段を備えたことを特徴とする半導体装置が提供さ
れる。半導体装置の内部を露出させようとしたときに切
断されやすい位置に所定の伝送経路を形成することが好
ましい。所定の伝送経路が切断されると，半導体装置の
動作に関わるデータが消去またはダミーデータに書き換
えられるため，半導体装置の機能を解析することが困難
となる。
所定の伝送経路が切断されることによって起動し，１ま
たは２以上のデータ格納手段に格納されているデータを
消去または書き換えるプログラムを格納するプログラム
格納手段を備えたことを特徴とする半導体装置が提供さ
れる。半導体装置の内部を露出させようとしたときに切
断されやすい位置に所定の伝送経路を形成することが好
ましい。所定の伝送経路が切断されると，半導体装置の
動作に関わるデータが消去またはダミーデータに書き換
えられるため，半導体装置の機能を解析することが困難
となる。
【００１２】また，本発明によれば，内部に形成された
所定の伝送経路が切断されることによって動作し，第１
電源電位と第２電源電位を短絡させる短絡手段を備えた
ことを特徴とする半導体装置が提供される。かかる構成
によれば，所定の伝送経路が切断されたときに，短絡手
段によって第１電源電位と第２電源電位が短絡するた
め，電源ラインが焼き付くなどして，半導体装置は復帰
不可能な動作不能状態となる。したがって，半導体装置
の機能解析が極めて困難となる。さらに，所定の伝送経
路として活性化信号伝送経路を適用することによって機
能ブロックが動作不能に陥ると同時に機能ブロックの周
辺回路が故障モードに陥ることになるため，半導体装置
のより確実な機能解析防止が実現する。
所定の伝送経路が切断されることによって動作し，第１
電源電位と第２電源電位を短絡させる短絡手段を備えた
ことを特徴とする半導体装置が提供される。かかる構成
によれば，所定の伝送経路が切断されたときに，短絡手
段によって第１電源電位と第２電源電位が短絡するた
め，電源ラインが焼き付くなどして，半導体装置は復帰
不可能な動作不能状態となる。したがって，半導体装置
の機能解析が極めて困難となる。さらに，所定の伝送経
路として活性化信号伝送経路を適用することによって機
能ブロックが動作不能に陥ると同時に機能ブロックの周
辺回路が故障モードに陥ることになるため，半導体装置
のより確実な機能解析防止が実現する。
【００１３】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかる半導体装置の好適な実施の形態について
詳細に説明する。なお，以下の説明および添付された図
面において，略同一の機能および構成を有する構成要素
については，同一符号を付することによって重複説明を
省略する。
本発明にかかる半導体装置の好適な実施の形態について
詳細に説明する。なお，以下の説明および添付された図
面において，略同一の機能および構成を有する構成要素
については，同一符号を付することによって重複説明を
省略する。
【００１４】（第１の実施の形態）本発明の第１の実施
の形態にかかる半導体装置１を図１，図２を用いて説明
する。図１は，半導体装置１の平面図であり，図２は，
図１のＡ−Ａ’断面図である。
の形態にかかる半導体装置１を図１，図２を用いて説明
する。図１は，半導体装置１の平面図であり，図２は，
図１のＡ−Ａ’断面図である。
【００１５】この半導体装置１は，機能ブロック２，半
導体層３，絶縁層５，活性化信号伝送経路としての第１
層第１メタル配線１１，活性化信号伝送経路としての第
１層第２メタル配線１２，機能信号伝送経路としての第
１層第３メタル配線１３，絶縁層７，不透明の被覆膜と
しての第２層第１メタル１５，活性化信号伝送経路とし
ての第２層第２メタル配線１６，および保護膜９を備え
るものである。なお，機能ブロック２は，例えば，半導
体装置１の動作プログラムが格納されるメモリである。
導体層３，絶縁層５，活性化信号伝送経路としての第１
層第１メタル配線１１，活性化信号伝送経路としての第
１層第２メタル配線１２，機能信号伝送経路としての第
１層第３メタル配線１３，絶縁層７，不透明の被覆膜と
しての第２層第１メタル１５，活性化信号伝送経路とし
ての第２層第２メタル配線１６，および保護膜９を備え
るものである。なお，機能ブロック２は，例えば，半導
体装置１の動作プログラムが格納されるメモリである。
【００１６】半導体層３は，トランジスタ等の半導体素
子を構成するために必要なウェル，アクティブ領域，ゲ
ート領域等から成る。半導体層３は，絶縁層５によって
第１層第１メタル配線１１，第１層第２メタル配線１
２，および第１層第３メタル配線１３と絶縁されてい
る。そして，第１層第１メタル配線１１，第１層第２メ
タル配線１２，および第１層第３メタル配線１３は，絶
縁層７によって，第２層第１メタル１５，第２層第２メ
タル配線１６と絶縁されている。
子を構成するために必要なウェル，アクティブ領域，ゲ
ート領域等から成る。半導体層３は，絶縁層５によって
第１層第１メタル配線１１，第１層第２メタル配線１
２，および第１層第３メタル配線１３と絶縁されてい
る。そして，第１層第１メタル配線１１，第１層第２メ
タル配線１２，および第１層第３メタル配線１３は，絶
縁層７によって，第２層第１メタル１５，第２層第２メ
タル配線１６と絶縁されている。
【００１７】第１層第１メタル配線１１は，第１スルー
ホール２１を介して第２層第２メタル配線１６に電気的
に接続され，第２層第２メタル配線１６は，第２スルー
ホール２２を介して第１層第２メタル配線１２に接続さ
れている。また，第１層第２メタル配線１２は，機能ブ
ロック２に接続されている。
ホール２１を介して第２層第２メタル配線１６に電気的
に接続され，第２層第２メタル配線１６は，第２スルー
ホール２２を介して第１層第２メタル配線１２に接続さ
れている。また，第１層第２メタル配線１２は，機能ブ
ロック２に接続されている。
【００１８】第１層第３メタル配線１３は，機能ブロッ
ク２にダイレクトに接続されている。
ク２にダイレクトに接続されている。
【００１９】信号Ｓａは，第１層第２メタル配線１２が
接続される機能ブロック２をイネーブルまたはディスエ
ーブルとする，イネーブル（活性化）信号である。ただ
し，この信号Ｓａから機能ブロック２の動作または機能
を特定することはできない。信号Ｓａは，図１，図２に
示すように，第１層第１メタル配線１１，第１スルーホ
ール２１，第２層第２メタル配線１６，第２スルーホー
ル２２，および第１層第２メタル配線１２を経由して機
能ブロック２に入力される。
接続される機能ブロック２をイネーブルまたはディスエ
ーブルとする，イネーブル（活性化）信号である。ただ
し，この信号Ｓａから機能ブロック２の動作または機能
を特定することはできない。信号Ｓａは，図１，図２に
示すように，第１層第１メタル配線１１，第１スルーホ
ール２１，第２層第２メタル配線１６，第２スルーホー
ル２２，および第１層第２メタル配線１２を経由して機
能ブロック２に入力される。
【００２０】入力機能信号または出力機能信号としての
信号Ｓｂは，第１層第３メタル配線１３を経由して機能
ブロック２に入力される信号あるいは機能ブロック２か
ら出力される信号であって，機能ブロック２の動作およ
び機能を特定することが可能な信号である。
信号Ｓｂは，第１層第３メタル配線１３を経由して機能
ブロック２に入力される信号あるいは機能ブロック２か
ら出力される信号であって，機能ブロック２の動作およ
び機能を特定することが可能な信号である。
【００２１】第２層第１メタル１５は，第１層第１メタ
ル配線１１，第１層第２メタル配線１２，第１層第３メ
タル配線１３，および第２層第２メタル配線１６と絶縁
されており，少なくとも機能ブロック２，第１層第１メ
タル配線１１，第１層第２メタル配線１２，および第１
層第３メタル配線１３を覆い隠すように広範囲にわたり
形成されている。そして，第２層第１メタル１５と第２
層第２メタル配線１６は，絶縁破壊が生じない最小限の
距離をおいて形成されている。また，第２層第２メタル
配線１６は，第１層第３メタル配線１３と，絶縁破壊が
生じない最小限の距離をおいて形成されている。
ル配線１１，第１層第２メタル配線１２，第１層第３メ
タル配線１３，および第２層第２メタル配線１６と絶縁
されており，少なくとも機能ブロック２，第１層第１メ
タル配線１１，第１層第２メタル配線１２，および第１
層第３メタル配線１３を覆い隠すように広範囲にわたり
形成されている。そして，第２層第１メタル１５と第２
層第２メタル配線１６は，絶縁破壊が生じない最小限の
距離をおいて形成されている。また，第２層第２メタル
配線１６は，第１層第３メタル配線１３と，絶縁破壊が
生じない最小限の距離をおいて形成されている。
【００２２】保護膜９は，外部の環境から半導体装置１
を保護するために機能する。
を保護するために機能する。
【００２３】以上のように構成された第１の実施の形態
にかかる半導体装置１によれば，次に説明するように，
半導体装置１に形成されている機能ブロック２を解析す
ることが不可能となる。
にかかる半導体装置１によれば，次に説明するように，
半導体装置１に形成されている機能ブロック２を解析す
ることが不可能となる。
【００２４】機能ブロック２を解析するためには，信号
Ｓｂを測定することが必要となる。信号Ｓｂを例えばプ
ローブ針によって測定するには，第１層第３メタル配線
１３を露出させなければならない。第１の実施の形態に
かかる半導体装置１において，第１層第３メタル配線１
３は，広い面積を占める第２層第１メタル１５および保
護膜９に覆い隠されているため，これら第２層第１メタ
ル１５および保護膜９を剥離（除去）しなければ第１層
第３メタル配線１３は露出されない。
Ｓｂを測定することが必要となる。信号Ｓｂを例えばプ
ローブ針によって測定するには，第１層第３メタル配線
１３を露出させなければならない。第１の実施の形態に
かかる半導体装置１において，第１層第３メタル配線１
３は，広い面積を占める第２層第１メタル１５および保
護膜９に覆い隠されているため，これら第２層第１メタ
ル１５および保護膜９を剥離（除去）しなければ第１層
第３メタル配線１３は露出されない。
【００２５】第２層第１メタル１５と第２層第２メタル
配線１６は，接近して形成されているため，第２層第１
メタル１５が例えば薬品によって剥離されると，第２層
第２メタル配線１６も併せて剥離する。上述のように，
第２層第２メタル配線１６は，機能ブロック２をイネー
ブル／ディスエーブルとする信号Ｓａが伝送される経路
であるため，この第２層第２メタル配線１６が剥離する
ことによって，機能ブロック２は，ディスエーブル状態
となり，結果的に機能ブロック２の解析が不可能とな
る。
配線１６は，接近して形成されているため，第２層第１
メタル１５が例えば薬品によって剥離されると，第２層
第２メタル配線１６も併せて剥離する。上述のように，
第２層第２メタル配線１６は，機能ブロック２をイネー
ブル／ディスエーブルとする信号Ｓａが伝送される経路
であるため，この第２層第２メタル配線１６が剥離する
ことによって，機能ブロック２は，ディスエーブル状態
となり，結果的に機能ブロック２の解析が不可能とな
る。
【００２６】また，第２層第２メタル配線１６と第１層
第３メタル配線１３は，接近して形成されているため，
第２層第１メタル１５の剥離によって第２層第２メタル
配線１６が剥離された場合，さらに第１層第３メタル配
線１３が剥離することもあり得る。この第１層第３メタ
ル配線１３は，機能ブロック２の動作／機能を特定する
ことが可能な信号Ｓｂの伝送経路である。第１層第３メ
タル配線１３の剥離によって，信号Ｓｂの測定が困難と
なり，機能ブロック２についての十分な解析が不可能と
なる。
第３メタル配線１３は，接近して形成されているため，
第２層第１メタル１５の剥離によって第２層第２メタル
配線１６が剥離された場合，さらに第１層第３メタル配
線１３が剥離することもあり得る。この第１層第３メタ
ル配線１３は，機能ブロック２の動作／機能を特定する
ことが可能な信号Ｓｂの伝送経路である。第１層第３メ
タル配線１３の剥離によって，信号Ｓｂの測定が困難と
なり，機能ブロック２についての十分な解析が不可能と
なる。
【００２７】そして，第１の実施の形態にかかる半導体
装置１は，広範囲にわたり不透明の第２層第１メタル１
５によって覆われているため，第１層第３メタル配線１
３を露出させることを目的として，位置を特定して第２
層第１メタル１５を剥離させることも極めて困難であ
る。
装置１は，広範囲にわたり不透明の第２層第１メタル１
５によって覆われているため，第１層第３メタル配線１
３を露出させることを目的として，位置を特定して第２
層第１メタル１５を剥離させることも極めて困難であ
る。
【００２８】なお，図１，図２には，信号Ｓａの経路と
なる第２層第２メタル配線１６が１ヶ所のみ記載されて
いるが，第２層第２メタル配線１６を半導体装置１の全
域に多数個設けることが好ましい。かかる構成によれ
ば，半導体装置１に備えられた機能ブロック２を解析す
るために第２層第１メタル１５を剥離させた際，機能ブ
ロック２がディスエーブルとなる可能性が高まり，機能
ブロック２の解析がより困難となる。
なる第２層第２メタル配線１６が１ヶ所のみ記載されて
いるが，第２層第２メタル配線１６を半導体装置１の全
域に多数個設けることが好ましい。かかる構成によれ
ば，半導体装置１に備えられた機能ブロック２を解析す
るために第２層第１メタル１５を剥離させた際，機能ブ
ロック２がディスエーブルとなる可能性が高まり，機能
ブロック２の解析がより困難となる。
【００２９】（第２の実施の形態）第２の実施の形態に
かかる半導体装置３１を図３に示す。この半導体装置３
１は，第１の実施の形態にかかる半導体装置１に対し
て，抵抗素子３３が追加された構成を有するものであ
る。
かかる半導体装置３１を図３に示す。この半導体装置３
１は，第１の実施の形態にかかる半導体装置１に対し
て，抵抗素子３３が追加された構成を有するものであ
る。
【００３０】抵抗素子３３の一端は，第１層第２メタル
配線１２に接続されており，抵抗素子３３の他端は，電
源レベルまたはグランドレベルに接続されている。つま
り，抵抗素子３３は，機能ブロック２のイネーブル端子
に接続された，いわゆるプルアップ抵抗またはプルダウ
ン抵抗となる。そして，機能ブロック２のイネーブル端
子がアクティブ−Ｈ（例えば，電源レベル）であれば，
抵抗素子３３は，グランドレベルに接続されるプルダウ
ン抵抗とされ，機能ブロック２のイネーブル端子がアク
ティブ−Ｌ（例えば，グランドレベル）であれば，抵抗
素子３３は，電源レベルに接続されるプルアップ抵抗と
される。
配線１２に接続されており，抵抗素子３３の他端は，電
源レベルまたはグランドレベルに接続されている。つま
り，抵抗素子３３は，機能ブロック２のイネーブル端子
に接続された，いわゆるプルアップ抵抗またはプルダウ
ン抵抗となる。そして，機能ブロック２のイネーブル端
子がアクティブ−Ｈ（例えば，電源レベル）であれば，
抵抗素子３３は，グランドレベルに接続されるプルダウ
ン抵抗とされ，機能ブロック２のイネーブル端子がアク
ティブ−Ｌ（例えば，グランドレベル）であれば，抵抗
素子３３は，電源レベルに接続されるプルアップ抵抗と
される。
【００３１】以上のように構成された第２の実施の形態
にかかる半導体装置３１によれば，第１の実施の形態に
かかる半導体装置１と同様の効果が得られるとともに，
次の更なる効果が得られることになる。
にかかる半導体装置３１によれば，第１の実施の形態に
かかる半導体装置１と同様の効果が得られるとともに，
次の更なる効果が得られることになる。
【００３２】第２の実施の形態にかかる半導体装置３１
において，第２層第１メタル１５が剥離されると第２層
第２メタル配線１６が剥離し，信号Ｓａが機能ブロック
２に供給されなくなる。そして，信号Ｓａが供給される
はずの機能ブロック２のイネーブル端子は，フローティ
ング状態とはならず，抵抗素子３３によって電源電位ま
たはグランド電位に固定されることになる。したがっ
て，機能ブロック２は，確実にディスエーブル状態とさ
れ，機能ブロック２の動作／機能解析がより困難とな
る。
において，第２層第１メタル１５が剥離されると第２層
第２メタル配線１６が剥離し，信号Ｓａが機能ブロック
２に供給されなくなる。そして，信号Ｓａが供給される
はずの機能ブロック２のイネーブル端子は，フローティ
ング状態とはならず，抵抗素子３３によって電源電位ま
たはグランド電位に固定されることになる。したがっ
て，機能ブロック２は，確実にディスエーブル状態とさ
れ，機能ブロック２の動作／機能解析がより困難とな
る。
【００３３】（第３の実施の形態）本発明の第３の実施
の形態にかかる半導体装置４１について図４，図５を用
いて説明する。図４は，半導体装置４１の平面図であ
り，図５は，図４のＢ−Ｂ’断面図である。
の形態にかかる半導体装置４１について図４，図５を用
いて説明する。図４は，半導体装置４１の平面図であ
り，図５は，図４のＢ−Ｂ’断面図である。
【００３４】この半導体装置４１は，機能ブロック４
２，半導体層３，絶縁層５６，機能信号伝送経路として
の第１層メタル配線５１，絶縁層５７，活性化信号伝送
経路としての第２層メタル配線５２，絶縁層５８，不透
明の被覆膜としての第３層メタル５３，および保護膜５
５を備えるものである。
２，半導体層３，絶縁層５６，機能信号伝送経路として
の第１層メタル配線５１，絶縁層５７，活性化信号伝送
経路としての第２層メタル配線５２，絶縁層５８，不透
明の被覆膜としての第３層メタル５３，および保護膜５
５を備えるものである。
【００３５】第１層メタル配線５１は，絶縁層５６によ
って半導体層３と絶縁され，絶縁層５７によって第２層
メタル配線５２と絶縁されている。第２層メタル配線５
２は，絶縁層５８によって第３層メタル５３と絶縁され
ている。
って半導体層３と絶縁され，絶縁層５７によって第２層
メタル配線５２と絶縁されている。第２層メタル配線５
２は，絶縁層５８によって第３層メタル５３と絶縁され
ている。
【００３６】第１層メタル配線５１および第２層メタル
配線５２は，機能ブロック４２にダイレクトに接続され
ている。また，図４に示すように，第２層メタル配線５
２は，第１層メタル配線５１を平面から見て完全に覆い
隠すように形成されている。
配線５２は，機能ブロック４２にダイレクトに接続され
ている。また，図４に示すように，第２層メタル配線５
２は，第１層メタル配線５１を平面から見て完全に覆い
隠すように形成されている。
【００３７】信号Ｓａは，機能ブロック４２をイネーブ
ルまたはディスエーブルとする，いわゆるイネーブル信
号である。ただし，この信号Ｓａからは，機能ブロック
４２の動作および機能を特定することはできない。信号
Ｓａは，第２層メタル配線５２を経由して機能ブロック
４２に入力される。
ルまたはディスエーブルとする，いわゆるイネーブル信
号である。ただし，この信号Ｓａからは，機能ブロック
４２の動作および機能を特定することはできない。信号
Ｓａは，第２層メタル配線５２を経由して機能ブロック
４２に入力される。
【００３８】信号Ｓｂは，第１層メタル配線５１を経由
して機能ブロック４２に入力される信号あるいは機能ブ
ロック４２から出力される信号であって，機能ブロック
４２の動作および機能を特定することが可能な信号であ
る。
して機能ブロック４２に入力される信号あるいは機能ブ
ロック４２から出力される信号であって，機能ブロック
４２の動作および機能を特定することが可能な信号であ
る。
【００３９】第３層メタル５３は，少なくとも機能ブロ
ック４２，第１層メタル配線５１，および第２層メタル
配線５２を覆い隠すように広範囲にわたり形成されてい
る。
ック４２，第１層メタル配線５１，および第２層メタル
配線５２を覆い隠すように広範囲にわたり形成されてい
る。
【００４０】保護膜５５は，外部の環境から半導体装置
４１を保護するために機能する。
４１を保護するために機能する。
【００４１】以上のように構成された第３の実施の形態
にかかる半導体装置４１によれば，次に説明するよう
に，半導体装置４１に形成されている機能ブロック４２
を解析することが不可能となる。
にかかる半導体装置４１によれば，次に説明するよう
に，半導体装置４１に形成されている機能ブロック４２
を解析することが不可能となる。
【００４２】機能ブロック４２の動作／機能を解析する
ためには，信号Ｓｂを測定することが必要となる。信号
Ｓｂを例えばプローブ針によって測定するには，第１層
メタル配線５１を露出させなければならない。第３の実
施の形態にかかる半導体装置４１において，第１層メタ
ル配線５１は，広い面積を占める第３層メタル５３およ
び保護膜５５，さらには第２層メタル配線５２に覆い隠
されているため，これら第３層メタル５３，保護膜５
５，および第２層メタル配線５２を剥離しなければ第１
層メタル配線５１は露出されない。
ためには，信号Ｓｂを測定することが必要となる。信号
Ｓｂを例えばプローブ針によって測定するには，第１層
メタル配線５１を露出させなければならない。第３の実
施の形態にかかる半導体装置４１において，第１層メタ
ル配線５１は，広い面積を占める第３層メタル５３およ
び保護膜５５，さらには第２層メタル配線５２に覆い隠
されているため，これら第３層メタル５３，保護膜５
５，および第２層メタル配線５２を剥離しなければ第１
層メタル配線５１は露出されない。
【００４３】まず，第３層メタル５３を例えば薬品によ
って剥離させた場合，第２層メタル配線５２も併せて剥
離されることもあり得る。上述のように，第２層メタル
配線５２は，機能ブロック４２をイネーブルとする信号
Ｓａの伝送経路であるため，この第２層メタル配線５２
が剥離することによって，機能ブロック４２は，ディス
エーブル状態となり，結果的に機能ブロック４２の解析
が不可能となる。
って剥離させた場合，第２層メタル配線５２も併せて剥
離されることもあり得る。上述のように，第２層メタル
配線５２は，機能ブロック４２をイネーブルとする信号
Ｓａの伝送経路であるため，この第２層メタル配線５２
が剥離することによって，機能ブロック４２は，ディス
エーブル状態となり，結果的に機能ブロック４２の解析
が不可能となる。
【００４４】第２層メタル配線５２を剥離させることな
く第３層メタル５３を剥離することに成功した場合であ
っても，測定対象の信号Ｓｂの伝送経路である第１層メ
タル配線５１を露出させるためには，結局，第２層メタ
ル配線５２を剥離させなければならない。したがって，
機能ブロック４２は，ディスエーブル状態となり，機能
ブロック４２の動作／機能について解析が不可能とな
る。第２層メタル配線５２を完全に切断しないよう部分
的に剥離させたとしても，第１層メタル配線５１上にプ
ローブ針を接触させるために十分な面積を確保すること
は困難である。また，プローブ針が第２層メタル配線５
２に接触してしまい，第１層メタル配線５１と第２層メ
タル配線５２がショートする可能性も高い。
く第３層メタル５３を剥離することに成功した場合であ
っても，測定対象の信号Ｓｂの伝送経路である第１層メ
タル配線５１を露出させるためには，結局，第２層メタ
ル配線５２を剥離させなければならない。したがって，
機能ブロック４２は，ディスエーブル状態となり，機能
ブロック４２の動作／機能について解析が不可能とな
る。第２層メタル配線５２を完全に切断しないよう部分
的に剥離させたとしても，第１層メタル配線５１上にプ
ローブ針を接触させるために十分な面積を確保すること
は困難である。また，プローブ針が第２層メタル配線５
２に接触してしまい，第１層メタル配線５１と第２層メ
タル配線５２がショートする可能性も高い。
【００４５】しかも，第２層メタル配線５２を剥離させ
た場合，第１層メタル配線５１も併せて剥離することに
なる。この第１層メタル配線５１は，機能ブロック４２
の動作／機能を特定することが可能な信号Ｓｂの伝送経
路であるため，第１層メタル配線５１の剥離によって信
号Ｓｂの測定が困難となり，機能ブロック４２について
の十分な解析が不可能となる。
た場合，第１層メタル配線５１も併せて剥離することに
なる。この第１層メタル配線５１は，機能ブロック４２
の動作／機能を特定することが可能な信号Ｓｂの伝送経
路であるため，第１層メタル配線５１の剥離によって信
号Ｓｂの測定が困難となり，機能ブロック４２について
の十分な解析が不可能となる。
【００４６】また，第３の実施の形態にかかる半導体装
置４１は，広範囲にわたり不透明の第３層メタル５３で
覆われているため，第１層メタル配線５１を露出させる
ことを目的として，位置を特定して第２層メタル配線５
２を剥離させることも極めて困難である。
置４１は，広範囲にわたり不透明の第３層メタル５３で
覆われているため，第１層メタル配線５１を露出させる
ことを目的として，位置を特定して第２層メタル配線５
２を剥離させることも極めて困難である。
【００４７】（第４の実施の形態）第４の実施の形態に
かかる半導体装置６１を図６に示す。この半導体装置６
１は，コントロール回路６２，プログラム格納手段とし
てのメモリ６３，短絡手段としてのスイッチ６４，メタ
ル配線６５，および抵抗素子６６を有するものである。
かかる半導体装置６１を図６に示す。この半導体装置６
１は，コントロール回路６２，プログラム格納手段とし
てのメモリ６３，短絡手段としてのスイッチ６４，メタ
ル配線６５，および抵抗素子６６を有するものである。
【００４８】メタル配線６５は，半導体装置６１を解析
するために必要とされる測定ポイントを露出しようとす
ると必ず剥離されるように形成されており，第３の実施
の形態にかかる半導体装置４１に備えられた第２層メタ
ル配線５２，あるいは，第３層メタル５３に相当するも
のである。そして，メタル配線６５は，所定の回路（図
示せず。）からコントロール回路６２に対して電源電位
またはグランド電位の信号を伝送するものである。
するために必要とされる測定ポイントを露出しようとす
ると必ず剥離されるように形成されており，第３の実施
の形態にかかる半導体装置４１に備えられた第２層メタ
ル配線５２，あるいは，第３層メタル５３に相当するも
のである。そして，メタル配線６５は，所定の回路（図
示せず。）からコントロール回路６２に対して電源電位
またはグランド電位の信号を伝送するものである。
【００４９】抵抗素子６６の一端は，メタル配線６５に
接続されており，他端は，電源レベルまたはグランドレ
ベルに接続されている。
接続されており，他端は，電源レベルまたはグランドレ
ベルに接続されている。
【００５０】メモリ６３は，ＥＥＰＲＯＭ，ＦｅＲＡＭ
等の不揮発性記憶装置であり，自らが格納しているデー
タまたはその他のメモリ（図示せず。）が格納している
データを消去するためのプログラム（以下，「データ消
去プログラム」という。）を格納している。
等の不揮発性記憶装置であり，自らが格納しているデー
タまたはその他のメモリ（図示せず。）が格納している
データを消去するためのプログラム（以下，「データ消
去プログラム」という。）を格納している。
【００５１】スイッチ６４はノーマルオープンの接点か
ら成り，電源レベルとグランドレベルとの間に備えられ
ている。
ら成り，電源レベルとグランドレベルとの間に備えられ
ている。
【００５２】コントロール回路６２は，メモリ６３およ
びスイッチ６４を次のように制御する。例えば，コント
ロール回路６２は，メタル配線６５が接続されている入
力端子が電源電位からグランド電位に変化したときに，
メモリ６３に格納されているデータ消去プログラムを起
動する。これによって，メモリ６３およびその他のメモ
リに格納されているデータは，全て消去されることにな
り，第４の実施の形態にかかる半導体装置６１は，動作
不能に陥る。さらにこのとき，コントロール回路６２
は，オープン状態にあるスイッチ６４を動作させ，電源
レベルとグランドレベルをショートさせる。これによっ
て第４の実施の形態にかかる半導体装置６１は，動作不
能となるとともに復帰不可能な致命的なダメージが与え
られる。なお，メタル配線６５が接続されている入力端
子がグランド電位から電源電位に変化した場合に，メモ
リ６３に格納されているデータ消去プログラムを起動さ
せるとともにスイッチ６４を動作させるように，コント
ロール回路６２を構成することも可能である。
びスイッチ６４を次のように制御する。例えば，コント
ロール回路６２は，メタル配線６５が接続されている入
力端子が電源電位からグランド電位に変化したときに，
メモリ６３に格納されているデータ消去プログラムを起
動する。これによって，メモリ６３およびその他のメモ
リに格納されているデータは，全て消去されることにな
り，第４の実施の形態にかかる半導体装置６１は，動作
不能に陥る。さらにこのとき，コントロール回路６２
は，オープン状態にあるスイッチ６４を動作させ，電源
レベルとグランドレベルをショートさせる。これによっ
て第４の実施の形態にかかる半導体装置６１は，動作不
能となるとともに復帰不可能な致命的なダメージが与え
られる。なお，メタル配線６５が接続されている入力端
子がグランド電位から電源電位に変化した場合に，メモ
リ６３に格納されているデータ消去プログラムを起動さ
せるとともにスイッチ６４を動作させるように，コント
ロール回路６２を構成することも可能である。
【００５３】次に，第４の実施の形態にかかる半導体装
置６１の動作を具体的に説明する。ここでは，メタル配
線６５は，所定の回路（図示せず。）からコントロール
回路６２に対してグランド電位の信号を伝送するように
構成されており，抵抗素子６６は，メタル配線６５と電
源レベルとの間に設けられている場合に即して説明す
る。
置６１の動作を具体的に説明する。ここでは，メタル配
線６５は，所定の回路（図示せず。）からコントロール
回路６２に対してグランド電位の信号を伝送するように
構成されており，抵抗素子６６は，メタル配線６５と電
源レベルとの間に設けられている場合に即して説明す
る。
【００５４】上述のように，第４の実施の形態にかかる
半導体装置６１は，内部の所定の測定ポイントを露出し
ようとすると，メタル配線６５が剥離するように構成さ
れている。メタル配線６５は，剥離されることによっ
て，グランド電位の信号が伝送されなくなる。したがっ
て，メタル配線６５が接続されているコントロール回路
６２の入力端子は，抵抗素子６６によってグランド電位
から電源電位に変化することになる。この電位変化にと
もなって，コントロール回路６２は，メモリ６３に格納
されているデータ消去プログラムを起動させ，メモリ６
３およびその他のメモリに格納されている全データを消
去する。さらに，コントロール回路６２は，スイッチ６
４を動作させ，電源レベルとグランドレベルをショート
させる。
半導体装置６１は，内部の所定の測定ポイントを露出し
ようとすると，メタル配線６５が剥離するように構成さ
れている。メタル配線６５は，剥離されることによっ
て，グランド電位の信号が伝送されなくなる。したがっ
て，メタル配線６５が接続されているコントロール回路
６２の入力端子は，抵抗素子６６によってグランド電位
から電源電位に変化することになる。この電位変化にと
もなって，コントロール回路６２は，メモリ６３に格納
されているデータ消去プログラムを起動させ，メモリ６
３およびその他のメモリに格納されている全データを消
去する。さらに，コントロール回路６２は，スイッチ６
４を動作させ，電源レベルとグランドレベルをショート
させる。
【００５５】以上説明したように，第４の実施の形態に
かかる半導体装置６１によれば，この半導体装置６１を
解析するために，内部を露出させた場合，動作に関わる
データが消去され，さらに，電源レベルとグランドレベ
ルがショート状態となる。したがって，第４の実施の形
態にかかる半導体装置６１は，復帰不可能な動作不能に
陥り，その結果として機能解析が不可能となる。
かかる半導体装置６１によれば，この半導体装置６１を
解析するために，内部を露出させた場合，動作に関わる
データが消去され，さらに，電源レベルとグランドレベ
ルがショート状態となる。したがって，第４の実施の形
態にかかる半導体装置６１は，復帰不可能な動作不能に
陥り，その結果として機能解析が不可能となる。
【００５６】以上，添付図面を参照しながら本発明の好
適な実施の形態について説明したが，本発明はかかる実
施の形態に限定されない。当業者であれば，特許請求の
範囲に記載された技術的思想の範疇内において各種の変
更例または修正例に想到し得ることは明らかであり，そ
れらについても当然に本発明の技術的範囲に属するもの
と了解される。
適な実施の形態について説明したが，本発明はかかる実
施の形態に限定されない。当業者であれば，特許請求の
範囲に記載された技術的思想の範疇内において各種の変
更例または修正例に想到し得ることは明らかであり，そ
れらについても当然に本発明の技術的範囲に属するもの
と了解される。
【００５７】例えば，第１，２の実施の形態にかかる半
導体装置１，３１に備えられた第２層第１メタル１５
は，主に第１層第１メタル配線１１および第１層第２メ
タル配線１２を覆い隠す役割を果たすものであり，この
役割に注目すれば，不透明な金属以外の材料を用いるこ
とも可能である。同様に，第３の実施の形態にかかる半
導体装置４１に備えられた第３層メタル５３を不透明な
金属以外の材料に置き換えることも可能である。
導体装置１，３１に備えられた第２層第１メタル１５
は，主に第１層第１メタル配線１１および第１層第２メ
タル配線１２を覆い隠す役割を果たすものであり，この
役割に注目すれば，不透明な金属以外の材料を用いるこ
とも可能である。同様に，第３の実施の形態にかかる半
導体装置４１に備えられた第３層メタル５３を不透明な
金属以外の材料に置き換えることも可能である。
【００５８】また，第１の実施の形態にかかる半導体装
置１および第２の実施の形態にかかる半導体装置３１
は，信号Ｓａが第１層第１メタル配線１１，第２層第２
メタル配線１６，および第１層第２メタル配線１２を経
由するように構成されていたが，信号Ｓａの伝送経路を
第２層第２メタル配線１６のみで構成するようにしても
よい。
置１および第２の実施の形態にかかる半導体装置３１
は，信号Ｓａが第１層第１メタル配線１１，第２層第２
メタル配線１６，および第１層第２メタル配線１２を経
由するように構成されていたが，信号Ｓａの伝送経路を
第２層第２メタル配線１６のみで構成するようにしても
よい。
【００５９】さらに，第１の実施の形態にかかる半導体
装置１，第２の実施の形態にかかる半導体装置３１，お
よび第３の実施の形態にかかる半導体装置４１におい
て，信号Ｓａの伝送経路と信号Ｓｂの伝送経路との間に
は絶縁層が一層のみ介在するいわゆる２層構造が採用さ
れているが，本発明はこれに限定されず，信号Ｓａの伝
送経路を，信号Ｓｂの伝送経路から複数層上の半導体装
置の表面に近い層に形成することも可能である。
装置１，第２の実施の形態にかかる半導体装置３１，お
よび第３の実施の形態にかかる半導体装置４１におい
て，信号Ｓａの伝送経路と信号Ｓｂの伝送経路との間に
は絶縁層が一層のみ介在するいわゆる２層構造が採用さ
れているが，本発明はこれに限定されず，信号Ｓａの伝
送経路を，信号Ｓｂの伝送経路から複数層上の半導体装
置の表面に近い層に形成することも可能である。
【００６０】また，第１の実施の形態にかかる半導体装
置１および第２の実施の形態にかかる半導体装置３１に
おいて，第２層第１メタル１５は，信号Ｓａが伝送され
る第２層第２メタル配線１６と同じ層に形成されている
が，第２層よりもさらに表面に近い層に形成したメタル
配線によって第２層第２メタル配線１６を覆い隠すよう
にしてもよい。
置１および第２の実施の形態にかかる半導体装置３１に
おいて，第２層第１メタル１５は，信号Ｓａが伝送され
る第２層第２メタル配線１６と同じ層に形成されている
が，第２層よりもさらに表面に近い層に形成したメタル
配線によって第２層第２メタル配線１６を覆い隠すよう
にしてもよい。
【００６１】第４の実施の形態にかかる半導体装置６１
は，メモリ６３に格納されているデータ消去プログラム
によってメモリ６３またはその他のメモリが格納してい
るデータを消去するように構成されているが，その他，
正規のデータをダミーデータに書き換え，故意に不良動
作を起こさせるように構成することも可能である。
は，メモリ６３に格納されているデータ消去プログラム
によってメモリ６３またはその他のメモリが格納してい
るデータを消去するように構成されているが，その他，
正規のデータをダミーデータに書き換え，故意に不良動
作を起こさせるように構成することも可能である。
【００６２】第４の実施の形態にかかる半導体装置６１
は，メモリ６３に格納されているデータ消去プログラム
によって自らを動作不能状態とする機能と，スイッチ６
４によって電源レベルとグランドレベルをショートさせ
動作不能状態とする機能とを兼ね備えるものであるが，
本発明はこれに限らず，いずれか一方の機能を備えるだ
けでも半導体装置の機能解析が困難となる。
は，メモリ６３に格納されているデータ消去プログラム
によって自らを動作不能状態とする機能と，スイッチ６
４によって電源レベルとグランドレベルをショートさせ
動作不能状態とする機能とを兼ね備えるものであるが，
本発明はこれに限らず，いずれか一方の機能を備えるだ
けでも半導体装置の機能解析が困難となる。
【００６３】そして，第４の実施の形態にかかる半導体
装置６１における特徴的な構成要素，すなわちコントロ
ール回路６２，メモリ６３，スイッチ６４，メタル配線
６５，および抵抗素子６６を，第１，２，３の実施の形
態にかかる半導体装置１，３１，４１に対して追加形成
することも可能である。かかる構成によれば，第４の実
施の形態にかかる半導体装置６１が有する「自らを動作
不能状態とする機能」が第１，２，３の実施の形態にか
かる半導体装置１，３１，４１に付加されるため，半導
体装置の機能解析防止に関してより高い効果が得られ
る。
装置６１における特徴的な構成要素，すなわちコントロ
ール回路６２，メモリ６３，スイッチ６４，メタル配線
６５，および抵抗素子６６を，第１，２，３の実施の形
態にかかる半導体装置１，３１，４１に対して追加形成
することも可能である。かかる構成によれば，第４の実
施の形態にかかる半導体装置６１が有する「自らを動作
不能状態とする機能」が第１，２，３の実施の形態にか
かる半導体装置１，３１，４１に付加されるため，半導
体装置の機能解析防止に関してより高い効果が得られ
る。
【００６４】
【発明の効果】以上説明したように，本発明によれば，
内部に形成された回路の解析が不可能となり，例えば，
設計上，製造上の機密が保たれる。
内部に形成された回路の解析が不可能となり，例えば，
設計上，製造上の機密が保たれる。
【図１】本発明の第１の実施の形態にかかる半導体装置
の構成を示す平面図である。
の構成を示す平面図である。
【図２】図１の半導体装置のＡ−Ａ’断面図である。
【図３】本発明の第２の実施の形態にかかる半導体装置
の構成を示す平面図である。
の構成を示す平面図である。
【図４】本発明の第３の実施の形態にかかる半導体装置
の構成を示す平面図である。
の構成を示す平面図である。
【図５】図４の半導体装置のＢ−Ｂ’断面図である。
【図６】本発明の第４の実施の形態にかかる半導体装置
の構成を示すブロック図である。
の構成を示すブロック図である。
１：半導体装置
２：機能ブロック
３：半導体層
５：絶縁層
７：絶縁層
９：保護膜
１１：第１層第１メタル配線
１２：第１層第２メタル配線
１３：第１層第３メタル配線
１５：第２層第１メタル
１６：第２層第２メタル配線
２１：第１スルーホール
２２：第２スルーホール
３１：半導体装置
３３：抵抗素子
４１：半導体装置
４２：機能ブロック
５１：第１層メタル配線
５２：第２層メタル配線
５３：第３層メタル
５５：保護膜
６１：半導体装置
６２：コントロール回路
６３：メモリ
６４：スイッチ
６５：メタル配線
６６：抵抗素子
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/822
G06F 9/06
G06F 12/14
H01L 21/3205
H01L 27/04
Claims (13)
- 【請求項１】 機能ブロックから出力される出力機能信
号または前記機能ブロックに入力される入力機能信号が
伝送される機能信号伝送経路と，前記機能信号伝送経路の少なくとも一部を覆う不透明の
被覆膜と， 少なくとも一部が，前記機能信号伝送経路が形成される
層よりも上位層であって前記被覆膜と同じ層に当該被覆
膜と電気的に絶縁された状態で形成され，前記機能ブロ
ックを活性化する活性化信号が伝送され，所定の電圧を
出力する電源に抵抗素子を介して接続される活性化信号
伝送経路と，を備えたことを特徴とする，半導体装置。 - 【請求項２】 機能ブロックから出力される出力機能信
号または前記機能ブロックに入力される入力機能信号が
伝送される機能信号伝送経路と， 少なくとも一部が，前記機能信号伝送経路が形成される
層よりも上位層に形成され，前記機能ブロックを活性化
する活性化信号が伝送される活性化信号伝送経路と， 前記機能信号伝送経路の少なくとも一部を覆う不透明の
被覆膜と， 内部に形成された所定の伝送経路が切断されることによ
って起動するプログラムであって，１または２以上のデ
ータ格納手段に格納されているデータを消去または書き
換えるプログラムを格納するプログラム格納手段と，を
備えたことを特徴とする，半導体装置。 - 【請求項３】 機能ブロックから出力される出力機能信
号または前記機能ブロックに入力される入力機能信号が
伝送される機能信号伝送経路と，前記機能信号伝送経路の少なくとも一部を覆う不透明の
被覆膜と， 少なくとも一部が，前記機能信号伝送経路が形成される
層よりも上位層であって前記被覆膜と同じ層に当該被覆
膜と電気的に絶縁された状態で形成され，前記機能ブロ
ックを活性化する活性化信号が伝送される活性化信号伝
送経路と， 内部に形成された所定の伝送経路が切断されることによ
って動作し，第１電源電位と第２電源電位を短絡させる
短絡手段と，を備えたことを特徴とする，半導体装置。 - 【請求項４】 前記活性化信号伝送経路は，所定の電圧
を出力する電源に抵抗素子を介して接続されることを特
徴とする，請求項２または３に記載の半導体装置。 - 【請求項５】 内部に形成された所定の伝送経路が切断
されることによって起動し，１または２以上のデータ格
納手段に格納されているデータを消去または書き換える
プログラムを格納するプログラム格納手段を備えたこと
を特徴とする，請求項１または３に記載の半導体装置。 - 【請求項６】 前記所定の伝送経路は，前記活性化信号
伝送経路であることを特徴とする，請求項２または５に
記載の半導体装置。 - 【請求項７】 内部に形成された所定の伝送経路が切断
されることによって動作し，第１電源電位と第２電源電
位を短絡させる短絡手段を備えたことを特徴とする，請
求項１または２に記載の半導体装置。 - 【請求項８】 前記所定の伝送経路は，前記活性化信号
伝送経路であることを特徴とする，請求項３または７に
記載の半導体装置。 - 【請求項９】 前記被覆膜は，前記活性化信号伝送経路
の少なくとも一部を覆うことを特徴とする，請求項１，
２，３，４，５，６，７，または８に記載の半導体装
置。 - 【請求項１０】 前記被覆膜は，前記機能ブロックの少
なくとも一部を覆うことを特徴とする，請求項１，２，
３，４，５，６，７，８，または９に記載の半導体装
置。 - 【請求項１１】 前記活性化信号伝送経路は，前記機能
信号伝送経路の少なくとも一部を覆うことを特徴とす
る，請求項１，２，３，４，５，６，７，８，９，また
は１０に記載の半導体装置。 - 【請求項１２】 前記活性化信号伝送経路の少なくとも
一部は，前記被覆膜が形成される層に形成されることを
特徴とする，請求項１，２，３，４，５，６，７，８，
９，１０，または１１に記載の半導体装置。 - 【請求項１３】 前記活性化信号伝送経路の少なくとも
一部は，前記被覆膜の近傍に形成されることを特徴とす
る，請求項１２に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19657599A JP3454471B2 (ja) | 1999-07-09 | 1999-07-09 | 半導体装置 |
| US09/477,721 US6359338B1 (en) | 1999-07-09 | 2000-01-05 | Semiconductor apparatus with self-security function |
| EP00302167A EP1067604A3 (en) | 1999-07-09 | 2000-03-16 | Semiconductor apparatus with self-security function |
| EP05108965A EP1610382A3 (en) | 1999-07-09 | 2000-03-16 | Semiconductor apparatus with self-security function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19657599A JP3454471B2 (ja) | 1999-07-09 | 1999-07-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001024158A JP2001024158A (ja) | 2001-01-26 |
| JP3454471B2 true JP3454471B2 (ja) | 2003-10-06 |
Family
ID=16360033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19657599A Expired - Fee Related JP3454471B2 (ja) | 1999-07-09 | 1999-07-09 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6359338B1 (ja) |
| EP (2) | EP1610382A3 (ja) |
| JP (1) | JP3454471B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6853093B2 (en) * | 2002-12-20 | 2005-02-08 | Lipman Electronic Engineering Ltd. | Anti-tampering enclosure for electronic circuitry |
| JP4758621B2 (ja) | 2003-08-28 | 2011-08-31 | パナソニック株式会社 | 基本セル、端部セル、配線形状、配線方法、シールド線の配線構造 |
| US7843339B2 (en) | 2007-08-27 | 2010-11-30 | Verifone, Inc. | Secure point of sale device employing capacitive sensors |
| US7772514B2 (en) * | 2007-12-20 | 2010-08-10 | Verifone, Inc. | Capacitive user-interface switches |
| US9013336B2 (en) | 2008-01-22 | 2015-04-21 | Verifone, Inc. | Secured keypad devices |
| US8595514B2 (en) | 2008-01-22 | 2013-11-26 | Verifone, Inc. | Secure point of sale terminal |
| US8432300B2 (en) * | 2009-03-26 | 2013-04-30 | Hypercom Corporation | Keypad membrane security |
| US8358218B2 (en) | 2010-03-02 | 2013-01-22 | Verifone, Inc. | Point of sale terminal having enhanced security |
| US8330606B2 (en) | 2010-04-12 | 2012-12-11 | Verifone, Inc. | Secure data entry device |
| US8405506B2 (en) | 2010-08-02 | 2013-03-26 | Verifone, Inc. | Secure data entry device |
| US8593824B2 (en) | 2010-10-27 | 2013-11-26 | Verifone, Inc. | Tamper secure circuitry especially for point of sale terminal |
| US8621235B2 (en) | 2011-01-06 | 2013-12-31 | Verifone, Inc. | Secure pin entry device |
| US8884757B2 (en) | 2011-07-11 | 2014-11-11 | Verifone, Inc. | Anti-tampering protection assembly |
| US9691066B2 (en) | 2012-07-03 | 2017-06-27 | Verifone, Inc. | Location-based payment system and method |
| US9213869B2 (en) | 2013-10-04 | 2015-12-15 | Verifone, Inc. | Magnetic stripe reading device |
| US20160026275A1 (en) | 2014-07-23 | 2016-01-28 | Verifone, Inc. | Data device including ofn functionality |
| US9595174B2 (en) | 2015-04-21 | 2017-03-14 | Verifone, Inc. | Point of sale terminal having enhanced security |
| US10544923B1 (en) | 2018-11-06 | 2020-01-28 | Verifone, Inc. | Devices and methods for optical-based tamper detection using variable light characteristics |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE47505T1 (de) | 1984-07-31 | 1989-11-15 | Siemens Ag | Monolithisch integrierte halbleiterschaltung. |
| JPS6167238A (ja) * | 1984-09-10 | 1986-04-07 | Hitachi Ltd | 半導体装置 |
| US4940904A (en) * | 1988-05-23 | 1990-07-10 | Industrial Technology Research Institute | Output circuit for producing positive and negative pulses at a single output terminal |
| US4933898A (en) * | 1989-01-12 | 1990-06-12 | General Instrument Corporation | Secure integrated circuit chip with conductive shield |
| DE3927887A1 (de) | 1989-08-24 | 1991-02-28 | Philips Patentverwaltung | Integrierte schaltung |
| US5502333A (en) * | 1994-03-30 | 1996-03-26 | International Business Machines Corporation | Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit |
| US6087728A (en) * | 1996-06-27 | 2000-07-11 | Intel Corporation | Interconnect design with controlled inductance |
| US5880523A (en) * | 1997-02-24 | 1999-03-09 | General Instrument Corporation | Anti-tamper integrated circuit |
| JPH10270562A (ja) * | 1997-03-27 | 1998-10-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路 |
| JPH10270556A (ja) | 1997-03-28 | 1998-10-09 | Kawasaki Steel Corp | 絶縁膜形成方法 |
| JPH11154674A (ja) | 1997-11-20 | 1999-06-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
-
1999
- 1999-07-09 JP JP19657599A patent/JP3454471B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-05 US US09/477,721 patent/US6359338B1/en not_active Expired - Lifetime
- 2000-03-16 EP EP05108965A patent/EP1610382A3/en not_active Withdrawn
- 2000-03-16 EP EP00302167A patent/EP1067604A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP1067604A3 (en) | 2002-03-27 |
| EP1067604A2 (en) | 2001-01-10 |
| US6359338B1 (en) | 2002-03-19 |
| EP1610382A2 (en) | 2005-12-28 |
| EP1610382A3 (en) | 2008-05-28 |
| JP2001024158A (ja) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3454471B2 (ja) | 半導体装置 | |
| JPH0787237B2 (ja) | 集積回路チップ | |
| US5185717A (en) | Tamper resistant module having logical elements arranged in multiple layers on the outer surface of a substrate to protect stored information | |
| US7791898B2 (en) | Security apparatus | |
| US4593384A (en) | Security device for the secure storage of sensitive data | |
| JP2672924B2 (ja) | 非接触ｉｃカードとその製造方法及びテスト方法 | |
| US8613111B2 (en) | Configurable integrated tamper detection circuitry | |
| RU2263372C2 (ru) | Интегральная микросхема (имс) с защитой от анализа и способ ее изготовления | |
| JPH0782459B2 (ja) | 電子組立体への侵入防御装置 | |
| US5986284A (en) | Semiconductor device | |
| TW525178B (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| US6072328A (en) | IC devices with a built-in circuit for protecting internal information | |
| JPH0244447A (ja) | 攻撃対抗容器 | |
| WO2007018761A2 (en) | Security method for data protection | |
| JP3677215B2 (ja) | Ｉｃカード | |
| JPH11306786A (ja) | 自己破壊型半導体装置 | |
| JP3670449B2 (ja) | 半導体装置 | |
| RU2189071C2 (ru) | Полупроводниковая схема, в частности, для применения в интегральном модуле | |
| JP2924482B2 (ja) | 半導体集積回路装置 | |
| JP4836995B2 (ja) | 集積回路モジュール | |
| JP4181068B2 (ja) | 集積回路モジュール | |
| JP2000172573A (ja) | デジタル集積回路 | |
| JPH1154606A (ja) | 半導体装置 | |
| JPH11177024A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030711 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |