JP4617541B2 - Ａｃ型プラズマディスプレイパネルの駆動装置 - Google Patents
Ａｃ型プラズマディスプレイパネルの駆動装置 Download PDFInfo
- Publication number
- JP4617541B2 JP4617541B2 JP2000214068A JP2000214068A JP4617541B2 JP 4617541 B2 JP4617541 B2 JP 4617541B2 JP 2000214068 A JP2000214068 A JP 2000214068A JP 2000214068 A JP2000214068 A JP 2000214068A JP 4617541 B2 JP4617541 B2 JP 4617541B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- initialization
- waveform
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受像機およびコンピュータ端末等の画像表示に用いられるＡＣ型プラズマディスプレイパネル（以下パネルという）の駆動装置に関するものである。
【０００２】
【従来の技術】
従来のパネルでは、Ｎ個の対となる走査電極ＳＣＮiおよび維持電極ＳＵＳi（ｉ＝１〜Ｎ）が設けられた基板と、Ｍ個のデータ電極Ｄ1〜ＤMが設けられた基板とが放電空間を挟んで対向配置されており、走査電極ＳＣＮ1〜ＳＣＮNおよび維持電極ＳＵＳ1〜ＳＵＳNとデータ電極Ｄ1〜ＤMとは直角に交差している。１対の走査電極および維持電極と１つのデータ電極との交差部には１つの放電セルが形成される。
【０００３】
次に、従来のパネルの駆動方法について、図７に示す動作タイミング図を用いて説明する。このパネルでは、１フィールド期間を異なる発光期間の重みを持った複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行う。図７は１つのサブフィールドでの駆動波形を示すものであり、サブフィールドは初期化期間、書き込み期間、維持期間および消去期間からなる。
【０００４】
図７に示すように、初期化期間では走査電極ＳＣＮ1〜ＳＣＮNに初期化波形を印加し放電セル内に壁電荷を形成する。次の書き込み期間では走査電極ＳＣＮ1〜ＳＣＮNに走査パルスを順次印加するとともに、データ電極Ｄ1〜ＤMにデータパルスを印加することにより表示データに対応した壁電荷を形成し、次の維持期間で走査電極ＳＣＮ1〜ＳＣＮNと維持電極ＳＵＳ1〜ＳＵＳNとに交互に維持パルスを印加して表示放電を継続して行う。続く消去期間では維持電極ＳＵＳ1〜ＳＵＳNに消去波形を印加して表示放電を停止させる。
【０００５】
初期化期間では、初期化波形の前半にあるＶｃ（Ｖ）からＶｄ（Ｖ）までの緩やかな立ち上がりの期間と、後半にあるＶｅ（Ｖ）から０（Ｖ）までの緩やかな立ち下がりの期間との２回にわたって全ての放電セルで微弱な初期化放電を起こし、初期化波形の終了時点、すなわち電圧が０（Ｖ）に到達した時点で、次の書き込み期間で行われるデータの書き込みを容易にする所定量の壁電荷が各放電セルの特性（放電開始電圧等）に応じて各放電セル内に形成される。
【０００６】
初期化波形を出力する初期化回路の温度特性やパネルの表示状態の変化による負荷変動の影響によって初期化回路の出力が変動するので、走査電極ＳＣＮ1〜ＳＣＮNに印加した初期化波形の緩やかに立ち下がる部分（Ｖｅから０に至る部分）の傾斜が変動する。この変動を考慮し、初期化回路の温度特性等の影響によって初期化波形の緩やかに立ち下がる部分が最も緩やかになった場合でも、初期化波形の終了時において走査電極ＳＣＮ1〜ＳＣＮNの電圧が０（Ｖ）となるようにしている。すなわち、設計通りの初期化波形が走査電極ＳＣＮ1〜ＳＣＮNに印加された場合、その初期化波形が終了した後に走査電極ＳＣＮ1〜ＳＣＮNの電圧を０（Ｖ）にしておく時間ｔ１（５０μｓ程度）を設けている。
【０００７】
【発明が解決しようとする課題】
しかし、このような従来の駆動方法においては、放電セル内に形成された壁電荷が時間ｔ１の間に減少してしまい、データパルスの電圧を高くしなければならなかった。したがって、データパルスを発生させる回路に高電圧の駆動素子が必要になりコスト高になるとともに、消費電力の増大を招くという課題があった。
【０００８】
また、初期化波形が緩やかに立ち下がって０になる時が初期化期間の終了時になるように設定した場合、初期化回路の温度特性等の影響で初期化波形の勾配がより緩やかになると初期化波形の終了電圧が変動してしまい、その結果あるサブフィールドと別のサブフィールドとでは初期化期間で放電セルに形成される壁電荷の量が異なることになり、書き込み期間において誤放電が発生して表示品位が低下するという課題があった。
【０００９】
本発明はこのような課題を解決するためになされたものであり、表示品位を下げることなく、書き込み回路の耐電圧を下げてコストおよび消費電力を低減するとともに、安定した書き込み動作を行うことができるＡＣ型プラズマディスプレイパネルの駆動装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明は、誘電体層で覆われた複数の走査電極および維持電極が配列された基板と、前記走査電極および前記維持電極と交差するように複数のデータ電極が配列された他の基板とが放電空間を挟んで対向配置されたＡＣ型プラズマディスプレイパネルの駆動装置であって、立ち上がる電圧波形および緩やかに立ち下がる電圧波形を有する緩勾配波形を出力する初期化回路と、所定の値の電圧を出力する定電圧回路および前記初期化回路の出力電圧と前記定電圧回路の出力電圧とを比較する電圧比較器を有する制御回路とを備え、前記緩勾配波形をもとにした初期化波形を前記走査電極に印加するとき、前記制御回路は、前記初期化回路の出力電圧が前記定電圧回路の出力電圧よりも低くなったのを前記電圧比較器が検出すると、前記走査電極の電圧を前記所定の値よりも高く放電が発生しない電圧に切り換えるように制御し、これにより前記初期化波形の終了電圧を前記所定の値に制御することを特徴とする。
【００１１】
また、本発明は、誘電体層で覆われた複数の走査電極および維持電極が配列された基板と、前記走査電極および前記維持電極と交差するように複数のデータ電極が配列された他の基板とが放電空間を挟んで対向配置されたＡＣ型プラズマディスプレイパネルの駆動装置であって、立ち上がる電圧波形および緩やかに立ち下がる電圧波形を有する緩勾配波形を出力する初期化回路と、前記緩勾配波形をもとにした初期化波形を前記走査電極に印加するとき、前記初期化波形の終了電圧を所定の値に制御する制御回路とを備え、前記制御回路は、第１ないし第３のダイオードと抵抗と前記所定の値の電圧を出力する定電圧回路とを有し、前記初期化回路と前記走査電極との間に、前記初期化回路側が陽極となるように前記第１のダイオードを設け、前記第１のダイオードの陰極に前記第２のダイオードの陽極を接続し、前記第１のダイオードの陽極と前記第２のダイオードの陰極との間に前記抵抗を接続し、前記第２のダイオードと前記抵抗との接続点には、その接続点に陰極が接続された前記第３のダイオードを介して前記定電圧回路が接続され、前記初期化回路の出力電圧が前記定電圧回路の出力電圧以下になると、前記第２のダイオードと前記抵抗との接続点が前記定電圧回路の出力電圧にクランプされることにより、前記初期化波形の終了電圧を前記所定の値にクランプすることを特徴とする。
【００１２】
この駆動装置により、初期化波形の終了電圧を確実に所定の値に設定することができ、初期化波形によって放電空間に形成された壁電荷を保持できる。
【００１３】
【発明の実施の形態】
以下、本発明のパネルの駆動装置および駆動方法の一実施の形態について、図面を参照しながら説明する。
【００１４】
本実施の形態のパネルは、図３に示すように、ガラス製の第一の基板１上に複数の対を成す走査電極２と維持電極３とが互いに平行に付設され、走査電極２および維持電極３を覆って誘電体層４が設けられ、誘電体層４上に保護膜５が設けられている。ガラス製の第二の基板６上には誘電体層７で覆われた複数のデータ電極８が付設され、データ電極８間の誘電体層７上にはデータ電極８と平行して隔壁９が設けられている。誘電体層７表面と隔壁９の側面には蛍光体１０が設けられている。そして、走査電極２および維持電極３とデータ電極８とが直角に交差するように第一の基板１と第二の基板６とが放電空間１１を挟んで対向して配置されている。また、隣り合った二つの隔壁９に挟まれ、対を成す走査電極２および維持電極３とデータ電極８との交差部には放電セル１２が構成される。放電空間１１には、放電ガスとしてヘリウム、ネオンおよびアルゴンのうち少なくとも１種とキセノンとが封入されている。
【００１５】
このパネルの電極配列は、図４に示すようにＭ×Ｎのマトリクス構成であり、列方向にはＭ列のデータ電極Ｄ1〜ＤM（図３のデータ電極８）が配列されており、行方向にはＮ行の走査電極ＳＣＮ1〜ＳＣＮN（図３の走査電極２）および維持電極ＳＵＳ1〜ＳＵＳN（図３の維持電極３）が配列されている。また、図３に示した放電セル１２は図４に示すような領域に形成される。
【００１６】
本発明の第１の実施の形態であるパネルの駆動装置のブロック図を図１に示す。図１において、パネル１３のデータ電極Ｄ1〜ＤMには書き込み回路１４が接続されている。走査電極ＳＣＮ1〜ＳＣＮNには走査回路１５が接続され、走査回路１５はその前段の維持回路１６および初期化回路１７の出力同士が接続されたラインにフローティング回路として接続されている。維持電極ＳＵＳ1〜ＳＵＳNには維持回路１８および消去回路１９が接続されている。
【００１７】
制御回路２７は、定電圧回路２３、電圧比較器２４、ゲート回路２５および電圧レベルシフト回路２６で構成されている。電圧比較器２４には初期化回路１７の出力と、定電圧回路２３の出力Ｖref（Ｖ）が入力される。電圧比較器２４からは、初期化回路の出力がＶref（Ｖ）よりも低い時有効レベルとなり、初期化回路の出力がＶref（Ｖ）以上の時無効レベルとなる切換信号が出力される。電圧比較器２４から出力される切換信号は、ゲート回路２５と電圧レベルシフト回路２６を経由して走査回路１５に入力される。
【００１８】
表示信号処理回路２０に入力された表示信号に対して、Ａ／Ｄ変換、走査線変換、サブフィールド変換等の処理が行われ、信号処理された表示信号が書き込み回路１４へ出力される。同期信号は表示信号処理回路２０およびタイミング制御回路２１に入力される。タイミング制御回路２１では各駆動回路を制御するタイミング制御信号を発生し、書き込み回路１４、維持回路１６、初期化回路１７、維持回路１８、消去回路１９およびゲート回路２５へ出力されるとともに、電圧レベルシフト回路２２を介して走査回路１５へ出力される。
【００１９】
この駆動装置の動作について、図２に示す動作タイミング図および図１を用いて説明する。図２は図７と同様に１つのサブフィールドでの駆動波形を示すものである。図２の初期化期間において、維持回路１６はハイインピーダンス状態であり、初期化回路１７からは、０（Ｖ）からＶｃ（Ｖ）まで急峻に立ち上がりＶｃ（Ｖ）からＶｄ（Ｖ）まで緩やかに立ち上がった後、Ｖｄ（Ｖ）からＶｅ（Ｖ）まで急峻に立ち下がりＶｅ（Ｖ）から０（Ｖ）まで緩やかに立ち下がる緩勾配波形が出力される。走査回路１５は初期化回路１７の出力を通過させる状態になっており、初期化回路１７から出力される緩勾配波形はそのままの形で走査電極ＳＣＮ1〜ＳＣＮNに印加される。
【００２０】
また、初期化期間において維持回路１８はハイインピーダンス状態であり、消去回路１９からは最初０（Ｖ）が出力され、続いてＶｋ（Ｖ）が出力される。維持電極ＳＵＳ1〜ＳＵＳNには消去回路１９の出力が印加され、電圧が０（Ｖ）からＶｋ（Ｖ）にかわるタイミングは、走査電極ＳＣＮ1〜ＳＣＮNに印加される電圧がＶｄ（Ｖ）からＶｅ（Ｖ）にかわるタイミングとほぼ同じである。さらに、書き込み回路１４からは０（Ｖ）が出力され、データ電極Ｄ1〜ＤMに印加される。
【００２１】
タイミング制御回路２１からゲート回路２５へ出力されるイネーブル信号は、初期化回路１７の出力である緩勾配波形がＶｄ（Ｖ）となった時点から書き込み期間が終了するまでの間、有効レベルになっている。緩勾配波形の電圧レベルがＶｅ（Ｖ）から低下し定電圧回路２３の出力Ｖref（Ｖ）よりも低くなると、これが電圧比較器２４で検知されて、電圧比較器２４から出力される切換信号は有効レベルに変化する。イネーブル信号は有効レベルであるので、ゲート回路２５から有効レベルの信号が出力され、電圧レベルシフト回路２６を経由して走査回路１５へ入力される。すると、走査回路１５は、初期化回路１７の出力を通過させる状態であったものが、初期化回路１７の出力に重畳してＶｇ（Ｖ）を出力する状態へと切り替わる。
【００２２】
各回路は以上のように動作するので、定電圧回路２３の出力Ｖrefを０（Ｖ）よりもわずかに大きい電圧にしておけば、走査電極ＳＣＮ1〜ＳＣＮNに印加される初期化波形は、０（Ｖ）からＶｃ（Ｖ）まで急峻に立ち上がりＶｃ（Ｖ）からＶｄ（Ｖ）まで緩やかに立ち上がった後、Ｖｄ（Ｖ）からＶｅ（Ｖ）まで急峻に立ち下がりＶｅ（Ｖ）から緩やかに立ち下がって制御回路２７によって制御された所定の値０（Ｖ）に至る波形となる。走査電極ＳＣＮ1〜ＳＣＮNの電圧は初期化波形が終了するとすぐにＶｇ（Ｖ）へと上昇する。
【００２３】
初期化期間では初期化波形の前半にあるＶｃ（Ｖ）からＶｄ（Ｖ）までの緩やかな立ち上がり傾斜部と、後半にあるＶｅ（Ｖ）から０（Ｖ）までの緩やかな立ち下がり傾斜部との２回にわたって全ての放電セルで微弱な初期化放電を起こすことにより、各放電セルの特性（放電開始電圧等）に応じた所定量の壁電荷が各放電セル内に形成される。すなわち、初期化波形の立ち上がり傾斜部では、走査電極ＳＣＮ1〜ＳＣＮN上の保護膜５表面に負の壁電荷が形成されるとともに、維持電極ＳＵＳ1〜ＳＵＳN上の保護膜５表面およびデータ電極Ｄ1〜ＤM上の蛍光体１０表面には正の壁電荷が形成され、次の立ち下がり傾斜部では立ち上がり傾斜部で形成された正および負の壁電荷がそれぞれ弱められ、初期化波形の終了時には各放電セル内に形成された壁電荷は書き込み動作に適する量に調整されている。どのサブフィールドにおいても初期化波形の終了時では、走査電極ＳＣＮ1〜ＳＣＮNの電圧は常に制御回路２７によって制御された所定の電圧となるので、どのサブフィールドの初期化期間においても各放電セルには常にその放電セルの特性に応じた所定量の壁電荷が残留するように調整される。
【００２４】
また、初期化波形が終了するとすぐに、走査電極ＳＣＮ1〜ＳＣＮNの電圧を０（Ｖ）よりも高く放電が発生しない電圧Ｖｇ（Ｖ）にすることにより、各放電セル内に形成された壁電荷が減少するのを防止している。すなわち、走査電極ＳＣＮ1〜ＳＣＮNの電圧が０（Ｖ）に達するとすぐに、初期化波形の立ち下がり傾斜部の電圧変化とは逆の方向に変化させている。初期化期間で放電セル内に形成された壁電荷が多いと書き込み期間での放電が起こりやすくなるので、書き込み期間でデータ電極Ｄ1〜ＤMに印加するデータパルスの電圧を高めることなく、書き込み動作を行うことができる。
【００２５】
続く書き込み期間において維持回路１６からは０（Ｖ）が出力され、初期化回路１７はハイインピーダンス状態となる。走査回路１５は電圧比較器２４の切換信号により、維持回路１６の出力０（Ｖ）の上に重畳する形でＶｇ（Ｖ）を出力する状態を継続し、０（Ｖ）の走査パルスが走査電極ＳＣＮ1〜ＳＣＮNに順次印加される。維持回路１８はハイインピーダンス状態であり、消去回路１９からはＶｋ（Ｖ）が出力され維持電極ＳＵＳ1〜ＳＵＳNに印加される。書き込み回路１４からは従来のデータパルスの電圧Ｖｂ（Ｖ）よりも低いＶａ（Ｖ）のデータパルスが出力され、データ電極Ｄ1〜ＤMに印加される。書き込み期間では、走査パルスとデータパルスが同時に印加された放電セルにおいて書き込み放電が起きて、続く維持期間の維持放電を起こす壁電荷が放電セル内に形成される。
【００２６】
続く維持期間において初期化回路１７はハイインピーダンス状態であり、維持回路１６からは、Ｖｈ（Ｖ）の維持パルスが出力される。走査回路１５はこのとき維持回路１６の出力を通過させる状態になっており、維持回路１６の出力はそのままの形で走査電極ＳＣＮ1〜ＳＣＮNに印加される。また、消去回路１９はハイインピーダンス状態であり、維持回路１８からはＶｈ（Ｖ）の維持パルスが出力され維持電極ＳＵＳ1〜ＳＵＳNに印加される。さらに、書き込み回路１４からは０（Ｖ）が出力され、データ電極Ｄ1〜ＤMに印加される。維持期間では、前の書き込み期間で書き込み放電を起こした放電セルにおいて、走査電極ＳＣＮ1〜ＳＣＮNまたは維持電極ＳＵＳ1〜ＳＵＳNに維持パルスが印加される度に維持放電が起きて、放電セルを表示発光させる。
【００２７】
続く消去期間において初期化回路１７はハイインピーダンス状態であり、維持回路１６からは０（Ｖ）が出力される。走査回路１５はこのとき維持回路１６の出力を通過させる状態になっており、維持回路１６の出力はそのまま走査電極ＳＣＮ1〜ＳＣＮNに印加される。維持回路１８はハイインピーダンス状態であり、消去回路１９からは緩やかに立ち上がるＶｋ（Ｖ）の消去波形が出力され維持電極ＳＵＳ1〜ＳＵＳNに印加される。書き込み回路１４からは０（Ｖ）が出力され、データ電極Ｄ1〜ＤMに印加される。消去期間では、前の維持期間に維持放電を起こした放電セルにおいて弱い消去放電を起こして壁電荷を弱め維持放電を停止させる。
【００２８】
以上のように、初期化回路の温度特性等に影響されることなく初期化波形の終了電圧を一定の値に制御するための制御回路２７が、基準電圧を出力する定電圧回路２３と、基準電圧と初期化波形の電圧とを比較する電圧比較器２４とを含む回路構成から成り、電圧比較器２４からの出力信号である切換信号により、走査回路１５の出力を切り換えて初期化波形の終了電圧を所定の電圧０（Ｖ）にした後、すぐにＶｇ（Ｖ）にするよう構成することで、書き込み期間での書き込み動作に適した壁電荷が放電セル内に確実に形成されるとともに書き込み動作まで保持され、その結果データパルスの電圧を低下させることができる。
【００２９】
本実施の形態の駆動方法と従来の駆動方法を用いた場合、駆動に必要なデータパルス電圧を比較した。初期化波形の前部分にあるＶｃ（Ｖ）からＶｄ（Ｖ）までの立ち上がりの傾斜と、後部分にあるＶｅ（Ｖ）から０（Ｖ）までの立ち下がりの傾斜をそれぞれ３Ｖ／μｓ、１Ｖ／μｓとし、Ｖｃ＝１８０Ｖ、Ｖｄ＝４３０Ｖ、Ｖｅ＝１８０Ｖ、Ｖｇ＝８０Ｖ、Ｖｋ＝２００Ｖ、Ｖｈ＝１８０Ｖとして測定を行った。本実施の形態の場合、すなわち初期化波形の終了電圧（０Ｖ）に達した後すぐにＶｇ（Ｖ）にした場合には、書き込み放電を起こすためにデータ電極Ｄ1〜ＤMに印加するデータパルスの電圧はＶａ＝６５Ｖとなった。これに対し従来の場合、すなわち初期化波形が終了した後に初期化波形の終了電圧（０Ｖ）をしばらく継続する時間（５０μｓ）を設けた場合には、データパルスの電圧はＶｂ＝７５Ｖであった。本実施の形態によれば、このように従来に比べてデータパルスの電圧を低下させることができるので、書き込み回路の消費電力は従来の７５％まで低減するとともに、書き込み回路に使用する駆動素子の耐電圧が低下するためコストを抑えることができる。
【００３０】
次に、本発明の第２の実施の形態であるパネルの駆動装置のブロック図を図５に示す。図５が図１と異なる点は制御回路２７の代わりに、初期化回路１７と走査回路１５との間に制御回路２８を設けたことである。制御回路２８では、直列接続された抵抗２９およびダイオード３０とダイオード３１とが並列接続されており、抵抗２９とダイオード３０との接続点にはダイオード３２を介して定電圧回路３３が接続されている。
【００３１】
この駆動装置の初期化期間の動作について、図６に示す初期化波形図および図５を用いて説明する。図６の初期化波形以外については、図２で説明した駆動波形と同じであるので、書き込み期間、維持期間および消去期間における動作説明は省略する。
【００３２】
図６の初期化期間において、維持回路１６はハイインピーダンス状態であり、初期化回路１７からは、０（Ｖ）からＶｃ（Ｖ）まで急峻に立ち上がりＶｃ（Ｖ）からＶｄ（Ｖ）まで緩やかに立ち上がった後、Ｖｄ（Ｖ）からＶｅ（Ｖ）まで急峻に立ち下がりＶｅ（Ｖ）から０（Ｖ）まで緩やかに立ち下がる緩勾配波形が出力される。また、定電圧回路３３の出力はＶref＝Ｖｉ（Ｖ）に設定されている。緩勾配波形が０（Ｖ）からＶｄ（Ｖ）まで立ち上がる期間では、制御回路２８内のダイオード３１が導通するので、初期化回路１７から出力されて制御回路２８へ入力された緩勾配波形はそのままの形で制御回路２８から出力されて走査回路１５に加えられる。緩勾配波形がＶｄ（Ｖ）からＶｉ（Ｖ）まで立ち下がる期間では、制御回路２８内のダイオード３０が導通するとともに、このときの電圧降下が無視できる抵抗値に抵抗２９が設定されているので、初期化回路１７から出力されて制御回路２８へ入力された緩勾配波形はそのままの形で制御回路２８から出力されて走査回路１５に加えられる。初期化回路１７から出力される緩勾配波形が定電圧回路３３の出力Ｖref（Ｖ）以下になると、ダイオード３２が導通状態になり、抵抗２９とダイオード３０との接続点はダイオード３２を介してＶref＝Ｖｉ（Ｖ）にクランプされ、制御回路２８の出力もＶref＝Ｖｉ（Ｖ）にクランプされる。初期化回路１７の出力が０（Ｖ）になっても、定電圧回路３３の出力電流能力はＶref／（抵抗２９の抵抗値）よりも大きく設定されているので、抵抗２９とダイオード３０との接続点および制御回路２８の出力は、Ｖref＝Ｖｉ（Ｖ）にクランプされ続けることになる。走査回路１５は制御回路２８の出力を通過させる状態になっており、制御回路２８の出力はそのまま走査電極ＳＣＮ1〜ＳＣＮNに印加される。
【００３３】
したがって、初期化期間において走査電極ＳＣＮ1〜ＳＣＮNには、０（Ｖ）からＶｃ（Ｖ）まで急峻に立ち上がりＶｃ（Ｖ）からＶｄ（Ｖ）まで緩やかに立ち上がった後、Ｖｄ（Ｖ）からＶｅ（Ｖ）まで急峻に立ち下がりＶｅ（Ｖ）からＶｉ（Ｖ）まで緩やかに立ち下がる初期化波形が印加され、初期化波形が終了した後は初期化波形の終了電圧であるＶｉ（Ｖ）が壁電荷を保持できる電圧として印加される。このように、制御回路２８は初期化波形の終了電圧を所定の電圧Ｖref＝Ｖｉ（Ｖ）にクランプすることができる回路である。
【００３４】
前述したように、初期化波形の後半にある緩やかな立ち下がり傾斜部では微弱な放電が起こることにより各放電セルに形成された壁電荷が弱められるので、初期化波形の終了時において各放電セルに残留している壁電荷量は、初期化波形の終了電圧の値によって変わる。第２の実施の形態では、初期化波形の終了電圧を０（Ｖ）よりも高いＶｉ（Ｖ）とすることによって、初期化波形の終了電圧が０（Ｖ）の場合に比べて放電セル内に形成される壁電荷量を多くしている。このように壁電荷量を予め多くしておくことにより、走査電極ＳＣＮ1〜ＳＣＮNの電圧が初期化波形の終了電圧Ｖｉ（Ｖ）にクランプされている間に放電セル内に形成された壁電荷が多少減少しても、書き込み放電時に放電セルに残留している壁電荷量を従来よりも多くすることができる。すなわち、書き込み放電を容易にするように壁電荷を放電セル内に保持することができる。その結果、書き込み期間でデータ電極Ｄ1〜ＤMに印加するデータパルスの電圧を高めることなく、書き込み動作を行うことができる。
【００３５】
本実施の形態の駆動方法と従来の駆動方法を用いた場合、駆動に必要なデータパルス電圧を比較した。初期化波形の前半にあるＶｃ（Ｖ）からＶｄ（Ｖ）までの立ち上がり傾斜部と、後半にあるＶｅ（Ｖ）からＶｉ（Ｖ）までの立ち下がり傾斜部の傾斜をそれぞれ３Ｖ／μｓ、１Ｖ／μｓとし、Ｖｃ＝１８０Ｖ、Ｖｄ＝４３０Ｖ、Ｖｅ＝１８０Ｖ、Ｖｇ＝８０Ｖ、Ｖｋ＝２００Ｖ、Ｖｈ＝１８０Ｖとして測定した。本実施の形態の場合、すなわち走査電極ＳＣＮ1〜ＳＣＮNの電圧を初期化波形の終了電圧Ｖｉ＝２０Ｖにクランプした場合には、データパルスの電圧はＶａ＝５５Ｖとなった。一方、従来の場合にはデータパルスの電圧はＶｂ＝７５Ｖであった。本実施の形態によればＶｉ＝２０Ｖとすることにより、従来に比べてデータパルスの電圧を低下させることができるので、書き込み回路の消費電力は従来の５４％まで低減するとともに、書き込み回路に使用する駆動素子の耐電圧が低下するためコストを抑えることができる。
【００３６】
第２の実施の形態では制御回路２８を初期化回路１７と独立して設ける構成としたが、初期化回路１７にクランプ機能を取り込んだ回路構成にしてもよい。
【００３７】
また、第１の実施の形態では初期化波形の終了電圧は０（Ｖ）であったが、初期化波形の終了電圧を０（Ｖ）ではなく第２の実施の形態のようにＶｉ（Ｖ）とし、Ｖｉ（Ｖ）に達した後すぐにＶｇ（Ｖ）に上昇させるようにしてもよい。例えばＶｉ＝５〜２０（Ｖ）とし、Ｖｉ（Ｖ）に達した後すぐにＶｇ（Ｖ）に上昇させることにより、データパルスの電圧を下げることができる。Ｖｉ＝２０Ｖの場合には、データパルスの電圧はＶａ＝４５Ｖとなり、書き込み回路の消費電力を従来の３６％まで低減することができる。
【００３８】
上記実施の形態では、初期化波形が前半および後半にそれぞれ緩やかな傾斜を持つランプ波形を有する場合について説明したが、この緩やかな傾斜を持つランプ波形がＣＲを用いた時定数回路で発生されるなまった波形である場合でも本発明を適用できる。また、初期化波形の後半が緩やかな傾斜を持つ波形であれば、初期化波形の前半が急激に立ち上がるパルス状の波形であってもよい。さらに、初期化期間での駆動波形が、或る極性の電圧波形およびその後に或る極性に対して逆極性の方向に緩やかに変化する電圧波形を有する初期化波形であれば本発明を適用することができ、書き込み期間、維持期間および消去期間での駆動波形が他の波形の場合、例えば消去波形が細幅パルスの場合でもよい。
【００３９】
上記実施の形態では、初期化波形を走査電極に印加した場合について説明したが、初期化波形を維持電極に印加した場合でも本発明を適用できる。
【００４０】
また、上記実施の形態では基準電圧が０（Ｖ）の場合について説明したが、パネルの動作は各電極間にかかる電圧によるので、基準電圧は０（Ｖ）でなくてもよい。
【００４１】
さらに、上記実施の形態ではサブフィールドが初期化期間、書き込み期間、維持期間および消去期間からなる場合について説明したが、消去波形による動作を初期化波形による動作の一部として包含させた場合でも本発明を適用できる。
【００４２】
【発明の効果】
以上説明したように、本発明のＡＣ型プラズマディスプレイパネルの駆動装置によれば、書き込み期間でデータ電極に印加するデータパルスの電圧を低下させることができ、書き込み回路の耐電圧が下がりコストの低減ができるとともに、書き込み回路の消費電力を低減できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態のパネルの駆動装置を示すブロック図
【図２】 本発明の第１の実施の形態のパネルの駆動方法を示す動作タイミング図
【図３】 ＡＣ型プラズマディスプレイパネルの一部切り欠き斜視図
【図４】 ＡＣ型プラズマディスプレイパネルの電極配列図
【図５】 本発明の第２の実施の形態のパネルの駆動装置を示すブロック図
【図６】 本発明の第２の実施の形態での初期化波形を示す図
【図７】 従来のＡＣ型プラズマディスプレイパネルの駆動方法を示す動作タイミング図
【符号の説明】
１ 第一の基板
２ 走査電極
３ 維持電極
４、７ 誘電体層
５ 保護膜
６ 第二の基板
８ データ電極
９ 隔壁
１０ 蛍光体
１１ 放電空間
１２ 放電セル
１３ パネル
１４ 書き込み回路
１５ 走査回路
１６、１８ 維持回路
１７ 初期化回路
１９ 消去回路
２０ 表示信号処理回路
２１ タイミング制御回路
２２、２６ 電圧レベルシフト回路
２３、３３ 定電圧回路
２４ 電圧比較器
２５ ゲート回路
２７、２８ 制御回路
２９ 抵抗
３０、３１、３２ ダイオード
【発明の属する技術分野】
本発明は、テレビジョン受像機およびコンピュータ端末等の画像表示に用いられるＡＣ型プラズマディスプレイパネル（以下パネルという）の駆動装置に関するものである。
【０００２】
【従来の技術】
従来のパネルでは、Ｎ個の対となる走査電極ＳＣＮiおよび維持電極ＳＵＳi（ｉ＝１〜Ｎ）が設けられた基板と、Ｍ個のデータ電極Ｄ1〜ＤMが設けられた基板とが放電空間を挟んで対向配置されており、走査電極ＳＣＮ1〜ＳＣＮNおよび維持電極ＳＵＳ1〜ＳＵＳNとデータ電極Ｄ1〜ＤMとは直角に交差している。１対の走査電極および維持電極と１つのデータ電極との交差部には１つの放電セルが形成される。
【０００３】
次に、従来のパネルの駆動方法について、図７に示す動作タイミング図を用いて説明する。このパネルでは、１フィールド期間を異なる発光期間の重みを持った複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行う。図７は１つのサブフィールドでの駆動波形を示すものであり、サブフィールドは初期化期間、書き込み期間、維持期間および消去期間からなる。
【０００４】
図７に示すように、初期化期間では走査電極ＳＣＮ1〜ＳＣＮNに初期化波形を印加し放電セル内に壁電荷を形成する。次の書き込み期間では走査電極ＳＣＮ1〜ＳＣＮNに走査パルスを順次印加するとともに、データ電極Ｄ1〜ＤMにデータパルスを印加することにより表示データに対応した壁電荷を形成し、次の維持期間で走査電極ＳＣＮ1〜ＳＣＮNと維持電極ＳＵＳ1〜ＳＵＳNとに交互に維持パルスを印加して表示放電を継続して行う。続く消去期間では維持電極ＳＵＳ1〜ＳＵＳNに消去波形を印加して表示放電を停止させる。
【０００５】
初期化期間では、初期化波形の前半にあるＶｃ（Ｖ）からＶｄ（Ｖ）までの緩やかな立ち上がりの期間と、後半にあるＶｅ（Ｖ）から０（Ｖ）までの緩やかな立ち下がりの期間との２回にわたって全ての放電セルで微弱な初期化放電を起こし、初期化波形の終了時点、すなわち電圧が０（Ｖ）に到達した時点で、次の書き込み期間で行われるデータの書き込みを容易にする所定量の壁電荷が各放電セルの特性（放電開始電圧等）に応じて各放電セル内に形成される。
【０００６】
初期化波形を出力する初期化回路の温度特性やパネルの表示状態の変化による負荷変動の影響によって初期化回路の出力が変動するので、走査電極ＳＣＮ1〜ＳＣＮNに印加した初期化波形の緩やかに立ち下がる部分（Ｖｅから０に至る部分）の傾斜が変動する。この変動を考慮し、初期化回路の温度特性等の影響によって初期化波形の緩やかに立ち下がる部分が最も緩やかになった場合でも、初期化波形の終了時において走査電極ＳＣＮ1〜ＳＣＮNの電圧が０（Ｖ）となるようにしている。すなわち、設計通りの初期化波形が走査電極ＳＣＮ1〜ＳＣＮNに印加された場合、その初期化波形が終了した後に走査電極ＳＣＮ1〜ＳＣＮNの電圧を０（Ｖ）にしておく時間ｔ１（５０μｓ程度）を設けている。
【０００７】
【発明が解決しようとする課題】
しかし、このような従来の駆動方法においては、放電セル内に形成された壁電荷が時間ｔ１の間に減少してしまい、データパルスの電圧を高くしなければならなかった。したがって、データパルスを発生させる回路に高電圧の駆動素子が必要になりコスト高になるとともに、消費電力の増大を招くという課題があった。
【０００８】
また、初期化波形が緩やかに立ち下がって０になる時が初期化期間の終了時になるように設定した場合、初期化回路の温度特性等の影響で初期化波形の勾配がより緩やかになると初期化波形の終了電圧が変動してしまい、その結果あるサブフィールドと別のサブフィールドとでは初期化期間で放電セルに形成される壁電荷の量が異なることになり、書き込み期間において誤放電が発生して表示品位が低下するという課題があった。
【０００９】
本発明はこのような課題を解決するためになされたものであり、表示品位を下げることなく、書き込み回路の耐電圧を下げてコストおよび消費電力を低減するとともに、安定した書き込み動作を行うことができるＡＣ型プラズマディスプレイパネルの駆動装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明は、誘電体層で覆われた複数の走査電極および維持電極が配列された基板と、前記走査電極および前記維持電極と交差するように複数のデータ電極が配列された他の基板とが放電空間を挟んで対向配置されたＡＣ型プラズマディスプレイパネルの駆動装置であって、立ち上がる電圧波形および緩やかに立ち下がる電圧波形を有する緩勾配波形を出力する初期化回路と、所定の値の電圧を出力する定電圧回路および前記初期化回路の出力電圧と前記定電圧回路の出力電圧とを比較する電圧比較器を有する制御回路とを備え、前記緩勾配波形をもとにした初期化波形を前記走査電極に印加するとき、前記制御回路は、前記初期化回路の出力電圧が前記定電圧回路の出力電圧よりも低くなったのを前記電圧比較器が検出すると、前記走査電極の電圧を前記所定の値よりも高く放電が発生しない電圧に切り換えるように制御し、これにより前記初期化波形の終了電圧を前記所定の値に制御することを特徴とする。
【００１１】
また、本発明は、誘電体層で覆われた複数の走査電極および維持電極が配列された基板と、前記走査電極および前記維持電極と交差するように複数のデータ電極が配列された他の基板とが放電空間を挟んで対向配置されたＡＣ型プラズマディスプレイパネルの駆動装置であって、立ち上がる電圧波形および緩やかに立ち下がる電圧波形を有する緩勾配波形を出力する初期化回路と、前記緩勾配波形をもとにした初期化波形を前記走査電極に印加するとき、前記初期化波形の終了電圧を所定の値に制御する制御回路とを備え、前記制御回路は、第１ないし第３のダイオードと抵抗と前記所定の値の電圧を出力する定電圧回路とを有し、前記初期化回路と前記走査電極との間に、前記初期化回路側が陽極となるように前記第１のダイオードを設け、前記第１のダイオードの陰極に前記第２のダイオードの陽極を接続し、前記第１のダイオードの陽極と前記第２のダイオードの陰極との間に前記抵抗を接続し、前記第２のダイオードと前記抵抗との接続点には、その接続点に陰極が接続された前記第３のダイオードを介して前記定電圧回路が接続され、前記初期化回路の出力電圧が前記定電圧回路の出力電圧以下になると、前記第２のダイオードと前記抵抗との接続点が前記定電圧回路の出力電圧にクランプされることにより、前記初期化波形の終了電圧を前記所定の値にクランプすることを特徴とする。
【００１２】
この駆動装置により、初期化波形の終了電圧を確実に所定の値に設定することができ、初期化波形によって放電空間に形成された壁電荷を保持できる。
【００１３】
【発明の実施の形態】
以下、本発明のパネルの駆動装置および駆動方法の一実施の形態について、図面を参照しながら説明する。
【００１４】
本実施の形態のパネルは、図３に示すように、ガラス製の第一の基板１上に複数の対を成す走査電極２と維持電極３とが互いに平行に付設され、走査電極２および維持電極３を覆って誘電体層４が設けられ、誘電体層４上に保護膜５が設けられている。ガラス製の第二の基板６上には誘電体層７で覆われた複数のデータ電極８が付設され、データ電極８間の誘電体層７上にはデータ電極８と平行して隔壁９が設けられている。誘電体層７表面と隔壁９の側面には蛍光体１０が設けられている。そして、走査電極２および維持電極３とデータ電極８とが直角に交差するように第一の基板１と第二の基板６とが放電空間１１を挟んで対向して配置されている。また、隣り合った二つの隔壁９に挟まれ、対を成す走査電極２および維持電極３とデータ電極８との交差部には放電セル１２が構成される。放電空間１１には、放電ガスとしてヘリウム、ネオンおよびアルゴンのうち少なくとも１種とキセノンとが封入されている。
【００１５】
このパネルの電極配列は、図４に示すようにＭ×Ｎのマトリクス構成であり、列方向にはＭ列のデータ電極Ｄ1〜ＤM（図３のデータ電極８）が配列されており、行方向にはＮ行の走査電極ＳＣＮ1〜ＳＣＮN（図３の走査電極２）および維持電極ＳＵＳ1〜ＳＵＳN（図３の維持電極３）が配列されている。また、図３に示した放電セル１２は図４に示すような領域に形成される。
【００１６】
本発明の第１の実施の形態であるパネルの駆動装置のブロック図を図１に示す。図１において、パネル１３のデータ電極Ｄ1〜ＤMには書き込み回路１４が接続されている。走査電極ＳＣＮ1〜ＳＣＮNには走査回路１５が接続され、走査回路１５はその前段の維持回路１６および初期化回路１７の出力同士が接続されたラインにフローティング回路として接続されている。維持電極ＳＵＳ1〜ＳＵＳNには維持回路１８および消去回路１９が接続されている。
【００１７】
制御回路２７は、定電圧回路２３、電圧比較器２４、ゲート回路２５および電圧レベルシフト回路２６で構成されている。電圧比較器２４には初期化回路１７の出力と、定電圧回路２３の出力Ｖref（Ｖ）が入力される。電圧比較器２４からは、初期化回路の出力がＶref（Ｖ）よりも低い時有効レベルとなり、初期化回路の出力がＶref（Ｖ）以上の時無効レベルとなる切換信号が出力される。電圧比較器２４から出力される切換信号は、ゲート回路２５と電圧レベルシフト回路２６を経由して走査回路１５に入力される。
【００１８】
表示信号処理回路２０に入力された表示信号に対して、Ａ／Ｄ変換、走査線変換、サブフィールド変換等の処理が行われ、信号処理された表示信号が書き込み回路１４へ出力される。同期信号は表示信号処理回路２０およびタイミング制御回路２１に入力される。タイミング制御回路２１では各駆動回路を制御するタイミング制御信号を発生し、書き込み回路１４、維持回路１６、初期化回路１７、維持回路１８、消去回路１９およびゲート回路２５へ出力されるとともに、電圧レベルシフト回路２２を介して走査回路１５へ出力される。
【００１９】
この駆動装置の動作について、図２に示す動作タイミング図および図１を用いて説明する。図２は図７と同様に１つのサブフィールドでの駆動波形を示すものである。図２の初期化期間において、維持回路１６はハイインピーダンス状態であり、初期化回路１７からは、０（Ｖ）からＶｃ（Ｖ）まで急峻に立ち上がりＶｃ（Ｖ）からＶｄ（Ｖ）まで緩やかに立ち上がった後、Ｖｄ（Ｖ）からＶｅ（Ｖ）まで急峻に立ち下がりＶｅ（Ｖ）から０（Ｖ）まで緩やかに立ち下がる緩勾配波形が出力される。走査回路１５は初期化回路１７の出力を通過させる状態になっており、初期化回路１７から出力される緩勾配波形はそのままの形で走査電極ＳＣＮ1〜ＳＣＮNに印加される。
【００２０】
また、初期化期間において維持回路１８はハイインピーダンス状態であり、消去回路１９からは最初０（Ｖ）が出力され、続いてＶｋ（Ｖ）が出力される。維持電極ＳＵＳ1〜ＳＵＳNには消去回路１９の出力が印加され、電圧が０（Ｖ）からＶｋ（Ｖ）にかわるタイミングは、走査電極ＳＣＮ1〜ＳＣＮNに印加される電圧がＶｄ（Ｖ）からＶｅ（Ｖ）にかわるタイミングとほぼ同じである。さらに、書き込み回路１４からは０（Ｖ）が出力され、データ電極Ｄ1〜ＤMに印加される。
【００２１】
タイミング制御回路２１からゲート回路２５へ出力されるイネーブル信号は、初期化回路１７の出力である緩勾配波形がＶｄ（Ｖ）となった時点から書き込み期間が終了するまでの間、有効レベルになっている。緩勾配波形の電圧レベルがＶｅ（Ｖ）から低下し定電圧回路２３の出力Ｖref（Ｖ）よりも低くなると、これが電圧比較器２４で検知されて、電圧比較器２４から出力される切換信号は有効レベルに変化する。イネーブル信号は有効レベルであるので、ゲート回路２５から有効レベルの信号が出力され、電圧レベルシフト回路２６を経由して走査回路１５へ入力される。すると、走査回路１５は、初期化回路１７の出力を通過させる状態であったものが、初期化回路１７の出力に重畳してＶｇ（Ｖ）を出力する状態へと切り替わる。
【００２２】
各回路は以上のように動作するので、定電圧回路２３の出力Ｖrefを０（Ｖ）よりもわずかに大きい電圧にしておけば、走査電極ＳＣＮ1〜ＳＣＮNに印加される初期化波形は、０（Ｖ）からＶｃ（Ｖ）まで急峻に立ち上がりＶｃ（Ｖ）からＶｄ（Ｖ）まで緩やかに立ち上がった後、Ｖｄ（Ｖ）からＶｅ（Ｖ）まで急峻に立ち下がりＶｅ（Ｖ）から緩やかに立ち下がって制御回路２７によって制御された所定の値０（Ｖ）に至る波形となる。走査電極ＳＣＮ1〜ＳＣＮNの電圧は初期化波形が終了するとすぐにＶｇ（Ｖ）へと上昇する。
【００２３】
初期化期間では初期化波形の前半にあるＶｃ（Ｖ）からＶｄ（Ｖ）までの緩やかな立ち上がり傾斜部と、後半にあるＶｅ（Ｖ）から０（Ｖ）までの緩やかな立ち下がり傾斜部との２回にわたって全ての放電セルで微弱な初期化放電を起こすことにより、各放電セルの特性（放電開始電圧等）に応じた所定量の壁電荷が各放電セル内に形成される。すなわち、初期化波形の立ち上がり傾斜部では、走査電極ＳＣＮ1〜ＳＣＮN上の保護膜５表面に負の壁電荷が形成されるとともに、維持電極ＳＵＳ1〜ＳＵＳN上の保護膜５表面およびデータ電極Ｄ1〜ＤM上の蛍光体１０表面には正の壁電荷が形成され、次の立ち下がり傾斜部では立ち上がり傾斜部で形成された正および負の壁電荷がそれぞれ弱められ、初期化波形の終了時には各放電セル内に形成された壁電荷は書き込み動作に適する量に調整されている。どのサブフィールドにおいても初期化波形の終了時では、走査電極ＳＣＮ1〜ＳＣＮNの電圧は常に制御回路２７によって制御された所定の電圧となるので、どのサブフィールドの初期化期間においても各放電セルには常にその放電セルの特性に応じた所定量の壁電荷が残留するように調整される。
【００２４】
また、初期化波形が終了するとすぐに、走査電極ＳＣＮ1〜ＳＣＮNの電圧を０（Ｖ）よりも高く放電が発生しない電圧Ｖｇ（Ｖ）にすることにより、各放電セル内に形成された壁電荷が減少するのを防止している。すなわち、走査電極ＳＣＮ1〜ＳＣＮNの電圧が０（Ｖ）に達するとすぐに、初期化波形の立ち下がり傾斜部の電圧変化とは逆の方向に変化させている。初期化期間で放電セル内に形成された壁電荷が多いと書き込み期間での放電が起こりやすくなるので、書き込み期間でデータ電極Ｄ1〜ＤMに印加するデータパルスの電圧を高めることなく、書き込み動作を行うことができる。
【００２５】
続く書き込み期間において維持回路１６からは０（Ｖ）が出力され、初期化回路１７はハイインピーダンス状態となる。走査回路１５は電圧比較器２４の切換信号により、維持回路１６の出力０（Ｖ）の上に重畳する形でＶｇ（Ｖ）を出力する状態を継続し、０（Ｖ）の走査パルスが走査電極ＳＣＮ1〜ＳＣＮNに順次印加される。維持回路１８はハイインピーダンス状態であり、消去回路１９からはＶｋ（Ｖ）が出力され維持電極ＳＵＳ1〜ＳＵＳNに印加される。書き込み回路１４からは従来のデータパルスの電圧Ｖｂ（Ｖ）よりも低いＶａ（Ｖ）のデータパルスが出力され、データ電極Ｄ1〜ＤMに印加される。書き込み期間では、走査パルスとデータパルスが同時に印加された放電セルにおいて書き込み放電が起きて、続く維持期間の維持放電を起こす壁電荷が放電セル内に形成される。
【００２６】
続く維持期間において初期化回路１７はハイインピーダンス状態であり、維持回路１６からは、Ｖｈ（Ｖ）の維持パルスが出力される。走査回路１５はこのとき維持回路１６の出力を通過させる状態になっており、維持回路１６の出力はそのままの形で走査電極ＳＣＮ1〜ＳＣＮNに印加される。また、消去回路１９はハイインピーダンス状態であり、維持回路１８からはＶｈ（Ｖ）の維持パルスが出力され維持電極ＳＵＳ1〜ＳＵＳNに印加される。さらに、書き込み回路１４からは０（Ｖ）が出力され、データ電極Ｄ1〜ＤMに印加される。維持期間では、前の書き込み期間で書き込み放電を起こした放電セルにおいて、走査電極ＳＣＮ1〜ＳＣＮNまたは維持電極ＳＵＳ1〜ＳＵＳNに維持パルスが印加される度に維持放電が起きて、放電セルを表示発光させる。
【００２７】
続く消去期間において初期化回路１７はハイインピーダンス状態であり、維持回路１６からは０（Ｖ）が出力される。走査回路１５はこのとき維持回路１６の出力を通過させる状態になっており、維持回路１６の出力はそのまま走査電極ＳＣＮ1〜ＳＣＮNに印加される。維持回路１８はハイインピーダンス状態であり、消去回路１９からは緩やかに立ち上がるＶｋ（Ｖ）の消去波形が出力され維持電極ＳＵＳ1〜ＳＵＳNに印加される。書き込み回路１４からは０（Ｖ）が出力され、データ電極Ｄ1〜ＤMに印加される。消去期間では、前の維持期間に維持放電を起こした放電セルにおいて弱い消去放電を起こして壁電荷を弱め維持放電を停止させる。
【００２８】
以上のように、初期化回路の温度特性等に影響されることなく初期化波形の終了電圧を一定の値に制御するための制御回路２７が、基準電圧を出力する定電圧回路２３と、基準電圧と初期化波形の電圧とを比較する電圧比較器２４とを含む回路構成から成り、電圧比較器２４からの出力信号である切換信号により、走査回路１５の出力を切り換えて初期化波形の終了電圧を所定の電圧０（Ｖ）にした後、すぐにＶｇ（Ｖ）にするよう構成することで、書き込み期間での書き込み動作に適した壁電荷が放電セル内に確実に形成されるとともに書き込み動作まで保持され、その結果データパルスの電圧を低下させることができる。
【００２９】
本実施の形態の駆動方法と従来の駆動方法を用いた場合、駆動に必要なデータパルス電圧を比較した。初期化波形の前部分にあるＶｃ（Ｖ）からＶｄ（Ｖ）までの立ち上がりの傾斜と、後部分にあるＶｅ（Ｖ）から０（Ｖ）までの立ち下がりの傾斜をそれぞれ３Ｖ／μｓ、１Ｖ／μｓとし、Ｖｃ＝１８０Ｖ、Ｖｄ＝４３０Ｖ、Ｖｅ＝１８０Ｖ、Ｖｇ＝８０Ｖ、Ｖｋ＝２００Ｖ、Ｖｈ＝１８０Ｖとして測定を行った。本実施の形態の場合、すなわち初期化波形の終了電圧（０Ｖ）に達した後すぐにＶｇ（Ｖ）にした場合には、書き込み放電を起こすためにデータ電極Ｄ1〜ＤMに印加するデータパルスの電圧はＶａ＝６５Ｖとなった。これに対し従来の場合、すなわち初期化波形が終了した後に初期化波形の終了電圧（０Ｖ）をしばらく継続する時間（５０μｓ）を設けた場合には、データパルスの電圧はＶｂ＝７５Ｖであった。本実施の形態によれば、このように従来に比べてデータパルスの電圧を低下させることができるので、書き込み回路の消費電力は従来の７５％まで低減するとともに、書き込み回路に使用する駆動素子の耐電圧が低下するためコストを抑えることができる。
【００３０】
次に、本発明の第２の実施の形態であるパネルの駆動装置のブロック図を図５に示す。図５が図１と異なる点は制御回路２７の代わりに、初期化回路１７と走査回路１５との間に制御回路２８を設けたことである。制御回路２８では、直列接続された抵抗２９およびダイオード３０とダイオード３１とが並列接続されており、抵抗２９とダイオード３０との接続点にはダイオード３２を介して定電圧回路３３が接続されている。
【００３１】
この駆動装置の初期化期間の動作について、図６に示す初期化波形図および図５を用いて説明する。図６の初期化波形以外については、図２で説明した駆動波形と同じであるので、書き込み期間、維持期間および消去期間における動作説明は省略する。
【００３２】
図６の初期化期間において、維持回路１６はハイインピーダンス状態であり、初期化回路１７からは、０（Ｖ）からＶｃ（Ｖ）まで急峻に立ち上がりＶｃ（Ｖ）からＶｄ（Ｖ）まで緩やかに立ち上がった後、Ｖｄ（Ｖ）からＶｅ（Ｖ）まで急峻に立ち下がりＶｅ（Ｖ）から０（Ｖ）まで緩やかに立ち下がる緩勾配波形が出力される。また、定電圧回路３３の出力はＶref＝Ｖｉ（Ｖ）に設定されている。緩勾配波形が０（Ｖ）からＶｄ（Ｖ）まで立ち上がる期間では、制御回路２８内のダイオード３１が導通するので、初期化回路１７から出力されて制御回路２８へ入力された緩勾配波形はそのままの形で制御回路２８から出力されて走査回路１５に加えられる。緩勾配波形がＶｄ（Ｖ）からＶｉ（Ｖ）まで立ち下がる期間では、制御回路２８内のダイオード３０が導通するとともに、このときの電圧降下が無視できる抵抗値に抵抗２９が設定されているので、初期化回路１７から出力されて制御回路２８へ入力された緩勾配波形はそのままの形で制御回路２８から出力されて走査回路１５に加えられる。初期化回路１７から出力される緩勾配波形が定電圧回路３３の出力Ｖref（Ｖ）以下になると、ダイオード３２が導通状態になり、抵抗２９とダイオード３０との接続点はダイオード３２を介してＶref＝Ｖｉ（Ｖ）にクランプされ、制御回路２８の出力もＶref＝Ｖｉ（Ｖ）にクランプされる。初期化回路１７の出力が０（Ｖ）になっても、定電圧回路３３の出力電流能力はＶref／（抵抗２９の抵抗値）よりも大きく設定されているので、抵抗２９とダイオード３０との接続点および制御回路２８の出力は、Ｖref＝Ｖｉ（Ｖ）にクランプされ続けることになる。走査回路１５は制御回路２８の出力を通過させる状態になっており、制御回路２８の出力はそのまま走査電極ＳＣＮ1〜ＳＣＮNに印加される。
【００３３】
したがって、初期化期間において走査電極ＳＣＮ1〜ＳＣＮNには、０（Ｖ）からＶｃ（Ｖ）まで急峻に立ち上がりＶｃ（Ｖ）からＶｄ（Ｖ）まで緩やかに立ち上がった後、Ｖｄ（Ｖ）からＶｅ（Ｖ）まで急峻に立ち下がりＶｅ（Ｖ）からＶｉ（Ｖ）まで緩やかに立ち下がる初期化波形が印加され、初期化波形が終了した後は初期化波形の終了電圧であるＶｉ（Ｖ）が壁電荷を保持できる電圧として印加される。このように、制御回路２８は初期化波形の終了電圧を所定の電圧Ｖref＝Ｖｉ（Ｖ）にクランプすることができる回路である。
【００３４】
前述したように、初期化波形の後半にある緩やかな立ち下がり傾斜部では微弱な放電が起こることにより各放電セルに形成された壁電荷が弱められるので、初期化波形の終了時において各放電セルに残留している壁電荷量は、初期化波形の終了電圧の値によって変わる。第２の実施の形態では、初期化波形の終了電圧を０（Ｖ）よりも高いＶｉ（Ｖ）とすることによって、初期化波形の終了電圧が０（Ｖ）の場合に比べて放電セル内に形成される壁電荷量を多くしている。このように壁電荷量を予め多くしておくことにより、走査電極ＳＣＮ1〜ＳＣＮNの電圧が初期化波形の終了電圧Ｖｉ（Ｖ）にクランプされている間に放電セル内に形成された壁電荷が多少減少しても、書き込み放電時に放電セルに残留している壁電荷量を従来よりも多くすることができる。すなわち、書き込み放電を容易にするように壁電荷を放電セル内に保持することができる。その結果、書き込み期間でデータ電極Ｄ1〜ＤMに印加するデータパルスの電圧を高めることなく、書き込み動作を行うことができる。
【００３５】
本実施の形態の駆動方法と従来の駆動方法を用いた場合、駆動に必要なデータパルス電圧を比較した。初期化波形の前半にあるＶｃ（Ｖ）からＶｄ（Ｖ）までの立ち上がり傾斜部と、後半にあるＶｅ（Ｖ）からＶｉ（Ｖ）までの立ち下がり傾斜部の傾斜をそれぞれ３Ｖ／μｓ、１Ｖ／μｓとし、Ｖｃ＝１８０Ｖ、Ｖｄ＝４３０Ｖ、Ｖｅ＝１８０Ｖ、Ｖｇ＝８０Ｖ、Ｖｋ＝２００Ｖ、Ｖｈ＝１８０Ｖとして測定した。本実施の形態の場合、すなわち走査電極ＳＣＮ1〜ＳＣＮNの電圧を初期化波形の終了電圧Ｖｉ＝２０Ｖにクランプした場合には、データパルスの電圧はＶａ＝５５Ｖとなった。一方、従来の場合にはデータパルスの電圧はＶｂ＝７５Ｖであった。本実施の形態によればＶｉ＝２０Ｖとすることにより、従来に比べてデータパルスの電圧を低下させることができるので、書き込み回路の消費電力は従来の５４％まで低減するとともに、書き込み回路に使用する駆動素子の耐電圧が低下するためコストを抑えることができる。
【００３６】
第２の実施の形態では制御回路２８を初期化回路１７と独立して設ける構成としたが、初期化回路１７にクランプ機能を取り込んだ回路構成にしてもよい。
【００３７】
また、第１の実施の形態では初期化波形の終了電圧は０（Ｖ）であったが、初期化波形の終了電圧を０（Ｖ）ではなく第２の実施の形態のようにＶｉ（Ｖ）とし、Ｖｉ（Ｖ）に達した後すぐにＶｇ（Ｖ）に上昇させるようにしてもよい。例えばＶｉ＝５〜２０（Ｖ）とし、Ｖｉ（Ｖ）に達した後すぐにＶｇ（Ｖ）に上昇させることにより、データパルスの電圧を下げることができる。Ｖｉ＝２０Ｖの場合には、データパルスの電圧はＶａ＝４５Ｖとなり、書き込み回路の消費電力を従来の３６％まで低減することができる。
【００３８】
上記実施の形態では、初期化波形が前半および後半にそれぞれ緩やかな傾斜を持つランプ波形を有する場合について説明したが、この緩やかな傾斜を持つランプ波形がＣＲを用いた時定数回路で発生されるなまった波形である場合でも本発明を適用できる。また、初期化波形の後半が緩やかな傾斜を持つ波形であれば、初期化波形の前半が急激に立ち上がるパルス状の波形であってもよい。さらに、初期化期間での駆動波形が、或る極性の電圧波形およびその後に或る極性に対して逆極性の方向に緩やかに変化する電圧波形を有する初期化波形であれば本発明を適用することができ、書き込み期間、維持期間および消去期間での駆動波形が他の波形の場合、例えば消去波形が細幅パルスの場合でもよい。
【００３９】
上記実施の形態では、初期化波形を走査電極に印加した場合について説明したが、初期化波形を維持電極に印加した場合でも本発明を適用できる。
【００４０】
また、上記実施の形態では基準電圧が０（Ｖ）の場合について説明したが、パネルの動作は各電極間にかかる電圧によるので、基準電圧は０（Ｖ）でなくてもよい。
【００４１】
さらに、上記実施の形態ではサブフィールドが初期化期間、書き込み期間、維持期間および消去期間からなる場合について説明したが、消去波形による動作を初期化波形による動作の一部として包含させた場合でも本発明を適用できる。
【００４２】
【発明の効果】
以上説明したように、本発明のＡＣ型プラズマディスプレイパネルの駆動装置によれば、書き込み期間でデータ電極に印加するデータパルスの電圧を低下させることができ、書き込み回路の耐電圧が下がりコストの低減ができるとともに、書き込み回路の消費電力を低減できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態のパネルの駆動装置を示すブロック図
【図２】 本発明の第１の実施の形態のパネルの駆動方法を示す動作タイミング図
【図３】 ＡＣ型プラズマディスプレイパネルの一部切り欠き斜視図
【図４】 ＡＣ型プラズマディスプレイパネルの電極配列図
【図５】 本発明の第２の実施の形態のパネルの駆動装置を示すブロック図
【図６】 本発明の第２の実施の形態での初期化波形を示す図
【図７】 従来のＡＣ型プラズマディスプレイパネルの駆動方法を示す動作タイミング図
【符号の説明】
１ 第一の基板
２ 走査電極
３ 維持電極
４、７ 誘電体層
５ 保護膜
６ 第二の基板
８ データ電極
９ 隔壁
１０ 蛍光体
１１ 放電空間
１２ 放電セル
１３ パネル
１４ 書き込み回路
１５ 走査回路
１６、１８ 維持回路
１７ 初期化回路
１９ 消去回路
２０ 表示信号処理回路
２１ タイミング制御回路
２２、２６ 電圧レベルシフト回路
２３、３３ 定電圧回路
２４ 電圧比較器
２５ ゲート回路
２７、２８ 制御回路
２９ 抵抗
３０、３１、３２ ダイオード
Claims (3)
- 誘電体層で覆われた複数の走査電極および維持電極が配列された基板と、前記走査電極および前記維持電極と交差するように複数のデータ電極が配列された他の基板とが放電空間を挟んで対向配置されたＡＣ型プラズマディスプレイパネルの駆動装置であって、立ち上がる電圧波形および緩やかに立ち下がる電圧波形を有する緩勾配波形を出力する初期化回路と、所定の値の電圧を出力する定電圧回路および前記初期化回路の出力電圧と前記定電圧回路の出力電圧とを比較する電圧比較器を有する制御回路とを備え、
前記緩勾配波形をもとにした初期化波形を前記走査電極に印加するとき、前記制御回路は、前記初期化回路の出力電圧が前記定電圧回路の出力電圧よりも低くなったのを前記電圧比較器が検出すると、前記走査電極の電圧を前記所定の値よりも高く放電が発生しない電圧に切り換えるように制御し、これにより前記初期化波形の終了電圧を前記所定の値に制御することを特徴とするＡＣ型プラズマディスプレイパネルの駆動装置。 - 前記走査電極に接続された走査回路を備え、前記緩勾配波形をもとにした初期化波形を前記走査電極に印加するとき、前記制御回路は、前記初期化回路の出力電圧が前記定電圧回路の出力電圧よりも低くなったのを前記電圧比較器が検出すると有効レベルの切換信号を出力し、前記走査回路は、前記有効レベルの切換信号を受けると前記走査電極の電圧を前記所定の値よりも高く放電が発生しない電圧に切り換えることを特徴とする請求項１に記載のＡＣ型プラズマディスプレイパネルの駆動装置。
- 誘電体層で覆われた複数の走査電極および維持電極が配列された基板と、前記走査電極および前記維持電極と交差するように複数のデータ電極が配列された他の基板とが放電空間を挟んで対向配置されたＡＣ型プラズマディスプレイパネルの駆動装置であって、立ち上がる電圧波形および緩やかに立ち下がる電圧波形を有する緩勾配波形を出力する初期化回路と、前記緩勾配波形をもとにした初期化波形を前記走査電極に印加するとき、前記初期化波形の終了電圧を所定の値に制御する制御回路とを備え、
前記制御回路は、第１ないし第３のダイオードと抵抗と前記所定の値の電圧を出力する定電圧回路とを有し、前記初期化回路と前記走査電極との間に、前記初期化回路側が陽極となるように前記第１のダイオードを設け、前記第１のダイオードの陰極に前記第２のダイオードの陽極を接続し、前記第１のダイオードの陽極と前記第２のダイオードの陰極との間に前記抵抗を接続し、前記第２のダイオードと前記抵抗との接続点には、その接続点に陰極が接続された前記第３のダイオードを介して前記定電圧回路が接続され、前記初期化回路の出力電圧が前記定電圧回路の出力電圧以下になると、前記第２のダイオードと前記抵抗との接続点が前記定電圧回路の出力電圧にクランプされることにより、前記初期化波形の終了電圧を前記所定の値にクランプすることを特徴とするＡＣ型プラズマディスプレイパネルの駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214068A JP4617541B2 (ja) | 2000-07-14 | 2000-07-14 | Ａｃ型プラズマディスプレイパネルの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214068A JP4617541B2 (ja) | 2000-07-14 | 2000-07-14 | Ａｃ型プラズマディスプレイパネルの駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002032055A JP2002032055A (ja) | 2002-01-31 |
| JP4617541B2 true JP4617541B2 (ja) | 2011-01-26 |
Family
ID=18709719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000214068A Expired - Fee Related JP4617541B2 (ja) | 2000-07-14 | 2000-07-14 | Ａｃ型プラズマディスプレイパネルの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4617541B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100458569B1 (ko) * | 2002-02-15 | 2004-12-03 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| KR100472366B1 (ko) * | 2002-04-04 | 2005-03-08 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| KR100456152B1 (ko) * | 2002-05-11 | 2004-11-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| JP2005292840A (ja) * | 2004-04-02 | 2005-10-20 | Lg Electronics Inc | プラズマ表示装置とその駆動方法 |
| JP2007218972A (ja) * | 2006-02-14 | 2007-08-30 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| KR100839413B1 (ko) * | 2007-01-02 | 2008-06-20 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 디스플레이 장치의 구동 장치 |
| WO2009107341A1 (ja) * | 2008-02-27 | 2009-09-03 | パナソニック株式会社 | プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000501199A (ja) * | 1995-11-29 | 2000-02-02 | プラズマコ・インコーポレイテッド | 高コントラストプラズマディスプレイ |
| JP2000075835A (ja) * | 1998-06-18 | 2000-03-14 | Fujitsu Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2000194317A (ja) * | 1998-12-25 | 2000-07-14 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネル及びその駆動方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3025598B2 (ja) * | 1993-04-30 | 2000-03-27 | 富士通株式会社 | 表示駆動装置及び表示駆動方法 |
| JP3660481B2 (ja) * | 1996-10-08 | 2005-06-15 | 株式会社日立製作所 | プラズマディスプレイパネルの駆動方法、駆動装置及びこれを用いたプラズマディスプレイ |
| JP3457173B2 (ja) * | 1997-03-18 | 2003-10-14 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法 |
-
2000
- 2000-07-14 JP JP2000214068A patent/JP4617541B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000501199A (ja) * | 1995-11-29 | 2000-02-02 | プラズマコ・インコーポレイテッド | 高コントラストプラズマディスプレイ |
| JP2000075835A (ja) * | 1998-06-18 | 2000-03-14 | Fujitsu Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2000194317A (ja) * | 1998-12-25 | 2000-07-14 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネル及びその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002032055A (ja) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3369395B2 (ja) | マトリクス方式プラズマディスプレイパネルの駆動方法 | |
| JP3692827B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| KR100453523B1 (ko) | 교류형 플라즈마 디스플레이 패널의 구동방법 | |
| US7348938B2 (en) | Method and apparatus for driving plasma display panel | |
| JP3633761B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| KR100490965B1 (ko) | 표시부하량에 영향을 받지 않는 플라즈마 표시 패널의 구동방법 및 구동장치 | |
| KR100350751B1 (ko) | Ａｃ 형 플라즈마 디스플레이 및 ａｃ 형 플라즈마디스플레이의 구동방법 | |
| JPH06314078A (ja) | 表示駆動装置及び表示駆動方法 | |
| JP4147760B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| JP2002014650A (ja) | Ａｃ型プラズマディスプレイ駆動方法 | |
| JP4617541B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動装置 | |
| KR100490632B1 (ko) | 플라즈마 디스플레이 패널 및 그의 구동 방법 | |
| US7733301B2 (en) | Plasma display apparatus and driving method thereof | |
| EP1655716A1 (en) | Driving method of plasma display panel, and plasma display device | |
| JP2895397B2 (ja) | 気体放電型表示装置の駆動方法 | |
| US6661395B2 (en) | Method and device to drive a plasma display | |
| JP3008888B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100766282B1 (ko) | 플라즈마 디스플레이 장치 | |
| US20050219154A1 (en) | Method of driving display panel | |
| JP3864975B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| KR20010055810A (ko) | 플라즈마 디스플레이 패널의 고속 구동방법 | |
| JP2005292177A (ja) | 表示パネルの駆動方法 | |
| KR20070005273A (ko) | 플라즈마 디스플레이 패널의 온도 변화에 따른 셋-다운전압 조절 장치 | |
| JP2005257880A (ja) | 表示パネルの駆動方法 | |
| KR20060121018A (ko) | 플라즈마 디스플레이 패널의 온도 변화에 따른 셋-다운전압을 조절하는 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070627 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070712 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101011 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |