JP3660481B2 - プラズマディスプレイパネルの駆動方法、駆動装置及びこれを用いたプラズマディスプレイ - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はパーソナルコンピュータやワークステーションなどのディスプレイ装置、平面型の壁掛けテレビジョン、広告、情報等の表示装置等に用いられる表示装置、例えば、プラズマディスプレイパネルの駆動方法、駆動装置及びこれを用いたプラズマディスプレイに関するものである。本発明は特にＡＣ型プラズマディスプレイに適用して好適である。
【０００２】
【従来の技術】
プラズマディスプレイは１フィールドを複数のサブフィールドに分け、各画素（セル）ごとに放電により紫外線を発生させて蛍光体を励起し、発光させている。この発光を行なうセルは前面側ガラス基板および背面側ガラス基板上にお互いに直交するように配置された２組の独立駆動可能な電極群のアドレス放電により決定される。
【０００３】
第１の従来例としては、例えば特開平６−１８６９２７号公報に開示されているようにサブフィールドごとに各セルの荷電粒子状態を略等しくし、発光させないセルは確実に発光しない状態として、かつ、アドレス放電を低い電圧で行なえるようにするため、全面書き込み放電および全面消去放電の２回の発光放電を行なっていた。このため、黒の表示においても全面での発光があり、コントラストを劣化させていた。
【０００４】
また、第２の従来例として、特開平７−４９６６３号公報に開示されているように、同一発光輝度のサブフィールドを複数個連続して配置してサブフィールド群とし、１つのサブフィールド群では、予備放電と各画素に対する書込みと消去動作とを１回とすることにより、パネルの劣化の低減とコントラストの向上を図っていた。上記第２の従来例はコントラストの向上を図る一手法を示すものであるが、発行輝度が異なるサブフィールドをブロックに纏めてコントラストを向上させた例がない。
【０００５】
プラズマパネルへの書込みは１行に対して概略２〜４μｓ必要であり、通常のテレビ画面は４８０行からなるため、１画面の書込み期間は、１行の書込み時間を３μｓとしても、１．４４ｍｓとなり、１フィールド中では、１．４４ｍｓ×９＝略１３ｍｓを要する。１フィールド期間は１６．７ｍｓであるから、ここから書込み期間と予備放電期間とを除くと、発光期間は充分な長さがあるとはいえない。さらに、高精細画面で、例えば、１画面７６０行ある場合は書込みを略２μｓとしても２５６階調８サブフィールドの場合には、時間は十分ではなく、サブフィールドを増やすことは困難である。
【０００６】
【発明が解決しようとする課題】
これに対して、本発明ではコントラストを向上させることを目的とするものである。
【０００７】
本発明の他の目的は全面消去放電を無くすと共に、全面書き込み放電も無くすことでコントラストを向上させようとするものである。
【０００８】
本発明のさらに他の目的は、かかる問題を解消し、サブフィールドの数は変えずに予備放電回数(全面書込み放電および細線消去放電)を低減して、コントラストを向上させることができるようにしたプラズマディスプレイパネルの駆動方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の目的を達成するために、本発明では、 透過性の基板に配置されている共通に駆動可能な第１の電極群と、前記第１の電極に平行に配置され、独立に駆動可能な第２の電極群と、他の基板に配置され、上記第１及び第２の電極群と垂直に交差し、かつ、独立に駆動可能な第３の電極群を有し、各セルの荷電粒子の状態を略等しくするためにその直前に放電が行われたセルでのみ、少なくとも１回の放電を行うと共に、放電を伴わない電圧を印加している。
【００１０】
本発明の一実施例では、全セルに放電用電圧を印加しても、サステイン放電が行われたセルでしか放電は行われないし、放電を伴わない電圧は全セルに印加されたとしても、この放電が行われたセルでのみ荷電粒子の状態を略等しくすることに役立つ。
【００１１】
本発明の目的を達成するために、本発明では、更に、サステイン期間後に細線パルスにより荷電粒子の消去と分極を行ない、最後の細線パルスを印加した電極群に高い電位の均一化パルスを印加した直後に他方の電極群に規制パルスを印加するだけで全面消去放電を無くし、かつ、全面書き込み放電も無くして荷電粒子の制御を行なう。これにより、黒表示の際の不要な放電発光を無くし、コントラストを向上させている。
【００１２】
本発明の他の目的を達成するために、本発明では、複数のサブフィールドでブロックを形成し、全面書込み放電および細線消去放電は各ブロックの最初に１回としてこれらの放電回数を低減している。この際、予備放電は全書込放電及び細線消去放電からなり、この予備放電を行うとアドレス電極にプラス荷電粒子が集まるため、アドレスパルスの電圧を低くすることが出来る。各発光画素（セル）において、アドレス放電が起きないかぎり、この荷電粒子状態は少なくとも１フィールド期間（１６．７ｍｓ）は充分に保持される。このため、アドレス放電がないセルでは、予備放電は１フィールド期間に１回で充分である。一方、アドレス放電が行なわれて発光するセルでは、サステイン放電を利用し、発光したセルのみ選択して荷電粒子の移動と消去を行ない、予備放電終了後の荷電粒子状態と同等の荷電粒子状態にすることにより、次のサブフィールドでは、予備放電なしでアドレス放電の電圧を低くできる。
【００１３】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態を説明する。
【００１４】
図１は本発明のプラズマディスプレイパネルの構造の一部を示す分解斜視図である。前面ガラス基板２１の下面には透明な共通Ｘ電極２２と透明な独立Ｙ電極２３が設けられている。また、それぞれの電極にはＸバス電極２４とＹバス電極２５が積層されている。更に、その下面には誘電体層２６と「酸化マグネシウム」(ＭｇＯ)等の保護層２７が設けられている。一方、背面ガラス基板２８の上面には前面ガラス基板２１の共通Ｘ電極２２と独立Ｙ電極２３とに直角方向にアドレスＡ電極２９が設けられている。このアドレスＡ電極２９を誘電体層３０が覆っており、その上に隔壁３１がアドレスＡ電極２９と平行に設けられている。さらに、隔壁３１と誘電体層３０上には蛍光体３２が塗布されている。
【００１５】
図２は図１中矢印Ａ方向から見たプラズマディスプレイパネルの１つのセルの断面図である。アドレスＡ電極２９は隔壁３１の中間に位置する。また、前面ガラス基板２１と背面ガラス基板２８の間の空間３３には、ネオン(Ｎｅ)、キセノン(Ｘｅ)等の放電ガスが充填されている。
【００１６】
図３は図１中矢印Ｂ方向から見たプラズマディスプレイパネルの３つのセルの断面図である。１セルの境界は概略点線で示す位置であり、共通Ｘ電極２２と独立Ｙ電極２３が交互に配置されている。ＡＣ型のプラズマディスプレイパネルではこの、共通Ｘ電極２２と独立Ｙ電極２３近傍の誘電体層２６の上に正負の荷電粒子を分けて集め、この荷電粒子を利用して放電を行なうための電界を形成している。
【００１７】
図４は図１に示すプラズマディスプレイパネルの電極及び電極に接続される回路構成を示す平面図である。
【００１８】
図は共通Ｘ電極２２、独立Ｙ電極２３及びアドレスＡ電極２９の配線と回路構成を示す。Ｘ電極駆動回路３５は共通Ｘ電極２２と１ないし複数個所で接続されており共通Ｘ電極２２に印加する駆動パルスを発生している。Ｙ電極駆動回路３６は独立Ｙ電極２３の１本ごとに接続され、独立Ｙ電極２３に印加する駆動パルスを発生している。Ａ電極駆動回路３７はアドレスＡ電極２９の１本ごとに接続され、アドレスＡ電極２９に印加する駆動パルスを発生している。
【００１９】
図５は本発明における第１の駆動方式を示す図である。図５(a)は１フィールド期間のサブフィールドの配置を示すタイムチャートである。図において、１は１フィールド期間を示し、横軸は時間（１フィールド期間）、縦軸はセルの行を表わしている。この場合は１フィールドが第１〜第８の８個のサブフィールド２〜９に分けられている。各サブフィールド２〜９の最初には荷電粒子均一化期間２ａ〜９ａがあり、その後各アドレス期間２ｂ〜９ｂ、サステイン期間２ｃ〜９ｃがある。このサステイン期間２ｃ〜９ｃではそれぞれに放電回数が割り振られており、これらの放電回数の組合せにより中間調の表示を行なう。放電回数の多少とサブフィールドの順番は任意であり、本実施例では放電回数の少ない順に並ぶ例を示している。
【００２０】
図５(ｂ)から図５(ｅ)は共通Ｘ電極、アドレスＡ電極、独立Ｙ電極に供給されるパルス波形を示す波形図である。
【００２１】
図において、パルス波形１０は第１サブフィールド２において共通Ｘ電極２２に印加される駆動波形の一部であり、パルス波形１１はアドレスＡ電極２９の１本に印加される駆動波形の一部であり、パルス波形１２、１３は独立Ｙ電極２３の例えば１行目、２行目（Ｙ１、Ｙ２）に印加される駆動波形の一部である。
【００２２】
第１サブフィールド２において共通Ｘ電極２２に印加されるパルス波形１０は荷電粒子均一化期間２ａからアドレス期間２ｂへ続く規制パルス４０と、サステイン期間２ｃのサステインパルス４１よりなる。この際、規制パルス４０の電圧はサステインパルス４１より低い。次にアドレスＡ電極２９の１本に印加される波形１１は発光させるセルに対応する第１サブフィールド２のアドレス期間２ｂのアドレスパルス４２よりなる。
【００２３】
なお、発光させるセルが無い場合にはアドレスパルス４２も無い。すなわち、すべてのアドレス電極の内、発光させるセルがある電極にはアドレスパルスが印加され、発光されるセルがないアドレス電極にはアドレスパルスが印加されない。
【００２４】
次に独立Ｙ電極２３の例えば隣接する１、２行目（Ｙ１、Ｙ２）に印加される波形１２、１３はそれぞれ第１サブフィールド２の荷電粒子均一化期間２ａの均一化パルス４３ａ、４３ｂ、…、アドレス期間２ｂのスキャンパルス４４ａ、４４ｂ、…、サステイン期間２ｃのサステインパルス４５ａ、４５ｂ、…、細線消去パルス４６ａ、４６ｂ、…よりなる。この際、スキャンパルス４４ａ、４４ｂ、…の電圧はサステインパルス４５ａ、４５ｂ、…より低い。なお、細線消去パルスと均一化パルス４３ａ、４３ｂ、…は同じ電極群に印加されるように構成される。なお、細線消去パルス４６ａ、４６ｂの幅は０．５μｓ以上２μｓ以下が最適である。
【００２５】
次に、本発明の動作について説明する。図５において電源投入直後の第１サブフィールド２の荷電粒子均一化期間２ａでは独立Ｙ電極２３に印加される均一化パルス４３によりすべてのセルにおいて独立Ｙ電極２３と共通Ｘ電極２２間で放電が起こり、独立Ｙ電極２３近傍の誘電体層上にマイナスの荷電粒子が形成される。なお、この均一化パルス４３による放電は最初の一回のみであり、その後は放電しない。すなわち、セル内の空間３３の電荷状態が異常な状態にならない限り均一化パルス４３による放電は最初の一回限りである。均一化パルス４３の立上りから略０．３μｓ以上２μｓ以下の時間で共通Ｘ電極２２に規制パルス４０が印加される。これにより、共通Ｘ電極２２近傍の誘電体層上にもマイナスの荷電粒子が形成され、アドレスＡ電極２９側にはプラスの荷電粒子が形成される。
【００２６】
均一化パルス４３ａ、４３ｂの立ち上がりから規制パルス４０の立ち上がりの時間を上記の様に決めたのは、この間隔をあまり長くすると独立Ｙ電極２３上にマイナスの荷電粒子が集まりすぎ、共通Ｘ電極２２にプラスの荷電粒子が集まり始めるからである。この間隔を狭くすると、独立Ｙ電極２３にマイナス荷電粒子が十分に集まらず、アドレスＡ電極にプラスの荷電粒子を十分に集めることが出来ない。
【００２７】
この規制パルス４０の主な役割は共通Ｘ電極２２にマイナスの荷電粒子を引き寄せ、アドレスＡ電極２９にプラスの荷電粒子を形成させることである。他の役割は、アドレス電極２９と独立Ｙ電極２３とでアドレス放電を行う際、共通Ｘ電極２２と独立Ｙ電極２３間で放電を起こさせ、アドレス放電を助長させることにある。
【００２８】
次に、アドレス期間２ｂでは例えば独立Ｙ電極２３の１行目に印加されるスキャンパルス４４ａと同時にアドレスＡ電極２９の１本にアドレスパルス４２が印加されると、独立Ｙ電極２３の１行目とこの１本のアドレスＡ電極２９との交点に位置するセルにおいて書き込み放電が起こって荷電粒子を形成し、このセルの独立Ｙ電極２３側にプラスの荷電粒子が集まる。
【００２９】
一方、独立Ｙ電極２３の２行目のようにスキャンパルス４４ｂに対応するアドレスパルス４２が印加されない場合には書き込み放電は起こらず、独立Ｙ電極２３側には荷電粒子も形成されない。すなわち、すべてのアドレスＡ電極２９と独立Ｙ電極２３との交点に位置するセルのうち点灯させたいセルに対応するアドレスＡ電極２９にアドレスパルス４２が出力され、独立Ｙ電極２３にはスキャンパルス４４ａまたは４４ｂが出力されるため、アドレスパルス４２が出力されたアドレスＡ電極２９と独立Ｙ電極２３で放電が起こる。
【００３０】
次にサステイン期間２ｃでは前記アドレス期間２ｂで書き込み放電が行なわれ、独立Ｙ電極２３側にプラスの荷電粒子が集まったセルでのみ、サステインパルス４１、４５ａ、４５ｂ、…により共通Ｘ電極２２と独立Ｙ電極２３間で発光表示のための放電、即ち、サステイン放電が起こる。その後、独立Ｙ電極２３に印加される細線消去パルス４６ａ、４６ｂ、…で独立Ｙ電極２３と共通Ｘ電極２２間で放電が起こり荷電粒子を消去する。これにより、発光表示のための放電が起ったセルはすべて荷電粒子の消去が行なわれる。放電の継続時間に対して細線消去パルス４６ａ、４６ｂ、…の幅をやや長く設定しているため、独立Ｙ電極２３近傍の誘電体層上にマイナスの荷電粒子が集まっている。発光表示のための放電が起らなかったセルは「セルの中に荷電粒子が不足したため」消去放電も起こらない。このため、荷電粒子均一化期間２ａで独立Ｙ電極２３近傍の誘電体層上に形成されたマイナスの荷電粒子はそのまま維持されている。
【００３１】
この状態で次のサブフィールドで均一化パルス４３を印加してもセル内のマイナスの荷電粒子が均一化パルス４３の電圧を打ち消すため、セル内では放電に必要な十分な電界が形成されず、放電は起こらない。以後、すべてのサブフィールドにおいて、均一化パルス４３を印加しても放電は起こらない。
【００３２】
以上のようにして、電源投入後の最初のサブフィールドを除いて均一化パルス４３によって放電は起こらないので、黒表示の場合の発光はなくなる。また、サステインパルス数で規定される階調表示の直線性に対しては、２回の放電より１回の放電の方が影響が少ない。本発明に於いては、サステイン放電が起こったセルでは１回の放電でも荷電粒子の均一化を行うことが出来るため、サステインパルス数で規定される階調表示の直線性に対して影響が少ない。
【００３３】
第２〜第８サブフィールド３〜９でも同様な動作が繰り返され、１フィールドの画面を構成する。
【００３４】
図６〜図１０は発光表示の放電が発生するセルにおける電源投入直後の最初のサブフィールドから次のサブフィールドの均一化パルスおよび規制パルスが印加されるまでの荷電粒子の状態を示すプラズマディスプレイパネルの断面図であり、これらの図において６０はプラスの荷電粒子、６１はマイナスの荷電粒子を示す。なお、荷電粒子の動きは図６〜図１０に示した３つのセルのうち、中央のセルに関してのみ示す。
【００３５】
図６は電源が投入され、最先の均一化パルスと規制パルスが印加された後のパネルのセルのなかの荷電粒子状態を示すプラズマディスプレイパネルの断面図である。
【００３６】
図は電源投入直後の最初のサブフィールドにおいて、独立Ｙ電極２３に均一化パルス４３が印加され、直後に共通Ｘ電極２２に規制パルス４０が印加された後の荷電粒子状態を示す。この最初のサブフィールドでは均一化パルス４３により全セルにおいて共通Ｘ電極２２と独立Ｙ電極２３間で放電が起こり、規制パルスによって独立Ｙ電極２３および共通Ｘ電極２２側の誘電体層上にはマイナスの荷電粒子６１が集まり、アドレスＡ電極２９側にはプラスの荷電粒子６０が集まる。
【００３７】
図７はアドレス放電後のパネルのセル内の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【００３８】
図はアドレスＡ電極２９にアドレスパルス４２が印加され、アドレスＡ電極２９と独立Ｙ電極２３間でアドレス放電が発生した後の荷電粒子状態を示す。アドレス放電時には独立Ｙ電極２３はアドレスＡ電極２９および共通Ｘ電極２２よりも低い電位にあり、独立Ｙ電極２３近傍の誘電体層上にプラスの荷電粒子６０が集まる。よって、図７に示すような荷電粒子状態となる。
【００３９】
このプラスの荷電粒子６０による荷電粒子と独立Ｙ電極２３に印加されるサステインパルス４５ａ、４５ｂ、…の第１パルスの電圧とで共通Ｘ電極２２との間で放電が開始し、維持放電が行なわれる。サステインパルス４５ａ、４５ｂによる放電によって今度は独立Ｙ電極２３にマイナスの荷電粒子が集まり(図示せず)、共通Ｘ電極２２にプラスの荷電粒子が集まるため、今度はサステインパルス４１の第１パルス電圧によって、独立Ｙ電極２３と共通Ｘ電極２２との間で維持放電が行われる。サステイン期間２ｃではこれが繰り返えさらえる。
【００４０】
図８は細線消去パルス印加後のパネルのセル内の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【００４１】
図は共通Ｘ電極２２に印加された最後のサステインパルス４１の後に独立Ｙ電極２３に細線消去パルス４６ａ、４６ｂ、…が印加された後の荷電粒子状態を示す。最後のサステインパルス４１で放電を行った後の荷電粒子の状態は図７の状態になる。この細線消去パルス４６ａ、４６ｂ、…の幅は放電の継続時間より長く、独立Ｙ電極２３近傍の誘電体層上には動きの早いマイナスの荷電粒子６１が集まる。これにより、荷電粒子の分極が行なわれる。プラスの荷電粒子６０は動きが遅いため、しばらくの間放電空間を漂う。また、マイナスの荷電粒子６１の一部もしばらくの間放電空間を漂う。
【００４２】
図９は２番目のサブフィールドにおいて均一化パルス印加後のパネルのセル内の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【００４３】
２番目のサブフィールドの均一化パルス４３の電圧はマイナスの荷電粒子６１に相殺されて放電開始電圧に達せず、放電しない。この際、独立Ｙ電極２３は他の電極群よりも高い電位にあるため、さらにマイナスの荷電粒子６１を引き付ける。
【００４４】
図１０は２番目のサブフィールドにおいて規制パルス印加後のパネルのセル中の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【００４５】
図は共通Ｘ電極２２に規制パルス４０が印加された後の荷電粒子状態を示す。共通Ｘ電極２２側の誘電体層上にもマイナスの荷電粒子６１が集まると共に、アドレスＡ電極２９側にはプラスの荷電粒子６０が集まる。これにより、均一化パルス４３で放電しなくても最初のサブフィールドと同様に駆動が可能となる。また、この場合独立Ｙ電極２３側のマイナス荷電粒子によって、均一化パルス４３ａ、４３ｂ…の電圧は実質的に下げられるので、独立Ｙ電極２３と共通Ｘ電極２２との間では放電は起こらない。
【００４６】
以上の過程により各サブフィールドごとの全書き込み放電および消去放電無しで駆動が可能となるため、黒表示の際の不要な発光がなくなり、コントラストが向上する。
【００４７】
次に、第２の実施例について説明する。図１１は本発明における第２の駆動方式を示す図である。図１１(a)は１フィールド期間のサブフィールドの配置を示すタイムチャートである。図５と同様１フィールド期間１の分割を示す図であり、横軸は時間軸、縦軸はセルの行を表わしている。図１１(ｂ)から図１１（ｅ）は共通Ｘ電極、アドレスＡ電極、独立Ｙ電極に供給されるパルス波形を示す波形図である。
【００４８】
波形７０は第１サブフィールド２において共通Ｘ電極２２に印加される駆動波形の一部であり、波形７１はアドレスＡ電極２９の１本に印加される駆動波形の一部であり、波形７２、７３は独立Ｙ電極２３の例えば１行目、２行目（Ｙ１、Ｙ２）に印加される駆動波形の一部である。
【００４９】
第１サブフィールド２において共通Ｘ電極２２に印加される波形７０は荷電粒子均一化期間２ａからアドレス期間２ｂへ続く規制パルス４０と、サステイン期間２ｃのサステインパルス４１と、第２細線消去パルス７４よりなる。次にアドレスＡ電極２９の１本に印加される波形７１は発光させるセルに対応する第１サブフィールド２のアドレス期間２ｂのアドレスパルス４２よりなる。なお、発光させるセルが無い場合にはアドレス電極２９にアドレスパルス４２が印加されない。
【００５０】
次に独立Ｙ電極２３の例えば隣接する１、２行目（Ｙ１、Ｙ２）に印加される波形７２、７３はそれぞれ第１サブフィールド２の荷電粒子均一化期間２ａの均一化パルス４３ａ、４３ｂ、…、アドレス期間２ｂのスキャンパルス４４ａ、４４ｂ、…、サステイン期間２ｃのサステインパルス４５ａ、４５ｂ、…、第１細線消去パルス７５ａ、７５ｂ、…よりなる。
【００５１】
この際、第１細線消去パルス７５ａ、７５ｂ、…の幅は第２細線消去パルス７４と同等もしくは第２細線消去パルス７４より狭い。なお、本実施例のように細線消去パルスが偶数個の場合、最後の細線消去パルスとなる第１細線消去パルス７５ａ、７５ｂ、…と均一化パルス４３ａ、４３ｂ、…、は同じ電極群に印加されるように構成され、最初の細線消去パルスとなる第２細線消去パルス７４は最後の細線消去パルスとは異なる電極、すなわち共通Ｘ電極２２に印加される。
【００５２】
この場合、最後のサステインパルスは独立Ｙ電極２３に印加される。これにより、第１細線消去パルス７５ａ、７５ｂ、…印加後の荷電粒子状態は第１の実施例の図８に示す状態と略等しく、同様に動作する。他のサブフィールド３〜９も同様の構成になっている。なお、この細線消去パルス群で荷電粒子の消去と分極を行なうため総称してこれら細線消去パルス群を分極パルス群と呼ぶ。この実施例では第１、第２の細線消去パルスを用いることにより、より効果的に消去を行うことができるため、アドレス放電時の放電時間を一定に保つことができる。
【００５３】
次に、第３の実施例について説明する。図１２は本発明における第３の駆動方式を示す図である。図１２(a)は１フィールド期間のサブフィールドの配置を示すタイムチャートである。図５と同様１フィールド期間１の分割を示す図であり、横軸は時間軸、縦軸はセルの行を表わしている。図１２(ｂ)から図１２(ｅ)は共通Ｘ電極、アドレスＡ電極、独立Ｙ電極に供給されるパルス波形を示す波形図である。
【００５４】
波形８０は第１サブフィールド２において共通Ｘ電極２２に印加される駆動波形の一部であり、波形８１はアドレスＡ電極２９の１本に印加される駆動波形の一部であり、波形８２、８３は独立Ｙ電極２３の例えば１行目、２行目
（Ｙ１、Ｙ２）に印加される駆動波形の一部である。
【００５５】
第１サブフィールド２において共通Ｘ電極２２に印加される波形８０は荷電粒子均一化期間２ａからアドレス期間２ｂへ続く規制パルス４０と、サステイン期間２ｃのサステインパルス４１と、第２細線消去パルス８４よりなる。次にアドレスＡ電極２９の１本に印加される波形８１は発光させるセルに対応する第１サブフィールド２のアドレス期間２ｂのアドレスパルス４２よりなる。なお、発光させるセルが無い場合にはアドレスパルス４２も無い。
【００５６】
次に独立Ｙ電極２３の例えば隣接する１、２行目（Ｙ１、Ｙ２）に印加される波形８２、８３はそれぞれ第１サブフィールド２の荷電粒子均一化期間２ａの均一化パルス４３ａ、４３ｂ、…、アドレス期間２ｂのスキャンパルス４４ａ、４４ｂ、…、サステイン期間２ｃのサステインパルス４５ａ、４５ｂ、…、第３細線消去パルス８５ａ、ｂ、…、第１細線消去パルス８６ａ、８６ｂ、…よりなる。
【００５７】
この際、第２細線消去パルス８４の幅は第３細線消去パルス８５ａ、８５ｂ、…と同等もしくは第３細線消去パルス８５ａ、８５ｂ、…より狭い。また、第１細線消去パルス８６ａ、８６ｂ、…の幅は第２細線消去パルス８４と同等もしくは第２細線消去パルス８４より狭い。
【００５８】
なお、本実施例のように細線消去パルスが奇数個の場合、最後の細線消去パルスとなる第１細線消去パルス８６ａ、８６ｂ、…と均一化パルス４３ａ、４３ｂ、…は同じ電極群に印加されるように構成され、最初の細線消去パルスとなる第３細線消去パルス８５ａ、８５ｂ、…は最後の細線消去パルスと同じ電極、すなわち独立Ｙ電極２３に印加される。したがって、最後のサステインパルスは共通Ｘ電極２２に印加される。これにより、第１細線消去パルス８６ａ、８６ｂ、…印加後の荷電粒子状態は第１の実施例の図８に示す状態と略等しく、同様に動作する。他のサブフィールド３〜９も同様の構成になっている。
【００５９】
なお、この実施例では第１、第２、第３の細線消去パルス８６ａ、８６ｂ、８４、８５ａ、８５ｂを用いることにより、さらに確実に消去を行うことができる。なお、本発明者の実験によると３つの細線消去パルス迄が有効であり、それ以上パルスの数を増やしてもあまり効果がないことが分かった。
【００６０】
次に、第４の実施例について説明する。図１３は本発明における第４の駆動方式を示す図である。図１３(a)は１フィールド期間のサブフィールドの配置を示すタイムチャートである。図５と同様１フィールド期間１の分割を示す図であり、横軸は時間軸、縦軸はセルの行を表わしている。図１３(ｂ)から図１３(ｅ)は共通Ｘ電極、アドレスＡ電極、独立Ｙ電極に供給されるパルス波形を示す波形図である。
【００６１】
波形９０は第１サブフィールド２において共通Ｘ電極２２に印加される駆動波形の一部であり、波形９１はアドレスＡ電極２９の１本に印加される駆動波形の一部であり、波形９２、９３は独立Ｙ電極２３の例えば１行目、２行目（Ｙ１、Ｙ２）に印加される駆動波形の一部である。
【００６２】
第１サブフィールド２において共通Ｘ電極２２に印加される波形９０は荷電粒子均一化期間２ａからアドレス期間２ｂへ続く規制パルス９４と、サステイン期間２ｃのサステインパルス４１とよりなる。この際、規制パルス９４とサステインパルス４１とは同電位であり、電源を共通にできるため回路構成が簡略化できる。
【００６３】
次にアドレスＡ電極２９の１本に印加される波形９１は発光させるセルに対応する第１サブフィールド２のアドレス期間２ｂのアドレスパルス４２よりなる。なお、発光させるセルが無い場合にはアドレスパルス４２も無い。
【００６４】
次に独立Ｙ電極２３の例えば隣接する１、２行目（Ｙ１、Ｙ２）に印加される波形９２、９３はそれぞれ第１サブフィールド２の荷電粒子均一化期間２ａの均一化パルス４３ａ、４３ｂ、…、アドレス期間２ｂのスキャンパルス４４ａ、４４ｂ、…、サステイン期間２ｃのサステインパルス４５ａ、４５ｂ、…、細線消去パルス４６ａ、４６ｂ、…よりなる。
【００６５】
これにより、細線消去パルス４６ａ、４６ｂ、…印加後の荷電粒子状態は第１の実施例の図８に示す状態と略等しく、同様に動作する。他のサブフィールド３〜９も同様の構成になっている。この駆動方式においては、共通Ｘ電極２２に印加される規制パルス９４とサステインパルス４１は同電圧であるためこの電源回路の構成を簡単にすることができる。
【００６６】
次に、第５の実施例について説明する。図１４は本発明における第５の駆動方式を示す図である。図１４(a)は１フィールド期間のサブフィールドの配置を示すタイムチャートである。図５と同様１フィールド期間１の分割を示す図であり、横軸は時間軸、縦軸はセルの行を表わしている。図１４(ｂ)から図１４(ｅ)は共通Ｘ電極、アドレスＡ電極、独立Ｙ電極に供給されるパルス波形を示す波形図である。
【００６７】
波形１００は第１サブフィールド２において共通Ｘ電極２２に印加される駆動波形の一部であり、波形１０１はアドレスＡ電極２９の１本に印加される駆動波形の一部であり、波形１０２、１０３は独立Ｙ電極２３の例えば１行目、２行目（Ｙ１、Ｙ２）に印加される駆動波形の一部である。
【００６８】
第１サブフィールド２において共通Ｘ電極２２に印加される波形１００は荷電粒子均一化期間２ａからアドレス期間２ｂへ続く規制パルス９４と、サステイン期間２ｃのサステインパルス４１とよりなる。この際、図１３に示す第４の実施例と同様に規制パルス９４とサステインパルス４１とは同電位であり、電源を共通にできるため回路構成が簡略化できる。次にアドレスＡ電極２９の１本に印加される波形１０１は発光させるセルに対応する第１サブフィールド２のアドレス期間２ｂのアドレスパルス４２よりなる。なお、発光させるセルが無い場合にはアドレスパルス４２も無い。
【００６９】
次に独立Ｙ電極２３の例えば隣接する１、２行目（Ｙ１、Ｙ２）に印加される波形１０２、１０３はそれぞれ第１サブフィールド２の荷電粒子均一化期間２ａの均一化パルス４３ａ、４３ｂ、…、アドレス期間２ｂのスキャンパルス１０４ａ、１０４ｂ、…、サステイン期間２ｃのサステインパルス４５ａ、４５ｂ、…、細線消去パルス４６ａ、４６ｂ、…よりなる。この際、アドレス期間２ｂの独立Ｙ電極２３の電位はサステインパルス４５ａ、４５ｂ、…とは同電位であり、電源を共通にできるため回路構成が簡略化できる。
【００７０】
これにより、細線消去パルス４６ａ、４６ｂ、…印加後の荷電粒子状態は第１の実施例の図８に示す状態と略等しく、同様に動作する。他のサブフィールド３〜９も同様の構成になっている。
【００７１】
次に、第６の実施例について説明する。図１５は本発明における第６の駆動方式を示す図である。図１５(a)は１フィールド期間のサブフィールドの配置を示すタイムチャートである。図５と同様１フィールド期間１の分割を示す図であり、横軸は時間軸、縦軸はセルの行を表わしている。図１５(ｂ)から図１５(ｅ)は共通Ｘ電極、アドレスＡ電極、第１、第２の独立Ｙ電極に供給されるパルス波形を示す波形図である。
【００７２】
波形１１０は第１サブフィールド２において共通Ｘ電極２２に印加される駆動波形の一部であり、波形１１１はアドレスＡ電極２９の１本に印加される駆動波形の一部であり、波形１１２、１１３は独立Ｙ電極２３の例えば１行目、２行目（Ｙ１、Ｙ２）に印加される駆動波形の一部である。
【００７３】
第１サブフィールド２において共通Ｘ電極２２に印加される波形１１０は荷電粒子均一化期間２ａの第１規制パルス１１４と、アドレス期間２ｂの第２規制パルス１１５と、サステイン期間２ｃのサステインパルス４１とよりなる。このように、共通Ｘ電極２２に印加される規制パルスを荷電粒子均一化期間２ａの第１規制パルス１１４と、アドレス期間２ｂの第２規制パルス１１５とに分けてもよい。
【００７４】
次にアドレスＡ電極２９の１本に印加される波形１１１は発光させるセルに対応する第１サブフィールド２のアドレス期間２ｂのアドレスパルス４２よりなる。なお、発光させるセルが無い場合にはアドレスパルス４２も無い。
【００７５】
次に独立Ｙ電極２３の例えば隣接する１、２行目（Ｙ１、Ｙ２）に印加される波形１１２、１１３はそれぞれ第１サブフィールド２の荷電粒子均一化期間２ａの均一化パルス４３ａ、４３ｂ、…、アドレス期間２ｂのスキャンパルス１１６ａ、１１６ｂ、…、サステイン期間２ｃのサステインパルス４５ａ、４５ｂ、…、細線消去パルス４６ａ、４６ｂ、…よりなる。
【００７６】
これにより、細線消去パルス４６ａ、４６ｂ、…印加後の荷電粒子状態は第１の実施例の図８に示す状態と略等しく、同様に動作する。他のサブフィールド３〜９も同様の構成になっている。
【００７７】
図において、第１規制パルス１１４の立ち下がりを均一化パルス４３ａより僅かに早く立ち下げて、共通Ｘ電極２２と独立Ｙ電極２３間で誤放電するのを防いでいる。また、第２の規制パルス１１５の立ち上がりをスキャンパルス１１６ａの立ち上がりとほぼ同じにして共通Ｘ電極２２と独立Ｙ電極２３間での誤放電を防いでいる。
【００７８】
なお、図１５において、共通Ｘ電極２２に印加される第１規制パルス１１４の電圧はサステインパルス４１の電圧と同じでもよい。
【００７９】
次に、第７の実施例について説明する。図１６は本発明における第７の駆動方式を示す図である。図１６(a)は１フィールド期間のサブフィールドの配置を示すタイムチャートである。図５と同様１フィールド期間１の分割を示す図であり、横軸は時間軸、縦軸はセルの行を表わしている。図１６(ｂ)から図１６(ｅ)は共通Ｘ電極、アドレスＡ電極、第１、第２の独立Ｙ電極に供給されるパルス波形を示す波形図である。
【００８０】
波形１３０は第１サブフィールド２において共通Ｘ電極２２に印加される駆動波形の一部であり、波形１３１はアドレスＡ電極２９の１本に印加される駆動波形の一部であり、波形１３２、１３３は独立Ｙ電極２３の例えば１行目、２行目（Ｙ１、Ｙ２）に印加される駆動波形の一部である。
【００８１】
第１サブフィールド２において共通Ｘ電極２２に印加される波形１３０は荷電粒子均一化期間２ａの第１規制パルス１３４と、アドレス期間２ｂの第２規制パルス１３５と、サステイン期間２ｃのサステインパルス４１とよりなる。次にアドレスＡ電極２９の１本に印加される波形１３１は発光させるセルに対応する第１サブフィールド２のアドレス期間２ｂのアドレスパルス４２よりなる。なお、発光させるセルが無い場合にはアドレスパルス４２も無い。
【００８２】
次に独立Ｙ電極２３の例えば隣接する１、２行目（Ｙ１、Ｙ２）に印加される波形１３２、１３３はそれぞれ第１サブフィールド２の荷電粒子均一化期間２ａの均一化パルス１３６ａ、３６ｂ、…、アドレス期間２ｂのスキャンパルス１３７ａ、ｂ、…、サステイン期間２ｃのサステインパルス４５ａ、４５ｂ、…、細線消去パルス４６ａ、４６ｂ、…よりなる。なお、均一化パルス１３６ａ、１３６ｂ、…の立ち下がりは本実施例に示すように前記実施例とは異なり、１μｓ以下で０電位となるパルスとなっている。
【００８３】
また、第５の実施例に示すように第２規制パルス１３５とスキャンパルス１３７ａ、１３７ｂ、…もそれぞれ、サステインパルス４１、４５ａ、４５ｂ、…と同電位であってもよい。
【００８４】
これにより、細線消去パルス４６ａ、４６ｂ、…印加後の荷電粒子状態は第１の実施例の図８に示す状態と略等しく、同様に動作する。他のサブフィールド３〜９も同様の構成になっている。
【００８５】
均一化パルス１３６ａを急激に立ち下げてもそれ以前に第１規制パルス１３９が立ち下がっているため、共通Ｘ電極２２と独立Ｙ電極２３間で誤放電は起きない。
【００８６】
次に、第８の実施例について説明する。図１７は本発明における第８の駆動方式を示す図である。図１７(a)は１フィールド期間のサブフィールドの配置を示すタイムチャートである。図５と同様１フィールド期間１の分割を示す図であり、横軸は時間軸、縦軸はセルの行を表わしている。図１７(ｂ)から図１７(ｅ)は共通Ｘ電極、アドレスＡ電極、第１、第２の独立Ｙ電極に供給されるパルス波形を示す波形図である。
【００８７】
波形１４０は第１サブフィールド２において共通Ｘ電極２２に印加される駆動波形の一部であり、波形１４１はアドレスＡ電極２９の１本に印加される駆動波形の一部であり、波形１４２、１４３は独立Ｙ電極２３の例えば１行目、２行目（Ｙ１、Ｙ２）に印加される駆動波形の一部である。
【００８８】
第１サブフィールド２において共通Ｘ電極２２に印加される波形１４０は荷電粒子均一化期間２ａの第１規制パルス１４４と、アドレス期間２ｂの第２規制パルス１３５と、サステイン期間２ｃのサステインパルス４１とよりなる。第１規制パルス１４４は本実施例ではサステインパルス４１より高い電位に設定されている。
【００８９】
次に、アドレスＡ電極２９の１本に印加される波形１４１は発光させるセルに対応する第１サブフィールド２のアドレス期間２ｂのアドレスパルス４２よりなる。なお、発光させるセルが無い場合にはアドレスパルス４２も無い。次に独立Ｙ電極２３の例えば隣接する１、２行目（Ｙ１、Ｙ２）に印加される波形１４２、１４３はそれぞれ第１サブフィールド２の荷電粒子均一化期間２ａの均一化パルス１３６ａ、１３６ｂ、…、アドレス期間２ｂのスキャンパルス１３７ａ、１３７ｂ、…、サステイン期間２ｃのサステインパルス４５ａ、４５ｂ、…、細線消去パルス４６ａ、４６ｂ、…よりなる。
【００９０】
また、第２規制パルス１３５とスキャンパルス１３７ａ、１３７ｂ、…もそれぞれ、サステインパルス４１、４５ａ、４５ｂ、…と同電位であってもよい。これにより、細線消去パルス４６ａ、４６ｂ、…印加後の荷電粒子状態は第１の実施例の図８に示す状態と略等しく、同様に動作する。他のサブフィールド３〜９も同様の構成になっている。
【００９１】
この実施例においては、第１規制パルス１４４の電圧をサステインパルス４１の電圧より高くしている。第１規制パルス１４４の電圧を高くすることにより共通Ｘ電極２２にマイナスの荷電粒子を集めることが出来る為、アドレスＡ電極２９には多くのプラス荷電粒子が集まり、よりアドレス放電をし易くすることが出来る。
【００９２】
次に、第９の実施例について説明する。図１８は本発明における第９の駆動方式を示す図である。図１８(a)は１フィールド期間のサブフィールドの配置を示すタイムチャートである。図５と同様１フィールド期間１の分割を示す図であり、横軸は時間軸、縦軸はセルの行を表わしている。図１８(ｂ)から図１８(ｅ)は共通Ｘ電極、アドレスＡ電極、独立Ｙ電極に供給されるパルス波形を示す波形図である。
【００９３】
波形１５０は第１サブフィールド２において共通Ｘ電極２２に印加される駆動波形の一部であり、波形１５１はアドレスＡ電極２９の１本に印加される駆動波形の一部であり、波形１５２、１５３は独立Ｙ電極２３の例えば１行目、２行目（Ｙ１、Ｙ２）に印加される駆動波形の一部である。
【００９４】
第１サブフィールド２において共通Ｘ電極２２に印加される波形１５０は荷電粒子均一化期間２ａの均一化パルス１５３と、アドレス期間２ｂの第２規制パルス１５４と、サステイン期間２ｃのサステインパルス４１と、細線消去パルス１５５よりなる。なお、本実施例は細線消去パルスが１個の場合であり、第５の実施例と同様に細線消去パルスが印加された電極に均一化パルスが印加される。
【００９５】
また、第２、第３の実施例(図１１および図１２参照)と同様に細線消去パルスが２本の場合、３本の場合もそれぞれ、最後の細線消去パルスが印加された電極に均一化パルスが印加される。次にアドレスＡ電極２９の１本に印加される波形１５１は発光させるセルに対応する第１サブフィールド２のアドレス期間２ｂのアドレスパルス４２よりなる。
【００９６】
なお、発光させるセルが無い場合にはアドレスパルス４２も無い。次に独立Ｙ電極２３の例えば隣接する１、２行目（Ｙ１、Ｙ２）に印加される波形１５２、１５３はそれぞれ第１サブフィールド２の荷電粒子均一化期間２ａの第１規制パルス１５６ａ、１５６ｂ、…、アドレス期間２ｂのスキャンパルス１３７ａ、１３７ｂ、…、サステイン期間２ｃのサステインパルス４５ａ、４５ｂ、…よりなる。
【００９７】
本実施例において、第１規制パルス１５６ａ、１５６ｂ、…は均一化パルス１５３の立ち上がりから０．３μｓ以上２μｓ以下の時間で印加されている。また、第５の実施例(図１４参照)に示すように第２規制パルス１５４とスキャンパルス１３７ａ、ｂ、…もそれぞれ、サステインパルス４１、４５ａ、４５ｂ、…と同電位であってもよい。他のサブフィールド３〜９も同様の構成になっている。
【００９８】
この実施例において、第１規制パルス４３ａ、４３ｂは図１５等に示されている均一化パルス４３ａ、４３ｂと類似しているが、本発明において、均一化パルスとは均一化期間において先に立ち上がるパルスが均一化パルスとしての役割を果たす。また、均一化パルス１５３の立ち上がりと第１規制パルス１５６ａ、１５６ｂ間の間隔を０．３μｓ以上２μｓ以下とする理由はすでに説明した通りである。
【００９９】
図１９〜２３は第９の実施例(図１８参照)においてサステイン放電が発生するセルにおける電源投入直後の最初のサブフィールドから次のサブフィールドの均一化パルスおよび規制パルスが印加されるまでの荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。なお、荷電粒子の動きは図に示した３つのセルのうち、中央のセルに関してのみ示す。
【０１００】
図１９は電源が投入され、最先の均一化パルスと規制パルスが印加された後のパネルのセル内の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。図は電源投入直後の最初のサブフィールドにおいて共通Ｘ電極２２に均一化パルス１５３が印加され、直後に独立Ｙ電極２３に第１規制パルス１５６ａ、１５６ｂ、…が印加された後の荷電粒子状態を示す。この最初のサブフィールドでは均一化パルス１５３により全セルにおいて放電が起こり、第１規制パルス１５６ａ、１５６ｂによって共通Ｘ電極２２および独立Ｙ電極２３側の誘電体層上には、マイナスの荷電粒子６１が集まり、アドレスＡ電極２９側にはプラスの荷電粒子６０が集まる。
【０１０１】
図２０は第９の実施例において、アドレス放電後のパネルのセル内の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。図はアドレスＡ電極２９にアドレスパルス４２が印加され、アドレス放電が発生した後の荷電粒子状態を示す。アドレス放電時には独立Ｙ電極２３はアドレスＡ電極２９および共通Ｘ電極２２よりも低い電位にあり、独立Ｙ電極２３近傍の誘電体層上にプラスの荷電粒子６０が集まり、他の電極にはマイナスの荷電粒子が集まる。図２０はこの状態を示す。このプラスの荷電粒子６０による荷電粒子と独立Ｙ電極２３に印加されるサステインパルス４５ａ、４５ｂ、…の第１パルスの電圧とで放電が開始し、サステイン放電が行なわれる。
【０１０２】
図２１は第９の実施例における細線消去パルス印加後のパれるのセル内の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。図は独立Ｙ電極２３に印加された最後のサステインパルス４５ａ、４５ｂ、…の後に共通Ｘ電極２２に細線消去パルス１５５が印加された後の荷電粒子状態を示す。この細線消去パルス１５５の幅は放電の継続時間より長く、共通Ｘ電極２２近傍の誘電体層上には動きの早いマイナスの荷電粒子６１が集まる。プラスの荷電粒子６０は動きが遅いため、しばらくの間、放電空間を漂う。また、マイナスの荷電粒子６１の一部もしばらくの間、放電空間を漂う。
【０１０３】
図２２は第９の実施例において２番目のサブフィールドで均一化パルス印加後のパネルのセル内の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。図は２番目のサブフィールドの均一化パルス１５３が印加された後の荷電粒子状態を示す。均一化パルス１５３の電圧は共通Ｘ電極２２付近のマイナスの荷電粒子６１に相殺されて放電開始電圧に達せず、放電しない。
【０１０４】
図２３は第９の実施例において２番目のサブフィールドで均一化パルス印加後のパネルのセル内の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。図は独立Ｙ電極２３に第１規制パルス１５６ａ、１５６ｂ、…が印加された後の荷電粒子状態を示す。独立Ｙ電極２３、共通Ｘ電極２２にプラスのパルス１５３、１５６ａ、１５６ｂが印加されているため、これら電極２２、２３側の誘電体層上にはマイナスの荷電粒子６１が集まると共にアドレスＡ電極２９側にはプラスの荷電粒子６０が集まる。これにより、均一化パルス１５３で放電しなくても最初のサブフィールドと同様に駆動が可能となる。
【０１０５】
次に、第１０の実施例について説明する。図２４は本発明における第１０の駆動方式を示す図である。図２４(a)は１フィールド期間のサブフィールドの配置を示すタイムチャートである。図２４は図１８と同様１フィールド期間１の分割を示す図であり、横軸は時間軸、縦軸はセルの行を表わしている。図２４(ｂ)〜図２４(ｅ)は共通電極、アドレス電極、第１、第２の独立Ｙ電極に供給されるパルス波形を示す波形図である。
【０１０６】
波形１６０は第１サブフィールド２において共通Ｘ電極２２に印加される駆動波形の一部であり、波形１６１はアドレスＡ電極２９の１本に印加される駆動波形の一部であり、波形１６２、１６３は独立Ｙ電極２３の例えば１行目、２行目（Ｙ１、Ｙ２）に印加される駆動波形の一部である。
【０１０７】
第１サブフィールド２において共通Ｘ電極２２に印加される波形１６０は荷電粒子均一化期間２ａの均一化パルス１６４と、均一化パルス１６４につながり、荷電粒子均一化期間２ａからアドレス期間２ｂにつながる第２規制パルス１６５と、サステイン期間２ｃのサステインパルス４１と、細線消去パルス１５５よりなる。なお、本実施例は細線消去パルスが１個の場合であり、第１の実施例と同様に細線消去パルスが印加された電極に均一化パルスが印加される。また、第２、第３の実施例と同様に細線消去パルスが２本の場合、３本の場合もそれぞれ、最後の細線消去パルスが印加された電極に均一化パルスが印加される。
【０１０８】
次にアドレスＡ電極２９の１本に印加される波形１６１は発光させるセルに対応する第１サブフィールド２のアドレス期間２ｂのアドレスパルス４２よりなる。なお、発光させるセルが無い場合にはアドレスパルス４２も無い。次に独立Ｙ電極２３の例えば隣接する１、２行目（Ｙ１、Ｙ２）に印加される波形１６２、１６３はそれぞれ第１サブフィールド２の荷電粒子均一化期間２ａの第１規制パルス１５６ａ、１５６ｂ、…、アドレス期間２ｂのスキャンパルス１３７ａ、１３７ｂ、…、サステイン期間２ｃのサステインパルス４５ａ、４５ｂ、…よりなる。
【０１０９】
本実施例において、第１規制パルス１５６ａ、１５６ｂ、…は均一化パルス
１５３の立ち上がりから０．３μｓ以上２μｓ以下の時間で印加されている。また、第９の実施例(図１８参照)に示すように第２規制パルス１６５とスキャンパルス１３７ａ、１３７ｂ、…もそれぞれ、サステインパルス４１、４５ａ、４５ｂ、…と同電位であってもよい。他のサブフィールド３〜９も同様の構成になっている。
【０１１０】
本実施例において均一化パルス１６４を高電位にしたのは共通Ｘ電極２２にマイナスの荷電粒子を集めて、アドレスＡ電極側に多くのプラスの荷電粒子を集めるためである。また、アドレス期間で第２規制パルス１６５の電圧を低くしたのは共通Ｘ電極２２と独立Ｙ電極２３間でご放電が起こるのを防ぐためである。
【０１１１】
次に、第１１の実施例について説明する。図２５は本発明における第１１の駆動方式を示す図である。図２５(a)は１フィールド期間のサブフィールドの配置を示すタイムチャートである。図は図５と同様１フィールド期間１の分割を示す図であり、横軸は時間軸、縦軸はセルの行を表わしている。図２５(ｂ)から図２５(ｅ)は共通Ｘ電極、アドレスＡ電極、独立Ｙ電極に供給されるパルス波形を示す波形図である。
【０１１２】
波形１７０は第１サブフィールド２において共通Ｘ電極２２に印加される駆動波形の一部であり、波形１７１はアドレスＡ電極２９の１本に印加される駆動波形の一部であり、波形１７２、１７３は独立Ｙ電極２３の例えば１行目、２行目（Ｙ１、Ｙ２）に印加される駆動波形の一部である。
【０１１３】
第１サブフィールド２において共通Ｘ電極２２に印加される波形１７０は荷電粒子均一化期間２ａからアドレス期間２ｂへ続く規制パルス４０と、維持放電期間２ｃのサステインパルス４１とよりなる。次にアドレスＡ電極２９の１本に印加される波形１７１はアドレス期間２ｂすべてにわたり、スキャンパルス４４ａ、４４ｂにより独立Ｙ電極２３との間で放電しない程度の電圧の保持パルス１７４と、発光させるセルに対応するアドレスパルス１７５よりなる。
【０１１４】
本実施例の場合、アドレス放電に必要な電位は保持パルス１７４の電位とアドレスパルス１７５の電位の和になるため、アドレスパルス１７５の変化分を小さくすることができる。なお、発光させるセルが無い場合にはアドレスパルス１７５も無い。
【０１１５】
次に独立Ｙ電極２３の例えば隣接する１、２行目（Ｙ１、Ｙ２）に印加される波形１７２、１７３はそれぞれ第１サブフィールド２の荷電粒子均一化期間２ａの均一化パルス４３ａ、４３ｂ、…、アドレス期間２ｂのスキャンパルス４４ａ、４４ｂ、…、サステイン期間２ｃのサステインパルス４５ａ、４５ｂ、…、細線消去パルス４６ａ、４６ｂ、…よりなる。また、第５の実施例に示すように規制パルス４０とスキャンパルス４４ａ、４４ｂ…もそれぞれ、サステインパルス４１、４５ａ、４５ｂ、…と同電位であってもよい。これにより、細線消去パルス４６ａ、４６ｂ、…印加後の荷電粒子状態は第１の実施例の図８に示す状態と略等しく、同様に動作する。他のサブフィールド３〜９も同様の構成になっている。
【０１１６】
次に、第１２の実施例について説明する。図２６は本発明における第１２の駆動方式を示す図である。図２６(a)は１フィールド期間のサブフィールドの配置を示すタイムチャートである。図は図５と同様１フィールド期間１の分割を示す図であり、横軸は時間軸、縦軸はセルの行を表わしている。図２６(ｂ)から図２６(ｅ)は共通Ｘ電極、アドレスＡ電極、第１、第２の独立Ｙ電極に供給されるパルス波形を示す波形図である。
【０１１７】
波形１８０は第１サブフィールド２において共通Ｘ電極２２に印加される駆動波形の一部であり、波形１８１はアドレスＡ電極２９の１本に印加される駆動波形の一部であり、波形１８２、１８３は独立Ｙ電極２３の例えば１行目、２行目（Ｙ１、Ｙ２）に印加される駆動波形の一部である。
【０１１８】
第１サブフィールド２において共通Ｘ電極２２に印加される波形１８０は荷電粒子均一化期間２ａの規制パルス１８４と、サステイン期間２ｃのサステインパルス４１とよりなる。次にアドレスＡ電極２９の１本に印加される波形１８１は発光させるセルに対応するアドレスパルス４２よりなる。なお、発光させるセルが無い場合にはアドレスパルス４２も無い。
【０１１９】
次に独立Ｙ電極２３の例えば隣接する１、２行目（Ｙ１、Ｙ２）に印加される波形１８２、１８３はそれぞれ第１サブフィールド２の荷電粒子均一化期間２ａの均一化パルス４３ａ、４３ｂ、…、アドレス期間２ｂのマイナスのスキャンパルス１８５ａ、１８５ｂ、…、サステイン期間２ｃのサステインパルス４５ａ、４５ｂ、…、細線消去パルス４６ａ、４６ｂ、…よりなる。また、第５の実施例に示すように規制パルス１８４はサステインパルス４１と同電位であってもよい。これにより、第１細線消去パルス４６ａ、ｂ、…印加後の荷電粒子状態は第１の実施例の図８に示す状態と略等しく、同様に動作する。他のサブフィールド３〜９も同様の構成になっている。
【０１２０】
この実施例においては、スキャンパルス１８５ａ、１９５ｂはマイナス電圧となっており、アドレスパルス４２との電圧差を大きくとることができるので、アドレスＡ電極２９と独立Ｙ電極２３間のアドレス放電を確実に行うことができる。
【０１２１】
次に、第１３の実施例について説明する。図２７は本発明における第１３の駆動方式を示す図である。図２７(a)は１フィールド期間のサブフィールドの配置を示すタイムチャートである。図は図５と同様１フィールド期間１の分割を示す図であり、横軸は時間軸、縦軸はセルの行を表わしている。図２７(ｂ)から図２７(ｅ)は共通Ｘ電極、アドレスＡ電極、独立Ｙ電極に供給されるパルス波形を示す波形図である。
【０１２２】
波形１９０は第８サブフィールド９およびその後のフィールドブランク期間９ｄにおいて共通Ｘ電極２２に印加される駆動波形の一部であり、波形１９１はアドレスＡ電極２９の１本に印加される駆動波形の一部であり、波形１９２、１９３は独立Ｙ電極２３の例えば１行目、２行目（Ｙ１、Ｙ２）に印加される駆動波形の一部である。
【０１２３】
第８サブフィールド９およびその後のフィールドブランク期間９ｄにおいて共通Ｘ電極２２に印加される波形１９０は荷電粒子均一化期間２ａからアドレス期間２ｂに続く規制パルス４０と、サステイン期間２ｃのサステインパルス４１と、フィールド全書き込みパルス１９４よりなる。本実施例において、全書き込みパルス１９４はその直前のサステイン放電の有無にかかわらず放電可能な電位を与えている。これにより、放電による全セルの荷電粒子状態の均一化を図る。なお、フィールドブランク期間は各サブフィールドの間に位置してもよく、また、複数回あってもよい。
【０１２４】
次にアドレスＡ電極２９の１本に印加される波形１９１は発光させるセルに対応するアドレスパルス４２よりなる。なお、発光させるセルが無い場合にはアドレスパルス４２も無い。次に独立Ｙ電極２３の例えば隣接する１、２行目（Ｙ１、Ｙ２）に印加される波形１９２、１９３はそれぞれ第８サブフィールド９の荷電粒子均一化期間２ａの均一化パルス４３ａ、４３ｂ、…、アドレス期間２ｂのスキャンパルス４４ａ、４４ｂ、…、サステイン期間２ｃのサステインパルス４５ａ、４５ｂ、…、フィールドブランク期間９ｄの細線消去パルス１９５ａ、１９５ｂ、…よりなる。また、第５の実施例に示すように規制パルス４０、スキャンパルス４４ａ、４４ｂ、…はサステインパルス４１、４５ａ、４５ｂ、…と同電位であってもよい。これにより、第１細線消去パルス１９５ａ、ｂ、…印加後の荷電粒子状態は第１の実施例の図８に示す状態と略等しく、同様に動作する。他のサブフィールド３〜９も同様の構成になっている。
【０１２５】
本実施例においては、例えば幾つかのサブフィールドに渡って黒の部分が続いた場合、セルの中に荷電粒子がなくなり、続くアドレス放電でうまく放電ができない場合がある。これを防ぐために、フィールド全書込みパルス１９４により強制的に共通Ｘ電極２２と独立Ｙ電極間で放電を起こさせることによりこれを防ぐことができる。
【０１２６】
以上のようにして、第１から第１２までの実施例ではサステイン期間とアドレス期間の全てのセルに渡って荷電粒子状態を均一化する全面放電および消去放電無しで駆動でき、コントラストを向上できる。また、第１３の実施例でも１フィールドにおける全面放電および消去放電は減少しており、コントラストを向上できる。
【０１２７】
以下、本発明のさらに他の実施形態を図面により説明する。
【０１２８】
図２８は本発明によるプラズマディスプレイパネルの駆動方法の第１４の実施形態を示す図である。
【０１２９】
図２８(a)は１フィールド期間のサブフィールドの配置を示すタイムチャートである。横軸を時間軸とし、縦軸をセルの行としている。図２８(ｂ)から図２８(ｇ)は共通Ｘ電極、アドレスＡ電極、４本の独立Ｙ電極に供給されるパルス波形を示す波形図である。
【０１３０】
図において、２０１は１フィールド期間、２０２〜２０３はサブフィールド、２０２ａ〜２０９ａはアドレス期間、２０２ｂ〜２０９ｂはサステイン期間、２１０〜２１３はフィールドブロック、２１０ａ〜２１３ａは全書込消去期間である。
【０１３１】
図２８(ｂ)において、波形２２０は共通Ｘ電極２２に印加される駆動波形を、波形２２１は同じくアドレスＡ電極２９に印加される駆動波形を、２２２〜２２５は夫々同じく１行目、２行目、３行目、４行目の独立Ｙ電極２３に印加される駆動波形である。
【０１３２】
まず、図２８（ａ）において、１フィールド期間２０１が８個のサブフィールド２０２〜２０９に分けられ、連続する２つのサブフィールドで１つのフィールドブロックを形成し、従って、１フィールド期間２０１は４つのフィールドブロック２１０〜２１３から構成されている。
【０１３３】
各フィールドブロック２１０〜２１３０では、最初のサブフィールド２０２、２０４、２０６、２０８において、まず、最初に全書込消去期間２１０ａ、２１１ａ、２１２ａ、２１３ａが設けられ、これに続いて、アドレス期間２０２ａ、２０４ａ、２０６ａ、２０８ａが、さらに、サステイン期間２０２ｂ、２０４ｂ、２０６ｂ、２０８ｂが設けられている。次のサブフィールド２０３、２０５、２０７、２０９では、まず、アドレス期間２０３ａ、２０５ａ、２０７ａ、２０９ａが設けられ、これに続いて、サステイン期間２０３ｂ、２０５ｂ、２０７ｂ、２０９ｂが設けられている。
【０１３４】
ここで、これらサステイン期間２０２ｂ〜２０９ｂでは、夫々毎に発光回数が割り振られており、これらの発光回数の組合せにより、中間調の表示が行なわれる。発光回数の多少とサブフィールドの順番は任意であり、この実施形態では、サステイン期間２０２ｂ、２０４ｂ、２０６ｂ、２０８ｂ、２０３ｂ、２０５ｂ、２０７ｂ、２０９ｂの順に発光回数が多くなっており、全書込消去期間が設けられていないサブフィールド２０３、２０５、２０７、２０９の直前のサステイン期間２０２ｂ、２０４ｂ、２０６ｂ、２０８ｂとしては、発光回数の少ないものとしている。
【０１３５】
図２８（ｂ）はフィールドブロック２１０を例として示しているが、他のフィールドブロックについても同様である。共通Ｘ電極２２に印加される駆動波形２２０は、最初のサブフィールド２０２では、全書込消去期間２１０ａで全書込パルス２４０と分極パルス２４１とからなり、次のアドレス期間２０２ａでハイパルス２４２からなり、さらに次のサステイン期間２０２ｂでサステインパルス２４３と荷電粒子制御パルス２４４と細線消去パルス２４５とからなり、次のサブフィールド２０３では、アドレス期間２０３ａでハイパルス２４６からなり、次のサステイン期間２０３ｂでサステインパルス２４７からなっている。
【０１３６】
なお、荷電粒子制御パルス２４４と消去パルス２４５とはサステインパルス２４３と同等またはそれ以下の電圧レベルであり、サステインパルス２４７に続いて次のフィールドブロック２１１に入る。また、図２８(ｂ)において、全面書込みパルス２４０は２段階に電圧を上げているが、通常この電圧は約３００ボルトであり２段階に電圧を上げた方が回路構成が簡単になるからであり、特にこの全面書込みパルス２４０に段差をつける必要はない。
【０１３７】
図２８(ｃ)に示すアドレスＡ電極２９に印加される駆動波形２２１は、発光させるセルに対応して、最初のサブフィールド２０２のアドレス期間２０２ａでは、複数のアドレスパルス２４８ａ、２４８ｂ、…からなり、次のサブフィールド２０３のアドレス期間２０３ａでは、複数のアドレスパルス２４９ａ、２４９ｂ、…からなっている。なお、発光させるセルがない場合には、アドレスパルスは供給されない。
【０１３８】
図２８(ｄ)〜図２８(ｇ)に示すように互いに隣合う４つの独立Ｙ電極２３に印加される駆動波形を夫々２２２、２２３、２２４、２２５とすると、これらは夫々、最初のサブフィールド２０２のアドレス期間２０２ａに印加されるスキャンパルス２５０ａ、２５０ｂ、２５０ｃ、２５０ｄ、…、サステイン期間２２２ｂに印加されるサステインパルス２５１ａ、２５１ｂ、２５１ｃ、２５１ｄ、…、選択放電パルス２５２ａ、２５２ｂ、２５２ｃ、２５２ｄ、…、細線消去パルス２５３ａ、２５３ｂ、２５３ｃ、２５３ｄ、…と、次のサブフィールド２０３のアドレス期間２０３ａに印加されるスキャンパルス２５４ａ、２５４ｂ、２５４ｃ、２５４ｄ、…、サステイン期間２０３ｂに印加されるサステインパルス２５５ａ、２５５ｂ、２５５ｃ、２５５ｄ、…とからなっている。
【０１３９】
なお、選択放電パルス２５２ａ、２５２ｂ、２５２ｃ、２５２ｄ、…は荷電粒子制御パルス２４４と略等しい電圧であり、この荷電粒子制御パルス２４４は、選択放電パルス２５２ａ、２５２ｂ、２５２ｃ、２５２ｄ、…に対して、やや遅れて立ち上がり、その遅れ時間ｔ１は０．１〜１．５μｓである。また、荷電粒子制御パルス２４４は、選択放電パルス２５２ａ、２５２ｂ、２５２ｃ、２５２ｄ、…に対しては、やや早めに終了し、その時間ｔ２は０．１〜１．０μｓである。本実施例において、選択放電パルス２５２ａ〜２５２ｄの立ち上げから荷電粒子制御パルス２４４の立ち上げを上記のように規定したのは、この時間を長くすると独立Y電極２３にマイナス荷電粒子があつまりすぎ、共通Ｘ電極２２に少ししかマイナスの荷電粒子が集まらないからである。
【０１４０】
また、選択放電パルス２５２ａ〜２５２ｄを荷電粒子制御パルス２４４に比べてやや早く立ち上げるのは選択放電パルスによって共通X電極２２間で放電を起こさせるためである。また、荷電粒子制御パルス２４４を早く立ち下げるのは選択放電パルス２５２ａ〜２５２０ｄを立ち下げたとき共通Ｘ電極２２との間で放電が起こるのを防ぐためである。
【０１４１】
また、選択放電パルス２５２ａ、２５２ｂ、２５２ｃ、２５２ｄ、…及び細線消去パルス２５３ａ、２５３ｂ、２５３ｃ、２５３ｄ、…のようなパルスは、フィールドブロック２１０（図２８（ａ））の後の方のサブフィールド２０３のサステインパルス２４７の後には設けられていない。
【０１４２】
さらに、サブフィールド２０３のサステインパルスは、独立Ｙ電極２３に印加されるサステインパルス２５５ａ、２５５ｂ、２５５ｃ、２５５ｄ、…で終了する。
【０１４３】
図２８（ａ）における他のフィールドブロック２１１〜２１３についても、同様な駆動波形が用いられるが、サステインパルスのパルス数のみが異なる。従って、選択放電パルスや荷電粒子制御パルス、細線消去パルスは、フィールドブロック２１０〜２１３夫々の最初のサブフィールド２０４、２０６、２０８のみに設けられている。
【０１４４】
次に、この実施形態の動作について、図２９〜図３２を参照して、説明する。
【０１４５】
図２８（ａ）、図２８（ｂ）において、フィールドブロック２１０の全書込消去期間２１０ａでは、共通Ｘ電極２２に印加される全書込パルス２４０により、全てのセルにて放電が起こり、荷電粒子が形成される。この際、アドレスＡ電極２９側には、プラスの荷電粒子が集まる。その後、分極パルス２４１によって分極のための放電がなされ、主に共通Ｘ電極２２、独立Ｙ電極２３側の荷電粒子が分極される。
【０１４６】
次のアドレス期間２０２ａでは、例えば、１行目の独立Ｙ電極２３に印加される駆動波形２２２のスキャンパルス２５０ａと同時に、所定のアドレスＡ電極２９にアドレスパルス２４８ａが印加され、これにより、この１行目の独立Ｙ電極２３とこのアドレスＡ電極２９との交点に位置するセルでアドレス放電が生じて荷電粒子が形成され、このセルの独立Ｙ電極２３側にプラスの荷電粒子が集まる。
【０１４７】
これと同様に、３行目の独立Ｙ電極２３に駆動波形２２４のスキャンパルス２５０ｃが印加され、上記の所定のアドレスＡ電極２９にアドレスパルス２４８ｂが印加されると、この３行目の独立Ｙ電極２３とこのアドレスＡ電極２９との交点に位置するセルでアドレス放電が生じて荷電粒子が形成され、このセルの独立Ｙ電極２３側にプラスの荷電粒子が集まる。
【０１４８】
一方、２行目及び４行目の図の特定のセルを発光させない場合には独立Ｙ電極２３に印加される駆動波形２２３、２２５のスキャンパルス２５０ｂ、２５０ｄに対応するアドレスパルスが印加されないため、これらの独立Ｙ電極２３とアドレスＡ電極２９との交点に位置するセルでは、アドレス放電が起こらず、独立Ｙ電極２３側には荷電粒子も形成されない。
【０１４９】
次に、サステイン期間２０２ｂでは、アドレスＡ期間２０２ａでアドレス放電が行なわれて独立Ｙ電極２３側にプラスの荷電粒子が集まったセルでのみ、駆動波形２２０のサステインパルス２４３と駆動波形２２２、２２３、２２４、２２５のサステインパルス２５１ａ、２５１ｂ、２５１ｃ、２５１ｄ、…により、発光表示のための放電が起こる。
【０１５０】
その後、独立Ｙ電極２３に印加される選択放電パルス２５２ａ、２５２ｂ、２５２ｃ、２５２ｄ、…によって、発光表示のための放電が生じて充分に荷電粒子が形成されたセルでのみ、選択的に放電が起こる。この選択放電パルス２５２ａ、２５２ｂ、２５２ｃ、２５２ｄ、…による放電が停止する前に、共通Ｘ電極２２に荷電粒子制御パルス２４４を印加することにより、アドレスＡ電極２９側にプラスの荷電粒子が集まる。
【０１５１】
その後、共通Ｘ電極２２に印加される駆動波形２２０の細線消去パルス２４５と、独立Ｙ電極に供給される駆動波形２２２、２２３、２２４、２２５の細線消去パルス２５３ａ、２５３ｂ、２５３ｃ、２５３ｄ、…とにより、消去放電が起こり、主に共通Ｘ電極２２、独立Ｙ電極２３側の荷電粒子を消去する。これにより、発光表示のための放電が起ったセルは全て全書込消去期間２１０ａの終了後の荷電粒子状態とほぼ等しい荷電粒子状態になる。
【０１５２】
一方、発光表示のための放電が起らなかったセルでは、アドレス放電も起こっておらず、全書込消去期間２１０ａの終了後の荷電粒子状態が概略維持されている。
【０１５３】
以上のようにして、最初のサブフィールド２０２での消去パルス２４５、２５３ａ、２５３ｂ、２５３ｃ、２５３ｄ、…の印加後の最後の時点で、全てのセルの荷電粒子状態を全書込消去期間２１０ａの終了後の荷電粒子状態とほぼ等しい荷電粒子状態にすることができる。これにより、次のサブフィールド２０３では、全てのセルにおいて、全書込消去期間を設けることなしに、アドレス放電を起こすことが可能となる。
【０１５４】
フィールドブロック２１１〜２１３でも同様の動作が繰り返され、１フィールドの画面が構成される。
【０１５５】
図２９〜図３２は図２８に示す実施例において、サステイン放電が発生したセルでの荷電粒子の動きを示すプラズマディスプレイパネルの断面図である。図において、６０はプラスの荷電粒子、６１はマイナスの荷電粒子であり、前出図面に対応する部分には同一符号を付けている。なお、荷電粒子の動きは図示した３つのセルのうち、中央のセルに関してのみ示す。
【０１５６】
図２９は図２８で示す実施例におけるサステインパルスの印加後のパネルのセル内の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。図に示すように共通Ｘ電極２２にサステインパルス２４３の最後のパルスが印加されると誘電体層２６の共通Ｘ電極２２側には、マイナスの荷電粒子６１が集まり、独立Ｙ電極２３側には、プラスの荷電粒子６０が集まる。
【０１５７】
図３０は図２８の実施例において、選択放電パルスによる放電時のパネルのセル内での荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。図において、独立Ｙ電極２３に選択放電パルス２５２ａ、２５２ｂ、２５２ｃ、２５２ｄ、…が印加されると選択放電パルス２５２ａ、２５２ｂ、２５２ｃ、２５２ｄ、…の電圧と誘電体層２６の独立Ｙ電極２３側の集まっているプラスの荷電粒子６０による電圧とで独立Ｙ電極２３と共通Ｘ電極間で放電が起こり、放電空間３３に多数のプラスの荷電粒子６０及びマイナスの荷電粒子６１が発生する。
【０１５８】
図３１は図２８に示す実施例において荷電粒子制御パルス印加時のパネルのセル内での荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。図において、共通Ｘ電極２２に荷電粒子制御パルス２４４が印加されると共通Ｘ電極２２と独立Ｙ電極２３との電位が略等しく、かつアドレスＡ電極２９よりも高い電位であるため、アドレスＡ電極２９側にプラスの荷電粒子６０が集まる。なお、共通Ｘ電極２２側、独立Ｙ電極２３側及び放電空間３３には中和消滅せずに残った荷電粒子があるため、消去パルスによる荷電粒子の消去が必要になる。
【０１５９】
図３２は図２８の実施例における細線消去パルス印加後のパネルのセル内での荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。図において、細線消去パルス２４５、２５３ａ、２５３ｂ、２５３ｃ、２５３ｄが印加されるとアドレスＡ電極２９側にプラスの荷電粒子６０が集まり、共通Ｘ電極２２側、独立Ｙ電極２３側にはマイナスの荷電粒子６１が残る。この状態は全書込消去期間２１０ａの終了後の荷電粒子状態とほぼ等しい。
【０１６０】
サステイン放電が起こっていないセルでは、アドレス放電が起こっていないので、サステイン期間でも全書込消去期間２１０ａの終了後の荷電粒子状態が概略維持される上、選択放電パルス２５２ａ、２５２ｂ、２５２ｃ、２５２ｄ、…でも放電が起こらないので、その後の荷電粒子制御パルス２４４や消去パルスでも荷電粒子状態に変化はない。従って、全てのセルで全書込消去期間２１０ａの終了後の荷電粒子状態と概略等しい状態にすることができ、次のサブフィールド２０３では、このままでアドレス放電を起こすことが可能となる。これにより、コントラストを２倍にすることができる。
【０１６１】
なお、サステイン放電が起こっていないセルでも、アドレスＡ電極２９側に集まっているプラスの荷電粒子６０はわずかずつ中和消去して減少しているため、全書込消去期間が設けられていないサブフィールド２０３、２０５、２０
７、２０９でのアドレスパルス２４９ａ、２４９ｂの電圧を他のサブフィールド２０２、２０４、２０６、２０８のアドレスパルス２４８ａ、２４８ｂの電圧よりも高くすることにより、確実なアドレス放電を行なうことができる。
【０１６２】
図３３本発明によるプラズマディスプレイパネルの第１５の実施例を示すサブフィールドのタイムチャートである。図において、横軸は時間軸、縦軸はセルの行を表わし、２７０は１フィールド期間、２７１〜２７６はサブフィールド、２７１ａ〜２７６ａはアドレス期間、２７１ｂ〜２７６ｂはサステイン期間、２７７、２７８はフィールドブロック、２７７ａ、２７８ａは全書込消去期間である。
【０１６３】
同図において、１フィールド期間２７０が６個のサブフィールド２７１〜２７６に分けられ、連続する最初の３つのサブフィールド２７１〜２７３でフィールドブロック２７７を、これに続く３つのサブフィールド２７４〜２７６で次のフィールドブロック７８を夫々構成している。
【０１６４】
これらフィールドブロック２７７、２７８の最初の期間は全書込消去期間２７７ａ、２７８ａであり、各サブフィールド２７１〜２７６には、アドレス期間２７１ａ〜２７６ａとサステイン期間２７１ｂ〜２７６ｂとが設けられている。即ち、フィールドブロック２７７、２７８の最初のサブフィールド２７１、２７４にのみ、その最初の期間として、全書込消去期間２７７ａ、２７８ａが設けられている。これらサステイン期間２７１ｂ〜２７６ｂでは、夫々に発光回数が割り振られており、これらの発光回数の組合せによって中間調の表示が行なわれる。
【０１６５】
なお、この第１５の実施形態では、この発光回数がサブフィールド２７１、２７２、２７３、…の順に多くなるようにしている。
【０１６６】
先の第１４の実施形態で用いた選択放電パルス、荷電粒子制御パルス、細線消去パルスは夫々、夫々のフィールドブロック２７７、２７８の最初の２つのサブフィールド２７１、２７２、２７４、２７５にのみ設けられており、最後のサブフィールド２７３、２７６には設ける必要はない。また、この選択放電パルス、荷電粒子制御パルス、細線消去パルスはサステイン期間２７１ｂ、２７２ｂ、２７４ｂ、２７５ｂの最後に設けられており、これにより、サステイン期間２７１ｂ、２７２ｂ、２７４ｂ、２７５ｂの終了時に全てのセルにおいて、全書込消去期間２７７ａの終了後の荷電粒子状態と概略等しい状態にすることができるため、各フィールドブロック２７７、２７８での最初のサブフィールド２７１、２７４以外のサブフィールド２７２、２７３、２７５、２７６で全書込消去期間を削除し、かつ、最後のサブフィールドにおいては選択パルス、荷電粒子制御パルスを印加しなくともアドレス期間２７２ａ、２７３ａ、２７５ａ、２７６ａでのアドレス放電が可能となる。これにより、コントラストを３倍にすることができる。
【０１６７】
図３４は本発明によるプラズマディスプレイパネルの駆動方法の第１６の実施例を示すサブフィールドのタイムチャートである。図は１フィールド期間のサブフィールドについて横軸は時間軸、縦軸はセルの行を表わし、２８０は１フィールド期間、２８１〜２８８はサブフィールド、２８１ａ〜２８８ａはアドレス期間、２８１ｂ〜２８８ｂはサステイン期間、２８９、２９０はフィールドブロック、２８９ａ、２９０ａは全書込消去期間である。
【０１６８】
同図において、１フィールド期間２８０が８個のサブフィールド２８１〜２８８に分けられ、連続する最初の４つのサブフィールド２８１〜２８４でフィールドブロック２８９を、次の４つのサブフィールド２８５〜２８８でフィールドブロック２９０を夫々構成している。
【０１６９】
これらフィールドブロック２８９、２９０の最初の期間は全書込消去期間２８９ａ、２９０ａがあり、各サブフィールド２８１〜２８８には、アドレス期間２８１ａ〜２８８ａとサステイン期間２８１ｂ〜２８８ｂとが設けられている。即ち、フィールドブロック２８９、２９０の最初のサブフィールド２８１、２８５にのみ、その最初の期間として、全書込消去期間２８９ａ、２９０ａが設けられている。これらサステイン期間２８１ｂ〜２８８ｂでは夫々に発光回数が割り振られており、これらの発光回数の組合せによって中間調の表示が行なわれる。
【０１７０】
なお、この第１６の実施形態では、発光回数はサブフィールド毎に異なるようにしているが、先の実施形態のようにその回数の大きさの順序は、サブフィールド２８１〜２８８の順序に特に関係を持たせていない。
【０１７１】
先の第１４の実施形態で示した選択放電パルス２５２ａ〜２５２ｄ、荷電粒子制御パルス２４４、細線消去パルス２４５、２５３ａ―２５３ｂは、各フィールドブロック２８９、２９０の最初の３つのサブフィールド２８１、２８２、２８３、２８５、２８６２８７のサステイン期間２８１ｂ、２８２ｂ、２８３ｂ、２８５ｂ、２８６ｂ、２８７ｂに設けられており、これにより、フィールドブロック２８９のサブフィールド２８１、２８２、２８３でのサステイン期間２８１ｂ、２８２ｂ、２８３ｂとフィールドブロック２９０のサブフィールド２８５、２８６、２８７でのサステイン期間２８５ｂ、２８６ｂ、２８７ｂの終了時に、全てのセルにおいて、全書込消去期間２８９ａの終了後の荷電粒子状態と概略等しい状態にできるため、フィールドブロック２８９、２９０夫々において、最初のサブフィールド２８１、２８５に続く３つのサブフィールド２８２、２８３、２８４、２８６、２８７、２８８で全書込消去期間を削除することができ、それらのアドレス期間２８２ａ、２８３ａ、２８４ａ、２８６ａ、２８７ａ、２８８ａでのアドレス放電が可能となる。これにより、コントラストを４倍にすることができる。
【０１７２】
図３５は本発明によるプラズマディスプレイパネルの駆動方法の第１７の実施例を示すサブフィールドのタイムチャートである。図は１フィールド期間のサブフィールドを示しており、横軸は時間軸、縦軸はセルの行を表わす。３００は１フィールド期間、３０１〜３０８はサブフィールド、３０１ａ〜３０８ａはアドレス期間、３０１ｂ〜３０８ｂはサステイン期間、３０９はフィールドブロック、３０９は全書込消去期間である。
【０１７３】
同図において、１フィールド期間３００が８個のサブフィールド３０１〜３０８に分けられ、１フィールド中の全てのサブフィールド３０１―３０８で１つのフィールドブロック３０９を構成している。このフィールドブロック３０９の最初の期間は全書込消去期間３０９ａがあり、各サブフィールド３０１〜３０８には夫々、アドレス期間３０１ａ〜３０８ａとこれに続くサステイン期間３０１ｂ〜３０８ｂとが設けられている。即ち、最初のサブフィールド３０１にのみ、その最初の期間として、全書込消去期間３０９ａが設けられている。また、サステイン期間３０１ｂ〜３０８ｂには夫々、発光回数が割り振られており、これらの発光回数の組合せによって中間調の表示が行なわれる。
【０１７４】
先の第１４の実施形態で示した選択放電パルス、荷電粒子制御パルス及び細線消去パルスは最初の７つのサブフィールド３０１〜３０７のサステイン期間３０１ｂ〜３０７ｂに設けられている。また、全書込み消去期間３０９ａは最初のサブフィールド３０１のみに設けられており、これに続くサブフィールド３０２〜３０８で全書込消去期間を削除してもこれらのアドレス期間３０２ａ〜３０８ａでアドレス放電が可能となる。これにより、コントラストを８倍にすることができる。
【０１７５】
以上のようにして、上記いずれの実施形態においても、全書込消去期間を削減することにより、コントラストを向上させることができる。具体的には、ＣＲＴ表示装置の実用コントラストが、一般に、１５０：１であるのに対して、図３３あるいは図３４に示す実施形態では、これとほぼ同等のコントラストを達成することができる。
【０１７６】
なお、１フィールドを分割するサブフィールドの数とフィールドブロックにまとめるサブフィールド数とは、上記記載のものに限定されるものではなく、任意の組み合わせが可能である。
【０１７７】
【発明の効果】
以上説明したように、本発明では全面放電および消去放電をまったくなくすか、減少させることができ、コントラストを向上させることができる。
【０１７８】
また、本発明では、全書込消去期間の設定を数サブフィールドに１回にすることにより、コントラストを向上させることができる。
【図面の簡単な説明】
【図１】本発明のプラズマディスプレイパネルの構造を示す分解斜視図である。
【図２】図１で矢印Ａ方向から見たパネルの断面図である。
【図３】図１で矢印Ｂ方向から見たパネルの断面図である。
【図４】図１のプラズマディスプレイパネルの電極及び電極に接続される回路構成を示す平面図である。
【図５】本発明の１フィールド中のサブフィールドの配置を示すタイムチャートおよびプラズマディスプレイパネルの電極に印加される本発明の第１の実施例の駆動波形図である。
【図６】電源が投入され、最先の均一化パルスと規制パルスが印加された後のパネルのセル中の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【図７】アドレス放電後のパネルのセル中の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【図８】細線消去パルス印加後のパネルのセル中の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【図９】２番目のサブフィールドにおいて均一化パルス印加後のパネルのセル中の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【図１０】２番目のサブフィールドにおいて規制パルス印加後のパネルのセル中の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【図１１】本発明による１フィールド中のサブフィールドの配置を示すタイムチャートおよびプラズマディスプレイパネルの電極に印加される本発明の第２の実施例の駆動波形図である。
【図１２】本発明による１フィールド中のサブフィールドの配置を示すタイムチャートおよびプラズマディスプレイパネルの電極に印加される本発明の第３の実施例の駆動波形図である。
【図１３】本発明による１フィールド中のサブフィールドの配置を示すタイムチャートおよびプラズマディスプレイパネルの電極に印加される本発明の第４の実施例の駆動波形図である。
【図１４】本発明による１フィールド中のサブフィールドの配置を示すタイムチャートおよびプラズマディスプレイパネルの電極に印加される本発明の第５の実施例の駆動波形図である。
【図１５】本発明による１フィールド中のサブフィールドの配置を示すタイムチャートおよびプラズマディスプレイパネルの電極に印加される本発明の第６の実施例の駆動波形図である。
【図１６】本発明による１フィールド中のサブフィールドの配置を示すタイムチャートおよびプラズマディスプレイパネルの電極に印加される本発明の第７の実施例の駆動波形図である。
【図１７】本発明による１フィールド中のサブフィールドの配置を示すタイムチャートおよびプラズマディスプレイパネルの電極に印加される本発明の第８の実施例の駆動波形図である。
【図１８】本発明による１フィールド中のサブフィールドの配置を示すタイムチャートおよびびプラズマディスプレイパネルの電極に印加される本発明の第９の実施例の駆動波形図である。
【図１９】図１８において、電源が投入され、最先の均一化パルスと規制パルスが印加された後のパネルのセル中の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【図２０】図１８において、アドレス放電後のパネルのセル中の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【図２１】図１８において、細線消去パルス印加後のパネルのセル中の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【図２２】図１８において、２番目のサブフィールドで均一化パルス印加後のパネルのセル中の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【図２３】図１８において、２番目のサブフィールドで規制パルス印加後のパネルのセル中の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【図２４】本発明による１フィールド中のサブフィールドの配置を示すタイムチャートおよびプラズマディスプレイパネルの電極に印加される本発明の第１０の実施例の駆動波形図である。
【図２５】本発明による１フィールド中のサブフィールドの配置を示すタイムチャートおよびプラズマディスプレイパネルの電極に印加される本発明の第１１の実施例の駆動波形図である。
【図２６】本発明による１フィールド中のサブフィールドの配置を示すタイムチャートプラズマディスプレイパネルの電極に印加される本発明の第１２の実施例の駆動波形図である。
【図２７】本発明による１フィールド中のサブフィールドの配置を示すタイムチャートプラズマディスプレイパネルの電極に印加される本発明の第１３の実施例の駆動波形図である。
【図２８】本発明による１フィールド中のサブフィールドの配置の第２の実施例を示すタイムチャートプラズマディスプレイパネルの電極に印加される本発明の第１４の実施例の駆動波形図である。
【図２９】図２８におけるサステインパルスの印加終了時のパネルのセル中の荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【図３０】図２８における選択放電パルスによる放電時のパネルのセル内での荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【図３１】図２８における荷電粒子制御パルス印加時のパネルのセル内での荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【図３２】図２８における細線消去パルス印加後のパネルのセル内での荷電粒子の状態を示すプラズマディスプレイパネルの断面図である。
【図３３】本発明によるプラズマディスプレイパネルの駆動方法の第３の実施形態を示すサブフィールドのタイムチャートである。
【図３４】本発明によるプラズマディスプレイパネルの駆動方法の第４の実施形態を示すサブフィールドのタイムチャートである。
【図３５】本発明によるプラズマディスプレイパネルの駆動方法の第５の実施形態を示すサブフィールドのタイムチャートである。
【符号の説明】
１、２０１、２７０、２８０、３００…１フィールド期間、２〜９、２０２〜２０９、２７１〜２７６、２８１〜２８８、３０１〜３０８…サブフィールド、２ａ〜９ａ…電荷均一化期間、２ｂ〜９ｂ、２０２ａ〜２０９ａ、２７１ａ〜２７６ａ、２８１ａ〜２８８ａ、３０１ａ〜３０８ａ…アドレス期間、２ｃ〜９ｃ、２０２ｂ〜２０９ｂ、２７１ｂ〜２７６ｂ、２８１ｂ〜２８８ｂ、３０１ｂ〜３０８ｂ…サステイン放電期間、２１…前面ガラス基板、２２…共通Ｘ電極、２３…独立Ｙ電極、２８…背面ガラス基板、２９…アドレスＡ電極、３１…隔壁、３５…Ｘ駆動回路、３６…Ｙ駆動回路、３７…Ａ駆動回路、４０…規制パルス、４１、４５ａ、４５ｂ、２４３、２５１ａ〜２５１ｄ…サステインパルス、４２、２４８ａ、２４８ｂ…アドレスパルス、４３ａ、４３ｂ…均一化パルス、４４ａ、４４ｂ、２５０ａ〜２５０ｄ…スキャンパルス、４６ａ、４６ｂ、２４５、２５３ａ〜２５３ｄ…細線消去パルス、２４４…荷電粒子制御パルス、２５２ａ〜２５２ｄ…選択放電パルス、２１０〜２１３、２７７、２７８、２８９、２９０、３０９…フィールドブロック、２１０ａ〜２１３ａ、２７７ａ、２７８ａ、２８９ａ、２９０ａ、２８９ａ、２９０ａ、３０９ａ…全書込消去期間。

Claims (34)

1. 透過性の基板に配置されている共通に駆動可能な第１の電極群と、前記第１の電極群に平行に配置され、独立に駆動可能な第２の電極群と、他の基板に配置され、前記第１および第２の電極群と垂直に交差し、かつ、独立に駆動可能な第３の電極群とを有し、前記第１と第２の電極群による発光表示のためのサステイン放電の後に、前記第１の電極群および第２の電極群の近傍に形成された荷電粒子を消去する、少なくとも１回の放電を伴う所定の電圧を前記第１の電極群と前記第２の電極群の少なくとも何れか一方に印加し、さらに電源投入直後に１回のみ放電し、その後は前記電極群近傍にマイナス極性の荷電粒子を集めることで放電を伴わない電圧を、前記所定の電圧を最後に印加した電極群と同じ電極群に印加することを特徴とするプラズマディスプレイパネルの駆動方法。
2. 透過性の基板に配置されている共通に駆動可能な第１の電極群と、前記第１の電極群に平行に配置され、独立に駆動可能な第２の電極群と、他の基板に配置され、前記第１および第２の電極群と垂直に交差し、かつ、独立に駆動可能な第３の電極群と、前記第１と第２の電極群による発光表示のためのサステイン放電の後に、前記第１の電極群および第２の電極群の近傍に形成された荷電粒子を消去する、少なくとも１回の放電を伴う所定の電圧を前記第１の電極群と前記第２の電極群の少なくとも何れか一方に印加し、さらに電源投入直後に１回のみ放電し、その後は前記電極群近傍にマイナス極性の荷電粒子を集めることで放電を伴わない電圧を、前記所定の電圧を最後に印加した電極群と同じ電極群に印加するパルス発生手段とを有することを特徴とするプラズマディスプレイパネルの駆動装置。
3. 透過性の基板に配置されている共通に駆動可能な第１の電極群と、前記第１の電極群に平行に配置され、独立に駆動可能な第２の電極群と、他の基板に配置され、前記第１および第２の電極群と垂直に交差し、かつ、独立に駆動可能な第３の電極群と、前記第１と第２の電極群による発光表示のためのサステイン放電の後に、前記第１の電極群および第２の電極群の近傍に形成された荷電粒子を消去する、少なくとも１回の放電を伴う所定の電圧を前記第１の電極群と前記第２の電極群の少なくとも何れか一方に印加し、さらに電源投入直後に１回のみ放電し、その後は前記電極群近傍にマイナス極性の荷電粒子を集めることで放電を伴わない電圧を、前記所定の電圧を最後に印加した電極群と同じ電極群に印加するパルス発生手段とを有し階調表示の直線性を改善したプラズマディスプレイ。
4. 第１のガラス基板に配置されている共通に駆動可能な第１の電極群と、前記第１の電極群に平行に配置され、独立に駆動可能な第２の電極群と、第２のガラス基板に配置され、上記第１および第２の電極群と垂直に交差し、かつ、独立に駆動可能な第３の電極群を有し、サステイン放電が行なわれたセルの前記第１の電極群、前記第２の電極群および前記第３の電極群近傍の荷電粒子状態をサステイン放電が行われなかったセルの前記第１の電極群、前記第２の電極群および前記第３の電極群近傍の荷電粒子状態と略等しくすることを上記第１及び第２の電極群に印加する電圧で全面同時に行ない、発光する画素を決定するアドレス放電は上記第２および第３の電極群に印加する電圧で行ない、表示発光のためのサステイン放電を上記第１及び第２の電極群に印加する電圧で全面同時に行なうプラズマディスプレイパネルの駆動方法において、サステイン放電終了後に印加される細線消去パルスはサステイン放電が発生した画素のみ放電してサステイン放電で前記第１の電極群および第２の電極群近傍に形成された荷電粒子の消去を行ない、さらに前記細線消去パルスの電圧で消去放電前と逆の極性の荷電粒子を前記第１の電極群および第２の電極群近傍に集めると共に、続く均一化パルスにより、前記細線消去パルスによる放電で前記第１の電極群及び第２の電極群近傍に集められた荷電粒子により、電圧を打ち消されて放電することなく全画素の空間に残った荷電粒子をプラス、マイナスに分離し、第１および第２電極群の一方の電極群に該均一化パルスを印加後、他方の電極群に均一化パルスと同極性の電圧を印加して、該均一化パルスが印加された電極群側と同じ極性の荷電粒子を集め、かつ、第３の電極群側に異なる極性の荷電粒子を集めることを特徴とするプラズマディスプレイパネルの駆動方法。
5. 第１の基板に設けられた共通に駆動される第１の電極群と、前記第１の基板に第１の電極群と平行に設けられ、独立に制御される第２電極群と、前記第１の基板に対向して配置された第２基板に設けられ、前記第１の電極群および前記第２電極群に垂直に配置された第３電極群とを備えて成るプラズマディスプレイにおいて、パネルの駆動方法は、前記第１の電極群と前記第２の電極群とにサステインパルスを印加してサステイン放電を行う第１のステップと、前記第１の電極群と前記第２の電極群の少なくとも一方の電極群に放電を伴う細線消去パルスを印加して、サステイン放電で前記第１の電極群および第２の電極群近傍に形成された荷電粒子の消去を行ない、さらにセル内の空間に残った荷電粒子を前記第１の電極群および第２の電極群近傍に極性を分けて集める第２のステップと、前記一方の電極群に均一化パルスを印加し、前記第１および前記第２の電極群の他方の電極群に前記均一化パルスに遅れて規制パルスを印加して均一化パルスによる放電を行うことなく、前記第１および前記第２の電極群の近傍に一方の極性の荷電粒子を集め、第３の電極群の近傍に他方の極性の荷電粒子を集める第３のステップから成ることを特徴とするプラズマディスプレイパネルの駆動方法。
6. 請求項４又は５記載のプラズマディスプレイパネルの駆動方法において、電源投入直後前記一方の電極群に印加された前記均一化パルスによって前記第１の電極群と前記第２の電極群との間で放電を起こさせ、前記他方の電極群に前記均一化パルスに遅れて規制パルスを印加して前記第１の電極群および第２の電極群の近傍に一方の極性の荷電粒子を集め、前記第３の電極群の近傍に他方の極性の荷電粒子を集めるスッテプを有することを特徴とするプラズマディスプレイパネルの駆動方法。
7. 請求項４又は５のプラズマディスプレイパネルの駆動方法において、前記第１および前記第２の電極群の近傍に一方の極性の荷電粒子を集め、前記第３の電極群の近傍に他方の極性の荷電粒子を集めた後、前記第２の電極群と前記第３の電極群間でアドレス放電を行ない、その後サステイン放電を行なうステップを有することを特徴とするプラズマディスプレイパネルの駆動方法。
8. 請求項４又は５記載のプラズマディスプレイパネルの駆動方法において、前記一方の電極群に印加する前記均一化パルスの立上り後０．３μｓ以上、２μｓ以下の期間で前記他方の電極群に規制パルスを立ち上げるステップを有することを特徴とするプラズマディスプレイパネルの駆動方法。
9. 請求項４又は５記載のプラズマディスプレイパネルの駆動方法において、前記細線消去パルスのうち、最初の細線消去パルスの幅を０．５μｓ以上、２μｓ以下とし、２番目以降の細線消去パルスの幅を順次、同等もしくは短くして放電で第１および第２電極群近傍に形成された荷電粒子の消去を行ない、さらに前記細線消去パルスの電圧で消去放電前と逆の極性の荷電粒子を第１および第２電極近傍に集めるステップを有することを特徴とするプラズマディスプレイパネルの駆動方法。
10. 請求項５又は８記載のプラズマディスプレイパネルの駆動方法において、前記均一化パルスを前記第２の電極群に印加し、第１の電極群に印加する規制パルスをすべての発光する画素を決定し終えるまで保持して、荷電粒子を所定の電極側に集めるステップを有することを特徴とするプラズマディスプレイパネルの駆動方法。
11. 請求項５又は１０記載のプラズマディスプレイパネルの駆動方法において、前記規制パルスを、全画素の前記第１の電極群、前記第２の電極群および前記第３の電極群近傍の荷電粒子状態を略等しくする期間の第１の規制パルスと、発光する画素を決定する期間に印加する第２の規制パルスとに分けたステップを有することを特徴とするプラズマディスプレイパネルの駆動方法。
12. 請求項５記載のプラズマディスプレイパネルの駆動方法において、前記規制パルスの電位を、サステイン放電を行なうパルスの電位と略等しくしたことを特徴とするプラズマディスプレイパネルの駆動方法。
13. 請求項１１記載のプラズマディスプレイパネルの駆動方法において、前記第１の規制パルスの立ち下がり後に前記均一化パルスを立ち下げ、該均一化パルスの後のエッジを１μｓ以下の時間で０電位となるようにしたことを特徴とするプラズマディスプレイパネルの駆動方法。
14. 請求項４又は５記載のプラズマディスプレイパネルの駆動方法において、１フィ−ルドに１ないし数回、あるいは複数のフィールドに１回、サステイン放電終了後に前記第１又は第２の電極群に全画素で放電する電圧を印加して全画素同時に放電を起こし、次に細線消去パルス群を印加してすべての画素で放電し、荷電粒子の消去を行なうと共に、上記第１および第２の電極群近傍にプラスマイナスの荷電粒子を振り分けるステップを有することを特徴とするプラズマディスプレイパネルの駆動方法。
15. 請求項４又は５記載のプラズマディスプレイパネルの駆動方法において、複数の細線消去パルスを前記第１の電極群および第２の電極群に交互に印加し、２番目以降の細線消去パルスの幅を最初の細線消去パルスの幅に比べて順次短くし、最後の細線消去パルスを前記一方の電極群に印加するステップを有することを特徴とするプラズマディスプレイパネルの駆動方法。
16. 請求項４、５、６又は８記載のプラズマディスプレイパネルの駆動方法において、前記均一化パルスを前記一方の電極群に印加し、前記均一化パルスの後のエッジを１μｓ以上の時間で０電位となるようにしたことを特徴とするプラズマディスプレイパネルの駆動方法。
17. 第１の基板に設けられた共通に駆動される第１の電極群と、前記第１の基板に第１の電極群と平行に設けられ、独立に制御される第２電極群と、前記第１の基板に対向して配置された第２基板に設けられ、前記第１の電極群および前記第２電極群に垂直に配置された独立に制御される第３電極群と、前記第１の電極群に接続され第１の駆動パルスを印加する第１の駆動回路と、前記第２の電極群に接続され第２の駆動パルスを印加する第２の駆動回路と、前記第３の電極群に接続されアドレス用の駆動パルスを印加する第３の駆動回路とを有し、前記第1と前記第２の電極群による発行表示のためのサステイン放電終了後に、前記第１及び第２の電極群の少なくとも一方の電極群に、この電極群に接続された前記駆動回路から少なくとも１回の消去放電を伴う細線消去パルスを印加し、最後の細線消去パルスが印加された電極群に、この電極群に接続された前記駆動回路から、電源投入直後に１回のみ放電し、その後は前記電極群近傍にマイナス極性の荷電粒子を集めることで放電を伴わない電圧を印加し、他方の電極群に、この電極群に接続された前記駆動回路から前記均一化パルスの立ち上がりより遅れて均一化パルスと同極性の電圧を印加し、第１の電極群および第２の電極群の近傍に同一極性の荷電粒子を集め、第３の電極群の近傍に他の極性の荷電粒子を集めることを特徴とするプラズマディスプレイパネルの駆動装置。
18. 請求項１７記載のプラズマディスプレイパネルの駆動装置において、前記一方の電極群に印加された均一化パルスの立上り後０．３μｓ以上、２μｓ以下の期間で前記他方の電極群に規制パルスを印加することを特徴とするプラズマディスプレイパネルの駆動装置。
19. 請求項１７又は１８記載のプラズマディスプレイパネルの駆動装置において、前記第１および第２の駆動回路により、前記細線消去パルスを複数発生させ、最初の細線消去パルスの幅を０．５μｓ以上、２μｓ以下とし、２番目以降の細線消去パルスの幅を順次、同等もしくは短くして印加することを特徴とするプラズマディスプレイパネルの駆動装置。
20. 請求項１８記載のプラズマディスプレイパネルの駆動装置において、前記第２の駆動回路により前記均一化パルスを前記第２の電極群に印加し、前記第１の駆動回路により前記第１の電極群に印加する前記規制パルスをすべての発光する画素を決定し終えるまで保持して印加することを特徴とするプラズマディスプレイパネルの駆動装置。
21. 請求項１７記載のプラズマディスプレイパネルの駆動装置において、前記一方の電極群に接続された前記駆動回路により第１の規制パルスと第２の規制パルスを発生させることを特徴とするプラズマディスプレイパネルの駆動装置。
22. 請求項１８記載のプラズマディスプレイパネルの駆動装置において、前記規制パルスの電圧を、サステイン放電を行なうサステインパルスの電圧と略等しくすることを特徴とするプラズマディスプレイパネルの駆動装置。
23. 請求項１７、１８又は２０記載のプラズマディスプレイパネルの駆動装置において、前記一方の駆動回路により、前記均一化パルスの後のエッジを１μｓ以上の時間で０電位となるようにしたことを特徴とするプラズマディスプレイパネルの駆動装置。
24. 請求項１７記載のプラズマディスプレイパネルの駆動装置において、前記第１および第２の駆動回路の一方の駆動回路で、１フィ−ルドに１ないし数回、あるいは複数のフィールドに１回、サステイン放電終了後に前記一方の駆動回路に接続された電極群に全画素で放電する電圧を印加することを特徴とするプラズマディスプレイパネルの駆動装置。
25. 請求項２１記載のプラズマディスプレイパネルの駆動装置において、前記他方の電極群に印加されている前記第１規制パルスの立ち下がり後に、前記一方の駆動回路により前記均一化パルスを立ち下げ、前記均一化パルスの後のエッジを１μｓ以下の時間で０電位となるようにしたことを特徴とするプラズマディスプレイパネルの駆動装置。
26. 第１の基板に設けられた共通に駆動される第１の電極群と、前記第１の基板に第１の電極群と平行に設けられ、独立に制御される第２電極群と、前記第１の基板に対向して配置された第２基板に設けられ、前記第１の電極群および前記第２電極群に垂直に配置され独立に駆動される第３電極群と、前記第１の電極群、前記第２の電極群および前記第３の電極群の交点でセルを形成し、サステイン放電終了後から発光する画素を決定するアドレス期間の直前までの期間で直前にサステイン放電が行なわれたセルでのみサステイン放電で前記第１の電極群および第２の電極群近傍に形成された荷電粒子の消去を行ない、さらに、放電を伴わない細線消去パルスの電圧で消去放電前と逆の極性の荷電粒子を前記第１の電極群および第２の電極群近傍に集め、該放電以外では放電しない電圧によって全画素の荷電粒子状態を略等しくすることを特徴とするプラズマディスプレイ。
27. 第１の基板に設けられた共通に駆動される第１の電極群と、前記第１の基板に第１の電極群と平行に設けられ、独立に制御される第２電極群と、前記第１の基板に対向して配置された第２基板に設けられ、前記第１の電極群および前記第２電極群に垂直に配置された第３電極群と、前記第１の電極群、前記第２の電極群および前記第３の電極群の交点でセルを形成し、サステイン放電後第１の電極群および第２の電極群の一方の電極群に印加された細線消去パルスの放電によって、サステイン放電されたセルのサステイン放電で前記第１の電極群および第２の電極群近傍に形成された荷電粒子の消去を行ない、さらに前記細線消去パルスの電圧で消去放電前と逆の極性の荷電粒子を前記第１の電極群および第２の電極群近傍に集め、一方の電極群に印加された放電を伴わない均一化パルスと第１の電極群と第２の電極群の他方の電極群に印加された規制パルスによって第１の電極群および第２の電極群の近傍に一方の極性の荷電粒子を集め、第３の電極群の近傍に他の極性の荷電粒子を集めて、第３の電極群による発光を決定するアドレス放電を行なうことができるようにしたことを特徴とするプラズマディスプレイ。
28. 請求項２７記載のプラズマディスプレイにおいて、一方の電極群に印加する前記均一化パルスの立上り後０．３μｓ以上、２μｓ以下の期間で前記他方の電極群に規制パルスを立ち上げるようし、前記第１および第２の電極群側に一方の極性の荷電粒子を集め、前記第３の電極群側には他方の極性の荷電粒子を集めることを特徴とするプラズマディスプレイ。
29. 請求項２７記載のプラズマディスプレイにおいて、前記第１の電極群に接続された第１の駆動回路および前記第２の電極群に接続された第２の駆動回路を設け、前記第１および第２の駆動回路により、前記細線消去パルスを複数個発生させ、最初の細線消去パルスの幅を０．５μｓ以上、２μｓ以下とし、２番目以降の分極パルスの幅を順次、同等もしくは短くして前記一方の電極群に最後の細線消去パルスを印加して放電で形成された前記第１の電極群および第２の電極群近傍に形成された荷電粒子の消去を行ない、さらに前記細線消去パルスの電圧で消去放電前と逆の極性の荷電粒子を前記第１の電極群および第２の電極群近傍に集めることを特徴とするプラズマディスプレイ。
30. 請求項２７記載のプラズマディスプレイにおいて、前記第２の電極群に接続された第２の駆動回路により前記均一化パルスを前記第２の電極群に印加し、前記第１の電極群に接続された第１の駆動回路により前記第１の電極群に印加する前記規制パルスをすべての発光する画素を決定し終えるまで保持することを特徴とするプラズマディスプレイ。
31. 請求項２７記載のプラズマディスプレイにおいて、前記第１の電極群に接続された第１の駆動回路および第２の電極群に接続された第２の駆動回路の一方の駆動回路により第１の規制パルスと第２の規制パルスを発生させることを特徴とするプラズマディスプレイ。
32. 請求項２７記載のプラズマディスプレイにおいて、前記第１の電極群に接続された第１の駆動回路と第２の電極群に接続された第２の駆動回路を設け、第１および第２の駆動回路の一方の回路により、前記規制パルスの電圧をサステイン放電を行なうパルスの電圧と略等しくして印加することを特徴とするプラズマディスプレイ。
33. 請求項２７記載のプラズマディスプレイにおいて、前記一方の電極群に接続された駆動回路を設け、前記駆動回路により、前記均一化パルスの後のエッジを１μｓ以上の時間で０電位として印加することを特徴とするプラズマディスプレイ。
34. 請求項２７記載の駆動装置を有するプラズマディスプレイにおいて、前記第１の電極群に接続された第１の駆動回路と、前記第２の電極群に接続された第２の駆動回路を設け、第１および第２の駆動回路の一方の回路に１フィ−ルドに１ないし数回、あるいは複数のフィールドに１回、サステイン放電終了後に全画素で同時に放電させるための全画素で放電する電圧を発生させることを特徴とするプラズマディスプレイ。

Images