KR20010055810A - 플라즈마 디스플레이 패널의 고속 구동방법 - Google Patents

플라즈마 디스플레이 패널의 고속 구동방법 Download PDF

Info

Publication number
KR20010055810A
KR20010055810A KR1019990057120A KR19990057120A KR20010055810A KR 20010055810 A KR20010055810 A KR 20010055810A KR 1019990057120 A KR1019990057120 A KR 1019990057120A KR 19990057120 A KR19990057120 A KR 19990057120A KR 20010055810 A KR20010055810 A KR 20010055810A
Authority
KR
South Korea
Prior art keywords
discharge
scan
sustain electrode
electrode line
auxiliary
Prior art date
Application number
KR1019990057120A
Other languages
English (en)
Inventor
최정필
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990057120A priority Critical patent/KR20010055810A/ko
Publication of KR20010055810A publication Critical patent/KR20010055810A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 고속 구동방법에 관한 것으로, 종래에는 별도의 보조전극을 구비하여야 하고, 이 구비된 보조전극을 구동하기 위한 별도의 구동회로가 필요함에 따라 구현시 전극구조 및 구동회로가 복잡해지는 문제점이 있다. 따라서 본 발명은 어드레스 방전 및 서스테인 방전으로 이루어지는 플라즈마 디스플레이 패널 구동방법에 있어서, 어드레스 기간에 공통서스테인전극라인에 보조방전 전압을 공급하여 공통서스테인전극라인과 주사/서스테인전극 사이에서 보조방전을 일으켜 전하를 축적하는 제1단계와, 상기 보조방전 후 바로 데이터전압을 어드레스전극에 공급하여 보조방전에 의해 축적된 전하로 어드레스 방전을 일으키는 제2단계로 수행하여, 스캔펄스폭을 줄여 고속 구동에 적합하도록 한 것이다.

Description

플라즈마 디스플레이 패널의 고속 구동방법{THE HIGH SPEED DRIVING METHOD FOR A PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로, 특히 플라즈마 디스플레이 패널을 고속 구동하기에 적합하도록 한 플라즈마 디스플레이 패널의 고속 구동방법에 관한 것이다.
최근, 평판 디스플레이 장치로서 대형 패널의 제작이 용이한 3전극 교류 면방전형 플라즈마 디스플레이 패널(이하, PDP라 약칭함)이 주목받고 있다.
상기 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)을 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다.
각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간과, 방전셀을 선택하기 위한 어드레스 기간과, 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다.
상기에서 리셋기간은, 도 1에 도시된, 주사/서스테인 전극들(Y1-Ym)과 공통 서스테인 전극들(Z1-Zm) 사이에 방전개시 전압보다 높은 전압의 써넣기 펄스(Writing Pulse)를 인가하여 3전극 면방전 PDP(30)의 모든 셀을 방전 발광시켜 그 내부에 벽전하를 생성시킨 후 소정 시간동안 0V를 인가하여 각 셀의 내부 벽전하를 소거시키는 기간이다.
어드레스 기간은, 디지털 화상 신호에 따라 전체 주사/서스테인 전극들(Y1-Ym)과 어드레스 전극들(X1-Xn) 사이에 선택적으로 방전개시전압 보다 높은 전압의 어드레스펄스(address pulse)를 인가하여, 상기 어드레스 펄스가 인가된 셀만 온되어 그 내부에 벽전하가 생성되도록 하는 기간이다.
그리고 서스테인 기간은, 주사/서스테인 전극들(Y1-Ym)과 공통 서스테인 전극들(Z1-Zm) 사이에 방전개시전압 보다 낮은 전압이고, 바로 전의 어드레스 기간에서 생성된 벽전하와 동일 극성인 서스테인 펄스(sustain pulse)를 인가하여 어드레스 기간에서 온된 셀의 방전 및 발광을 유지시키는 기간이다.
예를들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60초에 해당하는 프레임 기간(약 16.67ms)은 8개의 서브필드들(SF1-SF8)로 나누어지게 된다. 이렇게 나누어진 8개의 서브필드들 각각은 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다.
여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드 마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가하게 된다. 즉 서스테인 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.
그리고, 3전극 면방전 PDP의 구동방법중에서, 리셋기간에는 써넣기 펄스가 공급되는 방전셀(1)의 발광여부에 따라 선택적 쓰기(Selective writing)방식과 어드레스 기간을 줄이는데 유리한 선택적 소거(Selective erasing)방식이 있다.
이들 선택적 쓰기방식과 선택적 소거방식 모두에서 방전에 영향을 주는 요소는 벽전하, 공간전하, 메타 스테이블 입자(meta-stale particle)등 이전 방전에 의해 방전셀 내부에 존재하는 내부요소와 외부 인가전압이다.
방전은 상기 내부요소와 외부 인가전압의 합이 방전셀의 방전개시 전압 이상이 될 때 발생된다.
따라서 외부 인가전압이 동일할 경우 방전을 쉽게 일으키기 위해서는 많은 양의 벽전하나 공간전하가 방전셀 내에 존재하는 것이 유리하다.
상기에서 선택적 쓰기 방식은, 도 2에 도시된 바와같이, m개의 주사/서스테인 전극들(Y1-Ym)에 순차적으로 하나씩 음전압의 스캔펄스(scan pulse)를 인가하고, 상기 스캔펄스와 동기화된 양전압의 데이터 펄스(data pulse, 또는 화상펄스)를 어드레스 전극(X1-Xn)에 선택적으로 인가하여 어드레스 방전을 일으키기 전에 전체 방전셀(1)을 동일한 방전 조건으로 만들어 주기 위하여 리셋 기간에 아주 큰 전압레벨을 가지는 써넣기 펄스를 전체 방전셀에 공급하여 리셋방전을 일으켜 방전셀 내부에 벽전하를 생성시키게 된다.
이때, 방전셀들 내에 생성된 공간전하의 디케이 타임(decay time)은 실험적으로 밝혀진 바에 의하면 30~40μs를 넘지 못하므로 어드레스 방전에 크게 기여하지 못한다.
따라서 선택적 쓰기방식에서는 어드레스 방전이 짧은 시간내에 균일하게 일어나지 못하고, 도 2에서와 같이, 데이터 펄스 및 스캔펄스의 라이징 에지에서 부터 500ns되는 시점에서 3μs까지 긴 시간에 일어나게 된다.
이에 반하여, 선택적 소거방식에서는 어드레스 방전을 일으키기 전에 또는 선택적 쓰기방식 후 모든 서스테인 전극의 방전셀들에 대하여 0V전압을 소정시간동안 인가하여 써넣기 방전을 일으켜 방전셀 내부의 벽전하를 소거시킨다.
따라서 방전셀 내부에 축적되는 많은 양의 벽전하에 의해 짧은 어드레스 펄스에 의해서도 어드레스 방전이 일어날 수 있으나 실제로, 선택적 소거방식에서, 어드레스 방전을 일으키기 위한 데이터 펄스와 스캔펄스는, 도 3에 도시된 바와같이, 1μs에 불과하다.
그러므로, 선택적 소거방식은 매 서브필드의 어드레스 기간 전에 전체 서스테인 전극의 방전셀들에 대한 써넣기 방전을 일으켜야 되므로 비표시기간에도 수차례의 발광이 일어나는 단점이 있다. 이는 화상의 블랙 레벨을 높임으로써 콘트라스트를 저해하는 원인으로 지적되고 있다.
따라서, 보조전극을 이용하여 어드레스 시간을 줄이고, 비표시 기간에 일어나는 방전으로 인한 콘트라스트 저해를 방지하도록 한 플라즈마 디스플레이 패널에 대하여 살펴보자.
도 4는 종래 플라즈마 디스플레이 패널의 고속 구동장치에 대한 구조도로서, 이에 도시한 바와 같이, 주사/서스테인전극라인(YN-1,YN)에 접속된 보조주사전극라인(AYN,AYN+1)과, 상기 보조주사전극라인(AYN,AYN+1)과 공통서스테인전극(Z) 사이에 배치된 공통보조전극라인(AZ)과, 상기 주사/서스테인전극라인(YN-1,YN)과 공통서스테인전극라인(Z)과 교차되는 방향으로 형성된 어드레스전극라인(Xi,Xi+1)과, 상기 주사/서스테인전극라인(YN-1,YN)과 공통서스테인전극라인(Z) 및 어드레스전극라인(Xi,Xi+1)이 교차되는 곳에 마련된 보조방전셀들(51)과, 상기 보조방전셀들(51) 위에 가시광을 흡수하도록 형성한 블랙매트릭스(52)를 포함한다.
이와같이 구성된 종래 기술에 대하여 살펴보면 다음과 같다.
도 4에 도시한, N-1번째 주사/서스테인전극 라인(YM-1)과 N번째 보조주사전극 라인(AYN)에는 공통으로, 도 5에 도시한 바와같은, 안정화펄스(STP), 스캔펄스(-SCPN-1) 및 서스테인펄스(SUSP)가 순차적으로 공급되고, 공통보조전극 라인(AZ)에는 리셋펄스(RSTP)가 공급되어 리셋기간, 어드레스 기간, 서스테인 기간을 통해 영상신호를 3전극 면방전 PDP에 표시하는데, 이 표시하는 구동방법에 대하여 살펴보면 다음과 같다.
먼저, 도 5의 (c)에 도시한 바와같이, 리셋기간의 a시점에서 리셋펄스(RSTP)가 공통보조전극라인(AZ)에 공급되면, 공통보조전극라인(AZ)과 보조주사전극라인(AYN) 사이의 전압차에 의해 모든 주사라인에 포함된 보조방전셀들(51)이 리셋방전 된다.
이때 공통서스테인전극라인(Z)에는, 도 5의 (e)에 도시한 바와같이, 대략 서스테인펄스 만큼의 전압레벨을 가지는 펄스신호가 공급된다.
이 펄스신호는 공통서스테인전극 라인(Z) 상의 전압레벨과 공통보조전극라인(AZ) 상의 전압레벨 차를 줄임으로써, 리셋방전시 공통서스테인전극라인(Z)과 공통보조전극라인(AZ) 사이에 방전이 일어나는 것을 방지하는 역할을 한다.
따라서, 주사에 필요한 공간전하를 이전 주사라인에 포함된 리셋방전을 일으킬 필요가 없다.
이때 보조방전셀들(51)에서 리셋방전에 의해 발생된 가시광은 블랙 매트릭스(52)에의해 차단되어 공통서스테인전극라인(Z)으로 전달되지 않는다.
이에따라 종래 주사/서스테인전극 라인(Y)과 공통 서스테인전극 라인(Z) 사이에 일어나는 리셋방전에 의한 발광에 의한 콘트라스트 저하를 근본적으로 방지할 수 있다.
이어서, 리셋기간의 b시점에서, 주사/서스테인 전극라인(YN-1,YN)과 보조주사 전극라인(AYN)에는 안정화펄스(STP)가 공급된다.
이렇게 공급된 안정화펄스(STP)는 방전에 의해 보조방전셀들(51)에 동일한 양의 벽전하 또는 전계가 형성되게 한다.
이후, 리셋기간의 c시점에서는, 도 5의 (b)(d)(e)에서와 같이, 주사/서스테인전극라인(YN-1,YN)과 보조주사전극라인(AYN)에 정극성의 램프파(RAMP)가 공급됨과 동시에, 도 5의 (c)에서와 같이 공통보조전극라인(AZ)에 부극성의 램프파(-RAMP)가 공급된다.
상기 정극성 및 부극성의 램프파(RAMP,-RAMP)는 보조주사전극라인(AYN)과 공통보조전극라인(AZ) 사이에 방전이 잘 일어날 수 있게끔 보조방전셀들(51)에 벽전하 및 공간전하를 일정량 축적시키게 된다.
상기에서와 같이 리셋기간(a,b,c)에 보조방전셀들(51)을 리셋 방전시킨 후 정극성 및 부극성의 램프신호를 보조방전셀들 내의 전극들에 공급하여 보조방전셀들(51)에 벽전하 및 공간전하를 일정량 축적시킨 후, 어드레스 기간의 d시점에서, 도 5의 (b)(d)에서와 같이 N-1번째 주사/서스테인전극라인(AYN-1)과 N번째보조조사전극라인(AYN)에는 (a)에 도시한 데이터 펄스(D)에 동기되게끔 부극성의 스캔펄스(-SCPN-1)가 공급된다.
그러면 N-1번째 주사라인에 포함된 방전셀들(1)이 데이터 펄스(D)와 스캔펄스(-SCPN-1)에 따라 일어나는 어드레스 방전에 의해 선택된다.
이때의 어드레스 방전은 N-2번째 주사라인에 포함된 보조방전셀들(51)의 방전 즉, N-1번째 보조주사전극라인(AYN-1)과 공통 보조전극라인(AZ) 사이의 방전에 의해 공급된 공간전하에 의한 내부 벽전압과 데이터 펄스(D)와 스캔펄스(-SCPN-1)의 전압차가 더해져 일어난다.
이와동시에, N-1번째 주사라인에 포함된 모든 보조방전셀들(51)은 방전셀들(1)의 어드레스 방전에 관계없이 N번째 보조주사전극라인(YN)과 공통보조전극라인(AZ) 사이의 전압차에 의해 방전이 일어나게 된다.
N-1번째 주사라인에 포함된 보조방전셀들(51)의 방전에 의해 생성된 공간전하는 다음 주사라인 즉, N 번째 주사라인의 방전셀들(1)에 공급된다.
그리고 어드레스 기간의 e시점에서, n번째 주사/서스테인 전극라인(YN)에 도 5의 (e)에 도시한 바와같이 부극성의 스캔펄스(-SCPN)가 공급된다.
그러면 N번째 주사라인에 포함된 방전셀들(1)이 데이터 펄스(D)와 스캔펄스(-SCPN)에 따라 일어나는 어드레스 방전에 의해 선택된다.
이때의 어드레스 방전은 N-1번째 주사라인에 포함된 보조방전셀들(51)의 방전에 의해 공급된 공간전하에 의한 내부 벽전압과 데이터펄스(D)와 스캔펄스(-SCPN)의 전압차가 더해져 일어난다.
이와동시에, N번째 주사라인에 포함된 모든 보조방전셀들(51)은 방전셀들(1)의 어드레스 방전에 관계없이 N+1번째 보조주사전극라인(YN+1)과 공통 보조전극라인(AZ) 사이의 전압차에 의해 방전이 일어나게 된다.
이때 N번째 주사라인에 포함된 보조방전셀들(51)의 보조방전에 의해 생성된 공간전하는 다음 주사라인 즉, N+1번째 주사라인의 방전셀들(1)에 공급된다.
한편, 어드레스 기간 동안, 공통 보조전극라인(AZ)에는 어드레스 방전에 관계없이 해당 주사라인에 포함된 보조방전셀들(51)이 보조방전 될 수 있도록, 도 5의 (c)에서와 같이 소정 전압레벨의 정극성 직류전압이 인가되어 보조주사전극라인과 공통보조전극라인 사이의 전압차가 방전 개시전압 이상의 전압차를 가지게 한다.
또한, 공통 서스테인전극라인(Z)에도 어드레스 방전이 안정되게 일어날 수 있게끔, 도 5의 (f)에서와 같이, 소정 전압레벨의 정극성 직류전압이 공급된다.
어드레스 기간 동안, 각 주사/서스테인 전극라인(Y)과 보조주사전극라인(AY)에 공급되는 스캔펄스(-SCP)는 1μs이하의 펄스폭을 가진다.
이와같이 스캔펄스(-SCP)의 폭이 1μs 이하로 설정될 수 있는 것은 현재 주사되는 주사라인의 방전셀들 내에 이전 주사라인의 보조방전에 의해 공급되는 공간전하가 공급됨으로써 가능하다.
다시말하여, 이전 주사라인의 보조방전에 의해 공급되는 공간전하가 없는 경우는 어드레스 방전이 심하게 흔들리므로(불안정한 방전) 스캔펄스(-SCP)의 펄스폭을 충분히 크게 하여야 되지만 이전 주사라인의 보조방전에 의해 공간전하가 충분히 공급되면 어드레스 방전이 안정되게 일어날 수 있으므로 스캔펄스(-SCP)의 펄스폭을 짧게 할 수 있다.
어드레스 방전이 안정되면 스캔펄스(-SCP)의 하강에지(또는 상승에지)로 부터 200ns 정도에 안정되게 방전이 시작되므로 스캔펄스(-SCP)의 펄스폭이 1μs 이하의 세폭으로 설정될 수 있다.
어드레스 기간에, 보조방전셀들(51)에서 일어나는 보조방전에 의해 발생되는 가시광은 블랙 매트릭스(52)에 의해 차단된다.
이후에, 서스테인 기간에서는, 공통보조전극라인(Z)에 서스테인펄스(SUP)가 공급되지 않고, 기저전압(GND)을 유지하게 된다.
그리고 서스테인 기간의 f시점에서 주사/서스테인전극라인들(YN-1,YN)과 공통서스테인전극라인(Z)에 서스테인펄스(SUPS)가 공급된다.
그러면 공통보조전극라인(Z)과 보조주사전극라인(AY)에는 방전이 일어나지 않는 반면, 어드레스 방전에 의해 선택된 방전셀들(1) 내에 포함된 주사/서스테인전극라인(Y)과 공통 서스테인전극라인(Z)에는 어드레스 방전에 의한 벽전압과 서스테인펄스(SUSP)에 의한 전압차가 더해져 방전이 일어나게 된다.
이후에, 서스테인 기간의 g시점에서는 공통서스테인전극라인(Z)에, 도 5의 (f)에서와 같이, 세폭의 소거펄스(EP)가 인가되어 서스테인 방전을 소거시켜 켜진 방전셀들(1)을 턴오프(TURN-OFF)시키게 된다.
한편, 보조주사전극라인(AY)에 공급되는 스캔펄스(-SCP)의 펄스폭이 1μs 이하로 설정되므로 보조주사전극라인(AY)과 공통 보조전극라인(AZ) 사이에 일어나는 보조방전이 1μs 이내에 일어나야 된다.
이를 위하여, 공통 보조전극(AZ)은 집적회로(IC)에 의해 구동되지 않고, 스위치소자만에 의해 구동이 가능하므로 충분히 높은 전압이 공급될 수 있으므로 보조방전을 용이하게 할 수 있다.
또한, 보조방전셀들(51)에는 리셋기간의 리셋방전에 의해 벽전하 및 공간전하가 축적되어 있으므로 도 8과 같이 1μs 이내의 펄스폭을 가지는 스캔펄스(-SCP)에 의해서도 보조주사전극라인(AY)과 공통 보조전극라인(AZ) 사이에 보조방전이 안정되게 일어날 수 있다.
그러나, 상기에서와 같은 종래기술에 있어서, 별도의 보조전극을 구비하여야 하고, 이 구비된 보조전극을 구동하기 위한 별도의 구동회로가 필요함에 따라 구현시 전극구조 및 구동회로가 복잡해지는 문제점이 있다.
따라서 상기에서와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 별도의 보조전극 없이 보조방전을 일으켜서 어드레싱 타임을 줄이도록 한 플라즈마 디스플레이 패널의 고속 구동방법을 제공함에 있다.
본 발명의 다른 목적은 보조방전에 의해 공간 전하를 발생시켜 인근 셀의 어드레스 방전을 안정하게 일으키도록 한 플라즈마 디스플레이 패널의 고속 구동방법을 제공함에 있다.
본 발명의 또 다른 목적은 안정된 어드레스 방전을 이용하여 스캔 펄스폭을 줄임으로써 고속 구동을 가능케하는 플라즈마 디스플레이 패널의 고속 구동방법을 제공함에 있다.
도 1은 종래 플라즈마 디스플레이 패널의 구동장치 회로도.
도 2는 도 1에서, 선택적 쓰기방식에 대한 데이터 펄스 및 스캔펄스를 나타낸 타이밍도.
도 3은 도 1에서, 선택적 소거방식에 대한 데이터 펄스 및 스캔펄스를 나타낸 타이밍도.
도 4는 종래 플라즈마 디스플레이 패널의 고속 구동장치에 대한 구조도.
도 5는 도 4에 도시한 플라즈마 디스플레이 패널을 구동하기 위한 파형도.
도 6은 도 5에 도시한 데이터 펄스 및 스캔펄스를 상세히 나타낸 파형도.
도 7은 본 발명 플라즈마 디스플레이 패널의 고속 구동장치에 대한 구조도.
도 8은 본 발명 플라즈마 디스플레이 패널의 고속 구동방법을 수행하기 위한 펄스 파형도.
도 9는 본 발명 플라즈마 디스플레이 패널의 고속 구동방법을 수행하기 위한 또 다른 펄스 파형도.
***** 도면의 주요 부분에 대한 부호의 설명 *****
51 : 보조방전셀 52 : 블랙 매트릭스
AY : 보조주사전극라인 AZ : 공통보조전극라인
Y : 주사/서스테인전극라인 Z : 공통서스테인전극라인
상기 목적을 달성하기 위한 본 발명은 공통서스테인전극라인에 보조방전 전압을 공급하여 공통서스테인전극라인과 주사/서스테인전극 사이에서 보조방전을 일으켜 전하를 축적하는 제1단계와, 상기 보조방전 후 바로 데이터전압을 어드레스전극에 공급하여 보조방전에 의해 축적된 전하로 어드레스 방전을 일으키는 제2단계로 이루어진 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.
본 발명 플라즈마 디스플레이 패널의 고속 구동방법은, 어드레스 방전 및 서스테인 방전으로 이루어지는 플라즈마 디스플레이 패널 구동방법에 있어서, 어드레스 기간에 이전의 공통서스테인전극라인에 보조방전 전압을 공급하여 공통서스테인전극라인과 주사/서스테인전극 사이에서 보조방전을 일으켜 전하를 축적하는 제1단계와, 상기 보조방전 후 바로 데이터전압을 어드레스전극에 공급하여 보조방전에 의해 축적된 전하로 어드레스 방전을 일으키는 제2단계로 이루어진다.
이와같이 각 단계로 이루어진 방법을 수행하기 위한 플라즈마 디스플레이 패널의 고속 구동장치 구조는, 도 7에 도시한 바와 같이, 한 라인씩 교대로 배치되는 공통서스테인전극라인(Z) 및 주사/서스테인전극라인들(YN-1,YN)과, 공통서스테인전극라인(Z) 및 상기 주사/서스테인전극라인(YN-1,YN) 위에 형성되어 보조방전시 발생되는 광을 흡수하는 블랙 매트릭스(BM)로 구성한다.
이와같이 구성된 본 발명의 동작 및 작용 효과에 대하여 상세히 설명하면 다음과 같다.
먼저, 리셋기간에 도 8의 (a)에 도시한 바와 같이 공통서스테인전극라인(Z)에 순차적으로 증가하는 리셋펄스(RSTP)를 공급하고, 주사/서스테인전극라인(YN-1,YN)에는 도 8의 (b)(c)에 도시한 바와 같이 순차적으로 감소하는 스캔펄스를 공급한다.
그러면 상기 공통서스테인전극라인과 주사/서스테인전극라인들(Z,YN-1)(Z,YN) 사이의 전압차에 의해 리셋방전이 일어나 공통서스테인전극라인(Z)과 주사/서스테인전극라인들(YN-1,YN) 사이에 벽전하를 생성한다.
이후에 상기 공통서스테인전극라인(Z)에 0V전압을 공급하고, 주사/서스테인전극라인들(YN-1,YN)에 스캔전압을 공급한다.
따라서 리셋방전에 의해 생성된 벽전하간의 자기소거 방전을 일으켜 벽전하를 소거한다.
이렇게 리셋방전을 일으킨 후에 어드레스 기간에 도 8의 (a)에 도시한 바와 같이 공통서스테인전극라인(Z)에 보조 방전을 위한 양의 전압(Vp)을 공급하고, 주사/서스테인전극라인들(YN-1,YN)에는 도 8의 (b)(c)에 각각 도시한 바와 같이 순차적으로 하나씩 음전압의 스캔펄스(scan pulse)를 인가한다.
그러면 상기 보조 방전을 위한 양의 전압(Vp)과 음전압의 스캔펄스가 인가되는 동안 공통서스테인전극과 주사/서스테인전극라인들(Z,YN-1)(Z,YN) 사이에서 보조 방전이 일어난다.
상기 보조 방전에 의해 공통서스테인전극과 주사/서스테인전극 사이에 벽전하 및 공간전하를 일정량 축적시키게 된다.
이때 상기 공통서스테인전극(Z)과 주사/서스테인전극라인들(YN-1,YN) 사이를 각각 덮은 블랙 매트릭스(BM)에 의해 보조 방전시 발생되는 빛이 밖으로 나오지 않는다.
상기에서와 같이 보조 방전을 일으켜 내부 셀에 벽전하 및 공간전하를 일정량 축적시킨 후, 바로 다음 도 8의 (d)에 도시한 바와 같이 데이터 전압을 공급한다.
그러면 주사/서스테인전극라인들(YN-1)(YN)에는 어드레스 방전이 일어난다.
따라서 보조 방전에 의해 발생된 공간전하는 바로 이어진 어드레스 방전에 동원되어 안정된 어드레스 방전이 일어나게 하는 역할을 한다.
이와같은 방법에 의해 어드레스 기간동안 보조 방전 및 어드레스 방전에 의해 셀을 온시킨 후 서스테인 방전을 위해 공통서스테인전극라인(Z)에는 도 8의 (a)에 도시한 바와 같이 스캔전압(Vs)을 공급하고, 주사/서스테인전극라인들(YN-1,YN)에는 서스테인펄스를 공급하여 발광을 유지시키도록 한다.
상기 서스테인 방전은 빛을 내야하는 방전이기 때문에 블랙 매트릭스(BM)와 블랙 매트릭스(BM) 사이에 주사/서스테인전극라인들과 공통서스테인전극 사이(YN-1,Z)(Z,YN)에서 일어나도록 한다.
이때 서스테인방전은 빛을 내야하는 방전이기 때문에 공통서스테인전극(Z)과 주사/서스테인전극간의 간격이 디스플레이에 영향을 주지만, 보조 방전은 디스플레이와는직접적인 관계가 없기 때문에 보조 방전을 위한 두 전극간의 거리는 도 7에서와 같이 동일 간격을 유지할 필요는 없고 패널 설계시 더 좁게도 설계 가능하다.
그리고, 본 발명에서 보조 방전은 주사/서스테인전극라인과 공통서스테인전극라인 사이에서 발생하므로 방전 영역이 어드레스 방전때보다 훨씬 넓다.
따라서 어드레스 방전 보다는 보조 방전을 보다 쉽게 일으킬 수 있다.
종래에는 오방전이 발생하는 원인을 알고도 쉽게 해결하지 못하던 이유 중의 하나가 데이터 전압을 임의로 조정할 수 없다는 것이었다. 즉 드라이브 아이씨 특성에 따라 일정한(다른 전압에 비해 낮은)전압 이하에서만 동작할 수 있기 때문에 어드레스 방전에 제한을 받아왔다.
그러나 본 발명은 보조 방전을 일으키기 위한 전압(Vp)이 공통서스테인전극라인(Z)에서 공급되는 것이므로, 드라이브 아이씨 특성과는 관계없이 별개의 회로로 설계될 수 있기 때문에 충분한 전압을 인가할 수 있다.
따라서 종래 스캔펄스 기간안에서 충분한 보조 방전을 일으킬 수 있다.
그리고, 보조방전을 위한 전압(Vp)을 어드레스 기간동안 계속 공급된다.
따라서 데이터가 없을 경우 그 보조방전을 위한 전압(Vp)에 의해 오방전이 발생할 수 있으므로, 도 9의 (a)에 도시한 바와 같이 보조 방전을 위한 전압(Vp)을 도 9의 (b)(c)에서와 같이 스캔펄스가 입력될 때마다 반복되는 파형을 인가하면 그 전압(Vp)에 의해 오방전을 방지할 수 있다.
이상에서 상세히 설명한 바와같이 본 발명은 별도의 보조전극 없이 보조방전을 공통서스테인전극과 주사/서스테인전극 사이에서 일으키고, 이 보조방전의 도움을 받아 안정된 어드레스 방전을 일으켜 스캔펄스폭을 줄임으로써, 고속 구동에 적합하도록 한 효과가 있다.

Claims (3)

  1. 어드레스 방전 및 서스테인 방전으로 이루어지는 플라즈마 디스플레이 패널 구동방법에 있어서, 어드레스 기간에 공통서스테인전극라인에 보조방전 전압을 공급하여 공통서스테인전극라인과 주사/서스테인전극 사이에서 보조방전을 일으켜 전하를 축적하는 제1단계와, 상기 보조방전 후 바로 데이터전압을 어드레스전극에 공급하여 보조방전에 의해 축적된 전하로 어드레스 방전을 일으키는 제2단계를 포함한 것을 특징으로 하는 플라즈마 디스플레이 패널의 고속 구동방법.
  2. 제1항에 있어서, 보조방전은 공통서스테인전극라인과 주사/서스테인전극 위에 위치한 블랙매트릭스 아래에서 일어나고, 서스테인 방전은 블랙매트릭스 사이에서 일어나도록 한 것을 특징으로 하는 플라즈마 디스플레이 패널의 고속 구동방법.
  3. 제1항에 있어서, 보조방전 전압은 스캔펄스마다 반복되는 파형으로 공급하여, 오방전을 방지하도록 한 것을 특징으로 하는 플라즈마 디스플레이 패널의 고속 구동방법.
KR1019990057120A 1999-12-13 1999-12-13 플라즈마 디스플레이 패널의 고속 구동방법 KR20010055810A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990057120A KR20010055810A (ko) 1999-12-13 1999-12-13 플라즈마 디스플레이 패널의 고속 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990057120A KR20010055810A (ko) 1999-12-13 1999-12-13 플라즈마 디스플레이 패널의 고속 구동방법

Publications (1)

Publication Number Publication Date
KR20010055810A true KR20010055810A (ko) 2001-07-04

Family

ID=19625375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990057120A KR20010055810A (ko) 1999-12-13 1999-12-13 플라즈마 디스플레이 패널의 고속 구동방법

Country Status (1)

Country Link
KR (1) KR20010055810A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462779B1 (ko) * 2000-02-09 2004-12-20 삼성에스디아이 주식회사 플라즈마 표시 패널의 어드레싱 방법
KR100472370B1 (ko) * 2002-07-26 2005-02-21 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 구동방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462779B1 (ko) * 2000-02-09 2004-12-20 삼성에스디아이 주식회사 플라즈마 표시 패널의 어드레싱 방법
KR100472370B1 (ko) * 2002-07-26 2005-02-21 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 구동방법

Similar Documents

Publication Publication Date Title
KR100551125B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2756053B2 (ja) 交流駆動型プラズマディスプレイパネル駆動方法
KR101108475B1 (ko) 플라즈마 디스플레이 장치
JP2003122294A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100627412B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20070024849A (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100491837B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100830460B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR20010055810A (ko) 플라즈마 디스플레이 패널의 고속 구동방법
KR100332058B1 (ko) 플라즈마 디스플레이 패널의 고속 구동방법 및 장치
KR100508251B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100793063B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100503605B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100673469B1 (ko) 플라즈마 디스플레이 장치
KR100774966B1 (ko) 플라즈마 디스플레이 장치
KR100433233B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100525734B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100784516B1 (ko) 플라즈마 디스플레이 장치
KR100589245B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100496256B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100726955B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100670141B1 (ko) 플라즈마 표시 장치
KR100784528B1 (ko) 플라즈마 디스플레이 장치의 구동방법
KR100649718B1 (ko) 플라즈마 표시장치와 그 구동방법
KR100561651B1 (ko) 선택적 소거를 이용한 플라즈마 표시장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application