JP2002032055A - Ａｃ型プラズマディスプレイパネルの駆動装置および駆動方法 - Google Patents
Ａｃ型プラズマディスプレイパネルの駆動装置および駆動方法Info
- Publication number
- JP2002032055A JP2002032055A JP2000214068A JP2000214068A JP2002032055A JP 2002032055 A JP2002032055 A JP 2002032055A JP 2000214068 A JP2000214068 A JP 2000214068A JP 2000214068 A JP2000214068 A JP 2000214068A JP 2002032055 A JP2002032055 A JP 2002032055A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- waveform
- initialization
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 書き込み回路の耐電圧を下げてコストを低減
するとともに、書き込み回路の消費電力を低減する。 【解決手段】 パネル１３の走査電極には走査回路１５
が接続され、走査回路１５はその前段の維持回路１６お
よび初期化回路１７の出力同士が接続されたラインにフ
ローティング回路として接続されている。制御回路２７
は、定電圧回路２３、電圧比較器２４、ゲート回路２５
および電圧レベルシフト回路２６で構成されており、電
圧比較器２４には初期化回路１７の出力と、定電圧回路
２３の出力Ｖrefとが入力されている。初期化回路１７
の出力である初期化波形の電圧レベルを電圧比較器２４
により検出して初期化波形の終了電圧を所定の値に保持
するための切換信号が出力され、ゲート回路２５と電圧
レベルシフト回路２６を経由して走査回路１５に入力さ
れている。
するとともに、書き込み回路の消費電力を低減する。 【解決手段】 パネル１３の走査電極には走査回路１５
が接続され、走査回路１５はその前段の維持回路１６お
よび初期化回路１７の出力同士が接続されたラインにフ
ローティング回路として接続されている。制御回路２７
は、定電圧回路２３、電圧比較器２４、ゲート回路２５
および電圧レベルシフト回路２６で構成されており、電
圧比較器２４には初期化回路１７の出力と、定電圧回路
２３の出力Ｖrefとが入力されている。初期化回路１７
の出力である初期化波形の電圧レベルを電圧比較器２４
により検出して初期化波形の終了電圧を所定の値に保持
するための切換信号が出力され、ゲート回路２５と電圧
レベルシフト回路２６を経由して走査回路１５に入力さ
れている。
Description
【０００１】
【発明の属する技術分野】本発明は、テレビジョン受像
機およびコンピュータ端末等の画像表示に用いられるＡ
Ｃ型プラズマディスプレイパネル（以下パネルという）
の駆動装置および駆動方法に関するものである。
機およびコンピュータ端末等の画像表示に用いられるＡ
Ｃ型プラズマディスプレイパネル（以下パネルという）
の駆動装置および駆動方法に関するものである。
【０００２】
【従来の技術】従来のパネルでは、Ｎ個の対となる走査
電極ＳＣＮiおよび維持電極ＳＵＳi（ｉ＝１〜Ｎ）が設
けられた基板と、Ｍ個のデータ電極Ｄ1〜ＤMが設けられ
た基板とが放電空間を挟んで対向配置されており、走査
電極ＳＣＮ1〜ＳＣＮNおよび維持電極ＳＵＳ1〜ＳＵＳN
とデータ電極Ｄ1〜ＤMとは直角に交差している。１対の
走査電極および維持電極と１つのデータ電極との交差部
には１つの放電セルが形成される。
電極ＳＣＮiおよび維持電極ＳＵＳi（ｉ＝１〜Ｎ）が設
けられた基板と、Ｍ個のデータ電極Ｄ1〜ＤMが設けられ
た基板とが放電空間を挟んで対向配置されており、走査
電極ＳＣＮ1〜ＳＣＮNおよび維持電極ＳＵＳ1〜ＳＵＳN
とデータ電極Ｄ1〜ＤMとは直角に交差している。１対の
走査電極および維持電極と１つのデータ電極との交差部
には１つの放電セルが形成される。
【０００３】次に、従来のパネルの駆動方法について、
図７に示す動作タイミング図を用いて説明する。このパ
ネルでは、１フィールド期間を異なる発光期間の重みを
持った複数のサブフィールドに分割し、発光させるサブ
フィールドの組み合わせによって階調表示を行う。図７
は１つのサブフィールドでの駆動波形を示すものであ
り、サブフィールドは初期化期間、書き込み期間、維持
期間および消去期間からなる。
図７に示す動作タイミング図を用いて説明する。このパ
ネルでは、１フィールド期間を異なる発光期間の重みを
持った複数のサブフィールドに分割し、発光させるサブ
フィールドの組み合わせによって階調表示を行う。図７
は１つのサブフィールドでの駆動波形を示すものであ
り、サブフィールドは初期化期間、書き込み期間、維持
期間および消去期間からなる。
【０００４】図７に示すように、初期化期間では走査電
極ＳＣＮ1〜ＳＣＮNに初期化波形を印加し放電セル内に
壁電荷を形成する。次の書き込み期間では走査電極ＳＣ
Ｎ1〜ＳＣＮNに走査パルスを順次印加するとともに、デ
ータ電極Ｄ1〜ＤMにデータパルスを印加することにより
表示データに対応した壁電荷を形成し、次の維持期間で
走査電極ＳＣＮ1〜ＳＣＮNと維持電極ＳＵＳ1〜ＳＵＳN
とに交互に維持パルスを印加して表示放電を継続して行
う。続く消去期間では維持電極ＳＵＳ1〜ＳＵＳNに消去
波形を印加して表示放電を停止させる。
極ＳＣＮ1〜ＳＣＮNに初期化波形を印加し放電セル内に
壁電荷を形成する。次の書き込み期間では走査電極ＳＣ
Ｎ1〜ＳＣＮNに走査パルスを順次印加するとともに、デ
ータ電極Ｄ1〜ＤMにデータパルスを印加することにより
表示データに対応した壁電荷を形成し、次の維持期間で
走査電極ＳＣＮ1〜ＳＣＮNと維持電極ＳＵＳ1〜ＳＵＳN
とに交互に維持パルスを印加して表示放電を継続して行
う。続く消去期間では維持電極ＳＵＳ1〜ＳＵＳNに消去
波形を印加して表示放電を停止させる。
【０００５】初期化期間では、初期化波形の前半にある
Ｖｃ（Ｖ）からＶｄ（Ｖ）までの緩やかな立ち上がりの
期間と、後半にあるＶｅ（Ｖ）から０（Ｖ）までの緩や
かな立ち下がりの期間との２回にわたって全ての放電セ
ルで微弱な初期化放電を起こし、初期化波形の終了時
点、すなわち電圧が０（Ｖ）に到達した時点で、次の書
き込み期間で行われるデータの書き込みを容易にする所
定量の壁電荷が各放電セルの特性（放電開始電圧等）に
応じて各放電セル内に形成される。
Ｖｃ（Ｖ）からＶｄ（Ｖ）までの緩やかな立ち上がりの
期間と、後半にあるＶｅ（Ｖ）から０（Ｖ）までの緩や
かな立ち下がりの期間との２回にわたって全ての放電セ
ルで微弱な初期化放電を起こし、初期化波形の終了時
点、すなわち電圧が０（Ｖ）に到達した時点で、次の書
き込み期間で行われるデータの書き込みを容易にする所
定量の壁電荷が各放電セルの特性（放電開始電圧等）に
応じて各放電セル内に形成される。
【０００６】初期化波形を出力する初期化回路の温度特
性やパネルの表示状態の変化による負荷変動の影響によ
って初期化回路の出力が変動するので、走査電極ＳＣＮ
1〜ＳＣＮNに印加した初期化波形の緩やかに立ち下がる
部分（Ｖｅから０に至る部分）の傾斜が変動する。この
変動を考慮し、初期化回路の温度特性等の影響によって
初期化波形の緩やかに立ち下がる部分が最も緩やかにな
った場合でも、初期化波形の終了時において走査電極Ｓ
ＣＮ1〜ＳＣＮNの電圧が０（Ｖ）となるようにしてい
る。すなわち、設計通りの初期化波形が走査電極ＳＣＮ
1〜ＳＣＮNに印加された場合、その初期化波形が終了し
た後に走査電極ＳＣＮ1〜ＳＣＮNの電圧を０（Ｖ）にし
ておく時間ｔ１（５０μｓ程度）を設けている。
性やパネルの表示状態の変化による負荷変動の影響によ
って初期化回路の出力が変動するので、走査電極ＳＣＮ
1〜ＳＣＮNに印加した初期化波形の緩やかに立ち下がる
部分（Ｖｅから０に至る部分）の傾斜が変動する。この
変動を考慮し、初期化回路の温度特性等の影響によって
初期化波形の緩やかに立ち下がる部分が最も緩やかにな
った場合でも、初期化波形の終了時において走査電極Ｓ
ＣＮ1〜ＳＣＮNの電圧が０（Ｖ）となるようにしてい
る。すなわち、設計通りの初期化波形が走査電極ＳＣＮ
1〜ＳＣＮNに印加された場合、その初期化波形が終了し
た後に走査電極ＳＣＮ1〜ＳＣＮNの電圧を０（Ｖ）にし
ておく時間ｔ１（５０μｓ程度）を設けている。
【０００７】
【発明が解決しようとする課題】しかし、このような従
来の駆動方法においては、放電セル内に形成された壁電
荷が時間ｔ１の間に減少してしまい、データパルスの電
圧を高くしなければならなかった。したがって、データ
パルスを発生させる回路に高電圧の駆動素子が必要にな
りコスト高になるとともに、消費電力の増大を招くとい
う課題があった。
来の駆動方法においては、放電セル内に形成された壁電
荷が時間ｔ１の間に減少してしまい、データパルスの電
圧を高くしなければならなかった。したがって、データ
パルスを発生させる回路に高電圧の駆動素子が必要にな
りコスト高になるとともに、消費電力の増大を招くとい
う課題があった。
【０００８】また、初期化波形が緩やかに立ち下がって
０になる時が初期化期間の終了時になるように設定した
場合、初期化回路の温度特性等の影響で初期化波形の勾
配がより緩やかになると初期化波形の終了電圧が変動し
てしまい、その結果あるサブフィールドと別のサブフィ
ールドとでは初期化期間で放電セルに形成される壁電荷
の量が異なることになり、書き込み期間において誤放電
が発生して表示品位が低下するという課題があった。
０になる時が初期化期間の終了時になるように設定した
場合、初期化回路の温度特性等の影響で初期化波形の勾
配がより緩やかになると初期化波形の終了電圧が変動し
てしまい、その結果あるサブフィールドと別のサブフィ
ールドとでは初期化期間で放電セルに形成される壁電荷
の量が異なることになり、書き込み期間において誤放電
が発生して表示品位が低下するという課題があった。
【０００９】本発明はこのような課題を解決するために
なされたものであり、表示品位を下げることなく、書き
込み回路の耐電圧を下げてコストおよび消費電力を低減
するとともに、安定した書き込み動作を行うことができ
るＡＣ型プラズマディスプレイパネルの駆動装置および
駆動方法を得ることを目的とする。
なされたものであり、表示品位を下げることなく、書き
込み回路の耐電圧を下げてコストおよび消費電力を低減
するとともに、安定した書き込み動作を行うことができ
るＡＣ型プラズマディスプレイパネルの駆動装置および
駆動方法を得ることを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、誘電体層で覆われた複数の走査電極および維持電極
が配列された基板と、前記走査電極および前記維持電極
と交差するように複数のデータ電極が配列された他の基
板とが放電空間を挟んで対向配置されたＡＣ型プラズマ
ディスプレイパネルの駆動装置であって、或る極性の電
圧波形および前記或る極性とは逆極性の方向に緩やかに
変化する電圧波形を有する緩勾配波形を出力する初期化
回路と、前記緩勾配波形をもとにした初期化波形を前記
走査電極または前記維持電極に印加するとき、前記初期
化波形の終了電圧を所定の値に制御するとともに、前記
初期化波形の印加終了後、前記初期化波形を印加した前
記走査電極または前記維持電極の電圧を、前記放電空間
に形成された壁電荷を保持できる電圧にするように機能
する制御回路とを備えたものである。
に、誘電体層で覆われた複数の走査電極および維持電極
が配列された基板と、前記走査電極および前記維持電極
と交差するように複数のデータ電極が配列された他の基
板とが放電空間を挟んで対向配置されたＡＣ型プラズマ
ディスプレイパネルの駆動装置であって、或る極性の電
圧波形および前記或る極性とは逆極性の方向に緩やかに
変化する電圧波形を有する緩勾配波形を出力する初期化
回路と、前記緩勾配波形をもとにした初期化波形を前記
走査電極または前記維持電極に印加するとき、前記初期
化波形の終了電圧を所定の値に制御するとともに、前記
初期化波形の印加終了後、前記初期化波形を印加した前
記走査電極または前記維持電極の電圧を、前記放電空間
に形成された壁電荷を保持できる電圧にするように機能
する制御回路とを備えたものである。
【００１１】また、本発明のＡＣ型プラズマディスプレ
イパネルの駆動方法は、誘電体層で覆われた複数の走査
電極および維持電極が配列された基板と、前記走査電極
および前記維持電極と交差するように複数のデータ電極
が配列された別の基板とが放電空間を挟んで対向配置さ
れたＡＣ型プラズマディスプレイパネルの駆動方法であ
って、或る極性の電圧波形と前記或る極性とは逆極性の
方向に緩やかに変化し、制御回路によって制御された所
定の電圧に至る電圧波形とを有する初期化波形に続い
て、前記放電空間に形成された壁電荷を保持できる電圧
に設定された電圧波形を、前記走査電極または前記維持
電極に印加するものである。
イパネルの駆動方法は、誘電体層で覆われた複数の走査
電極および維持電極が配列された基板と、前記走査電極
および前記維持電極と交差するように複数のデータ電極
が配列された別の基板とが放電空間を挟んで対向配置さ
れたＡＣ型プラズマディスプレイパネルの駆動方法であ
って、或る極性の電圧波形と前記或る極性とは逆極性の
方向に緩やかに変化し、制御回路によって制御された所
定の電圧に至る電圧波形とを有する初期化波形に続い
て、前記放電空間に形成された壁電荷を保持できる電圧
に設定された電圧波形を、前記走査電極または前記維持
電極に印加するものである。
【００１２】この駆動装置または駆動方法により、初期
化波形の終了電圧を確実に所定の値に設定することがで
き、初期化波形によって放電空間に形成された壁電荷を
保持できる。
化波形の終了電圧を確実に所定の値に設定することがで
き、初期化波形によって放電空間に形成された壁電荷を
保持できる。
【００１３】
【発明の実施の形態】以下、本発明のパネルの駆動装置
および駆動方法の一実施の形態について、図面を参照し
ながら説明する。
および駆動方法の一実施の形態について、図面を参照し
ながら説明する。
【００１４】本実施の形態のパネルは、図３に示すよう
に、ガラス製の第一の基板１上に複数の対を成す走査電
極２と維持電極３とが互いに平行に付設され、走査電極
２および維持電極３を覆って誘電体層４が設けられ、誘
電体層４上に保護膜５が設けられている。ガラス製の第
二の基板６上には誘電体層７で覆われた複数のデータ電
極８が付設され、データ電極８間の誘電体層７上にはデ
ータ電極８と平行して隔壁９が設けられている。誘電体
層７表面と隔壁９の側面には蛍光体１０が設けられてい
る。そして、走査電極２および維持電極３とデータ電極
８とが直角に交差するように第一の基板１と第二の基板
６とが放電空間１１を挟んで対向して配置されている。
また、隣り合った二つの隔壁９に挟まれ、対を成す走査
電極２および維持電極３とデータ電極８との交差部には
放電セル１２が構成される。放電空間１１には、放電ガ
スとしてヘリウム、ネオンおよびアルゴンのうち少なく
とも１種とキセノンとが封入されている。
に、ガラス製の第一の基板１上に複数の対を成す走査電
極２と維持電極３とが互いに平行に付設され、走査電極
２および維持電極３を覆って誘電体層４が設けられ、誘
電体層４上に保護膜５が設けられている。ガラス製の第
二の基板６上には誘電体層７で覆われた複数のデータ電
極８が付設され、データ電極８間の誘電体層７上にはデ
ータ電極８と平行して隔壁９が設けられている。誘電体
層７表面と隔壁９の側面には蛍光体１０が設けられてい
る。そして、走査電極２および維持電極３とデータ電極
８とが直角に交差するように第一の基板１と第二の基板
６とが放電空間１１を挟んで対向して配置されている。
また、隣り合った二つの隔壁９に挟まれ、対を成す走査
電極２および維持電極３とデータ電極８との交差部には
放電セル１２が構成される。放電空間１１には、放電ガ
スとしてヘリウム、ネオンおよびアルゴンのうち少なく
とも１種とキセノンとが封入されている。
【００１５】このパネルの電極配列は、図４に示すよう
にＭ×Ｎのマトリクス構成であり、列方向にはＭ列のデ
ータ電極Ｄ1〜ＤM（図３のデータ電極８）が配列されて
おり、行方向にはＮ行の走査電極ＳＣＮ1〜ＳＣＮN（図
３の走査電極２）および維持電極ＳＵＳ1〜ＳＵＳN（図
３の維持電極３）が配列されている。また、図３に示し
た放電セル１２は図４に示すような領域に形成される。
にＭ×Ｎのマトリクス構成であり、列方向にはＭ列のデ
ータ電極Ｄ1〜ＤM（図３のデータ電極８）が配列されて
おり、行方向にはＮ行の走査電極ＳＣＮ1〜ＳＣＮN（図
３の走査電極２）および維持電極ＳＵＳ1〜ＳＵＳN（図
３の維持電極３）が配列されている。また、図３に示し
た放電セル１２は図４に示すような領域に形成される。
【００１６】本発明の第１の実施の形態であるパネルの
駆動装置のブロック図を図１に示す。図１において、パ
ネル１３のデータ電極Ｄ1〜ＤMには書き込み回路１４が
接続されている。走査電極ＳＣＮ1〜ＳＣＮNには走査回
路１５が接続され、走査回路１５はその前段の維持回路
１６および初期化回路１７の出力同士が接続されたライ
ンにフローティング回路として接続されている。維持電
極ＳＵＳ1〜ＳＵＳNには維持回路１８および消去回路１
９が接続されている。
駆動装置のブロック図を図１に示す。図１において、パ
ネル１３のデータ電極Ｄ1〜ＤMには書き込み回路１４が
接続されている。走査電極ＳＣＮ1〜ＳＣＮNには走査回
路１５が接続され、走査回路１５はその前段の維持回路
１６および初期化回路１７の出力同士が接続されたライ
ンにフローティング回路として接続されている。維持電
極ＳＵＳ1〜ＳＵＳNには維持回路１８および消去回路１
９が接続されている。
【００１７】制御回路２７は、定電圧回路２３、電圧比
較器２４、ゲート回路２５および電圧レベルシフト回路
２６で構成されている。電圧比較器２４には初期化回路
１７の出力と、定電圧回路２３の出力Ｖref（Ｖ）が入
力される。電圧比較器２４からは、初期化回路の出力が
Ｖref（Ｖ）よりも低い時有効レベルとなり、初期化回
路の出力がＶref（Ｖ）以上の時無効レベルとなる切換
信号が出力される。電圧比較器２４から出力される切換
信号は、ゲート回路２５と電圧レベルシフト回路２６を
経由して走査回路１５に入力される。
較器２４、ゲート回路２５および電圧レベルシフト回路
２６で構成されている。電圧比較器２４には初期化回路
１７の出力と、定電圧回路２３の出力Ｖref（Ｖ）が入
力される。電圧比較器２４からは、初期化回路の出力が
Ｖref（Ｖ）よりも低い時有効レベルとなり、初期化回
路の出力がＶref（Ｖ）以上の時無効レベルとなる切換
信号が出力される。電圧比較器２４から出力される切換
信号は、ゲート回路２５と電圧レベルシフト回路２６を
経由して走査回路１５に入力される。
【００１８】表示信号処理回路２０に入力された表示信
号に対して、Ａ／Ｄ変換、走査線変換、サブフィールド
変換等の処理が行われ、信号処理された表示信号が書き
込み回路１４へ出力される。同期信号は表示信号処理回
路２０およびタイミング制御回路２１に入力される。タ
イミング制御回路２１では各駆動回路を制御するタイミ
ング制御信号を発生し、書き込み回路１４、維持回路１
６、初期化回路１７、維持回路１８、消去回路１９およ
びゲート回路２５へ出力されるとともに、電圧レベルシ
フト回路２２を介して走査回路１５へ出力される。
号に対して、Ａ／Ｄ変換、走査線変換、サブフィールド
変換等の処理が行われ、信号処理された表示信号が書き
込み回路１４へ出力される。同期信号は表示信号処理回
路２０およびタイミング制御回路２１に入力される。タ
イミング制御回路２１では各駆動回路を制御するタイミ
ング制御信号を発生し、書き込み回路１４、維持回路１
６、初期化回路１７、維持回路１８、消去回路１９およ
びゲート回路２５へ出力されるとともに、電圧レベルシ
フト回路２２を介して走査回路１５へ出力される。
【００１９】この駆動装置の動作について、図２に示す
動作タイミング図および図１を用いて説明する。図２は
図７と同様に１つのサブフィールドでの駆動波形を示す
ものである。図２の初期化期間において、維持回路１６
はハイインピーダンス状態であり、初期化回路１７から
は、０（Ｖ）からＶｃ（Ｖ）まで急峻に立ち上がりＶｃ
（Ｖ）からＶｄ（Ｖ）まで緩やかに立ち上がった後、Ｖ
ｄ（Ｖ）からＶｅ（Ｖ）まで急峻に立ち下がりＶｅ
（Ｖ）から０（Ｖ）まで緩やかに立ち下がる緩勾配波形
が出力される。走査回路１５は初期化回路１７の出力を
通過させる状態になっており、初期化回路１７から出力
される緩勾配波形はそのままの形で走査電極ＳＣＮ1〜
ＳＣＮNに印加される。
動作タイミング図および図１を用いて説明する。図２は
図７と同様に１つのサブフィールドでの駆動波形を示す
ものである。図２の初期化期間において、維持回路１６
はハイインピーダンス状態であり、初期化回路１７から
は、０（Ｖ）からＶｃ（Ｖ）まで急峻に立ち上がりＶｃ
（Ｖ）からＶｄ（Ｖ）まで緩やかに立ち上がった後、Ｖ
ｄ（Ｖ）からＶｅ（Ｖ）まで急峻に立ち下がりＶｅ
（Ｖ）から０（Ｖ）まで緩やかに立ち下がる緩勾配波形
が出力される。走査回路１５は初期化回路１７の出力を
通過させる状態になっており、初期化回路１７から出力
される緩勾配波形はそのままの形で走査電極ＳＣＮ1〜
ＳＣＮNに印加される。
【００２０】また、初期化期間において維持回路１８は
ハイインピーダンス状態であり、消去回路１９からは最
初０（Ｖ）が出力され、続いてＶｋ（Ｖ）が出力され
る。維持電極ＳＵＳ1〜ＳＵＳNには消去回路１９の出力
が印加され、電圧が０（Ｖ）からＶｋ（Ｖ）にかわるタ
イミングは、走査電極ＳＣＮ1〜ＳＣＮNに印加される電
圧がＶｄ（Ｖ）からＶｅ（Ｖ）にかわるタイミングとほ
ぼ同じである。さらに、書き込み回路１４からは０
（Ｖ）が出力され、データ電極Ｄ1〜ＤMに印加される。
ハイインピーダンス状態であり、消去回路１９からは最
初０（Ｖ）が出力され、続いてＶｋ（Ｖ）が出力され
る。維持電極ＳＵＳ1〜ＳＵＳNには消去回路１９の出力
が印加され、電圧が０（Ｖ）からＶｋ（Ｖ）にかわるタ
イミングは、走査電極ＳＣＮ1〜ＳＣＮNに印加される電
圧がＶｄ（Ｖ）からＶｅ（Ｖ）にかわるタイミングとほ
ぼ同じである。さらに、書き込み回路１４からは０
（Ｖ）が出力され、データ電極Ｄ1〜ＤMに印加される。
【００２１】タイミング制御回路２１からゲート回路２
５へ出力されるイネーブル信号は、初期化回路１７の出
力である緩勾配波形がＶｄ（Ｖ）となった時点から書き
込み期間が終了するまでの間、有効レベルになってい
る。緩勾配波形の電圧レベルがＶｅ（Ｖ）から低下し定
電圧回路２３の出力Ｖref（Ｖ）よりも低くなると、こ
れが電圧比較器２４で検知されて、電圧比較器２４から
出力される切換信号は有効レベルに変化する。イネーブ
ル信号は有効レベルであるので、ゲート回路２５から有
効レベルの信号が出力され、電圧レベルシフト回路２６
を経由して走査回路１５へ入力される。すると、走査回
路１５は、初期化回路１７の出力を通過させる状態であ
ったものが、初期化回路１７の出力に重畳してＶｇ
（Ｖ）を出力する状態へと切り替わる。
５へ出力されるイネーブル信号は、初期化回路１７の出
力である緩勾配波形がＶｄ（Ｖ）となった時点から書き
込み期間が終了するまでの間、有効レベルになってい
る。緩勾配波形の電圧レベルがＶｅ（Ｖ）から低下し定
電圧回路２３の出力Ｖref（Ｖ）よりも低くなると、こ
れが電圧比較器２４で検知されて、電圧比較器２４から
出力される切換信号は有効レベルに変化する。イネーブ
ル信号は有効レベルであるので、ゲート回路２５から有
効レベルの信号が出力され、電圧レベルシフト回路２６
を経由して走査回路１５へ入力される。すると、走査回
路１５は、初期化回路１７の出力を通過させる状態であ
ったものが、初期化回路１７の出力に重畳してＶｇ
（Ｖ）を出力する状態へと切り替わる。
【００２２】各回路は以上のように動作するので、定電
圧回路２３の出力Ｖrefを０（Ｖ）よりもわずかに大き
い電圧にしておけば、走査電極ＳＣＮ1〜ＳＣＮNに印加
される初期化波形は、０（Ｖ）からＶｃ（Ｖ）まで急峻
に立ち上がりＶｃ（Ｖ）からＶｄ（Ｖ）まで緩やかに立
ち上がった後、Ｖｄ（Ｖ）からＶｅ（Ｖ）まで急峻に立
ち下がりＶｅ（Ｖ）から緩やかに立ち下がって制御回路
２７によって制御された所定の値０（Ｖ）に至る波形と
なる。走査電極ＳＣＮ1〜ＳＣＮNの電圧は初期化波形が
終了するとすぐにＶｇ（Ｖ）へと上昇する。
圧回路２３の出力Ｖrefを０（Ｖ）よりもわずかに大き
い電圧にしておけば、走査電極ＳＣＮ1〜ＳＣＮNに印加
される初期化波形は、０（Ｖ）からＶｃ（Ｖ）まで急峻
に立ち上がりＶｃ（Ｖ）からＶｄ（Ｖ）まで緩やかに立
ち上がった後、Ｖｄ（Ｖ）からＶｅ（Ｖ）まで急峻に立
ち下がりＶｅ（Ｖ）から緩やかに立ち下がって制御回路
２７によって制御された所定の値０（Ｖ）に至る波形と
なる。走査電極ＳＣＮ1〜ＳＣＮNの電圧は初期化波形が
終了するとすぐにＶｇ（Ｖ）へと上昇する。
【００２３】初期化期間では初期化波形の前半にあるＶ
ｃ（Ｖ）からＶｄ（Ｖ）までの緩やかな立ち上がり傾斜
部と、後半にあるＶｅ（Ｖ）から０（Ｖ）までの緩やか
な立ち下がり傾斜部との２回にわたって全ての放電セル
で微弱な初期化放電を起こすことにより、各放電セルの
特性（放電開始電圧等）に応じた所定量の壁電荷が各放
電セル内に形成される。すなわち、初期化波形の立ち上
がり傾斜部では、走査電極ＳＣＮ1〜ＳＣＮN上の保護膜
５表面に負の壁電荷が形成されるとともに、維持電極Ｓ
ＵＳ1〜ＳＵＳN上の保護膜５表面およびデータ電極Ｄ1
〜ＤM上の蛍光体１０表面には正の壁電荷が形成され、
次の立ち下がり傾斜部では立ち上がり傾斜部で形成され
た正および負の壁電荷がそれぞれ弱められ、初期化波形
の終了時には各放電セル内に形成された壁電荷は書き込
み動作に適する量に調整されている。どのサブフィール
ドにおいても初期化波形の終了時では、走査電極ＳＣＮ
1〜ＳＣＮNの電圧は常に制御回路２７によって制御され
た所定の電圧となるので、どのサブフィールドの初期化
期間においても各放電セルには常にその放電セルの特性
に応じた所定量の壁電荷が残留するように調整される。
ｃ（Ｖ）からＶｄ（Ｖ）までの緩やかな立ち上がり傾斜
部と、後半にあるＶｅ（Ｖ）から０（Ｖ）までの緩やか
な立ち下がり傾斜部との２回にわたって全ての放電セル
で微弱な初期化放電を起こすことにより、各放電セルの
特性（放電開始電圧等）に応じた所定量の壁電荷が各放
電セル内に形成される。すなわち、初期化波形の立ち上
がり傾斜部では、走査電極ＳＣＮ1〜ＳＣＮN上の保護膜
５表面に負の壁電荷が形成されるとともに、維持電極Ｓ
ＵＳ1〜ＳＵＳN上の保護膜５表面およびデータ電極Ｄ1
〜ＤM上の蛍光体１０表面には正の壁電荷が形成され、
次の立ち下がり傾斜部では立ち上がり傾斜部で形成され
た正および負の壁電荷がそれぞれ弱められ、初期化波形
の終了時には各放電セル内に形成された壁電荷は書き込
み動作に適する量に調整されている。どのサブフィール
ドにおいても初期化波形の終了時では、走査電極ＳＣＮ
1〜ＳＣＮNの電圧は常に制御回路２７によって制御され
た所定の電圧となるので、どのサブフィールドの初期化
期間においても各放電セルには常にその放電セルの特性
に応じた所定量の壁電荷が残留するように調整される。
【００２４】また、初期化波形が終了するとすぐに、走
査電極ＳＣＮ1〜ＳＣＮNの電圧を０（Ｖ）よりも高く放
電が発生しない電圧Ｖｇ（Ｖ）にすることにより、各放
電セル内に形成された壁電荷が減少するのを防止してい
る。すなわち、走査電極ＳＣＮ1〜ＳＣＮNの電圧が０
（Ｖ）に達するとすぐに、初期化波形の立ち下がり傾斜
部の電圧変化とは逆の方向に変化させている。初期化期
間で放電セル内に形成された壁電荷が多いと書き込み期
間での放電が起こりやすくなるので、書き込み期間でデ
ータ電極Ｄ1〜ＤMに印加するデータパルスの電圧を高め
ることなく、書き込み動作を行うことができる。
査電極ＳＣＮ1〜ＳＣＮNの電圧を０（Ｖ）よりも高く放
電が発生しない電圧Ｖｇ（Ｖ）にすることにより、各放
電セル内に形成された壁電荷が減少するのを防止してい
る。すなわち、走査電極ＳＣＮ1〜ＳＣＮNの電圧が０
（Ｖ）に達するとすぐに、初期化波形の立ち下がり傾斜
部の電圧変化とは逆の方向に変化させている。初期化期
間で放電セル内に形成された壁電荷が多いと書き込み期
間での放電が起こりやすくなるので、書き込み期間でデ
ータ電極Ｄ1〜ＤMに印加するデータパルスの電圧を高め
ることなく、書き込み動作を行うことができる。
【００２５】続く書き込み期間において維持回路１６か
らは０（Ｖ）が出力され、初期化回路１７はハイインピ
ーダンス状態となる。走査回路１５は電圧比較器２４の
切換信号により、維持回路１６の出力０（Ｖ）の上に重
畳する形でＶｇ（Ｖ）を出力する状態を継続し、０
（Ｖ）の走査パルスが走査電極ＳＣＮ1〜ＳＣＮNに順次
印加される。維持回路１８はハイインピーダンス状態で
あり、消去回路１９からはＶｋ（Ｖ）が出力され維持電
極ＳＵＳ1〜ＳＵＳNに印加される。書き込み回路１４か
らは従来のデータパルスの電圧Ｖｂ（Ｖ）よりも低いＶ
ａ（Ｖ）のデータパルスが出力され、データ電極Ｄ1〜
ＤMに印加される。書き込み期間では、走査パルスとデ
ータパルスが同時に印加された放電セルにおいて書き込
み放電が起きて、続く維持期間の維持放電を起こす壁電
荷が放電セル内に形成される。
らは０（Ｖ）が出力され、初期化回路１７はハイインピ
ーダンス状態となる。走査回路１５は電圧比較器２４の
切換信号により、維持回路１６の出力０（Ｖ）の上に重
畳する形でＶｇ（Ｖ）を出力する状態を継続し、０
（Ｖ）の走査パルスが走査電極ＳＣＮ1〜ＳＣＮNに順次
印加される。維持回路１８はハイインピーダンス状態で
あり、消去回路１９からはＶｋ（Ｖ）が出力され維持電
極ＳＵＳ1〜ＳＵＳNに印加される。書き込み回路１４か
らは従来のデータパルスの電圧Ｖｂ（Ｖ）よりも低いＶ
ａ（Ｖ）のデータパルスが出力され、データ電極Ｄ1〜
ＤMに印加される。書き込み期間では、走査パルスとデ
ータパルスが同時に印加された放電セルにおいて書き込
み放電が起きて、続く維持期間の維持放電を起こす壁電
荷が放電セル内に形成される。
【００２６】続く維持期間において初期化回路１７はハ
イインピーダンス状態であり、維持回路１６からは、Ｖ
ｈ（Ｖ）の維持パルスが出力される。走査回路１５はこ
のとき維持回路１６の出力を通過させる状態になってお
り、維持回路１６の出力はそのままの形で走査電極ＳＣ
Ｎ1〜ＳＣＮNに印加される。また、消去回路１９はハイ
インピーダンス状態であり、維持回路１８からはＶｈ
（Ｖ）の維持パルスが出力され維持電極ＳＵＳ1〜ＳＵ
ＳNに印加される。さらに、書き込み回路１４からは０
（Ｖ）が出力され、データ電極Ｄ1〜ＤMに印加される。
維持期間では、前の書き込み期間で書き込み放電を起こ
した放電セルにおいて、走査電極ＳＣＮ1〜ＳＣＮNまた
は維持電極ＳＵＳ1〜ＳＵＳNに維持パルスが印加される
度に維持放電が起きて、放電セルを表示発光させる。
イインピーダンス状態であり、維持回路１６からは、Ｖ
ｈ（Ｖ）の維持パルスが出力される。走査回路１５はこ
のとき維持回路１６の出力を通過させる状態になってお
り、維持回路１６の出力はそのままの形で走査電極ＳＣ
Ｎ1〜ＳＣＮNに印加される。また、消去回路１９はハイ
インピーダンス状態であり、維持回路１８からはＶｈ
（Ｖ）の維持パルスが出力され維持電極ＳＵＳ1〜ＳＵ
ＳNに印加される。さらに、書き込み回路１４からは０
（Ｖ）が出力され、データ電極Ｄ1〜ＤMに印加される。
維持期間では、前の書き込み期間で書き込み放電を起こ
した放電セルにおいて、走査電極ＳＣＮ1〜ＳＣＮNまた
は維持電極ＳＵＳ1〜ＳＵＳNに維持パルスが印加される
度に維持放電が起きて、放電セルを表示発光させる。
【００２７】続く消去期間において初期化回路１７はハ
イインピーダンス状態であり、維持回路１６からは０
（Ｖ）が出力される。走査回路１５はこのとき維持回路
１６の出力を通過させる状態になっており、維持回路１
６の出力はそのまま走査電極ＳＣＮ1〜ＳＣＮNに印加さ
れる。維持回路１８はハイインピーダンス状態であり、
消去回路１９からは緩やかに立ち上がるＶｋ（Ｖ）の消
去波形が出力され維持電極ＳＵＳ1〜ＳＵＳNに印加され
る。書き込み回路１４からは０（Ｖ）が出力され、デー
タ電極Ｄ1〜ＤMに印加される。消去期間では、前の維持
期間に維持放電を起こした放電セルにおいて弱い消去放
電を起こして壁電荷を弱め維持放電を停止させる。
イインピーダンス状態であり、維持回路１６からは０
（Ｖ）が出力される。走査回路１５はこのとき維持回路
１６の出力を通過させる状態になっており、維持回路１
６の出力はそのまま走査電極ＳＣＮ1〜ＳＣＮNに印加さ
れる。維持回路１８はハイインピーダンス状態であり、
消去回路１９からは緩やかに立ち上がるＶｋ（Ｖ）の消
去波形が出力され維持電極ＳＵＳ1〜ＳＵＳNに印加され
る。書き込み回路１４からは０（Ｖ）が出力され、デー
タ電極Ｄ1〜ＤMに印加される。消去期間では、前の維持
期間に維持放電を起こした放電セルにおいて弱い消去放
電を起こして壁電荷を弱め維持放電を停止させる。
【００２８】以上のように、初期化回路の温度特性等に
影響されることなく初期化波形の終了電圧を一定の値に
制御するための制御回路２７が、基準電圧を出力する定
電圧回路２３と、基準電圧と初期化波形の電圧とを比較
する電圧比較器２４とを含む回路構成から成り、電圧比
較器２４からの出力信号である切換信号により、走査回
路１５の出力を切り換えて初期化波形の終了電圧を所定
の電圧０（Ｖ）にした後、すぐにＶｇ（Ｖ）にするよう
構成することで、書き込み期間での書き込み動作に適し
た壁電荷が放電セル内に確実に形成されるとともに書き
込み動作まで保持され、その結果データパルスの電圧を
低下させることができる。
影響されることなく初期化波形の終了電圧を一定の値に
制御するための制御回路２７が、基準電圧を出力する定
電圧回路２３と、基準電圧と初期化波形の電圧とを比較
する電圧比較器２４とを含む回路構成から成り、電圧比
較器２４からの出力信号である切換信号により、走査回
路１５の出力を切り換えて初期化波形の終了電圧を所定
の電圧０（Ｖ）にした後、すぐにＶｇ（Ｖ）にするよう
構成することで、書き込み期間での書き込み動作に適し
た壁電荷が放電セル内に確実に形成されるとともに書き
込み動作まで保持され、その結果データパルスの電圧を
低下させることができる。
【００２９】本実施の形態の駆動方法と従来の駆動方法
を用いた場合、駆動に必要なデータパルス電圧を比較し
た。初期化波形の前部分にあるＶｃ（Ｖ）からＶｄ
（Ｖ）までの立ち上がりの傾斜と、後部分にあるＶｅ
（Ｖ）から０（Ｖ）までの立ち下がりの傾斜をそれぞれ
３Ｖ／μｓ、１Ｖ／μｓとし、Ｖｃ＝１８０Ｖ、Ｖｄ＝
４３０Ｖ、Ｖｅ＝１８０Ｖ、Ｖｇ＝８０Ｖ、Ｖｋ＝２０
０Ｖ、Ｖｈ＝１８０Ｖとして測定を行った。本実施の形
態の場合、すなわち初期化波形の終了電圧（０Ｖ）に達
した後すぐにＶｇ（Ｖ）にした場合には、書き込み放電
を起こすためにデータ電極Ｄ1〜ＤMに印加するデータパ
ルスの電圧はＶａ＝６５Ｖとなった。これに対し従来の
場合、すなわち初期化波形が終了した後に初期化波形の
終了電圧（０Ｖ）をしばらく継続する時間（５０μｓ）
を設けた場合には、データパルスの電圧はＶｂ＝７５Ｖ
であった。本実施の形態によれば、このように従来に比
べてデータパルスの電圧を低下させることができるの
で、書き込み回路の消費電力は従来の７５％まで低減す
るとともに、書き込み回路に使用する駆動素子の耐電圧
が低下するためコストを抑えることができる。
を用いた場合、駆動に必要なデータパルス電圧を比較し
た。初期化波形の前部分にあるＶｃ（Ｖ）からＶｄ
（Ｖ）までの立ち上がりの傾斜と、後部分にあるＶｅ
（Ｖ）から０（Ｖ）までの立ち下がりの傾斜をそれぞれ
３Ｖ／μｓ、１Ｖ／μｓとし、Ｖｃ＝１８０Ｖ、Ｖｄ＝
４３０Ｖ、Ｖｅ＝１８０Ｖ、Ｖｇ＝８０Ｖ、Ｖｋ＝２０
０Ｖ、Ｖｈ＝１８０Ｖとして測定を行った。本実施の形
態の場合、すなわち初期化波形の終了電圧（０Ｖ）に達
した後すぐにＶｇ（Ｖ）にした場合には、書き込み放電
を起こすためにデータ電極Ｄ1〜ＤMに印加するデータパ
ルスの電圧はＶａ＝６５Ｖとなった。これに対し従来の
場合、すなわち初期化波形が終了した後に初期化波形の
終了電圧（０Ｖ）をしばらく継続する時間（５０μｓ）
を設けた場合には、データパルスの電圧はＶｂ＝７５Ｖ
であった。本実施の形態によれば、このように従来に比
べてデータパルスの電圧を低下させることができるの
で、書き込み回路の消費電力は従来の７５％まで低減す
るとともに、書き込み回路に使用する駆動素子の耐電圧
が低下するためコストを抑えることができる。
【００３０】次に、本発明の第２の実施の形態であるパ
ネルの駆動装置のブロック図を図５に示す。図５が図１
と異なる点は制御回路２７の代わりに、初期化回路１７
と走査回路１５との間に制御回路２８を設けたことであ
る。制御回路２８では、直列接続された抵抗２９および
ダイオード３０とダイオード３１とが並列接続されてお
り、抵抗２９とダイオード３０との接続点にはダイオー
ド３２を介して定電圧回路３３が接続されている。
ネルの駆動装置のブロック図を図５に示す。図５が図１
と異なる点は制御回路２７の代わりに、初期化回路１７
と走査回路１５との間に制御回路２８を設けたことであ
る。制御回路２８では、直列接続された抵抗２９および
ダイオード３０とダイオード３１とが並列接続されてお
り、抵抗２９とダイオード３０との接続点にはダイオー
ド３２を介して定電圧回路３３が接続されている。
【００３１】この駆動装置の初期化期間の動作につい
て、図６に示す初期化波形図および図５を用いて説明す
る。図６の初期化波形以外については、図２で説明した
駆動波形と同じであるので、書き込み期間、維持期間お
よび消去期間における動作説明は省略する。
て、図６に示す初期化波形図および図５を用いて説明す
る。図６の初期化波形以外については、図２で説明した
駆動波形と同じであるので、書き込み期間、維持期間お
よび消去期間における動作説明は省略する。
【００３２】図６の初期化期間において、維持回路１６
はハイインピーダンス状態であり、初期化回路１７から
は、０（Ｖ）からＶｃ（Ｖ）まで急峻に立ち上がりＶｃ
（Ｖ）からＶｄ（Ｖ）まで緩やかに立ち上がった後、Ｖ
ｄ（Ｖ）からＶｅ（Ｖ）まで急峻に立ち下がりＶｅ
（Ｖ）から０（Ｖ）まで緩やかに立ち下がる緩勾配波形
が出力される。また、定電圧回路３３の出力はＶref＝
Ｖｉ（Ｖ）に設定されている。緩勾配波形が０（Ｖ）か
らＶｄ（Ｖ）まで立ち上がる期間では、制御回路２８内
のダイオード３１が導通するので、初期化回路１７から
出力されて制御回路２８へ入力された緩勾配波形はその
ままの形で制御回路２８から出力されて走査回路１５に
加えられる。緩勾配波形がＶｄ（Ｖ）からＶｉ（Ｖ）ま
で立ち下がる期間では、制御回路２８内のダイオード３
０が導通するとともに、このときの電圧降下が無視でき
る抵抗値に抵抗２９が設定されているので、初期化回路
１７から出力されて制御回路２８へ入力された緩勾配波
形はそのままの形で制御回路２８から出力されて走査回
路１５に加えられる。初期化回路１７から出力される緩
勾配波形が定電圧回路３３の出力Ｖref（Ｖ）以下にな
ると、ダイオード３２が導通状態になり、抵抗２９とダ
イオード３０との接続点はダイオード３２を介してＶre
f＝Ｖｉ（Ｖ）にクランプされ、制御回路２８の出力も
Ｖref＝Ｖｉ（Ｖ）にクランプされる。初期化回路１７
の出力が０（Ｖ）になっても、定電圧回路３３の出力電
流能力はＶref／（抵抗２９の抵抗値）よりも大きく設
定されているので、抵抗２９とダイオード３０との接続
点および制御回路２８の出力は、Ｖref＝Ｖｉ（Ｖ）に
クランプされ続けることになる。走査回路１５は制御回
路２８の出力を通過させる状態になっており、制御回路
２８の出力はそのまま走査電極ＳＣＮ1〜ＳＣＮNに印加
される。
はハイインピーダンス状態であり、初期化回路１７から
は、０（Ｖ）からＶｃ（Ｖ）まで急峻に立ち上がりＶｃ
（Ｖ）からＶｄ（Ｖ）まで緩やかに立ち上がった後、Ｖ
ｄ（Ｖ）からＶｅ（Ｖ）まで急峻に立ち下がりＶｅ
（Ｖ）から０（Ｖ）まで緩やかに立ち下がる緩勾配波形
が出力される。また、定電圧回路３３の出力はＶref＝
Ｖｉ（Ｖ）に設定されている。緩勾配波形が０（Ｖ）か
らＶｄ（Ｖ）まで立ち上がる期間では、制御回路２８内
のダイオード３１が導通するので、初期化回路１７から
出力されて制御回路２８へ入力された緩勾配波形はその
ままの形で制御回路２８から出力されて走査回路１５に
加えられる。緩勾配波形がＶｄ（Ｖ）からＶｉ（Ｖ）ま
で立ち下がる期間では、制御回路２８内のダイオード３
０が導通するとともに、このときの電圧降下が無視でき
る抵抗値に抵抗２９が設定されているので、初期化回路
１７から出力されて制御回路２８へ入力された緩勾配波
形はそのままの形で制御回路２８から出力されて走査回
路１５に加えられる。初期化回路１７から出力される緩
勾配波形が定電圧回路３３の出力Ｖref（Ｖ）以下にな
ると、ダイオード３２が導通状態になり、抵抗２９とダ
イオード３０との接続点はダイオード３２を介してＶre
f＝Ｖｉ（Ｖ）にクランプされ、制御回路２８の出力も
Ｖref＝Ｖｉ（Ｖ）にクランプされる。初期化回路１７
の出力が０（Ｖ）になっても、定電圧回路３３の出力電
流能力はＶref／（抵抗２９の抵抗値）よりも大きく設
定されているので、抵抗２９とダイオード３０との接続
点および制御回路２８の出力は、Ｖref＝Ｖｉ（Ｖ）に
クランプされ続けることになる。走査回路１５は制御回
路２８の出力を通過させる状態になっており、制御回路
２８の出力はそのまま走査電極ＳＣＮ1〜ＳＣＮNに印加
される。
【００３３】したがって、初期化期間において走査電極
ＳＣＮ1〜ＳＣＮNには、０（Ｖ）からＶｃ（Ｖ）まで急
峻に立ち上がりＶｃ（Ｖ）からＶｄ（Ｖ）まで緩やかに
立ち上がった後、Ｖｄ（Ｖ）からＶｅ（Ｖ）まで急峻に
立ち下がりＶｅ（Ｖ）からＶｉ（Ｖ）まで緩やかに立ち
下がる初期化波形が印加され、初期化波形が終了した後
は初期化波形の終了電圧であるＶｉ（Ｖ）が壁電荷を保
持できる電圧として印加される。このように、制御回路
２８は初期化波形の終了電圧を所定の電圧Ｖref＝Ｖｉ
（Ｖ）にクランプすることができる回路である。
ＳＣＮ1〜ＳＣＮNには、０（Ｖ）からＶｃ（Ｖ）まで急
峻に立ち上がりＶｃ（Ｖ）からＶｄ（Ｖ）まで緩やかに
立ち上がった後、Ｖｄ（Ｖ）からＶｅ（Ｖ）まで急峻に
立ち下がりＶｅ（Ｖ）からＶｉ（Ｖ）まで緩やかに立ち
下がる初期化波形が印加され、初期化波形が終了した後
は初期化波形の終了電圧であるＶｉ（Ｖ）が壁電荷を保
持できる電圧として印加される。このように、制御回路
２８は初期化波形の終了電圧を所定の電圧Ｖref＝Ｖｉ
（Ｖ）にクランプすることができる回路である。
【００３４】前述したように、初期化波形の後半にある
緩やかな立ち下がり傾斜部では微弱な放電が起こること
により各放電セルに形成された壁電荷が弱められるの
で、初期化波形の終了時において各放電セルに残留して
いる壁電荷量は、初期化波形の終了電圧の値によって変
わる。第２の実施の形態では、初期化波形の終了電圧を
０（Ｖ）よりも高いＶｉ（Ｖ）とすることによって、初
期化波形の終了電圧が０（Ｖ）の場合に比べて放電セル
内に形成される壁電荷量を多くしている。このように壁
電荷量を予め多くしておくことにより、走査電極ＳＣＮ
1〜ＳＣＮNの電圧が初期化波形の終了電圧Ｖｉ（Ｖ）に
クランプされている間に放電セル内に形成された壁電荷
が多少減少しても、書き込み放電時に放電セルに残留し
ている壁電荷量を従来よりも多くすることができる。す
なわち、書き込み放電を容易にするように壁電荷を放電
セル内に保持することができる。その結果、書き込み期
間でデータ電極Ｄ1〜ＤMに印加するデータパルスの電圧
を高めることなく、書き込み動作を行うことができる。
緩やかな立ち下がり傾斜部では微弱な放電が起こること
により各放電セルに形成された壁電荷が弱められるの
で、初期化波形の終了時において各放電セルに残留して
いる壁電荷量は、初期化波形の終了電圧の値によって変
わる。第２の実施の形態では、初期化波形の終了電圧を
０（Ｖ）よりも高いＶｉ（Ｖ）とすることによって、初
期化波形の終了電圧が０（Ｖ）の場合に比べて放電セル
内に形成される壁電荷量を多くしている。このように壁
電荷量を予め多くしておくことにより、走査電極ＳＣＮ
1〜ＳＣＮNの電圧が初期化波形の終了電圧Ｖｉ（Ｖ）に
クランプされている間に放電セル内に形成された壁電荷
が多少減少しても、書き込み放電時に放電セルに残留し
ている壁電荷量を従来よりも多くすることができる。す
なわち、書き込み放電を容易にするように壁電荷を放電
セル内に保持することができる。その結果、書き込み期
間でデータ電極Ｄ1〜ＤMに印加するデータパルスの電圧
を高めることなく、書き込み動作を行うことができる。
【００３５】本実施の形態の駆動方法と従来の駆動方法
を用いた場合、駆動に必要なデータパルス電圧を比較し
た。初期化波形の前半にあるＶｃ（Ｖ）からＶｄ（Ｖ）
までの立ち上がり傾斜部と、後半にあるＶｅ（Ｖ）から
Ｖｉ（Ｖ）までの立ち下がり傾斜部の傾斜をそれぞれ３
Ｖ／μｓ、１Ｖ／μｓとし、Ｖｃ＝１８０Ｖ、Ｖｄ＝４
３０Ｖ、Ｖｅ＝１８０Ｖ、Ｖｇ＝８０Ｖ、Ｖｋ＝２００
Ｖ、Ｖｈ＝１８０Ｖとして測定した。本実施の形態の場
合、すなわち走査電極ＳＣＮ1〜ＳＣＮNの電圧を初期化
波形の終了電圧Ｖｉ＝２０Ｖにクランプした場合には、
データパルスの電圧はＶａ＝５５Ｖとなった。一方、従
来の場合にはデータパルスの電圧はＶｂ＝７５Ｖであっ
た。本実施の形態によればＶｉ＝２０Ｖとすることによ
り、従来に比べてデータパルスの電圧を低下させること
ができるので、書き込み回路の消費電力は従来の５４％
まで低減するとともに、書き込み回路に使用する駆動素
子の耐電圧が低下するためコストを抑えることができ
る。
を用いた場合、駆動に必要なデータパルス電圧を比較し
た。初期化波形の前半にあるＶｃ（Ｖ）からＶｄ（Ｖ）
までの立ち上がり傾斜部と、後半にあるＶｅ（Ｖ）から
Ｖｉ（Ｖ）までの立ち下がり傾斜部の傾斜をそれぞれ３
Ｖ／μｓ、１Ｖ／μｓとし、Ｖｃ＝１８０Ｖ、Ｖｄ＝４
３０Ｖ、Ｖｅ＝１８０Ｖ、Ｖｇ＝８０Ｖ、Ｖｋ＝２００
Ｖ、Ｖｈ＝１８０Ｖとして測定した。本実施の形態の場
合、すなわち走査電極ＳＣＮ1〜ＳＣＮNの電圧を初期化
波形の終了電圧Ｖｉ＝２０Ｖにクランプした場合には、
データパルスの電圧はＶａ＝５５Ｖとなった。一方、従
来の場合にはデータパルスの電圧はＶｂ＝７５Ｖであっ
た。本実施の形態によればＶｉ＝２０Ｖとすることによ
り、従来に比べてデータパルスの電圧を低下させること
ができるので、書き込み回路の消費電力は従来の５４％
まで低減するとともに、書き込み回路に使用する駆動素
子の耐電圧が低下するためコストを抑えることができ
る。
【００３６】第２の実施の形態では制御回路２８を初期
化回路１７と独立して設ける構成としたが、初期化回路
１７にクランプ機能を取り込んだ回路構成にしてもよ
い。
化回路１７と独立して設ける構成としたが、初期化回路
１７にクランプ機能を取り込んだ回路構成にしてもよ
い。
【００３７】また、第１の実施の形態では初期化波形の
終了電圧は０（Ｖ）であったが、初期化波形の終了電圧
を０（Ｖ）ではなく第２の実施の形態のようにＶｉ
（Ｖ）とし、Ｖｉ（Ｖ）に達した後すぐにＶｇ（Ｖ）に
上昇させるようにしてもよい。例えばＶｉ＝５〜２０
（Ｖ）とし、Ｖｉ（Ｖ）に達した後すぐにＶｇ（Ｖ）に
上昇させることにより、データパルスの電圧を下げるこ
とができる。Ｖｉ＝２０Ｖの場合には、データパルスの
電圧はＶａ＝４５Ｖとなり、書き込み回路の消費電力を
従来の３６％まで低減することができる。
終了電圧は０（Ｖ）であったが、初期化波形の終了電圧
を０（Ｖ）ではなく第２の実施の形態のようにＶｉ
（Ｖ）とし、Ｖｉ（Ｖ）に達した後すぐにＶｇ（Ｖ）に
上昇させるようにしてもよい。例えばＶｉ＝５〜２０
（Ｖ）とし、Ｖｉ（Ｖ）に達した後すぐにＶｇ（Ｖ）に
上昇させることにより、データパルスの電圧を下げるこ
とができる。Ｖｉ＝２０Ｖの場合には、データパルスの
電圧はＶａ＝４５Ｖとなり、書き込み回路の消費電力を
従来の３６％まで低減することができる。
【００３８】上記実施の形態では、初期化波形が前半お
よび後半にそれぞれ緩やかな傾斜を持つランプ波形を有
する場合について説明したが、この緩やかな傾斜を持つ
ランプ波形がＣＲを用いた時定数回路で発生されるなま
った波形である場合でも本発明を適用できる。また、初
期化波形の後半が緩やかな傾斜を持つ波形であれば、初
期化波形の前半が急激に立ち上がるパルス状の波形であ
ってもよい。さらに、初期化期間での駆動波形が、或る
極性の電圧波形およびその後に或る極性に対して逆極性
の方向に緩やかに変化する電圧波形を有する初期化波形
であれば本発明を適用することができ、書き込み期間、
維持期間および消去期間での駆動波形が他の波形の場
合、例えば消去波形が細幅パルスの場合でもよい。
よび後半にそれぞれ緩やかな傾斜を持つランプ波形を有
する場合について説明したが、この緩やかな傾斜を持つ
ランプ波形がＣＲを用いた時定数回路で発生されるなま
った波形である場合でも本発明を適用できる。また、初
期化波形の後半が緩やかな傾斜を持つ波形であれば、初
期化波形の前半が急激に立ち上がるパルス状の波形であ
ってもよい。さらに、初期化期間での駆動波形が、或る
極性の電圧波形およびその後に或る極性に対して逆極性
の方向に緩やかに変化する電圧波形を有する初期化波形
であれば本発明を適用することができ、書き込み期間、
維持期間および消去期間での駆動波形が他の波形の場
合、例えば消去波形が細幅パルスの場合でもよい。
【００３９】上記実施の形態では、初期化波形を走査電
極に印加した場合について説明したが、初期化波形を維
持電極に印加した場合でも本発明を適用できる。
極に印加した場合について説明したが、初期化波形を維
持電極に印加した場合でも本発明を適用できる。
【００４０】また、上記実施の形態では基準電圧が０
（Ｖ）の場合について説明したが、パネルの動作は各電
極間にかかる電圧によるので、基準電圧は０（Ｖ）でな
くてもよい。
（Ｖ）の場合について説明したが、パネルの動作は各電
極間にかかる電圧によるので、基準電圧は０（Ｖ）でな
くてもよい。
【００４１】さらに、上記実施の形態ではサブフィール
ドが初期化期間、書き込み期間、維持期間および消去期
間からなる場合について説明したが、消去波形による動
作を初期化波形による動作の一部として包含させた場合
でも本発明を適用できる。
ドが初期化期間、書き込み期間、維持期間および消去期
間からなる場合について説明したが、消去波形による動
作を初期化波形による動作の一部として包含させた場合
でも本発明を適用できる。
【００４２】
【発明の効果】以上説明したように、本発明のＡＣ型プ
ラズマディスプレイパネルの駆動装置によれば、或る極
性の電圧波形および或る極性とは逆極性の方向に緩やか
に変化する電圧波形を有する緩勾配波形を出力する初期
化回路と、緩勾配波形をもとにした初期化波形を走査電
極または維持電極に印加するとき、初期化波形の終了電
圧を所定の値に制御するとともに、初期化波形の印加終
了後、初期化波形を印加した走査電極または維持電極の
電圧を、放電空間に形成された壁電荷を保持できる電圧
にするように機能する制御回路とを備えたことで、書き
込み期間でデータ電極に印加するデータパルスの電圧を
低下させることができ、書き込み回路の耐電圧が下がり
コストの低減ができるとともに、書き込み回路の消費電
力を低減できる。
ラズマディスプレイパネルの駆動装置によれば、或る極
性の電圧波形および或る極性とは逆極性の方向に緩やか
に変化する電圧波形を有する緩勾配波形を出力する初期
化回路と、緩勾配波形をもとにした初期化波形を走査電
極または維持電極に印加するとき、初期化波形の終了電
圧を所定の値に制御するとともに、初期化波形の印加終
了後、初期化波形を印加した走査電極または維持電極の
電圧を、放電空間に形成された壁電荷を保持できる電圧
にするように機能する制御回路とを備えたことで、書き
込み期間でデータ電極に印加するデータパルスの電圧を
低下させることができ、書き込み回路の耐電圧が下がり
コストの低減ができるとともに、書き込み回路の消費電
力を低減できる。
【００４３】また、本発明のＡＣ型プラズマディスプレ
イパネルの駆動方法によれば、或る極性の電圧波形と前
記或る極性とは逆極性の方向に緩やかに変化し、制御回
路によって制御された所定の電圧に至る電圧波形とを有
する初期化波形に続いて、前記放電空間に形成された壁
電荷を保持できる電圧に設定された電圧波形を、前記走
査電極または前記維持電極に印加することで、書き込み
回路の耐電圧が下がりコストおよび消費電力を低減でき
るとともに、書き込み動作時の誤放電の発生が抑制され
表示品位の低下を防止することができる。
イパネルの駆動方法によれば、或る極性の電圧波形と前
記或る極性とは逆極性の方向に緩やかに変化し、制御回
路によって制御された所定の電圧に至る電圧波形とを有
する初期化波形に続いて、前記放電空間に形成された壁
電荷を保持できる電圧に設定された電圧波形を、前記走
査電極または前記維持電極に印加することで、書き込み
回路の耐電圧が下がりコストおよび消費電力を低減でき
るとともに、書き込み動作時の誤放電の発生が抑制され
表示品位の低下を防止することができる。
【図１】本発明の第１の実施の形態のパネルの駆動装置
を示すブロック図
を示すブロック図
【図２】本発明の第１の実施の形態のパネルの駆動方法
を示す動作タイミング図
を示す動作タイミング図
【図３】ＡＣ型プラズマディスプレイパネルの一部切り
欠き斜視図
欠き斜視図
【図４】ＡＣ型プラズマディスプレイパネルの電極配列
図
図
【図５】本発明の第２の実施の形態のパネルの駆動装置
を示すブロック図
を示すブロック図
【図６】本発明の第２の実施の形態での初期化波形を示
す図
す図
【図７】従来のＡＣ型プラズマディスプレイパネルの駆
動方法を示す動作タイミング図
動方法を示す動作タイミング図
１ 第一の基板 ２ 走査電極 ３ 維持電極 ４、７ 誘電体層 ５ 保護膜 ６ 第二の基板 ８ データ電極 ９ 隔壁 １０ 蛍光体 １１ 放電空間 １２ 放電セル １３ パネル １４ 書き込み回路 １５ 走査回路 １６、１８ 維持回路 １７ 初期化回路 １９ 消去回路 ２０ 表示信号処理回路 ２１ タイミング制御回路 ２２、２６ 電圧レベルシフト回路 ２３、３３ 定電圧回路 ２４ 電圧比較器 ２５ ゲート回路 ２７、２８ 制御回路 ２９ 抵抗 ３０、３１、３２ ダイオード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/288 Ｇ０９Ｇ 3/28 Ｈ Ｈ０４Ｎ 5/66 １０１ Ｂ (72)発明者 小川 兼司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 倉田 隆次 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5C058 AA11 AB01 BA02 BA26 BB03 BB07 BB25 5C080 AA05 BB05 DD24 DD26 EE29 FF12 GG12 HH02 HH04 JJ02 JJ04 JJ06
Claims (6)
- 【請求項１】 誘電体層で覆われた複数の走査電極およ
び維持電極が配列された基板と、前記走査電極および前
記維持電極と交差するように複数のデータ電極が配列さ
れた他の基板とが放電空間を挟んで対向配置されたＡＣ
型プラズマディスプレイパネルの駆動装置であって、或
る極性の電圧波形および前記或る極性とは逆極性の方向
に緩やかに変化する電圧波形を有する緩勾配波形を出力
する初期化回路と、前記緩勾配波形をもとにした初期化
波形を前記走査電極または前記維持電極に印加すると
き、前記初期化波形の終了電圧を所定の値に制御すると
ともに、前記初期化波形の印加終了後、前記初期化波形
を印加した前記走査電極または前記維持電極の電圧を、
前記放電空間に形成された壁電荷を保持できる電圧にす
るように機能する制御回路とを備えたＡＣ型プラズマデ
ィスプレイパネルの駆動装置。 - 【請求項２】 前記制御回路は、前記所定の値の電圧を
出力する定電圧回路、および、前記初期化回路の出力電
圧と前記定電圧回路の出力電圧とを比較する電圧比較器
を有する請求項１に記載のＡＣ型プラズマディスプレイ
パネルの駆動装置。 - 【請求項３】 前記制御回路は、前記初期化波形の終了
電圧を前記所定の値にクランプする回路である請求項１
に記載のＡＣ型プラズマディスプレイパネルの駆動装
置。 - 【請求項４】 誘電体層で覆われた複数の走査電極およ
び維持電極が配列された基板と、前記走査電極および前
記維持電極と交差するように複数のデータ電極が配列さ
れた別の基板とが放電空間を挟んで対向配置されたＡＣ
型プラズマディスプレイパネルの駆動方法であって、或
る極性の電圧波形と前記或る極性とは逆極性の方向に緩
やかに変化し、制御回路によって制御された所定の電圧
に至る電圧波形とを有する初期化波形に続いて、前記放
電空間に形成された壁電荷を保持できる電圧に設定され
た電圧波形を、前記走査電極または前記維持電極に印加
するＡＣ型プラズマディスプレイパネルの駆動方法。 - 【請求項５】 前記壁電荷を保持できる電圧が、前記所
定の電圧に対して前記或る極性の方向にシフトした電圧
である請求項４に記載のＡＣ型プラズマディスプレイパ
ネルの駆動方法。 - 【請求項６】 前記壁電荷を保持できる電圧が前記所定
の電圧と同じである請求項４に記載のＡＣ型プラズマデ
ィスプレイパネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214068A JP4617541B2 (ja) | 2000-07-14 | 2000-07-14 | Ａｃ型プラズマディスプレイパネルの駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214068A JP4617541B2 (ja) | 2000-07-14 | 2000-07-14 | Ａｃ型プラズマディスプレイパネルの駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002032055A true JP2002032055A (ja) | 2002-01-31 |
| JP4617541B2 JP4617541B2 (ja) | 2011-01-26 |
Family
ID=18709719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000214068A Expired - Fee Related JP4617541B2 (ja) | 2000-07-14 | 2000-07-14 | Ａｃ型プラズマディスプレイパネルの駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4617541B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003241709A (ja) * | 2002-02-15 | 2003-08-29 | Samsung Sdi Co Ltd | プラズマディスプレイパネルの駆動方法 |
| KR100456152B1 (ko) * | 2002-05-11 | 2004-11-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| KR100472366B1 (ko) * | 2002-04-04 | 2005-03-08 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| JP2005292840A (ja) * | 2004-04-02 | 2005-10-20 | Lg Electronics Inc | プラズマ表示装置とその駆動方法 |
| JP2007218972A (ja) * | 2006-02-14 | 2007-08-30 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| KR100839413B1 (ko) * | 2007-01-02 | 2008-06-20 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 디스플레이 장치의 구동 장치 |
| WO2009107341A1 (ja) * | 2008-02-27 | 2009-09-03 | パナソニック株式会社 | プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314078A (ja) * | 1993-04-30 | 1994-11-08 | Fujitsu Ltd | 表示駆動装置及び表示駆動方法 |
| JPH10228257A (ja) * | 1996-10-08 | 1998-08-25 | Hitachi Ltd | プラズマディスプレイパネルの駆動方法、駆動装置及びこれを用いたプラズマディスプレイ |
| JPH10319901A (ja) * | 1997-03-18 | 1998-12-04 | Fujitsu Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2000501199A (ja) * | 1995-11-29 | 2000-02-02 | プラズマコ・インコーポレイテッド | 高コントラストプラズマディスプレイ |
| JP2000075835A (ja) * | 1998-06-18 | 2000-03-14 | Fujitsu Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2000194317A (ja) * | 1998-12-25 | 2000-07-14 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネル及びその駆動方法 |
-
2000
- 2000-07-14 JP JP2000214068A patent/JP4617541B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314078A (ja) * | 1993-04-30 | 1994-11-08 | Fujitsu Ltd | 表示駆動装置及び表示駆動方法 |
| JP2000501199A (ja) * | 1995-11-29 | 2000-02-02 | プラズマコ・インコーポレイテッド | 高コントラストプラズマディスプレイ |
| JPH10228257A (ja) * | 1996-10-08 | 1998-08-25 | Hitachi Ltd | プラズマディスプレイパネルの駆動方法、駆動装置及びこれを用いたプラズマディスプレイ |
| JPH10319901A (ja) * | 1997-03-18 | 1998-12-04 | Fujitsu Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2000075835A (ja) * | 1998-06-18 | 2000-03-14 | Fujitsu Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2000194317A (ja) * | 1998-12-25 | 2000-07-14 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネル及びその駆動方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003241709A (ja) * | 2002-02-15 | 2003-08-29 | Samsung Sdi Co Ltd | プラズマディスプレイパネルの駆動方法 |
| JP4568474B2 (ja) * | 2002-02-15 | 2010-10-27 | 三星エスディアイ株式会社 | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネル |
| KR100472366B1 (ko) * | 2002-04-04 | 2005-03-08 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| KR100456152B1 (ko) * | 2002-05-11 | 2004-11-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
| JP2005292840A (ja) * | 2004-04-02 | 2005-10-20 | Lg Electronics Inc | プラズマ表示装置とその駆動方法 |
| JP2007218972A (ja) * | 2006-02-14 | 2007-08-30 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| KR100839413B1 (ko) * | 2007-01-02 | 2008-06-20 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 디스플레이 장치의 구동 장치 |
| US8040296B2 (en) | 2007-01-02 | 2011-10-18 | Samsung Sdi Co., Ltd. | Plasma display device and driving apparatus thereof |
| WO2009107341A1 (ja) * | 2008-02-27 | 2009-09-03 | パナソニック株式会社 | プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置 |
| JPWO2009107341A1 (ja) * | 2008-02-27 | 2011-06-30 | パナソニック株式会社 | プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4617541B2 (ja) | 2011-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3692827B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| US7348938B2 (en) | Method and apparatus for driving plasma display panel | |
| KR100528525B1 (ko) | 교류형 플라즈마 디스플레이 장치 | |
| KR100385216B1 (ko) | 리셋 안정화를 위한 플라즈마 디스플레이 패널의 구동방법및 그 장치 | |
| JP2002014652A (ja) | 表示パネルの駆動方法 | |
| EP1383102B1 (en) | Method and apparatus for a driving plasma display panel having a non-display area | |
| JP2003122294A (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| US7733301B2 (en) | Plasma display apparatus and driving method thereof | |
| JP2003255887A (ja) | プラズマディスプレイ装置 | |
| KR20050015295A (ko) | 플라즈마 디스플레이 패널 및 그의 구동 방법 | |
| US20060256042A1 (en) | Plasma display apparatus and driving method thereof | |
| JP2002032055A (ja) | Ａｃ型プラズマディスプレイパネルの駆動装置および駆動方法 | |
| US7612740B2 (en) | Plasma display and driving method thereof | |
| KR100448477B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
| JP2895397B2 (ja) | 気体放電型表示装置の駆動方法 | |
| KR100482337B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 | |
| JP3864975B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動方法 | |
| JP2003043989A (ja) | プラズマディスプレイ装置 | |
| JP2002149110A (ja) | プラズマディスプレイパネルの駆動方法 | |
| US20080143646A1 (en) | Apparatus and method for driving a plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070627 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070712 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101011 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |