JP4450751B2 - メッシュモデル作成方法、シミュレーション装置及びプログラム - Google Patents
メッシュモデル作成方法、シミュレーション装置及びプログラム Download PDFInfo
- Publication number
- JP4450751B2 JP4450751B2 JP2005078001A JP2005078001A JP4450751B2 JP 4450751 B2 JP4450751 B2 JP 4450751B2 JP 2005078001 A JP2005078001 A JP 2005078001A JP 2005078001 A JP2005078001 A JP 2005078001A JP 4450751 B2 JP4450751 B2 JP 4450751B2
- Authority
- JP
- Japan
- Prior art keywords
- mesh
- memory unit
- analysis
- meshes
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
- G06T17/20—Finite element generation, e.g. wire-frame surface description, tesselation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
ただし、L□=μ0×D
μ0=1.256637×10−9 (H/mm)
R=R□×(L12/W12) (Ω)
ただし、R□=ρ/t
ρ=2.0×10−5 (Ωmm) (電源層及びグランド層が銅からなる場合の66℃における値)
このようにして、ステップS3は、比較的少ないメッシュ数を用い、且つ、比較的簡単な計算式を用いてL値及びR値を高速に算出することができる。
R=R□×3.766 (Ω)
ステップS6の後、ステップS4は、メモリ部202に格納された抽出部分21のデータ、グリッドのデータ、L値及びR値に基づいてメッシュモデルを作成し、作成されたメッシュモデルを用いて任意のシミュレーション処理を行い、処理は終了する。
(付記1) シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割して各メッシュのデータをメモリ部に格納するメッシュ形成ステップと、
該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出し、算出したインダクタンス値及び抵抗値を該メモリ部に格納する第1の計算ステップと、
該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成するメッシュモデル作成ステップとを含むことを特徴とする、メッシュモデル作成方法。
(付記2) 互いに隣り合う2つの着目メッシュM1,M2の境界線の幅をW12、これらのメッシュM1,M2内のノードN1,N2間の距離をL12、シートインダクタンスをL□、シート抵抗をR□、電源層とグランド層との間の距離をD、電源層及びグランド層の夫々の膜厚をtで表すと、メッシュM1,M2間のL値及びR値を算出する該所定の計算式は、
L=L□×(L12/W12)×0.5 (H)
ただし、L□=μ0×D
μ0=1.256637×10−9 (H/mm)
R=R□×(L12/W12) (Ω)
ただし、R□=ρ/t
ρ=2.0×10−5 (Ωmm) (電源層及びグランド層が銅からなる場合の66℃における値)
であることを特徴とする、付記1記載のメッシュモデル作成方法。
(付記3) 該メモリ部に格納された各メッシュのデータに基づいて、各着目メッシュの形状が複雑であるか否かを判定する判定ステップを更に含み、
該第1の計算ステップは、該判定ステップが該各着目メッシュの形状は複雑でないと判定すると行われることを特徴とする、付記1又は2記載のメッシュモデル作成方法。
(付記4) 複雑であると判定された着目メッシュの部分を抽出し、抽出部分をメッシュより更に細かいグリッドに分割し、各グリッドに対してDC解析を行い、抽出部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納する解析ステップと、
該解析ステップによる該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出して該メモリ部に格納する第3の算出ステップとを更に含み、
該解析ステップ及び該第2の計算ステップは、該判定ステップが該着目メッシュの形状が複雑であると判定すると行われることを特徴とする、付記3記載のメッシュモデル作成方法。
(付記5) 指示に応答して行われる解析ステップ及び第2の計算ステップを更に含み、
該解析ステップは、指示された着目メッシュからなる特定部分をメッシュより更に細かいグリッドに分割し、各グリッドに対してDC解析を行い、該特定部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納し、
該第2の計算ステップは、該解析ステップによる該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出して該メモリ部に格納し、
該メッシュモデル作成ステップは、既に作成されているメッシュモデルの該特定部分のインダクタンス値及び抵抗値を、該第2の計算ステップで算出されたインダクタンス値及び抵抗値に基づいて変更することを特徴とする、付記1又は2記載のメッシュモデル作成方法。
(付記6) プロセッサと、
該プロセッサの処理で用いられるデータを格納するメモリ部とを備え、
該プロセッサは、
シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割して各メッシュのデータを該メモリ部に格納するメッシュ形成手段と、
該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出し、算出したインダクタンス値及び抵抗値を該メモリ部に格納する第1の計算手段と、
該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成し、作成されたメッシュモデルを用いて任意のシミュレーション処理を行うシミュレーション手段とを有することを特徴とする、シミュレーション装置。
(付記7) 互いに隣り合う2つの着目メッシュM1,M2の境界線の幅をW12、これらのメッシュM1,M2内のノードN1,N2間の距離をL12、シートインダクタンスをL□、シート抵抗をR□、電源層とグランド層との間の距離をD、電源層及びグランド層の夫々の膜厚をtで表すと、メッシュM1,M2間のL値及びR値を算出する該所定の計算式は、
L=L□×(L12/W12)×0.5 (H)
ただし、L□=μ0×D
μ0=1.256637×10−9 (H/mm)
R=R□×(L12/W12) (Ω)
ただし、R□=ρ/t
ρ=2.0×10−5 (Ωmm) (電源層及びグランド層が銅からなる場合の66℃における値)
であることを特徴とする、付記6記載のシミュレーション装置。
(付記8) 該プロセッサは、
該メモリ部に格納された各メッシュのデータに基づいて、各着目メッシュの形状が複雑であるか否かを判定する判定手段を更に有し、
該第1の計算手段による計算処理は、該判定手段が該各着目メッシュの形状は複雑でないと判定すると行われることを特徴とする、付記6又は7記載のシミュレーション装置。
(付記9) 該プロセッサは、
複雑であると判定された着目メッシュの部分を抽出し、抽出部分をメッシュより更に細かいグリッドに分割し、各グリッドに対してDC解析を行い、抽出部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納する解析手段と、
該解析手段による該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出する第3の算出手段とを更に有し、
該解析手段による該DC解析及び該第2の計算手段による計算処理は、該判定手段が該着目メッシュの形状が複雑であると判定すると行われることを特徴とする、付記8記載のシミュレーション装置。
(付記10) 該プロセッサは、
指示に応答してDC解析を行う解析手段及び計算処理を行う第2の計算手段を更に有し、
該解析手段は、指示された着目メッシュからなる特定部分をメッシュより更に細かいグリッドに分割し、各グリッドに対してDC解析を行い、該特定部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納し、
該第2の計算手段は、該解析手段による該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出して該メモリ部に格納し、
該メッシュモデル作成手段は、既に作成されているメッシュモデルの該特定部分のインダクタンス値及び抵抗値を、該第2の計算手段で算出されたインダクタンス値及び抵抗値に基づいて変更することを特徴とする、付記6又は7記載のシミュレーション装置。
(付記11) コンピュータにメッシュモデルを作成させるプログラムであって、
該コンピュータに、シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割させて各メッシュのデータをメモリ部に格納させるメッシュ形成手順と、
該コンピュータに、該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出させ、算出したインダクタンス値及び抵抗値を該メモリ部に格納させる第1の計算手順と、
該コンピュータに、該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成させるメッシュモデル作成手順とを含むことを特徴とする、プログラム。
(付記12) 互いに隣り合う2つの着目メッシュM1,M2の境界線の幅をW12、これらのメッシュM1,M2内のノードN1,N2間の距離をL12、シートインダクタンスをL□、シート抵抗をR□、電源層とグランド層との間の距離をD、電源層及びグランド層の夫々の膜厚をtで表すと、メッシュM1,M2間のL値及びR値を算出する該所定の計算式は、
L=L□×(L12/W12)×0.5 (H)
ただし、L□=μ0×D
μ0=1.256637×10−9 (H/mm)
R=R□×(L12/W12) (Ω)
ただし、R□=ρ/t
ρ=2.0×10−5 (Ωmm) (電源層及びグランド層が銅からなる場合の66℃における値)
であることを特徴とする、付記11記載のプログラム。
(付記13) 該コンピュータに、該メモリ部に格納された各メッシュのデータに基づいて、各着目メッシュの形状が複雑であるか否かを判定させる判定手順を更に含み、
該コンピュータに、該判定手順が該各着目メッシュの形状は複雑でないと判定すると該第1の計算手順を行わせることを特徴とする、付記11又は12記載のプログラム。
(付記14) 該コンピュータに、複雑であると判定された着目メッシュの部分を抽出させ、抽出部分をメッシュより更に細かいグリッドに分割させ、各グリッドに対してDC解析を行わせ、抽出部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納させる解析手順と、
該コンピュータに、該解析手順による該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出させて該メモリ部に格納させる第3の算出手順とを更に含み、
該コンピュータに、該判定手順が該着目メッシュの形状が複雑であると判定すると該解析手順及び該第2の計算手順を行わせることを特徴とする、付記13記載のプログラム。
(付記15) 該コンピュータに、指示に応答して実行させる解析手順及び第2の計算手順を更に含み、
該解析手順は、該コンピュータに、指示された着目メッシュからなる特定部分をメッシュより更に細かいグリッドに分割させ、各グリッドに対してDC解析を行わせ、該特定部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納させ、
該第2の計算手順は、該コンピュータに、該解析手順による該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出して該メモリ部に格納させ、
該メッシュモデル作成手順は、該コンピュータに、既に作成されているメッシュモデルの該特定部分のインダクタンス値及び抵抗値を、該第2の計算手順で算出されたインダクタンス値及び抵抗値に基づいて変更させることを特徴とする、付記11又は12記載のプログラム。
101 本体部
102a 表示画面
201 CPU
202 メモリ部
Claims (4)
- プロセッサと、
該プロセッサの処理で用いられるデータを格納するメモリ部とを備え、
該プロセッサは、
シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割して各メッシュのデータを該メモリ部に格納するメッシュ形成手段と、
該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出し、算出したインダクタンス値及び抵抗値を該メモリ部に格納する計算手段と、
該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成し、作成されたメッシュモデルを用いて任意のシミュレーション処理を行うシミュレーション手段と、
該メモリ部に格納された各メッシュのデータに基づいて、各着目メッシュの形状が複雑であるか否かを判定する判定手段を有し、
該計算手段による計算処理は、該判定手段が該各着目メッシュの形状は複雑でないと判定すると行われることを特徴とする、シミュレーション装置。 - プロセッサと、
該プロセッサの処理で用いられるデータを格納するメモリ部とを備え、
該プロセッサは、
シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割して各メッシュのデータを該メモリ部に格納するメッシュ形成手段と、
該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出し、算出したインダクタンス値及び抵抗値を該メモリ部に格納する第1の計算手段と、
該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成し、作成されたメッシュモデルを用いて任意のシミュレーション処理を行うシミュレーション手段と、
指示に応答してDC解析を行う解析手段及び計算処理を行う第2の計算手段を有し、
該解析手段は、指示された着目メッシュからなる特定部分をメッシュより更に細かいグリッドに分割し、各グリッドに対してDC解析を行い、該特定部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納し、
該第2の計算手段は、該解析手段による該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出して該メモリ部に格納し、
該シミュレーション手段は、既に作成されているメッシュモデルの該特定部分のインダクタンス値及び抵抗値を、該第2の計算手段で算出されたインダクタンス値及び抵抗値に基づいて変更することを特徴とする、シミュレーション装置。 - コンピュータにメッシュモデルを作成させるプログラムであって、
該コンピュータに、シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割させて各メッシュのデータをメモリ部に格納させるメッシュ形成手順と、
該コンピュータに、該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出させ、算出したインダクタンス値及び抵抗値を該メモリ部に格納させる計算手順と、
該コンピュータに、該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成させるメッシュモデル作成手順と、
該コンピュータに、該メモリ部に格納された各メッシュのデータに基づいて、各着目メッシュの形状が複雑であるか否かを判定させる判定手順を含み、
該コンピュータに、該判定手順が該各着目メッシュの形状は複雑でないと判定すると該計算手順を行わせることを特徴とする、プログラム。 - コンピュータにメッシュモデルを作成させるプログラムであって、
該コンピュータに、シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割させて各メッシュのデータをメモリ部に格納させるメッシュ形成手順と、
該コンピュータに、該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出させ、算出したインダクタンス値及び抵抗値を該メモリ部に格納させる第1の計算手順と、
該コンピュータに、該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成させるメッシュモデル作成手順と、
該コンピュータに、指示に応答してDC解析を行わせる解析手順及び計算処理を行わせる第2の計算手順を含み、
該解析手順は、該コンピュータに、指示された着目メッシュからなる特定部分をメッシュより更に細かいグリッドに分割させ、各グリッドに対してDC解析を行わせ、該特定部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納させ、
該第2の計算手順は、該コンピュータに、該解析手順による該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出して該メモリ部に格納させ、
該メッシュモデル作成手順は、該コンピュータに、既に作成されているメッシュモデルの該特定部分のインダクタンス値及び抵抗値を、該第2の計算手順で算出されたインダクタンス値及び抵抗値に基づいて変更させることを特徴とする、プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005078001A JP4450751B2 (ja) | 2005-03-17 | 2005-03-17 | メッシュモデル作成方法、シミュレーション装置及びプログラム |
US11/189,809 US7467077B2 (en) | 2005-03-17 | 2005-07-27 | Mesh model creating method, simulation apparatus and computer-readable storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005078001A JP4450751B2 (ja) | 2005-03-17 | 2005-03-17 | メッシュモデル作成方法、シミュレーション装置及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006260285A JP2006260285A (ja) | 2006-09-28 |
JP4450751B2 true JP4450751B2 (ja) | 2010-04-14 |
Family
ID=37011480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005078001A Expired - Fee Related JP4450751B2 (ja) | 2005-03-17 | 2005-03-17 | メッシュモデル作成方法、シミュレーション装置及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7467077B2 (ja) |
JP (1) | JP4450751B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7388260B1 (en) | 2004-03-31 | 2008-06-17 | Transmeta Corporation | Structure for spanning gap in body-bias voltage routing structure |
US7305647B1 (en) * | 2005-07-28 | 2007-12-04 | Transmeta Corporation | Using standard pattern tiles and custom pattern tiles to generate a semiconductor design layout having a deep well structure for routing body-bias voltage |
US7577547B2 (en) * | 2006-12-15 | 2009-08-18 | Concepts Eti, Inc. | Jacobian scaling parameter system and method for automatic grid generation |
WO2008076993A2 (en) * | 2006-12-15 | 2008-06-26 | Concepts Eti, Inc. | Variational error correction system and method of grid generation |
US8112245B2 (en) * | 2006-12-15 | 2012-02-07 | Concepts Eti, Inc. | First-point distance parameter system and method for automatic grid generation |
US7577546B2 (en) * | 2006-12-15 | 2009-08-18 | Concepts Eti, Inc. | Source decay parameter system and method for automatic grid generation |
JP2008158962A (ja) * | 2006-12-26 | 2008-07-10 | Fujitsu Ltd | メッシュ分割装置 |
JP4796524B2 (ja) * | 2007-03-09 | 2011-10-19 | 富士通株式会社 | 設計方法、プログラム及び記憶媒体 |
US8792387B2 (en) * | 2009-03-09 | 2014-07-29 | Sony Corporation | System and method for effectively populating a mesh network model |
KR102371157B1 (ko) * | 2016-05-30 | 2022-03-04 | 코벤터, 인크. | 3d 가상 제조 환경에서 전기적 거동 모델링을 위한 시스템 및 방법 |
US10380293B1 (en) * | 2016-12-19 | 2019-08-13 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for implementing physics aware model reduction for three-dimensional designs |
US10909302B1 (en) | 2019-09-12 | 2021-02-02 | Cadence Design Systems, Inc. | Method, system, and computer program product for characterizing electronic designs with electronic design simplification techniques |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10289332A (ja) | 1997-04-16 | 1998-10-27 | Sony Corp | シミュレーションにおけるメッシュ再分割方法 |
US6088254A (en) * | 1999-02-12 | 2000-07-11 | Lucent Technologies Inc. | Uniform mesh clock distribution system |
ATE241228T1 (de) * | 1999-08-31 | 2003-06-15 | Sun Microsystems Inc | System und verfahren zur analyse von störsignalen bei gleichzeitigem schalten |
US6829131B1 (en) * | 1999-09-13 | 2004-12-07 | Carnegie Mellon University | MEMS digital-to-acoustic transducer with error cancellation |
JP3664934B2 (ja) | 2000-02-24 | 2005-06-29 | Necエレクトロニクス株式会社 | 半導体集積回路解析装置とその解析方法並びに解析方法を記録した記録媒体 |
JP3853602B2 (ja) | 2001-03-27 | 2006-12-06 | 富士通株式会社 | 電磁界強度算出装置への入力データ作成方法および作成装置 |
US7096174B2 (en) * | 2001-07-17 | 2006-08-22 | Carnegie Mellon University | Systems, methods and computer program products for creating hierarchical equivalent circuit models |
JP2003141205A (ja) | 2001-10-31 | 2003-05-16 | Fujitsu Ltd | モデル解析方法及び装置、コンピュータプログラム並びに記憶媒体 |
US6870436B2 (en) * | 2002-03-11 | 2005-03-22 | Hewlett-Packard Development Company, L.P. | Method and apparatus to attenuate power plane noise on a printed circuit board using high ESR capacitors |
US6778398B2 (en) * | 2002-10-24 | 2004-08-17 | Koninklijke Philips Electronics N.V. | Thermal-conductive substrate package |
JP4396200B2 (ja) * | 2002-10-30 | 2010-01-13 | 株式会社デンソー | 半導体装置 |
US7127688B2 (en) * | 2003-10-03 | 2006-10-24 | Cadence Design Systems, Inc. | Method and apparatus for determining interactive electromagnetic effects among conductors of a multi-layer circuit |
US7231618B2 (en) * | 2004-04-22 | 2007-06-12 | Optimal Corporation | Fringe RLGC model for interconnect parasitic extraction |
US7178125B1 (en) * | 2004-07-07 | 2007-02-13 | Optimal Corporation | Method for modeling triangle meshed interconnect structures using an electrically equivalent three rectangle combination for each triangle in the triangle mesh |
-
2005
- 2005-03-17 JP JP2005078001A patent/JP4450751B2/ja not_active Expired - Fee Related
- 2005-07-27 US US11/189,809 patent/US7467077B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7467077B2 (en) | 2008-12-16 |
JP2006260285A (ja) | 2006-09-28 |
US20060212278A1 (en) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4450751B2 (ja) | メッシュモデル作成方法、シミュレーション装置及びプログラム | |
JP4597691B2 (ja) | 有限要素法を用いた構造解析方法 | |
CN110168546B (zh) | 用于增材制造过程的热-结构模拟的自适应域约简的***与方法 | |
JP4979142B2 (ja) | Icレイアウトの電気特性の計算 | |
JP4719657B2 (ja) | 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム | |
JP5644606B2 (ja) | メッシュ数予測方法、解析装置及びプログラム | |
US7236895B2 (en) | Analysis apparatus, analysis program product and computer readable recording medium having analysis program recorded thereon | |
JPH07160744A (ja) | 自律進化型ハードウェア設計システム | |
JP2007188188A (ja) | レイアウト方法、cad装置、プログラム及び記憶媒体 | |
JP2010262338A (ja) | 電磁流分布処理装置、電磁流分布処理方法、及び電磁流分布処理プログラム | |
JPWO2007086120A1 (ja) | 情報処理装置、シミュレーション方法、情報処理プログラム | |
JP2007027152A (ja) | プリント基板の設計方法 | |
JP2006004259A (ja) | 電子機器の設計支援システム及び多層プリント回路基板の設計支援システム | |
JP6233034B2 (ja) | 基板解析プログラム、情報処理装置及び基板解析方法 | |
JP4678027B2 (ja) | 集積回路装置の評価装置、評価方法及び評価プログラム | |
JP2009163421A (ja) | 温度予測システム、温度予測方法および温度予測プログラム | |
JP3807911B2 (ja) | 解析装置、解析方法および解析プログラムを記録した記録媒体 | |
JP4998213B2 (ja) | 電気特性見積プログラム、電気特性見積装置および電気特性見積方法 | |
JP4265978B2 (ja) | 多層プリント回路基板の熱設計シミュレーション支援方法及び多層プリント回路基板の熱設計シミュレーション支援プログラム | |
JP2006154983A (ja) | プリント回路基板の熱設計シミュレーション方法及びプリント回路基板の熱設計シミュレーション支援プログラム | |
JP3695823B2 (ja) | 配置決定方法及び配置決定支援装置 | |
JP4672127B2 (ja) | フレキシブル基板の実装シミュレーション方法およびその装置 | |
JP2006277155A (ja) | Cadシステムにおけるモデル選択プログラム | |
TWI483133B (zh) | 產生線路模型之系統及方法 | |
JP6569498B2 (ja) | 電圧降下シミュレーションプログラム、情報処理装置、および電圧降下シミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100126 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |