JP4450751B2 - メッシュモデル作成方法、シミュレーション装置及びプログラム - Google Patents

メッシュモデル作成方法、シミュレーション装置及びプログラム Download PDF

Info

Publication number
JP4450751B2
JP4450751B2 JP2005078001A JP2005078001A JP4450751B2 JP 4450751 B2 JP4450751 B2 JP 4450751B2 JP 2005078001 A JP2005078001 A JP 2005078001A JP 2005078001 A JP2005078001 A JP 2005078001A JP 4450751 B2 JP4450751 B2 JP 4450751B2
Authority
JP
Japan
Prior art keywords
mesh
memory unit
analysis
meshes
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005078001A
Other languages
English (en)
Other versions
JP2006260285A (ja
Inventor
天道 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005078001A priority Critical patent/JP4450751B2/ja
Priority to US11/189,809 priority patent/US7467077B2/en
Publication of JP2006260285A publication Critical patent/JP2006260285A/ja
Application granted granted Critical
Publication of JP4450751B2 publication Critical patent/JP4450751B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G06T17/20Finite element generation, e.g. wire-frame surface description, tesselation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06Power analysis or power optimisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

本発明は、メッシュモデル作成方法、シミュレーション装置及びプログラムに係り、特に回路基板等の電気的シミュレーションを行う際に用いるメッシュモデルを作成するメッシュモデル作成方法、そのようなメッシュモデル作成方法で作成されたメッシュモデルを用いるシミュレーション装置及びプログラムに関する。
プリント回路基板等の電気的シミュレーションを行うために、プリント回路基板の電源層及びグランド層を複数のメッシュに分割し、各メッシュにインダクタンス(L)、キャパシタンス(C)及び抵抗(R)与えることでメッシュモデルを作成する手法が良く用いられる。プリント回路基板全体を複数のメッシュに分割したメッシュモデルを解析する場合、解析精度を向上させるためにメッシュを小さくするとその分解析時間が長くなり、解析時間を減少させるためにメッシュを大きくするとその分解析精度が低下する。
従来のシミュレーション方法は、シミュレーションの対象となる領域を複数の正方形のメッシュに分割し、各メッシュに一定のシートインダクタンス値(L値)やシート抵抗値(R値)を与えたメッシュモデルを作成する。しかし、特にシミュレーションの対象となる領域が複雑な形状を有する場合、図1に示すように、領域を非常に小さなメッシュに分割する必要がある。図1は、従来のシミュレーション方法による領域のメッシュへの分割の一例を示す図である。
尚、シミュレーションにおけるメッシュ再分割を細かいステップで行う方法が、特許文献1に記載されている。又、基板を抵抗の相互接続でモデル化された単位セルモデルの集合体として取り扱う際に、単位セルモデルの寸法を可変として、適切な接続モデルで大きさの異なる単位セルモデル間の接続を行うことにより基板表面のノード数を削減する方法が、特許文献2に記載されている。更に、電気回路装置の三次元データから金属筐体の面データを抽出し、面データに対応する面を四角形のメッシュに分割し、メッシュ分割データを電磁界強度算出装置に出力する方法が、特許文献3に記載されている。
特開平10−289332号公報 特開2001−237412号公報 特開2002−288241号公報
従来のシミュレーション方法では、特にシミュレーションの対象となる領域が複雑な形状を有する場合、図1に示すように、領域を非常に小さなメッシュに分割する必要がある。しかし、メッシュが非常に小さいと、解析精度は向上するものの、解析時間が長くなるという問題があった。他方、解析時間を減少させるためにメッシュを大きくすると、分解析精度が大幅に低下してしまうという問題があった。
そこで、本発明は、解析精度を大幅に低下させることなく解析時間を減少させることのできるメッシュモデル作成方法、シミュレーション装置及びプログラムを提供することを目的とする。
上記の課題は、シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割して各メッシュのデータをメモリ部に格納するメッシュ形成ステップと、該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出し、算出したインダクタンス値及び抵抗値を該メモリ部に格納する第1の計算ステップと、該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成するメッシュモデル作成ステップとを含むことを特徴とするメッシュモデル作成方法によって達成できる。
上記の課題は、プロセッサと、該プロセッサの処理で用いられるデータを格納するメモリ部とを備え、該プロセッサは、シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割して各メッシュのデータを該メモリ部に格納するメッシュ形成手段と、該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出し、算出したインダクタンス値及び抵抗値を該メモリ部に格納する第1の計算手段と、該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成し、作成されたメッシュモデルを用いて任意のシミュレーション処理を行うシミュレーション手段とを有することを特徴とするシミュレーション装置によっても達成できる。
上記の課題は、コンピュータにメッシュモデルを作成させるプログラムであって、該コンピュータに、シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割させて各メッシュのデータをメモリ部に格納させるメッシュ形成手順と、該コンピュータに、該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出させ、算出したインダクタンス値及び抵抗値を該メモリ部に格納させる第1の計算手順と、該コンピュータに、該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成させるメッシュモデル作成手順とを含むことを特徴とするプログラムによっても達成できる。
本発明によれば、解析精度を大幅に低下させることなく解析時間を減少させることのできるメッシュモデル作成方法、シミュレーション装置及びプログラムを実現することができる。
以下に、本発明になるメッシュモデル作成方法、シミュレーション装置及びプログラムの各実施例を、図2以降と共に説明する。
本発明になるシミュレーション装置の一実施例は、本発明になるメッシュモデル作成方法の一実施例及び本発明になるプログラムの一実施例を用いる。本実施例では、本発明がコンピュータシステムに適用されている。図2は、本実施例において本発明が適用されるコンピュータシステムを示す斜視図である。
図2に示すコンピュータシステム100は、CPUやディスクドライブ等を内蔵した本体部101、本体部101からの指示により表示画面102a上に画像を表示するディスプレイ102、コンピュータシステム100に種々の情報を入力するためのキーボード103、ディスプレイ102の表示画面102a上の任意の位置を指定するマウス104及び外部のデータベース等にアクセスして他のコンピュータシステムに記憶されているプログラム等をダウンロードするモデム105を有する。
ディスク110等の可搬型記録媒体に格納されるか、モデム105等の通信装置を使って他のコンピュータシステムの記録媒体106からダウンロードされる、コンピュータシステム100にメッシュモデル作成機能やシミュレーション機能を持たせるプログラム(メッシュモデル作成ソフトウェアやシミュレーションソフトウェア)は、コンピュータシステム100に入力されてコンパイルされる。本発明になるコンピュータ読み取り可能な記憶媒体は、本発明になるプログラムを格納した、例えばディスク110等の記録媒体からなる。本発明になるプログラムを格納する記録媒体は、ディスク110、ICカードメモリ、フロッピー(登録商標)ディスク、光磁気ディスク、CD−ROM等の可搬型記録媒体に限定されるものではなく、モデム105やLAN等の通信装置や通信手段を介して接続されるコンピュータシステムでアクセス可能な各種記録媒体を含む。
図3は、コンピュータシステム100の本体部101内の要部の構成を説明するブロック図である。同図中、本体部101は、バス200により接続されたCPU201、RAMやROM等からなるメモリ部202、ディスク110用のディスクドライブ203及びハードディスクドライブ204からなる。本実施例では、ディスプレイ102、キーボード103及びマウス104も、バス200を介してCPU201に接続されているが、これらは直接CPU201に接続されていても良い。又、ディスプレイ102は、入出力画像データの処理を行う周知のグラフィックインタフェース(図示せず)を介してCPU201に接続されていても良い。
尚、コンピュータシステム100の構成は図2及び図3に示す構成に限定されるものではなく、代わりに各種周知の構成を使用しても良い。
メッシュモデル作成処理は、例えば特開2003−141205号公報に記載されているように、プリント回路基板の物理情報を入力するステップS21と、素子のプリント回路基板上の実装位置を入力するステップS22と、メッシュモデルのパラメータを計算するステップS23と、計算されたパラメータに基づいて作成されたメッシュモデルを出力するステップS24とを含む。このようにして作成されたメッシュモデルは、各種解析を行うシミュレーション処理に用いられる。上記特開2003−141205号公報に記載されているシミュレーションの場合、メッシュモデルに貫通電流モデル及びドライバモデルを適切に配置して回路解析用モデルを作成し、この回路解析用モデルを用いて電源ノイズ解析処理等のシミュレーション処理を行う。
本発明は、特に上記ステップS22におけるシートインダクタンス値(L値)やシート抵抗値(R値)の計算を簡略化して、解析精度を大幅に低下させることなく解析時間を減少可能とするものである。
図4は、CPU201のメッシュモデル作成処理を説明するフローチャートであり、プログラム(メッシュモデル作成ソフトウェア及びシミュレーションソフトウェア)の本実施例に対応する。同図中、ステップS1は、例えばプリント回路基板やパッケージの基板の電源層及びグランド層等のシミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割して各メッシュのデータを例えばメモリ部202に格納する。
図5は、シミュレーションの対象となる領域10を9個のメッシュM1〜M9に分割した場合を示す図である。同図中、ノードN1〜N9は黒丸印で示し、隣り合うメッシュの境界線は破線で示し、隣り合うノードを結ぶ直線は太い実線で示す。
ステップS2は、メモリ部202に格納された各メッシュのデータに基づいて、各着目メッシュの形状が複雑であるか否かを判定する。ステップS2の判定結果がNOであると処理はステップS3へ進み、YESであると処理は後述するステップS5へ進む。
図6及び図7は、メッシュの形状が複雑であるか否かを判定するステップS2を説明する図である。図6は、メッシュの形状が複雑ではないと判定する場合を示し、図7は、メッシュの形状が複雑であると判定する場合を示す。図6では、互いに隣り合う2つのメッシュMi,Mjの境界線は、これら2つのメッシュMi,Mj内のノードNi,Njを結ぶ直線11に対する垂直二等分線であるが、直線11はメッシュMi,Mj内に納まっておりメッシュMi,Mjの外部に飛び出ていおらず、且つ、メッシュMi,Mj内にビア等の穴は形成されていないので、着目メッシュMi又はMjの形状は複雑ではないと判定される。他方、図7では、互いに隣り合う2つのメッシュMi,Mjの境界線は、これら2つのメッシュMi,Mj内のノードNi,Njを結ぶ直線12に対する垂直二等分線であるが、直線12はメッシュMjの外部に飛び出しているので、メッシュMi,Mj内にビア等の穴が形成されているか否かにかかわらず、着目メッシュMi又はMjの形状は複雑であると判定される。又、直線12がメッシュMi,Mjの外部に飛び出していなくても、メッシュMi,Mj内にビア等の穴が形成されていれば、着目メッシュMi,Mjの形状は複雑であると判定される。
ステップS2の判定結果がNOの場合、ステップS3は、例えばメモリ部202に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のL値及びR値を、メモリ部202に格納されたメッシュのデータ、即ち、図5に示すメッシュのデータに基づいて算出し、算出したL値及びR値をメモリ部202に格納する。図5において、例えば互いに隣り合う2つのメッシュM1,M2の境界線の幅をW12、これらのメッシュM1,M2内のノードN1,N2間の距離をL12、シートインダクタンスをL□、シート抵抗をR□、電源層とグランド層との間の距離をD、電源層及びグランド層の夫々の膜厚をtで表すと、メッシュM1,M2間のL値及びR値は、以下の如き所定の計算式から算出することができる。
L=L□×(L12/W12)×0.5 (H)
ただし、L□=μ0×D
μ0=1.256637×10−9 (H/mm)
R=R□×(L12/W12) (Ω)
ただし、R□=ρ/t
ρ=2.0×10−5 (Ωmm) (電源層及びグランド層が銅からなる場合の66℃における値)
このようにして、ステップS3は、比較的少ないメッシュ数を用い、且つ、比較的簡単な計算式を用いてL値及びR値を高速に算出することができる。
ステップS4は、メモリ部202に格納されたメッシュのデータ、L値及びR値に基づいてメッシュモデルを作成し、作成されたメッシュモデルを用いて任意のシミュレーション処理を行い、処理は終了する。ステップS4で行うシミュレーション処理は特に限定されないが、電源ノイズ解析処理等のシミュレーション処理であっても良い。
他方、ステップS2の判定結果がYESの場合、ステップS5は、複雑であると判定された着目メッシュの部分を抽出し、抽出部分をメッシュより更に細かいグリッドに分割し、各グリッドに対してSPICE(Simulation Program with Integrated Circuit Emphasis)を用いたDC解析を行う。抽出部分のデータ、各グリッドのデータ及びDC解析の結果は、メモリ部202に格納される。
図8は、複雑であると判定された着目メッシュMi,Mjの抽出部分21を示す図であり、図9は、グリッドr11〜r16,r21〜r26,r31〜r36,r45,r46,r55,r56に分割された抽出部分21を示す図である。図8において、ノードNiはメッシュMiに含まれ、ノードNjはメッシュMjに含まれる。ビア等の穴Hは、メッシュMi,Mjを跨いでいる。図9において、各グリッドr11,...,r56は、対応するノードn11,...,n56を含む。グリッドr11,r12のノードn11,n12間は抵抗値R1で表され、・・・、グリッドr55,r56のノードn55,n56間は抵抗値R26で表される。尚、図9では、各グリッドr11,...,r56は説明の便宜上正方形であるが、他の多角形の形状であっても良い。
図10は、SPICEを用いたDC解析により得られる抵抗値のラダーモデルを示す図であり、説明の便宜上各抵抗値R1〜R26は1Ωであるものとする。
ステップS6は、SPICEを用いたDC解析に基づいて、各グリッドr11,...,r56のR値及びL値を算出する。図11は、この場合にコンピュータシステム100の表示画面102aに表示されるDC解析を示す図である。ノードn11に初期電圧の0Vを印加し、ノードn56を−1Aの電流で引っ張ると、ノードn56の電圧が0Vより下がり、抽出部分21の抵抗値が求まる。図11中、vpsはノードn11に印加される電圧源、ipsはノードn56に印加される電流源を示す。
図12は、コンピュータシステム100の表示画面102aに表示される、図11に示すDC解析の結果を示す図であり、環境温度tempが25℃の場合、抽出部分21の抵抗値が3.766Ωであることがわかる。この場合、抽出部分21のL値及びR値は、以下の如き所定の計算式から算出することができる。
L=L□×0.5×3.766 (H)
R=R□×3.766 (Ω)
ステップS6の後、ステップS4は、メモリ部202に格納された抽出部分21のデータ、グリッドのデータ、L値及びR値に基づいてメッシュモデルを作成し、作成されたメッシュモデルを用いて任意のシミュレーション処理を行い、処理は終了する。
このようにして、ステップS6は、多数のグリッドを用いて複雑な形状の抽出部分21に対してもL値及びR値を正確に算出することができる。又、ステップS5,S6は、着目メッシュの形状が複雑な場合にのみ行われるので、解析精度を大幅に低下させることなく解析時間を減少することができる。
図13は、CPU201の他のメッシュモデル作成処理を説明するフローチャートであり、プログラム(メッシュモデル作成ソフトウェア及びシミュレーションソフトウェア)の変形例に対応する。図13中、図4と実質的に同じステップには同一符号を付し、その説明は省略する。
図13に示すメッシュモデル作成処理の場合、先ずステップS1,S3により、メモリ部202に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のL値及びR値を、メモリ部202に格納されたメッシュのデータ、即ち、図5に示すメッシュのデータに基づいて算出し、算出したL値及びR値をメモリ部202に格納する。ステップS4−1は、メモリ部202に格納されたメッシュのデータ、L値及びR値に基づいてメッシュモデルを作成し、作成されたメッシュモデルを用いて任意のシミュレーション処理を行う。
ステップS9は、作成されたメッシュモデルの特定部分をメッシュより更に細かいグリッドに分割し、各グリッドに対してSPICEを用いたDC解析を行うか否かを判定し、判定結果がNOであると処理は終了する。上記DC解析を行うか否かは、コンピュータシステム100のオペレータにより手動で決定しても、或いは、図4と共に説明したステップS2のように着目メッシュ(特定部分)の形状が複雑か否かを自動的に判断することにより決定しても良い。つまり、上記DC解析を行うか否かは、手動又は自動で発生される指示に応答して決定される。
ステップS9の判定結果がYESであると、ステップS5,S6が行われた後に処理はステップS4−1へ戻る。この場合、ステップS4−1は、既に作成されているメッシュモデルの特定部分のL値及びR値を、ステップS6で算出されたL値及びR値に基づいて変更(又は、修正)し、処理はステップS9へ進む。
従って、本変形例では、先ずステップS3により比較的少ないメッシュ数を用い、且つ、比較的簡単な計算式を用いてL値及びR値を高速に算出することでメッシュモデルを作成し、必要に応じてメッシュモデルの特定部分に対しては多数のグリッドを用いてL値及びR値をより正確に算出して既に作成されているメッシュモデルの特定部分のL値及びR値を変更する。これにより、必要な場合にのみメッシュより細かい多数のグリッドを用いてL値及びR値を算出するので、解析精度を大幅に低下させることなく解析時間を減少することができる。
尚、ステップS3,S6で用いる計算式は、上記実施例及び変形例で用いたものに限定されず、対象となる基板の構成や電源層及びグランド層の材質、メッシュやグリッドの大きさ、シミュレーションを行う条件等により適宜変更すれば良い。
本発明は、回路基板等の電気的シミュレーションを行う際に用いるメッシュモデルを作成するのに好適である。
尚、本発明は、以下に付記する発明をも包含するものである。
(付記1) シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割して各メッシュのデータをメモリ部に格納するメッシュ形成ステップと、
該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出し、算出したインダクタンス値及び抵抗値を該メモリ部に格納する第1の計算ステップと、
該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成するメッシュモデル作成ステップとを含むことを特徴とする、メッシュモデル作成方法。
(付記2) 互いに隣り合う2つの着目メッシュM1,M2の境界線の幅をW12、これらのメッシュM1,M2内のノードN1,N2間の距離をL12、シートインダクタンスをL□、シート抵抗をR□、電源層とグランド層との間の距離をD、電源層及びグランド層の夫々の膜厚をtで表すと、メッシュM1,M2間のL値及びR値を算出する該所定の計算式は、
L=L□×(L12/W12)×0.5 (H)
ただし、L□=μ0×D
μ0=1.256637×10−9 (H/mm)
R=R□×(L12/W12) (Ω)
ただし、R□=ρ/t
ρ=2.0×10−5 (Ωmm) (電源層及びグランド層が銅からなる場合の66℃における値)
であることを特徴とする、付記1記載のメッシュモデル作成方法。
(付記3) 該メモリ部に格納された各メッシュのデータに基づいて、各着目メッシュの形状が複雑であるか否かを判定する判定ステップを更に含み、
該第1の計算ステップは、該判定ステップが該各着目メッシュの形状は複雑でないと判定すると行われることを特徴とする、付記1又は2記載のメッシュモデル作成方法。
(付記4) 複雑であると判定された着目メッシュの部分を抽出し、抽出部分をメッシュより更に細かいグリッドに分割し、各グリッドに対してDC解析を行い、抽出部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納する解析ステップと、
該解析ステップによる該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出して該メモリ部に格納する第3の算出ステップとを更に含み、
該解析ステップ及び該第2の計算ステップは、該判定ステップが該着目メッシュの形状が複雑であると判定すると行われることを特徴とする、付記3記載のメッシュモデル作成方法。
(付記5) 指示に応答して行われる解析ステップ及び第2の計算ステップを更に含み、
該解析ステップは、指示された着目メッシュからなる特定部分をメッシュより更に細かいグリッドに分割し、各グリッドに対してDC解析を行い、該特定部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納し、
該第2の計算ステップは、該解析ステップによる該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出して該メモリ部に格納し、
該メッシュモデル作成ステップは、既に作成されているメッシュモデルの該特定部分のインダクタンス値及び抵抗値を、該第2の計算ステップで算出されたインダクタンス値及び抵抗値に基づいて変更することを特徴とする、付記1又は2記載のメッシュモデル作成方法。
(付記6) プロセッサと、
該プロセッサの処理で用いられるデータを格納するメモリ部とを備え、
該プロセッサは、
シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割して各メッシュのデータを該メモリ部に格納するメッシュ形成手段と、
該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出し、算出したインダクタンス値及び抵抗値を該メモリ部に格納する第1の計算手段と、
該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成し、作成されたメッシュモデルを用いて任意のシミュレーション処理を行うシミュレーション手段とを有することを特徴とする、シミュレーション装置。
(付記7) 互いに隣り合う2つの着目メッシュM1,M2の境界線の幅をW12、これらのメッシュM1,M2内のノードN1,N2間の距離をL12、シートインダクタンスをL□、シート抵抗をR□、電源層とグランド層との間の距離をD、電源層及びグランド層の夫々の膜厚をtで表すと、メッシュM1,M2間のL値及びR値を算出する該所定の計算式は、
L=L□×(L12/W12)×0.5 (H)
ただし、L□=μ0×D
μ0=1.256637×10−9 (H/mm)
R=R□×(L12/W12) (Ω)
ただし、R□=ρ/t
ρ=2.0×10−5 (Ωmm) (電源層及びグランド層が銅からなる場合の66℃における値)
であることを特徴とする、付記6記載のシミュレーション装置。
(付記8) 該プロセッサは、
該メモリ部に格納された各メッシュのデータに基づいて、各着目メッシュの形状が複雑であるか否かを判定する判定手段を更に有し、
該第1の計算手段による計算処理は、該判定手段が該各着目メッシュの形状は複雑でないと判定すると行われることを特徴とする、付記6又は7記載のシミュレーション装置。
(付記9) 該プロセッサは、
複雑であると判定された着目メッシュの部分を抽出し、抽出部分をメッシュより更に細かいグリッドに分割し、各グリッドに対してDC解析を行い、抽出部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納する解析手段と、
該解析手段による該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出する第3の算出手段とを更に有し、
該解析手段による該DC解析及び該第2の計算手段による計算処理は、該判定手段が該着目メッシュの形状が複雑であると判定すると行われることを特徴とする、付記8記載のシミュレーション装置。
(付記10) 該プロセッサは、
指示に応答してDC解析を行う解析手段及び計算処理を行う第2の計算手段を更に有し、
該解析手段は、指示された着目メッシュからなる特定部分をメッシュより更に細かいグリッドに分割し、各グリッドに対してDC解析を行い、該特定部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納し、
該第2の計算手段は、該解析手段による該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出して該メモリ部に格納し、
該メッシュモデル作成手段は、既に作成されているメッシュモデルの該特定部分のインダクタンス値及び抵抗値を、該第2の計算手段で算出されたインダクタンス値及び抵抗値に基づいて変更することを特徴とする、付記6又は7記載のシミュレーション装置。
(付記11) コンピュータにメッシュモデルを作成させるプログラムであって、
該コンピュータに、シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割させて各メッシュのデータをメモリ部に格納させるメッシュ形成手順と、
該コンピュータに、該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出させ、算出したインダクタンス値及び抵抗値を該メモリ部に格納させる第1の計算手順と、
該コンピュータに、該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成させるメッシュモデル作成手順とを含むことを特徴とする、プログラム。
(付記12) 互いに隣り合う2つの着目メッシュM1,M2の境界線の幅をW12、これらのメッシュM1,M2内のノードN1,N2間の距離をL12、シートインダクタンスをL□、シート抵抗をR□、電源層とグランド層との間の距離をD、電源層及びグランド層の夫々の膜厚をtで表すと、メッシュM1,M2間のL値及びR値を算出する該所定の計算式は、
L=L□×(L12/W12)×0.5 (H)
ただし、L□=μ0×D
μ0=1.256637×10−9 (H/mm)
R=R□×(L12/W12) (Ω)
ただし、R□=ρ/t
ρ=2.0×10−5 (Ωmm) (電源層及びグランド層が銅からなる場合の66℃における値)
であることを特徴とする、付記11記載のプログラム。
(付記13) 該コンピュータに、該メモリ部に格納された各メッシュのデータに基づいて、各着目メッシュの形状が複雑であるか否かを判定させる判定手順を更に含み、
該コンピュータに、該判定手順が該各着目メッシュの形状は複雑でないと判定すると該第1の計算手順を行わせることを特徴とする、付記11又は12記載のプログラム。
(付記14) 該コンピュータに、複雑であると判定された着目メッシュの部分を抽出させ、抽出部分をメッシュより更に細かいグリッドに分割させ、各グリッドに対してDC解析を行わせ、抽出部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納させる解析手順と、
該コンピュータに、該解析手順による該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出させて該メモリ部に格納させる第3の算出手順とを更に含み、
該コンピュータに、該判定手順が該着目メッシュの形状が複雑であると判定すると該解析手順及び該第2の計算手順を行わせることを特徴とする、付記13記載のプログラム。
(付記15) 該コンピュータに、指示に応答して実行させる解析手順及び第2の計算手順を更に含み、
該解析手順は、該コンピュータに、指示された着目メッシュからなる特定部分をメッシュより更に細かいグリッドに分割させ、各グリッドに対してDC解析を行わせ、該特定部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納させ、
該第2の計算手順は、該コンピュータに、該解析手順による該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出して該メモリ部に格納させ、
該メッシュモデル作成手順は、該コンピュータに、既に作成されているメッシュモデルの該特定部分のインダクタンス値及び抵抗値を、該第2の計算手順で算出されたインダクタンス値及び抵抗値に基づいて変更させることを特徴とする、付記11又は12記載のプログラム。
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、種々の変形及び改良が可能であることは、言うまでもない。
従来のシミュレーション方法による領域のメッシュへの分割の一例を示す図である。 本発明が適用されるコンピュータシステムを示す斜視図である。 コンピュータシステムの本体部内の要部の構成を説明するブロック図である。 CPUのメッシュモデル作成処理を説明するフローチャートである。 シミュレーションの対象となる領域を9個のメッシュに分割した場合を示す図である。 メッシュの形状が複雑ではないと判定する場合を説明する図である。 メッシュの形状が複雑であると判定する場合を説明する図である。 複雑であると判定された着目の抽出部分を示す図である。 グリッドに分割された抽出部分を示す図である。 SPICEを用いたDC解析により得られる抵抗値のラダーモデルを示す図である。 DC解析を示す図である。 DC解析の結果を示す図である。 CPUの他のメッシュモデル作成処理を説明するフローチャートである。
符号の説明
100 コンピュータシステム
101 本体部
102a 表示画面
201 CPU
202 メモリ部

Claims (4)

  1. プロセッサと、
    該プロセッサの処理で用いられるデータを格納するメモリ部とを備え、
    該プロセッサは、
    シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割して各メッシュのデータを該メモリ部に格納するメッシュ形成手段と、
    該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出し、算出したインダクタンス値及び抵抗値を該メモリ部に格納する計算手段と、
    該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成し、作成されたメッシュモデルを用いて任意のシミュレーション処理を行うシミュレーション手段と
    該メモリ部に格納された各メッシュのデータに基づいて、各着目メッシュの形状が複雑であるか否かを判定する判定手段を有し、
    該計算手段による計算処理は、該判定手段が該各着目メッシュの形状は複雑でないと判定すると行われることを特徴とする、シミュレーション装置。
  2. プロセッサと、
    該プロセッサの処理で用いられるデータを格納するメモリ部とを備え、
    該プロセッサは、
    シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割して各メッシュのデータを該メモリ部に格納するメッシュ形成手段と、
    該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出し、算出したインダクタンス値及び抵抗値を該メモリ部に格納する第1の計算手段と、
    該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成し、作成されたメッシュモデルを用いて任意のシミュレーション処理を行うシミュレーション手段と、
    指示に応答してDC解析を行う解析手段及び計算処理を行う第2の計算手段を有し、
    該解析手段は、指示された着目メッシュからなる特定部分をメッシュより更に細かいグリッドに分割し、各グリッドに対してDC解析を行い、該特定部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納し、
    該第2の計算手段は、該解析手段による該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出して該メモリ部に格納し、
    該シミュレーション手段は、既に作成されているメッシュモデルの該特定部分のインダクタンス値及び抵抗値を、該第2の計算手段で算出されたインダクタンス値及び抵抗値に基づいて変更することを特徴とする、シミュレーション装置。
  3. コンピュータにメッシュモデルを作成させるプログラムであって、
    該コンピュータに、シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割させて各メッシュのデータをメモリ部に格納させるメッシュ形成手順と、
    該コンピュータに、該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出させ、算出したインダクタンス値及び抵抗値を該メモリ部に格納させる計算手順と、
    該コンピュータに、該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成させるメッシュモデル作成手順と
    該コンピュータに、該メモリ部に格納された各メッシュのデータに基づいて、各着目メッシュの形状が複雑であるか否かを判定させる判定手順を含み、
    該コンピュータに、該判定手順が該各着目メッシュの形状は複雑でないと判定すると該計算手順を行わせることを特徴とする、プログラム。
  4. コンピュータにメッシュモデルを作成させるプログラムであって、
    該コンピュータに、シミュレーションの対象となる領域を、この領域内の各ノードが1つのメッシュ内に位置するように、且つ、互いに隣り合う2つのメッシュの境界線がこれら2つのメッシュ内のノードを結ぶ直線に対する垂直二等分線で形成されるように、複数の多角形のメッシュに分割させて各メッシュのデータをメモリ部に格納させるメッシュ形成手順と、
    該コンピュータに、該メモリ部に予め格納されている所定の計算式を用いて、互いに隣り合う2つのメッシュ間のインダクタンス値及び抵抗値を、該メモリ部に格納されたメッシュのデータに基づいて算出させ、算出したインダクタンス値及び抵抗値を該メモリ部に格納させる第1の計算手順と、
    該コンピュータに、該メモリ部に格納されたメッシュのデータ、インダクタンス値及び抵抗値に基づいてメッシュモデルを作成させるメッシュモデル作成手順と、
    該コンピュータに、指示に応答してDC解析を行わせる解析手順及び計算処理を行わせる第2の計算手順を含み、
    該解析手順は、該コンピュータに、指示された着目メッシュからなる特定部分をメッシュより更に細かいグリッドに分割させ、各グリッドに対してDC解析を行わせ、該特定部分のデータ、各グリッドのデータ及びDC解析の結果を該メモリ部に格納させ、
    該第2の計算手順は、該コンピュータに、該解析手順による該DC解析に基づいて、各グリッドのインダクタンス値及び抵抗値を算出して該メモリ部に格納させ、
    該メッシュモデル作成手順は、該コンピュータに、既に作成されているメッシュモデルの該特定部分のインダクタンス値及び抵抗値を、該第2の計算手順で算出されたインダクタンス値及び抵抗値に基づいて変更させることを特徴とする、プログラム。
JP2005078001A 2005-03-17 2005-03-17 メッシュモデル作成方法、シミュレーション装置及びプログラム Expired - Fee Related JP4450751B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005078001A JP4450751B2 (ja) 2005-03-17 2005-03-17 メッシュモデル作成方法、シミュレーション装置及びプログラム
US11/189,809 US7467077B2 (en) 2005-03-17 2005-07-27 Mesh model creating method, simulation apparatus and computer-readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005078001A JP4450751B2 (ja) 2005-03-17 2005-03-17 メッシュモデル作成方法、シミュレーション装置及びプログラム

Publications (2)

Publication Number Publication Date
JP2006260285A JP2006260285A (ja) 2006-09-28
JP4450751B2 true JP4450751B2 (ja) 2010-04-14

Family

ID=37011480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005078001A Expired - Fee Related JP4450751B2 (ja) 2005-03-17 2005-03-17 メッシュモデル作成方法、シミュレーション装置及びプログラム

Country Status (2)

Country Link
US (1) US7467077B2 (ja)
JP (1) JP4450751B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7388260B1 (en) 2004-03-31 2008-06-17 Transmeta Corporation Structure for spanning gap in body-bias voltage routing structure
US7305647B1 (en) * 2005-07-28 2007-12-04 Transmeta Corporation Using standard pattern tiles and custom pattern tiles to generate a semiconductor design layout having a deep well structure for routing body-bias voltage
US7577547B2 (en) * 2006-12-15 2009-08-18 Concepts Eti, Inc. Jacobian scaling parameter system and method for automatic grid generation
WO2008076993A2 (en) * 2006-12-15 2008-06-26 Concepts Eti, Inc. Variational error correction system and method of grid generation
US8112245B2 (en) * 2006-12-15 2012-02-07 Concepts Eti, Inc. First-point distance parameter system and method for automatic grid generation
US7577546B2 (en) * 2006-12-15 2009-08-18 Concepts Eti, Inc. Source decay parameter system and method for automatic grid generation
JP2008158962A (ja) * 2006-12-26 2008-07-10 Fujitsu Ltd メッシュ分割装置
JP4796524B2 (ja) * 2007-03-09 2011-10-19 富士通株式会社 設計方法、プログラム及び記憶媒体
US8792387B2 (en) * 2009-03-09 2014-07-29 Sony Corporation System and method for effectively populating a mesh network model
KR102371157B1 (ko) * 2016-05-30 2022-03-04 코벤터, 인크. 3d 가상 제조 환경에서 전기적 거동 모델링을 위한 시스템 및 방법
US10380293B1 (en) * 2016-12-19 2019-08-13 Cadence Design Systems, Inc. Methods, systems, and computer program product for implementing physics aware model reduction for three-dimensional designs
US10909302B1 (en) 2019-09-12 2021-02-02 Cadence Design Systems, Inc. Method, system, and computer program product for characterizing electronic designs with electronic design simplification techniques

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289332A (ja) 1997-04-16 1998-10-27 Sony Corp シミュレーションにおけるメッシュ再分割方法
US6088254A (en) * 1999-02-12 2000-07-11 Lucent Technologies Inc. Uniform mesh clock distribution system
ATE241228T1 (de) * 1999-08-31 2003-06-15 Sun Microsystems Inc System und verfahren zur analyse von störsignalen bei gleichzeitigem schalten
US6829131B1 (en) * 1999-09-13 2004-12-07 Carnegie Mellon University MEMS digital-to-acoustic transducer with error cancellation
JP3664934B2 (ja) 2000-02-24 2005-06-29 Necエレクトロニクス株式会社 半導体集積回路解析装置とその解析方法並びに解析方法を記録した記録媒体
JP3853602B2 (ja) 2001-03-27 2006-12-06 富士通株式会社 電磁界強度算出装置への入力データ作成方法および作成装置
US7096174B2 (en) * 2001-07-17 2006-08-22 Carnegie Mellon University Systems, methods and computer program products for creating hierarchical equivalent circuit models
JP2003141205A (ja) 2001-10-31 2003-05-16 Fujitsu Ltd モデル解析方法及び装置、コンピュータプログラム並びに記憶媒体
US6870436B2 (en) * 2002-03-11 2005-03-22 Hewlett-Packard Development Company, L.P. Method and apparatus to attenuate power plane noise on a printed circuit board using high ESR capacitors
US6778398B2 (en) * 2002-10-24 2004-08-17 Koninklijke Philips Electronics N.V. Thermal-conductive substrate package
JP4396200B2 (ja) * 2002-10-30 2010-01-13 株式会社デンソー 半導体装置
US7127688B2 (en) * 2003-10-03 2006-10-24 Cadence Design Systems, Inc. Method and apparatus for determining interactive electromagnetic effects among conductors of a multi-layer circuit
US7231618B2 (en) * 2004-04-22 2007-06-12 Optimal Corporation Fringe RLGC model for interconnect parasitic extraction
US7178125B1 (en) * 2004-07-07 2007-02-13 Optimal Corporation Method for modeling triangle meshed interconnect structures using an electrically equivalent three rectangle combination for each triangle in the triangle mesh

Also Published As

Publication number Publication date
US7467077B2 (en) 2008-12-16
JP2006260285A (ja) 2006-09-28
US20060212278A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
JP4450751B2 (ja) メッシュモデル作成方法、シミュレーション装置及びプログラム
JP4597691B2 (ja) 有限要素法を用いた構造解析方法
CN110168546B (zh) 用于增材制造过程的热-结构模拟的自适应域约简的***与方法
JP4979142B2 (ja) Icレイアウトの電気特性の計算
JP4719657B2 (ja) 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム
JP5644606B2 (ja) メッシュ数予測方法、解析装置及びプログラム
US7236895B2 (en) Analysis apparatus, analysis program product and computer readable recording medium having analysis program recorded thereon
JPH07160744A (ja) 自律進化型ハードウェア設計システム
JP2007188188A (ja) レイアウト方法、cad装置、プログラム及び記憶媒体
JP2010262338A (ja) 電磁流分布処理装置、電磁流分布処理方法、及び電磁流分布処理プログラム
JPWO2007086120A1 (ja) 情報処理装置、シミュレーション方法、情報処理プログラム
JP2007027152A (ja) プリント基板の設計方法
JP2006004259A (ja) 電子機器の設計支援システム及び多層プリント回路基板の設計支援システム
JP6233034B2 (ja) 基板解析プログラム、情報処理装置及び基板解析方法
JP4678027B2 (ja) 集積回路装置の評価装置、評価方法及び評価プログラム
JP2009163421A (ja) 温度予測システム、温度予測方法および温度予測プログラム
JP3807911B2 (ja) 解析装置、解析方法および解析プログラムを記録した記録媒体
JP4998213B2 (ja) 電気特性見積プログラム、電気特性見積装置および電気特性見積方法
JP4265978B2 (ja) 多層プリント回路基板の熱設計シミュレーション支援方法及び多層プリント回路基板の熱設計シミュレーション支援プログラム
JP2006154983A (ja) プリント回路基板の熱設計シミュレーション方法及びプリント回路基板の熱設計シミュレーション支援プログラム
JP3695823B2 (ja) 配置決定方法及び配置決定支援装置
JP4672127B2 (ja) フレキシブル基板の実装シミュレーション方法およびその装置
JP2006277155A (ja) Cadシステムにおけるモデル選択プログラム
TWI483133B (zh) 產生線路模型之系統及方法
JP6569498B2 (ja) 電圧降下シミュレーションプログラム、情報処理装置、および電圧降下シミュレーション方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees