JP4396200B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4396200B2
JP4396200B2 JP2003326508A JP2003326508A JP4396200B2 JP 4396200 B2 JP4396200 B2 JP 4396200B2 JP 2003326508 A JP2003326508 A JP 2003326508A JP 2003326508 A JP2003326508 A JP 2003326508A JP 4396200 B2 JP4396200 B2 JP 4396200B2
Authority
JP
Japan
Prior art keywords
drain
source
layer wiring
wiring
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003326508A
Other languages
English (en)
Other versions
JP2004172583A (ja
Inventor
豊 福田
安部　　博文
荒島　　可典
茂樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003326508A priority Critical patent/JP4396200B2/ja
Priority to US10/689,060 priority patent/US6903460B2/en
Priority to DE10350137.1A priority patent/DE10350137B4/de
Priority to FR0312732A priority patent/FR2846793B1/fr
Publication of JP2004172583A publication Critical patent/JP2004172583A/ja
Application granted granted Critical
Publication of JP4396200B2 publication Critical patent/JP4396200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、メッシュパターンに区切られた半導体基板の各セルに横型ＭＯＳトランジスタ（ＬＤＭＯＳ）のソースもしくはドレインのいずれかが形成され、ソースセル同士およびドレインセル同士を電気的にそれぞれ接続する、上下二層の配線を備えた半導体装置に関するものである。
メッシュパターンの各セルにＬＤＭＯＳのソースもしくはドレインが形成され、各セルに接続する上下二層の配線を備えた半導体装置が、例えば、特開平７−２６３６６５号公報（特許文献１）に開示されている。
図１２（ａ）に、特許文献１の半導体装置１００の平面概念図を示す。
図１２（ａ）において、符号ＳはＬＤＭＯＳのソースセル、符号Ｄはドレインセルを示し、ソースセルＳとドレインセルＤがメッシュパターンに交互に配置されている。
図１２（ａ）に示す半導体装置１００においては、メッシュパターンに交互に配置されたソースセルＳとドレインセルＤ上に、第１層間絶縁膜を介して、図中のハッチングで示したストライプ状の下層配線１，２が配置されている。下層配線１，２は、メッシュパターンの対角方向に並ぶ各ソースセルＳに接続するソース下層配線１と、メッシュパターンの対角方向に並ぶ各ドレインセルＤに接続するドレイン下層配線２とからなり、これらが交互に並んで配置されている。尚、図１２（ａ）において、下層配線１，２と各セルのコンタクトは、図示が省略されている。
メッシュパターンの対角方向に配置されたストライプ状の下層配線１，２上には、第２層間絶縁膜を介して、ソース下層配線１に接続するソース上層配線３と、ドレイン下層配線２に接続するドレイン上層配線４とが配置されている。上層配線３，４は、メッシュパターンに交互に配置されたソースセルＳとドレインセルＤからなる半導体装置１００を、ストライプ状の下層配線１，２の対角方向と交わる対角方向にほぼ２分割した形で、三角形状に形成されている。尚、図１２（ａ）において、ソース下層配線１とソース上層配線３のコンタクト、およびドレイン下層配線２とドレイン上層配線４のコンタクトは、各上層配線３，４の直下において形成されるが、簡単化のために図示を省略している。
図１２（ａ）に示す半導体装置１００を構成している、ソースセルＳとドレインセルＤからなるＬＤＭＯＳは、一般的に、図１２（ｂ）の拡大断面図に示す構造を有している。図１２（ｂ）は、図１２（ａ）におけるＡ−Ａ’断面に対応している。
図１２（ｂ）に示すＬＤＭＯＳ１０１は、ｎ型の半導体層１０を有する半導体基板上に形成されている。半導体層１０の表層部には、ｐ型のチャネル拡散領域１１が形成されている。このチャネル拡散領域１１は、ＬＯＣＯＳ５の端部近傍で終端している。このチャネル拡散領域１１の表層部には、ＬＯＣＯＳ５から離間するようにｎ＋型のソース拡散領域１２が形成されている。さらに、チャネル拡散領域１１の表層部には、ソース拡散領域１２と接するようにｐ＋型の拡散領域１５が形成されている。
また、半導体層１０の表層部には、ＬＯＣＯＳ５と接するように、高濃度とされたｎ＋型のドレイン拡散領域１３が形成されている。さらに、ドレイン拡散領域１３を囲みＬＯＣＯＳ５の下部にまで入り込んで、ｎ型のウェル領域１６が形成されている。ソース拡散領域１２とドレインＬＯＣＯＳ５の間に挟まれたチャネル拡散領域１１の表面上には、ゲート絶縁膜（図示を省略）を介して、ゲート電極１４が形成されている。
さらに、ゲート電極１４を覆うように第１層間絶縁膜６が配置され、この第１層間絶縁膜６上にソース下層配線１及びドレイン下層配線２が形成されている。そして、第１層間絶縁膜６に形成されたコンタクトホールを介して、ソース下層配線１はソース拡散領域１２及び拡散領域１５と接続され、ドレイン下層配線２はｎ＋型ドレイン拡散領域１３と接続されている。また、図１２（ｂ）においては、第２層間絶縁膜７に形成されたコンタクトホールを介して、ドレイン上層配線４が形成されている。
特開平７−２６３６６５号公報
図１２（ａ），（ｂ）に示す半導体装置１００は、ＬＤＭＯＳの各セルに接続する配線を２層化しているため、配線の占有面積を低減して、各セルを微細化することができる。
半導体装置１００の上層配線３，４は、図１２（ａ）に示すように広い面積を有しており、配線抵抗が低減されている。また、上層配線３，４に広い面積が確保されることで、これらをはんだバンプを形成するためのパッド部とすることができる。これにより、セラミック基板やプリント基板へ搭載してＣＳＰ（チップサイズパッケージ）化し、実装エリアを低減することができる。
一方、図１２（ａ）において、細い下層配線１，２に着目すると、同じ下層配線１，２に接続する各セルで、配線抵抗の影響が異なる。例えば符号Ｂで示したソース上層配線３の直下にあるソースセルＳは、直上でソース上層配線３にコンタクトされるため、ソース下層配線１の配線抵抗の影響はほとんどない。これに対して、同じ下層配線１に接続するソース上層配線３の直下にない符号Ｃで示したソースセルＳは、ソース下層配線１とソース上層配線３のコンタクトから遠いため、ソース下層配線１の配線抵抗が大きく影響する。このため、半導体装置１００を構成している各セルに流れる電流バランスが崩れ、例えば図１２（ａ）の符号Ｂで示したソースセルＳに電流が集中して、半導体装置１００の全体としての耐量が減少する。
そこで本発明の第１の目的は、ソースセルとドレインセルがメッシュ状に形成され、上下二層の配線を備える半導体装置において、各セルに流れる電流をバランスさせ、全体としての耐量が減少することのない半導体装置を提供することにある。また、本発明の第２の目的は、ＣＳＰ化することのできる、前記電流バランスのとれた半導体装置を提供することにある。
請求項１に記載の発明は、半導体基板の主面がメッシュパターンに区切られ、当該メッシュパターンを構成する各セルは、横型ＭＯＳトランジスタのソースが形成されるソースセル、もしくはドレインが形成されるドレインセルのいずれか一方からなり、前記半導体基板上に形成され、前記ソースセル同士およびドレインセル同士をそれぞれ電気的に接続する、上層の配線及び下層の配線からなる二層の配線を有する半導体装置において、前記メッシュパターンには、前記ソースセルとドレインセルが交互に配置され、前記下層の配線は、前記メッシュの対角方向に隣り合った２個の前記ドレインセル同士を接続するドレイン下層配線と、前記ドレイン下層配線を取り囲んで、各前記ソースセル同士を接続するソース下層配線とからなり、前記上層の配線は、前記ドレイン下層配線と投影面で交わるように配置され、ビアホールを介して前記ドレイン下層配線に接続するストライプ状のドレイン上層配線と、前記ソース下層配線と投影面で交わるように配置され、ビアホールを介して前記ソース下層配線に接続するストライプ状のソース上層配線とからなり、
前記ドレイン上層配線とソース上層配線のストライプ幅が、各々、前記ドレイン下層配線の最短幅と隣り合った前記ドレイン下層配線の間における前記ソース下層配線の最短幅より広く形成され、前記ソース上層配線およびドレイン上層配線が、各々のストライプを櫛歯として互いの櫛歯が噛み合って対向するように交互に配置され、かつ櫛形状になるようにストライプの端部にはんだバンプを形成するためのパッド部となる連結部を有していることを特徴としている。
これによれば、メッシュパターンに交互に配置されたソースセルとドレインセルに対して、メッシュの対角方向に隣り合った２個のドレインセルを接続するドレイン下層配線が配置され、それを取り囲んでソース下層配線が配置される。また、下層配線の最短幅より幅広に形成されたストライプ状のドレイン上層配線とソース上層配線が、下層配線と投影面で交わるように交互に配置されて、ビアホールを介して下層配線に接続する。
このように配置された下層配線と上層配線においては、投影面における下層配線と上層配線の交点にビアホールを配置することにより、下層配線の配線抵抗の影響を低減することができる。また、各ドレイン下層配線が接続しているドレインセルは対角方向の隣り合った２個に限られ、それを取り囲んでソース下層配線が形成されている。すなわち、ソース下層配線の面積割合とドレイン下層配線の面積割合を均等にせず、下層配線の面積がソース下層配線に重点的に割当て、ソースの電流を主として下層配線に担わせることができる。一方、これを補ってドレインの電流は主として上層配線に担わせることができる。このように、ドレインからソースに流れる電流を下層配線と上層配線にそれぞれ分担させることで、配線の設計自由度が増し、これによって、全体としての配線抵抗を低減することができる。
また、上記半導体装置においては、前記ソース上層配線およびドレイン上層配線が、各々のストライプを櫛歯として互いの櫛歯が噛み合って対向するように交互に配置され、かつ櫛形状になるようにストライプの端部にはんだバンプを形成するためのパッド部となる連結部を有している。これによれば、ソース上層配線およびドレイン上層配線のストライプ端部が櫛形状に連結されるため、下層配線と上層配線の二層の配線を用いて、交互に配列されたソースセル同士およびドレインセル同士をそれぞれ電気的に接続することができる。また、上記パッド部により、当該半導体装置をＣＳＰ化することができる。
また、請求項２に記載の発明は、半導体基板の主面がメッシュパターンに区切られ、当該メッシュパターンを構成する各セルは、横型ＭＯＳトランジスタのソースが形成されるソースセル、もしくはドレインが形成されるドレインセルのいずれか一方からなり、前記半導体基板上に形成され、前記ソースセル同士およびドレインセル同士をそれぞれ電気的に接続する、上層の配線及び下層の配線からなる二層の配線を有する半導体装置において、前記メッシュパターンには、前記ソースセルとドレインセルが交互に配置され、前記下層の配線は、前記メッシュの対角方向に隣り合った２個の前記ドレインセル同士を接続するドレイン下層配線と、前記ドレイン下層配線を取り囲んで、各前記ソースセル同士を接続するソース下層配線とからなり、前記上層の配線は、前記ドレイン下層配線と投影面で交わるように配置され、ビアホールを介して前記ドレイン下層配線に接続するストライプ状のドレイン上層配線と、前記ソース下層配線と投影面で交わるように配置され、ビアホールを介して前記ソース下層配線に接続するストライプ状のソース上層配線とからなり、前記ドレイン上層配線とソース上層配線のストライプ幅が、各々、前記ドレイン下層配線の最短幅と隣り合った前記ドレイン下層配線の間における前記ソース下層配線の最短幅より広く形成され、前記ドレイン上層配線とソース上層配線が交互に配置され、前記上層の配線上に第３層の配線が形成され、前記第３層の配線は、前記ソース上層配線に接続するソース第３層配線と、前記ドレイン上層配線に接続するドレイン第３層配線とからなり、前記ソース第３層配線と前記ドレイン第３層配線は、各々、はんだバンプを形成するためのパッド部であることを特徴としている。
上記半導体装置においては、第３層の配線を設けることによって、交互に配置された接続されていないソース上層配線同士およびドレイン上層配線同士を接続して、ソースセル同士およびドレインセル同士を電気的にそれぞれ接続することができる。また、第３層の配線は、配線幅の制約が少なく、ソースセルおよびドレインセルの形成された前記メッシュパターン上に広い面積で形成できる。このため、はんだバンプを形成するためのパッド部をメッシュパターン上の任意の位置に設けて、当該半導体装置をＣＳＰ化することができる。
請求項３に記載の発明は、半導体基板の主面がメッシュパターンに区切られ、当該メッシュパターンを構成する各セルは、横型ＭＯＳトランジスタのソースが形成されるソースセル、もしくはドレインが形成されるドレインセルのいずれか一方からなり、前記半導体基板上に形成され、前記ソースセル同士およびドレインセル同士をそれぞれ電気的に接続する、上層の配線及び下層の配線からなる二層の配線を有する半導体装置において、前記メッシュパターンの外周部に前記ソースセルが配置され、前記メッシュパターンの内部に前記ソースセルとドレインセルが交互に配置され、前記外周部に形成されたソースセルの周囲を絶縁するトレンチを有し、前記下層の配線は、前記外周部のソースセルには隣接せず、前記メッシュの対角方向に隣り合った２個のドレインセル同士を接続する第１ドレイン下層配線と、前記外周部のソースセルに隣接するドレインセルを含んで、前記メッシュの対角方向に隣り合った２乃至４個のドレインセル同士を接続する第２ドレイン下層配線とからなるドレイン下層配線と、前記ドレイン下層配線を取り囲んで、各前記ソースセル同士を接続するソース下層配線とからなり、前記上層の配線は、前記ドレイン下層配線と投影面で交わるように配置され、ビアホールを介して前記ドレイン下層配線に接続するストライプ状のドレイン上層配線と、前記ソース下層配線と投影面で交わるように配置され、ビアホールを介して前記ソース下層配線に接続するストライプ状のソース上層配線とからなり、前記ドレイン上層配線とソース上層配線のストライプ幅が、各々、前記ドレイン下層配線の最短幅と隣り合った前記ドレイン下層配線の間における前記ソース下層配線の最短幅より広く形成され、前記ソース上層配線およびドレイン上層配線が、各々のストライプを櫛歯として互いの櫛歯が噛み合って対向するように交互に配置され、かつ櫛形状になるようにストライプの端部にはんだバンプを形成するためのパッド部となる連結部を有していることを特徴としている。
これによれば、請求項１の発明と同様にして、ドレインからソースに流れる電流を下層配線と上層配線にそれぞれ分担させることで、配線の設計自由度が増し、これによって、全体としての配線抵抗を低減することができる。また、メッシュパターンの外周部に低電位で安定的に使われるソースセルを配置したことにより、本半導体装置の周囲をトレンチで絶縁しても、トレンチに沿ってドレイン−ソース間電圧による高電界が印加されることがない。従って、トレンチ端の電位を安定させ、トレンチの結晶欠陥からのリークや絶縁破壊を防止することができる。
請求項５に記載の発明は、前記ドレイン下層配線の最短幅が、前記隣り合ったドレイン下層配線の間におけるソース下層配線の最短幅より狭いことを特徴としている。
ソースセルとソース下層配線のコンタクトは、一般的に、ドレインセルとドレイン下層配線のコンタクトより小さくできる。このため、ドレイン下層配線の最短幅を隣り合ったドレイン下層配線の間におけるソース下層配線の最短幅より狭くすることで、コンタクトの大きさに合わせた滑らかな電流経路にすることができ、これによって下層配線の配線抵抗を低減することができる。
請求項６に記載の発明は、半導体基板の主面がメッシュパターンに区切られ、当該メッシュパターンを構成する各セルは、横型ＭＯＳトランジスタのソースが形成されるソースセル、もしくはドレインが形成されるドレインセルのいずれか一方からなり、前記半導体基板上に形成され、前記ソースセル同士およびドレインセル同士をそれぞれ電気的に接続する、上層の配線及び下層の配線からなる二層の配線を有する半導体装置において、前記メッシュパターンには、前記ソースセルとドレインセルが交互に配置され、前記下層の配線は、前記メッシュの対角方向に隣り合った２個の前記ソースセル同士を接続するソース下層配線と、前記ソース下層配線を取り囲んで、各前記ドレインセル同士を接続するドレイン下層配線とからなり、前記上層の配線は、前記ソース下層配線と投影面で交わるように配置され、ビアホールを介して前記ソース下層配線に接続するストライプ状のソース上層配線と、前記ドレイン下層配線と投影面で交わるように配置され、ビアホールを介して前記ドレイン下層配線に接続するストライプ状のドレイン上層配線とからなり、前記ソース上層配線とドレイン上層配線のストライプ幅が、各々、前記ソース下層配線の最短幅と隣り合った前記ソース下層配線の間における前記ドレイン下層配線の最短幅より広く形成され、前記ソース上層配線およびドレイン上層配線が、各々のストライプを櫛歯として互いの櫛歯が噛み合って対向するように交互に配置され、かつ櫛形状になるようにストライプの端部にはんだバンプを形成するためのパッド部となる連結部を有していることを特徴としている。
これによれば、請求項１の発明と同様にして、ドレインからソースに流れる電流を下層配線と上層配線にそれぞれ分担させることで、配線の設計自由度が増し、これによって全体としての配線抵抗を低減することができる。
また、請求項７に記載の発明は、半導体基板の主面がメッシュパターンに区切られ、当該メッシュパターンを構成する各セルは、横型ＭＯＳトランジスタのソースが形成されるソースセル、もしくはドレインが形成されるドレインセルのいずれか一方からなり、前記半導体基板上に形成され、前記ソースセル同士およびドレインセル同士をそれぞれ電気的に接続する、上層の配線及び下層の配線からなる二層の配線を有する半導体装置において、前記メッシュパターンには、前記ソースセルとドレインセルが交互に配置され、前記下層の配線は、前記メッシュの対角方向に隣り合った２個の前記ソースセル同士を接続するソース下層配線と、前記ソース下層配線を取り囲んで、各前記ドレインセル同士を接続するドレイン下層配線とからなり、前記上層の配線は、前記ソース下層配線と投影面で交わるように配置され、ビアホールを介して前記ソース下層配線に接続するストライプ状のソース上層配線と、前記ドレイン下層配線と投影面で交わるように配置され、ビアホールを介して前記ドレイン下層配線に接続するストライプ状のドレイン上層配線とからなり、前記ソース上層配線とドレイン上層配線のストライプ幅が、各々、前記ソース下層配線の最短幅と隣り合った前記ソース下層配線の間における前記ドレイン下層配線の最短幅より広く形成され、前記ソース上層配線とドレイン上層配線が交互に配置され、前記上層の配線上に第３層の配線が形成され、前記第３層の配線は、前記ソース上層配線に接続するソース第３層配線と、前記ドレイン上層配線に接続するドレイン第３層配線とからなり、前記ソース第３層配線と前記ドレイン第３層配線は、各々、はんだバンプを形成するためのパッド部であることを特徴としている。
これによれば、請求項２の発明と同様にして、第３層の配線を設けることによって、交互に配置された接続されていないソース上層配線同士およびドレイン上層配線同士を接続して、ソースセル同士およびドレインセル同士を電気的にそれぞれ接続することができる。また、第３層の配線は、配線幅の制約が少なく、ソースセルおよびドレインセルの形成された前記メッシュパターン上に広い面積で形成できる。このため、はんだバンプを形成するためのパッド部をメッシュパターン上の任意の位置に設けて、当該半導体装置をＣＳＰ化することができる。
請求項８に記載の発明は、半導体基板の主面がメッシュパターンに区切られ、当該メッシュパターンを構成する各セルは、横型ＭＯＳトランジスタのソースが形成されるソースセル、もしくはドレインが形成されるドレインセルのいずれか一方からなり、前記半導体基板上に形成され、前記ソースセル同士およびドレインセル同士をそれぞれ電気的に接続する、上層の配線及び下層の配線からなる二層の配線を有する半導体装置において、前記メッシュパターンの外周部に前記ドレインセルが配置され、前記メッシュパターンの内部に前記ソースセルとドレインセルが交互に配置され、前記外周部に形成されたドレインセルの周囲を絶縁するトレンチを有し、前記外周部に形成されたドレインセル側の前記トレンチ端にはＰＮ接合が当接しないように形成され、前記下層の配線は、前記外周部のドレインセルには隣接せず、前記メッシュの対角方向に隣り合った２個のソースセル同士を接続する第１ソース下層配線と、前記外周部のドレインセルに隣接するソースセルを含んで、前記メッシュの対角方向に隣り合った２乃至４個のソースセル同士を接続する第２ソース下層配線とからなるソース下層配線と、前記ソース下層配線を取り囲んで、各前記ドレインセル同士を接続するドレイン下層配線とからなり、前記上層の配線は、前記ソース下層配線と投影面で交わるように配置され、ビアホールを介して前記ソース下層配線に接続するストライプ状のソース上層配線と、前記ドレイン下層配線と投影面で交わるように配置され、ビアホールを介して前記ドレイン下層配線に接続するストライプ状のドレイン上層配線とからなり、前記ソース上層配線とドレイン上層配線のストライプ幅が、各々、前記ソース下層配線の最短幅と隣り合った前記ソース下層配線の間における前記ドレイン下層配線の最短幅より広く形成され、前記ソース上層配線およびドレイン上層配線が、各々のストライプを櫛歯として互いの櫛歯が噛み合って対向するように交互に配置され、かつ櫛形状になるようにストライプの端部にはんだバンプを形成するためのパッド部となる連結部を有していることを特徴としている。
また、請求項９に記載の発明は、半導体基板の主面がメッシュパターンに区切られ、当該メッシュパターンを構成する各セルは、横型ＭＯＳトランジスタのソースが形成されるソースセル、もしくはドレインが形成されるドレインセルのいずれか一方からなり、前記半導体基板上に形成され、前記ソースセル同士およびドレインセル同士をそれぞれ電気的に接続する、上層の配線及び下層の配線からなる二層の配線を有する半導体装置において、前記メッシュパターンの外周部に前記ドレインセルが配置され、前記メッシュパターンの内部に前記ソースセルとドレインセルが交互に配置され、前記外周部に形成されたドレインセルの周囲を絶縁するトレンチを有し、前記外周部に形成されたドレインセル側の前記トレンチ端にはＰＮ接合が当接しないように形成され、前記下層の配線は、前記外周部のドレインセルには隣接せず、前記メッシュの対角方向に隣り合った２個のソースセル同士を接続する第１ソース下層配線と、前記外周部のドレインセルに隣接するソースセルを含んで、前記メッシュの対角方向に隣り合った２乃至４個のソースセル同士を接続する第２ソース下層配線とからなるソース下層配線と、前記ソース下層配線を取り囲んで、各前記ドレインセル同士を接続するドレイン下層配線とからなり、前記上層の配線は、前記ソース下層配線と投影面で交わるように配置され、ビアホールを介して前記ソース下層配線に接続するストライプ状のソース上層配線と、前記ドレイン下層配線と投影面で交わるように配置され、ビアホールを介して前記ドレイン下層配線に接続するストライプ状のドレイン上層配線とからなり、前記ソース上層配線とドレイン上層配線のストライプ幅が、各々、前記ソース下層配線の最短幅と隣り合った前記ソース下層配線の間における前記ドレイン下層配線の最短幅より広く形成され、前記ソース上層配線とドレイン上層配線が交互に配置され、前記上層の配線上に第３層の配線が形成され、前記第３層の配線は、前記ソース上層配線に接続するソース第３層配線と、前記ドレイン上層配線に接続するドレイン第３層配線とからなり、前記ソース第３層配線と前記ドレイン第３層配線は、各々、はんだバンプを形成するためのパッド部であることを特徴としている。
これによれば、外周部にドレインセルを配置したことにより、請求項３，４の発明と同様に、周囲をトレンチで絶縁してもトレンチに沿ってドレイン−ソース間電圧による高電界が印加されることがない。また、外周部にドレインセルを配置した場合には、断面構造において、リーク要因となるトレンチによるＰＮ接合の切断部が生じない。従って、トレンチでのリークや絶縁破壊を防止することができる。
請求項１０に記載の発明は、前記隣り合ったソース下層配線の間におけるドレイン下層配線の最短幅が、前記ソース下層配線の最短幅より狭いことを特徴としている。
前述したように、ソースセルとソース下層配線のコンタクトは、一般的に、ドレインセルとドレイン下層配線のコンタクトより小さくできる。このため、請求項５に記載の発明と同様にして、隣り合ったソース下層配線の間におけるドレイン下層配線の最短幅を隣り合ったドレイン下層配線の間におけるソース下層配線の最短幅より狭くすることで、コンタクトの大きさに合わせた滑らかな電流経路にすることができ、これによって下層配線の配線抵抗を低減することができる。
請求項１１に記載の発明は、前記ビアホールが、前記ソース下層配線とソース上層配線およびドレイン下層配線とドレイン上層配線の投影面における各交差領域で、複数個に分けて配置されることを特徴としている。
薄い下層配線と厚い上層配線を接続するビアホールにおいては、一般的に、上層配線となる金属層堆積時に同時に形成されるビアホール内の金属層は、ビアホール側壁において上層配線の金属層厚より薄く形成され易い。この場合には、電流が通過できる断面積は、ビアホールの外周長さが長いほど大きくなる。従って、上記のように、下層配線と上層配線の投影面における各交差領域でビアホールを複数個に分けて配置することで、１個の場合に較べてビアホールのトータルの外周長さを増大することができ、ビアホールにおける配線抵抗を低減することができる。
請求項１２に記載の発明は、前記ビアホールの平面パターンが、リング状であることを特徴としている。これによれば、円や長方形の通常の平面パターンを持つビアホールに較べて、内側のリング周長さが加わることでビアホールのトータルの外周長さが増大するため、ビアホールにおける配線抵抗を低減することができる。
請求項１３に記載の発明は、前記ビアホールの側壁が、テーパ状に形成されることを特徴としている。これにより側壁にも金属層が堆積されやすくなり、テーパ状にないビアホールに較べて、側壁の金属層が厚く形成される。これにより、ビアホールにおける配線抵抗を低減することができる。
以下、本発明の実施の形態を、図に基づいて説明する。
（参考例）
図１〜３は、本発明ではないが基礎とする半導体装置２００の模式図である。
図１は、半導体装置２００におけるセル構成と、各セルへの下層配線のコンタクトを示す平面図である。図２は、半導体装置２００における下層配線を示す平面図である。図３は、半導体装置２００における上層配線と、下層配線へのコンタクトを示す平面図である。尚、図１〜３においては、図１２（ａ）に示す半導体装置１００と同様の部分については同一の符号を付け、その説明は省略する。
図１に示すように、半導体装置２００では、半導体基板の主面が正方形のメッシュパターンに区切られ、メッシュパターンを構成する各セルに、横型ＭＯＳトランジスタのソースもしくはドレインが形成されている。図では、下層配線との大きなコンタクト２１ｓ（左下方向斜線部）を有するセルがソースセル２０ｓ，２０ｓｅであり、下層配線との小さなコンタクト２１ｄ（右下方向斜線部）を有するセルがドレインセル２０ｄである。尚、図１に示すソースセル２０ｓ，２０ｓｅとドレインセル２０ｄの断面構造は、図１２（ｂ）のＬＤＭＯＳ１０１で示した断面構造と同様である。
図１に示す半導体装置２００においては、メッシュパターンの外周部にソースセル２０ｓｅが配置され、半導体装置２００の主要部であるメッシュパターンの内部にソースセル２０ｓとドレインセル２０ｄが交互に配置されている。メッシュパターンの外周部までソースセル２０ｓとドレインセル２０ｄを交互に配置してもよいが、外周部に低電位で安定的に使用されるソースセル２０ｓｅを配置することで、半導体装置２００を安定的に動作させることができる。このように外周部にソースセル２０ｓｅを配置することで、例えば、半導体装置２００の周囲をトレンチで絶縁しても、トレンチに沿ってドレイン−ソース間電圧による高電界が印加されることがない。従って、トレンチ端の電位を安定させ、トレンチにおける結晶欠陥からのリークや絶縁破壊を防止することができる。
図２に、図１に重ねて、半導体装置２００の下層配線を実線で示す。図２においては、図１で示した各セルとコンタクトは点線で示されている。
図２に示す下層配線は、メッシュの対角方向に隣り合ったソースセル２０ｓ，２０ｓｅ同士を接続するストライプ状のソース下層配線１と、同様に隣り合ったドレインセル２０ｄ同士を接続するストライプ状のドレイン下層配線２とからなり、これらが交互に配列されている。
図３に、図２の下層配線に重ねて、半導体装置２００の上層配線および下層配線へのコンタクト（斜線部）を実線で示す。図３においては、図２の下層配線は点線で示されている。
図３に示す上層配線３，４は、各下層配線１，２と投影面で直交するように配置されている。上層配線３，４は、ビアホール３０（左下方向斜線部）を介してソース下層配線１に接続するソース上層配線３と、ビアホール４０（右下方向斜線部）を介してドレイン下層配線２に接続するドレイン上層配線４とからなる。ソース上層配線３とドレイン上層配線４は、各々、ストライプ状で、ソース上層配線３とドレイン上層配線４のストライプ幅が、各々、ソース下層配線１とドレイン下層配線２のストライプ幅より広く形成され、これらが交互に配置されている。また、図３のソース上層配線３およびドレイン上層配線４においては、各々のストライプを櫛歯として端部が連結部３ｒ，４ｒによって櫛形状に連結され、互いの櫛歯が噛み合って対向するように配置されている。このストライプ状のソース上層配線３およびドレイン上層配線４の端部の連結により、下層配線１，２と上層配線３，４の二層の配線を用いて、図１の交互に配列されたドレインセル２０ｄ同士およびソースセル２０ｓ同士が、それぞれ電気的に並列に接続される。
図１〜３に示した半導体装置２００においては、図１に示す交互に配置されたソースセル２０ｓとドレインセル２０ｄに対して、図２に示すストライプ状のソース下層配線１とドレイン下層配線２が交互に配置される。これによって、メッシュの対角方向に隣り合った同じセル同士が接続される。また、下層配線１，２より幅広に形成された図３に示すストライプ状のソース上層配線３とドレイン上層配線４が、下層配線１，２と投影面で直交するように交互に配置されて、ビアホール３０，４０を介して下層配線１，２に接続する。
このように配置された下層配線１，２と上層配線３，４では、投影面における下層配線１，２と上層配線３，４の交差領域が、図３に示すように、交互に均等に出現する。従って、ここに下層配線１，２と上層配線３，４のビアホール３０，４０を配置することにより、幅の狭い下層配線１，２の電流経路を短くすることができ、下層配線１，２の配線抵抗の影響を低減することができる。これによって、各セル２０ｓ、２０ｄに流れる電流をバランスさせ、全体としての耐量が減少することのない半導体装置２００とすることができる。
また、図１〜３に示した半導体装置２００においては、下層配線１，２と上層配線３，４の二層配線で、図１に示すソースセル２０ｓおよびドレインセル２０ｄがそれぞれ電気的に接続されている。このため、図３に示す櫛形状のソース上層配線３とドレイン上層配線４において、ストライプ状のソース上層配線３およびドレイン上層配線４の端部の連結部３ｒ，４ｒを所定の面積に形成し、はんだバンプを形成するためのパッド部とすることができる。このように形成したパッド部にはんだバンプを形成し、セラミック基板やプリント基板へ搭載することで、本実施形態の半導体装置２００をＣＳＰ化して、実装エリアを低減することができる。
半導体装置２００をＣＳＰ化するにあたっては、上層配線３，４の上に３層目の配線を形成して、ＣＳＰ化することもできる。この例を、図４，５に示す。図４，５においては、図３の上層配線は点線で示されている。
図４，５に示す半導体装置２０１，２０２の第３層の配線は、ソース上層配線３に接続するソース第３層配線８ｓ，８ｔと、ドレイン上層配線４に接続するドレイン第３層配線９ｓ，９ｔとからなる。図４の半導体装置２０１においては、ソース第３層配線８ｓとドレイン第３層配線９ｓは、半導体装置２０１を、ほぼ４分割した形で、長方形状に形成されている。また、図５の半導体装置２０２においては、ソース第３層配線８ｔとドレイン第３層配線９ｔは、半導体装置２０１を、ストライプ状の上層配線３，４の対角方向と交わる対角方向にほぼ２分割した形で、三角形状に形成されている。尚、図４，５において、ソース第３層配線８ｓ，８ｔとソース上層配線３を接続するビアホール、およびドレイン第３層配線９ｓ，９ｔとドレイン上層配線４を接続するビアホールは、投影面において交わる任意の位置に形成できるが、簡単化のために図示は省略されている。また、ソース上層配線３とドレイン上層配線４は広い幅で形成できるため、図１２（ａ）で示した下層配線１，２における、上層配線３，４とのコンタクトから離れることによる配線抵抗の影響はほとんど起きない。
図４，５に示すソース第３層配線８ｓ，８ｔとドレイン第３層配線９ｓ，９ｔは、配線幅の制約が少なく、図のように広い面積で形成できる。このため、ソース第３層配線８ｓ，８ｔとドレイン第３層配線９ｓ，９ｔの任意の位置を、はんだバンプを形成するためのパッド部とすることができ、これによって半導体装置２０１，２０２をＣＳＰ化することができる。
また、図３に示す半導体装置２００は、ストライプ状のソース上層配線３およびドレイン上層配線４が連結部３ｒ，４ｒによって連結されている。しかしながら、第３層の配線を用いる図４，５の半導体装置２０１，２０２においては、連結部３ｒ，４ｒを形成せず、ソース第３層配線８ｓ，８ｔとドレイン第３層配線９ｓ，９ｔを用いて、ソース上層配線同士およびドレイン上層配線同士を接続することができる。これによって、ストライプのみで連結されていないソース上層配線およびドレイン上層配線をもつ半導体装置においても、図１に示すソースセル２０ｓ同士およびドレインセル２０ｄ同士を、それぞれ電気的に並列接続することができる。
図６（ａ）は、図３において一点差線Ｄで囲った部分の拡大図である。また、図６（ｂ）は、図６（ａ）中のＥ−Ｅ’断面図である。尚、図６（ｂ）において、図１２（ｂ）の断面図に示す各構成部と同様の部分については、同じ符号をつけた。
図６（ｂ）に示すように、薄い下層配線１，２と厚い上層配線３，４を接続するビアホール３０，４０においては、一般的に、上層配線となる金属層堆積時に同時に形成されるビアホール内の金属層は、ビアホール側壁において上層配線の金属層厚より薄く形成され易い（ｔｖ＜ｔａ）。この場合には、ビアホール側壁の金属層厚ｔｖ部が電流制限部となるため、電流が通過できる断面積は、ビアホールの外周長さが長いほど大きくなる。
図７に、より好ましいビアホール配置状態を示す。図７に示すビアホール３０ｗ，４０ｗは、ソース下層配線１とソース上層配線３およびドレイン下層配線２とドレイン上層配線４の投影面における各交差領域において、図６（ａ）に示すビアホール３０，４０を６数個の小さなビアホールに分割して配置している。これにより、図６（ａ）に示す１個のビアホール３０，４０場合に較べて、ビアホール３０ｗ，４０ｗのトータルの外周長さを増大することができ、ビアホールにおける配線抵抗を低減することができる。尚、図７のビアホール３０ｗ，４０ｗは、図６（ａ）のビアホール３０，４０を６分割して配置した例であるが、分割数は、下層配線１，２と上層配線３，４の投影面における各交差領域の面積に応じて、適宜設定する。
図８（ａ）〜（ｄ）に、全体面積が同じで、異なる平面パターンを持つ４のビアホールＨａ〜Ｈｄを比較して示す。
図８（ａ）に示す長方形の一つの大きなビアホールＨａに対して、図８（ｂ）に示す６個の正方形に分割されたビアホールＨｂは、約１．５倍のトータル外周長さを持つ。また、図８（ｃ）に示すリング状のビアホールＨｃも、内側のリング周長さが加わることで、図８（ａ）のビアホールＨａに対して、約１．５倍のトータル外周長さを持つ。図８（ｄ）に示す８個の正方形に分割され市松模様に配置されたビアホールＨｄは、図８（ａ）のビアホールＨａに対して、約２倍のトータル外周長さを持つ。従って、図８（ａ）のビアホールＨａに替えて、下層配線１，２と上層配線３，４の投影面における各交差領域において、図８（ｂ）〜（ｄ）に示すビアホールＨｂ〜Ｈｄを用いることで、ビアホールにおける配線抵抗を、１．５〜２分の１に低減することができる。
また、図６（ｂ）に示すビアホール側壁の金属層厚ｔｖを厚くするため、ビアホールの側壁を、テーパ状に形成してもよい。これによりビアホールの側壁にも上層配線の金属層が堆積されやすくなり、テーパ状にない図６（ｂ）のビアホール４０に較べて、側壁の金属層が厚く形成される。これにより、ビアホールにおける配線抵抗を低減することができる。
（第１の実施形態）
上記参考例の半導体装置は、ストライプ状のソース下層配線とドレイン下層配線が交互に配置されてなる半導体装置であった。本発明に係る第２の実施形態は、２個のドレインセル同士を接続するドレイン下層配線と、それを取り囲んで配置されるソース下層配線からなる半導体装置に関する。以下、本実施形態について図に基づいて説明する。
図９，１０は、本実施形態における半導体装置３００の模式図である。図９は、半導体装置３００における下層配線を示す平面図である。図１０は、半導体装置３００における上層配線と、下層配線へのコンタクトを示す平面図である。尚、本実施形態の半導体装置３００におけるセル構成と各セルへの下層配線のコンタクトは、第１実施形態の半導体装置２００における図１の平面図と同じである。また、図９，１０においては、図１〜３に示す半導体装置２００と同様の部分については同一の符号を付け、その説明は省略する。
図９に、図１に重ねて、半導体装置３００の下層配線を実線で示す。図９においては、図１で示した各セルとコンタクトは点線で示されている。
図９に示す下層配線は、メッシュの対角方向に隣り合ったドレインセル２０ｄ同士を接続するドレイン下層配線２ａ，２ｂと、ドレイン下層配線２ａ，２ｂを取り囲んで、ソースセル２０ｓ同士を接続するソース下層配線１ａとからなっている。尚、図９においては、メッシュパターンの内部における交互に配置されたソースセル２０ｓおよびドレインセル２０ｄと、外周部におけるソースセル２０ｓｅの配置に合わせて、ドレイン下層配線２ａ，２ｂが、２つに分類されている。第１ドレイン下層配線２ａは、外周部のソースセル２０ｓｅには隣接しない、内部のメッシュパターンの対角方向に隣り合った２個のドレインセル同士を接続する下層配線である。また、第２ドレイン下層配線２ｂは、外周部のソースセル２０ｓｅに隣接するドレインセルを含んで、メッシュパターンの対角方向に隣り合った２乃至４個のドレインセル同士を接続する下層配線である。
図１０に、図９の下層配線に重ねて、半導体装置３００の上層配線および下層配線へのコンタクト（斜線部）を実線で示す。図１０においては、図９の下層配線は点線で示されている。
図１０に示す上層配線３ａ，４ａは、凹凸を設けて形成されているが、基本的には、図３におけるストライプ状で交互に配置された上層配線３，４と同様である。ドレイン上層配線４ａは、ビアホール４０ａ（右下方向斜線部）を介してドレイン下層配線２ａ，２ｂに接続し、ソース上層配線３ａは、ビアホール３０ａ（左下方向斜線部）を介してソース下層配線１ａに接続する。ドレイン上層配線４ａとソース上層配線３ａのストライプ部の幅は、各々、ドレイン下層配線２ａの最短幅と隣り合ったドレイン下層配線２ａの間におけるソース下層配線１ａの最短幅より広く形成されている。また、各々のストライプを櫛歯として、端部が連結部３ｒａ，４ｒａによって櫛形状に連結されている。これにより、下層配線１ａ，２ａ，２ｂと上層配線３ａ，４ａの二層の配線を用いて、図１のドレインセル２０ｄ同士およびソースセル２０ｓ，２０ｓｅ同士が、それぞれ電気的に並列に接続される。
図９，１０に示した半導体装置３００においても、上記参考例の図１〜３に示す半導体装置２００と同様にして、幅の狭い下層配線１ａ，２ａ，２ｂの電流経路を短くすることができ、下層配線１ａ，２ａ，２ｂの配線抵抗の影響を低減することができる。これによって、メッシュパターンに交互に配置された各セル２０ｓ、２０ｄに流れる電流をバランスさせ、全体としての耐量が減少することのない半導体装置３００とすることができる。
一方、上記参考例の半導体装置２００では、図２の下層配線１，２の面積を、ドレイン下層配線２とソース下層配線１に均等に割り振っている。これに対して本実施形態の半導体装置３００では、図９の下層配線１ａ，２ａ，２ｂの面積をソース下層配線１ａに重点割当し、ソース下層配線１ａの配線抵抗を低減して、ソース電流を主としてソース下層配線１ａに担わせている。一方、ドレインの電流は主として上層配線４ａに担わせて、ドレイン下層配線２ａ，２ｂは、面積割合を小さくしている。このように、ドレインからソースに流れる電流の分担を下層配線内および上層配線内で均等にせず、下層配線と上層配線にそれぞれ分担させることで、配線の設計自由度が増し、これによって、全体としての配線抵抗を低減することができる。特に、本発明のＬＤＭＯＳからなる半導体装置に、他のＣＭＯＳトランジスタやバイポーラトランジスタを複合する場合には、下層に用いるアルミニウム（Ａｌ）配線の配線幅を微細化する必要があり、下層配線の厚みは例えば０．７μｍ程度に制約される。一方、上層に用いるアルミニウム（Ａｌ）配線の配線幅は粗くできるため、上層配線の厚みは例えば１．３μｍ程度にできる。従って、このような場合には、図９の下層配線１ａ，２ａ，２ｂは配線の微細化と配線抵抗の低減を両立できるため、特に有効である。
尚、言うまでもなく、本実施形態の図９，１０に示した半導体装置３００においても連結部３ｒａ，４ｒａを所定の面積に形成し、はんだバンプを形成するためのパッド部として半導体装置３００をＣＳＰ化し、実装エリアを低減することができる。また、図４，５に示す半導体装置２０１，２０２と同様にして、上層配線３ａ，４ａの上に３層目の配線を形成して、ＣＳＰ化することも可能である。さらに、下層配線１ａ，２ａ，２ｂと上層配線３ａ，４ａのビアホール３０ａ，４０ａについても、図７，８と同様に分割して配置できる。
図１１は、図１０の半導体装置３００と類似した下層配線を有する半導体装置３０１の平面図である。
図１０の半導体装置３００の下層配線１ａ，２ａ，２ｂは、下層配線１ａ，２ａ，２ｂの最短幅に対してコンタクト周りが幅広くなるように、凹凸を設けて形成されている。これに対して図１１の半導体装置３０１の下層配線１ｂ，２ｃ，２ｄは、コンタクトの大きさに合わせて、ドレイン下層配線２ｃ，２ｄの最短幅を、隣り合ったドレイン下層配線２ｃ，２ｄの間におけるソース下層配線１ｂの最短幅より狭くして、凹凸のないように形成されている。
図１１の半導体装置３０１においても、ドレインからソースに流れる電流を下層配線と上層配線にそれぞれ分担させることで、配線の設計自由度が増し、これによって、全体としての配線抵抗を低減することができる。また、図１１の半導体装置３０１においてはコンタクトの大きさに合わせた滑らかな電流経路にすることができ、これによって、さらに下層配線の配線抵抗を低減することができる。
（他の実施形態）
上記の各実施形態においては、図１に示す、メッシュパターンの外周部にソースセルを配置し、メッシュパターンの内部にソースセルとドレインセルを交互に配置した半導体装置の例を示した。これに限らず、上記参考例で説明したように、外周部にソースセルを配置せず、メッシュパターンの外周部まで、ソースセルとドレインセルを交互に配置した半導体装置であってもよい。また、メッシュパターンの外周部にドレインセルを配置し、メッシュパターンの内部にソースセルとドレインセルを交互に配置した半導体装置であってもよい。この場合には図１２（ｂ）の断面図からわかるように、半導体装置の周囲に絶縁のためのトレンチを形成しても、断面構造において、リーク要因となるトレンチによるＰＮ接合の切断部が生じない。より詳しく説明すると、図１２（ｂ）において、ソース領域の左側とドレイン領域の右側にトレンチがあると仮定する。この場合、ソース領域の左側のトレンチでは、ｎ型の半導体層１０とｐ型のチャネル拡散領域１１の界面のＰＮ接合が、トレンチ端に当接する。一方、ドレイン領域の右側のトレンチでは、ｎ型の半導体層１０とｎ型のウェル領域１６の界面がＰＮ接合ではないため、トレンチ端にＰＮ接合が当接することはない。従って、メッシュパターンの外周部にドレインセルを配置することで、外周部に配置したドレインセルの外側ではＰＮ接合が存在せず、トレンチによるＰＮ接合の切断に起因したリークや絶縁破壊を防止することができる。尚、外周部にドレインセルを配置し、内部にソースセルとドレインセルを交互に配置した半導体装置の場合には、上記の各実施形態において、下層配線および上層配線におけるソースとドレインの対応関係が全て逆転するのは言うまでもない。但し、この場合には、前述したように、ソースセルとソース下層配線のコンタクトは、一般的に、ドレインセルとドレイン下層配線のコンタクトより小さくできる。このため、隣り合ったソース下層配線の間におけるドレイン下層配線の最短幅を隣り合ったドレイン下層配線の間におけるソース下層配線の最短幅より狭くすることで、コンタクトの大きさに合わせた滑らかな電流経路にすることができ、これによって下層配線の配線抵抗を低減することができる。
参考例の半導体装置におけるセル構成と、各セルへの下層配線のコンタクトを示す平面図である。 参考例の半導体装置における下層配線を示す平面図である。 参考例の半導体装置における上層配線と、下層配線へのコンタクトを示す平面図である。 ３層目の配線を形成してＣＳＰ化した例を示す図である。 ３層目の配線を形成してＣＳＰ化した例を示す図である。 （ａ）は、図３において一点差線Ｄで囲った部分の拡大図であり、（ｂ）は、（ａ）中のＥ−Ｅ’断面図である。 図６（ａ）のビアホールを、６数個の小さなビアホールに分割して配置した例である。 （ａ）〜（ｄ）は、全体面積が同じで、異なる平面パターンを持つビアホールの例である。 本発明に係る第１実施形態の半導体装置における下層配線を示す平面図である。 本発明に係る第１実施形態の半導体装置における上層配線と、下層配線へのコンタクトを示す平面図である。 本発明に係る第１実施形態の半導体装置における他の下層配線を示す平面図である。 （ａ）は、従来の半導体装置の平面概念図であり、（ｂ）は、従来の半導体装置を構成している一般的なＬＤＭＯＳの拡大断面図である。
符号の説明
１００，２００，２０１，２０２，３００，３０１ 半導体装置
１０１ ＬＤＭＯＳ
２０ｓ，２０ｓｅ ソースセル
２０ｄ ドレインセル
１，１ａ，１ｂ ソース下層配線
２，２ａ〜２ｄ ドレイン下層配線
３，３ａ ソース上層配線
４，４ａ ドレイン上層配線
３ｒ，３ｒａ，４ｒ，４ｒａ 連結部
３０，３０ａ，４０，４０ａ ビアホール
８ｓ，８ｔ ソース第３層配線
９ｓ，９ｔ ドレイン第３層配線

Claims (13)

  1. 半導体基板の主面がメッシュパターンに区切られ、当該メッシュパターンを構成する各セルは、横型ＭＯＳトランジスタのソースが形成されるソースセル、もしくはドレインが形成されるドレインセルのいずれか一方からなり、
    前記半導体基板上に形成され、前記ソースセル同士およびドレインセル同士をそれぞれ電気的に接続する、上層の配線及び下層の配線からなる二層の配線を有する半導体装置において、
    前記メッシュパターンには、前記ソースセルとドレインセルが交互に配置され、
    前記下層の配線は、前記メッシュの対角方向に隣り合った２個の前記ドレインセル同士を接続するドレイン下層配線と、前記ドレイン下層配線を取り囲んで、各前記ソースセル同士を接続するソース下層配線とからなり、
    前記上層の配線は、前記ドレイン下層配線と投影面で交わるように配置され、ビアホールを介して前記ドレイン下層配線に接続するストライプ状のドレイン上層配線と、前記ソース下層配線と投影面で交わるように配置され、ビアホールを介して前記ソース下層配線に接続するストライプ状のソース上層配線とからなり、
    前記ドレイン上層配線とソース上層配線のストライプ幅が、各々、前記ドレイン下層配線の最短幅と隣り合った前記ドレイン下層配線の間における前記ソース下層配線の最短幅より広く形成され、
    前記ソース上層配線およびドレイン上層配線が、各々のストライプを櫛歯として互いの櫛歯が噛み合って対向するように交互に配置され、かつ櫛形状になるようにストライプの端部にはんだバンプを形成するためのパッド部となる連結部を有していることを特徴とする半導体装置。
  2. 半導体基板の主面がメッシュパターンに区切られ、当該メッシュパターンを構成する各セルは、横型ＭＯＳトランジスタのソースが形成されるソースセル、もしくはドレインが形成されるドレインセルのいずれか一方からなり、
    前記半導体基板上に形成され、前記ソースセル同士およびドレインセル同士をそれぞれ電気的に接続する、上層の配線及び下層の配線からなる二層の配線を有する半導体装置において、
    前記メッシュパターンには、前記ソースセルとドレインセルが交互に配置され、
    前記下層の配線は、前記メッシュの対角方向に隣り合った２個の前記ドレインセル同士を接続するドレイン下層配線と、前記ドレイン下層配線を取り囲んで、各前記ソースセル同士を接続するソース下層配線とからなり、
    前記上層の配線は、前記ドレイン下層配線と投影面で交わるように配置され、ビアホールを介して前記ドレイン下層配線に接続するストライプ状のドレイン上層配線と、前記ソース下層配線と投影面で交わるように配置され、ビアホールを介して前記ソース下層配線に接続するストライプ状のソース上層配線とからなり、
    前記ドレイン上層配線とソース上層配線のストライプ幅が、各々、前記ドレイン下層配線の最短幅と隣り合った前記ドレイン下層配線の間における前記ソース下層配線の最短幅より広く形成され、前記ドレイン上層配線とソース上層配線が交互に配置され、
    前記上層の配線上に第３層の配線が形成され、前記第３層の配線は、前記ソース上層配線に接続するソース第３層配線と、前記ドレイン上層配線に接続するドレイン第３層配線とからなり、
    前記ソース第３層配線と前記ドレイン第３層配線は、各々、はんだバンプを形成するためのパッド部であることを特徴とする半導体装置。
  3. 半導体基板の主面がメッシュパターンに区切られ、当該メッシュパターンを構成する各セルは、横型ＭＯＳトランジスタのソースが形成されるソースセル、もしくはドレインが形成されるドレインセルのいずれか一方からなり、
    前記半導体基板上に形成され、前記ソースセル同士およびドレインセル同士をそれぞれ電気的に接続する、上層の配線及び下層の配線からなる二層の配線を有する半導体装置において、
    前記メッシュパターンの外周部に前記ソースセルが配置され、前記メッシュパターンの内部に前記ソースセルとドレインセルが交互に配置され、
    前記外周部に形成されたソースセルの周囲を絶縁するトレンチを有し、
    前記下層の配線は、前記外周部のソースセルには隣接せず、前記メッシュの対角方向に隣り合った２個のドレインセル同士を接続する第１ドレイン下層配線と、前記外周部のソースセルに隣接するドレインセルを含んで、前記メッシュの対角方向に隣り合った２乃至４個のドレインセル同士を接続する第２ドレイン下層配線とからなるドレイン下層配線と、前記ドレイン下層配線を取り囲んで、各前記ソースセル同士を接続するソース下層配線とからなり、
    前記上層の配線は、前記ドレイン下層配線と投影面で交わるように配置され、ビアホールを介して前記ドレイン下層配線に接続するストライプ状のドレイン上層配線と、前記ソース下層配線と投影面で交わるように配置され、ビアホールを介して前記ソース下層配線に接続するストライプ状のソース上層配線とからなり、
    前記ドレイン上層配線とソース上層配線のストライプ幅が、各々、前記ドレイン下層配線の最短幅と隣り合った前記ドレイン下層配線の間における前記ソース下層配線の最短幅より広く形成され、
    前記ソース上層配線およびドレイン上層配線が、各々のストライプを櫛歯として互いの櫛歯が噛み合って対向するように交互に配置され、かつ櫛形状になるようにストライプの端部にはんだバンプを形成するためのパッド部となる連結部を有していることを特徴とする半導体装置。
  4. 半導体基板の主面がメッシュパターンに区切られ、当該メッシュパターンを構成する各セルは、横型ＭＯＳトランジスタのソースが形成されるソースセル、もしくはドレインが形成されるドレインセルのいずれか一方からなり、
    前記半導体基板上に形成され、前記ソースセル同士およびドレインセル同士をそれぞれ電気的に接続する、上層の配線及び下層の配線からなる二層の配線を有する半導体装置において、
    前記メッシュパターンの外周部に前記ソースセルが配置され、前記メッシュパターンの内部に前記ソースセルとドレインセルが交互に配置され、
    前記外周部に形成されたソースセルの周囲を絶縁するトレンチを有し、
    前記下層の配線は、前記外周部のソースセルには隣接せず、前記メッシュの対角方向に隣り合った２個のドレインセル同士を接続する第１ドレイン下層配線と、前記外周部のソースセルに隣接するドレインセルを含んで、前記メッシュの対角方向に隣り合った２乃至４個のドレインセル同士を接続する第２ドレイン下層配線とからなるドレイン下層配線と、前記ドレイン下層配線を取り囲んで、各前記ソースセル同士を接続するソース下層配線とからなり、
    前記上層の配線は、前記ドレイン下層配線と投影面で交わるように配置され、ビアホールを介して前記ドレイン下層配線に接続するストライプ状のドレイン上層配線と、前記ソース下層配線と投影面で交わるように配置され、ビアホールを介して前記ソース下層配線に接続するストライプ状のソース上層配線とからなり、
    前記ドレイン上層配線とソース上層配線のストライプ幅が、各々、前記ドレイン下層配線の最短幅と隣り合った前記ドレイン下層配線の間における前記ソース下層配線の最短幅より広く形成され、前記ドレイン上層配線とソース上層配線が交互に配置され、
    前記上層の配線上に第３層の配線が形成され、前記第３層の配線は、前記ソース上層配線に接続するソース第３層配線と、前記ドレイン上層配線に接続するドレイン第３層配線とからなり、
    前記ソース第３層配線と前記ドレイン第３層配線は、各々、はんだバンプを形成するためのパッド部であることを特徴とする半導体装置。
  5. 前記ドレイン下層配線の最短幅が、前記隣り合ったドレイン下層配線の間におけるソース下層配線の最短幅より狭いことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 半導体基板の主面がメッシュパターンに区切られ、当該メッシュパターンを構成する各セルは、横型ＭＯＳトランジスタのソースが形成されるソースセル、もしくはドレインが形成されるドレインセルのいずれか一方からなり、
    前記半導体基板上に形成され、前記ソースセル同士およびドレインセル同士をそれぞれ電気的に接続する、上層の配線及び下層の配線からなる二層の配線を有する半導体装置において、
    前記メッシュパターンには、前記ソースセルとドレインセルが交互に配置され、
    前記下層の配線は、前記メッシュの対角方向に隣り合った２個の前記ソースセル同士を接続するソース下層配線と、前記ソース下層配線を取り囲んで、各前記ドレインセル同士を接続するドレイン下層配線とからなり、
    前記上層の配線は、前記ソース下層配線と投影面で交わるように配置され、ビアホールを介して前記ソース下層配線に接続するストライプ状のソース上層配線と、前記ドレイン下層配線と投影面で交わるように配置され、ビアホールを介して前記ドレイン下層配線に接続するストライプ状のドレイン上層配線とからなり、
    前記ソース上層配線とドレイン上層配線のストライプ幅が、各々、前記ソース下層配線の最短幅と隣り合った前記ソース下層配線の間における前記ドレイン下層配線の最短幅より広く形成され、
    前記ソース上層配線およびドレイン上層配線が、各々のストライプを櫛歯として互いの櫛歯が噛み合って対向するように交互に配置され、かつ櫛形状になるようにストライプの端部にはんだバンプを形成するためのパッド部となる連結部を有していることを特徴とする半導体装置。
  7. 半導体基板の主面がメッシュパターンに区切られ、当該メッシュパターンを構成する各セルは、横型ＭＯＳトランジスタのソースが形成されるソースセル、もしくはドレインが形成されるドレインセルのいずれか一方からなり、
    前記半導体基板上に形成され、前記ソースセル同士およびドレインセル同士をそれぞれ電気的に接続する、上層の配線及び下層の配線からなる二層の配線を有する半導体装置において、
    前記メッシュパターンには、前記ソースセルとドレインセルが交互に配置され、
    前記下層の配線は、前記メッシュの対角方向に隣り合った２個の前記ソースセル同士を接続するソース下層配線と、前記ソース下層配線を取り囲んで、各前記ドレインセル同士を接続するドレイン下層配線とからなり、
    前記上層の配線は、前記ソース下層配線と投影面で交わるように配置され、ビアホールを介して前記ソース下層配線に接続するストライプ状のソース上層配線と、前記ドレイン下層配線と投影面で交わるように配置され、ビアホールを介して前記ドレイン下層配線に接続するストライプ状のドレイン上層配線とからなり、
    前記ソース上層配線とドレイン上層配線のストライプ幅が、各々、前記ソース下層配線の最短幅と隣り合った前記ソース下層配線の間における前記ドレイン下層配線の最短幅より広く形成され、前記ソース上層配線とドレイン上層配線が交互に配置され、
    前記上層の配線上に第３層の配線が形成され、前記第３層の配線は、前記ソース上層配線に接続するソース第３層配線と、前記ドレイン上層配線に接続するドレイン第３層配線とからなり、
    前記ソース第３層配線と前記ドレイン第３層配線は、各々、はんだバンプを形成するためのパッド部であることを特徴とする半導体装置。
  8. 半導体基板の主面がメッシュパターンに区切られ、当該メッシュパターンを構成する各セルは、横型ＭＯＳトランジスタのソースが形成されるソースセル、もしくはドレインが形成されるドレインセルのいずれか一方からなり、
    前記半導体基板上に形成され、前記ソースセル同士およびドレインセル同士をそれぞれ電気的に接続する、上層の配線及び下層の配線からなる二層の配線を有する半導体装置において、
    前記メッシュパターンの外周部に前記ドレインセルが配置され、前記メッシュパターンの内部に前記ソースセルとドレインセルが交互に配置され、
    前記外周部に形成されたドレインセルの周囲を絶縁するトレンチを有し、前記外周部に形成されたドレインセル側の前記トレンチ端にはＰＮ接合が当接しないように形成され、
    前記下層の配線は、前記外周部のドレインセルには隣接せず、前記メッシュの対角方向に隣り合った２個のソースセル同士を接続する第１ソース下層配線と、前記外周部のドレインセルに隣接するソースセルを含んで、前記メッシュの対角方向に隣り合った２乃至４個のソースセル同士を接続する第２ソース下層配線とからなるソース下層配線と、前記ソース下層配線を取り囲んで、各前記ドレインセル同士を接続するドレイン下層配線とからなり、
    前記上層の配線は、前記ソース下層配線と投影面で交わるように配置され、ビアホールを介して前記ソース下層配線に接続するストライプ状のソース上層配線と、前記ドレイン下層配線と投影面で交わるように配置され、ビアホールを介して前記ドレイン下層配線に接続するストライプ状のドレイン上層配線とからなり、
    前記ソース上層配線とドレイン上層配線のストライプ幅が、各々、前記ソース下層配線の最短幅と隣り合った前記ソース下層配線の間における前記ドレイン下層配線の最短幅より広く形成され、
    前記ソース上層配線およびドレイン上層配線が、各々のストライプを櫛歯として互いの櫛歯が噛み合って対向するように交互に配置され、かつ櫛形状になるようにストライプの端部にはんだバンプを形成するためのパッド部となる連結部を有していることを特徴とする半導体装置。
  9. 半導体基板の主面がメッシュパターンに区切られ、当該メッシュパターンを構成する各セルは、横型ＭＯＳトランジスタのソースが形成されるソースセル、もしくはドレインが形成されるドレインセルのいずれか一方からなり、
    前記半導体基板上に形成され、前記ソースセル同士およびドレインセル同士をそれぞれ電気的に接続する、上層の配線及び下層の配線からなる二層の配線を有する半導体装置において、
    前記メッシュパターンの外周部に前記ドレインセルが配置され、前記メッシュパターンの内部に前記ソースセルとドレインセルが交互に配置され、
    前記外周部に形成されたドレインセルの周囲を絶縁するトレンチを有し、前記外周部に形成されたドレインセル側の前記トレンチ端にはＰＮ接合が当接しないように形成され、
    前記下層の配線は、前記外周部のドレインセルには隣接せず、前記メッシュの対角方向に隣り合った２個のソースセル同士を接続する第１ソース下層配線と、前記外周部のドレインセルに隣接するソースセルを含んで、前記メッシュの対角方向に隣り合った２乃至４個のソースセル同士を接続する第２ソース下層配線とからなるソース下層配線と、前記ソース下層配線を取り囲んで、各前記ドレインセル同士を接続するドレイン下層配線とからなり、
    前記上層の配線は、前記ソース下層配線と投影面で交わるように配置され、ビアホールを介して前記ソース下層配線に接続するストライプ状のソース上層配線と、前記ドレイン下層配線と投影面で交わるように配置され、ビアホールを介して前記ドレイン下層配線に接続するストライプ状のドレイン上層配線とからなり、
    前記ソース上層配線とドレイン上層配線のストライプ幅が、各々、前記ソース下層配線の最短幅と隣り合った前記ソース下層配線の間における前記ドレイン下層配線の最短幅より広く形成され、前記ソース上層配線とドレイン上層配線が交互に配置され、
    前記上層の配線上に第３層の配線が形成され、前記第３層の配線は、前記ソース上層配線に接続するソース第３層配線と、前記ドレイン上層配線に接続するドレイン第３層配線とからなり、
    前記ソース第３層配線と前記ドレイン第３層配線は、各々、はんだバンプを形成するためのパッド部であることを特徴とする半導体装置。
  10. 前記隣り合ったソース下層配線の間におけるドレイン下層配線の最短幅が、前記ソース下層配線の最短幅より狭いことを特徴とする請求項６乃至９のいずれか１項に記載の半導体装置。
  11. 前記ビアホールが、前記ソース下層配線とソース上層配線および前記ドレイン下層配線とドレイン上層配線の投影面における各交差領域で、複数個に分けて配置されることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置。
  12. 前記ビアホールの平面パターンが、リング状であることを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置。
  13. 前記ビアホールの側壁が、テーパ状に形成されることを特徴とする請求項１乃至１２のいずれか１項に記載の半導体装置。
JP2003326508A 2002-10-30 2003-09-18 半導体装置 Expired - Fee Related JP4396200B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003326508A JP4396200B2 (ja) 2002-10-30 2003-09-18 半導体装置
US10/689,060 US6903460B2 (en) 2002-10-30 2003-10-21 Semiconductor equipment
DE10350137.1A DE10350137B4 (de) 2002-10-30 2003-10-28 Halbleitereinrichtung
FR0312732A FR2846793B1 (fr) 2002-10-30 2003-10-30 Equipement a semi-conducteurs comprenant des cablages de couche superieure et inferieure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002316448 2002-10-30
JP2003326508A JP4396200B2 (ja) 2002-10-30 2003-09-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2004172583A JP2004172583A (ja) 2004-06-17
JP4396200B2 true JP4396200B2 (ja) 2010-01-13

Family

ID=32109513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003326508A Expired - Fee Related JP4396200B2 (ja) 2002-10-30 2003-09-18 半導体装置

Country Status (4)

Country Link
US (1) US6903460B2 (ja)
JP (1) JP4396200B2 (ja)
DE (1) DE10350137B4 (ja)
FR (1) FR2846793B1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP4450751B2 (ja) * 2005-03-17 2010-04-14 富士通株式会社 メッシュモデル作成方法、シミュレーション装置及びプログラム
FR2884648B1 (fr) * 2005-04-13 2007-09-07 Commissariat Energie Atomique Structure et procede de realisation d'un dispositif microelectronique dote d'un ou plusieurs fils quantiques aptes a former un canal ou plusieurs canaux de transistors
JP2006324320A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置
JP5066928B2 (ja) * 2007-02-08 2012-11-07 株式会社デンソー 半導体装置
DE102007020258B4 (de) 2007-04-30 2018-06-28 Globalfoundries Inc. Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
US7701065B2 (en) * 2007-10-26 2010-04-20 Infineon Technologies Ag Device including a semiconductor chip having a plurality of electrodes
FR2923646A1 (fr) * 2007-11-09 2009-05-15 Commissariat Energie Atomique Cellule memoire sram dotee de transistors a structure multi-canaux verticale
JP5326151B2 (ja) * 2007-12-26 2013-10-30 セイコーＮｐｃ株式会社 パワーｍｏｓトランジスタ
WO2010016008A1 (en) * 2008-08-05 2010-02-11 Nxp B.V. Ldmos with discontinuous metal stack fingers
JP5304195B2 (ja) * 2008-11-20 2013-10-02 株式会社デンソー 半導体装置
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
KR20120041237A (ko) 2009-08-04 2012-04-30 갠 시스템즈 인크. 아일랜드 매트릭스 갈륨 나이트라이드 마이크로파 및 전력 트랜지스터
DE102010001788A1 (de) * 2010-02-10 2011-08-11 Forschungsverbund Berlin e.V., 12489 Skalierbarer Aufbau für laterale Halbleiterbauelemente mit hoher Stromtragfähigkeit
AU2011241423A1 (en) * 2010-04-13 2012-11-08 Gan Systems Inc. High density gallium nitride devices using island topology
USD701843S1 (en) * 2010-12-28 2014-04-01 Sumitomo Electric Industries, Ltd. Semiconductor device
US20130168869A1 (en) * 2011-12-28 2013-07-04 Peng Xu Metal Layout of an Integrated Power Transistor and the Method Thereof
US8836029B2 (en) * 2012-02-29 2014-09-16 Smsc Holdings S.A.R.L. Transistor with minimized resistance
DE102015003082B4 (de) * 2015-03-11 2020-12-10 Elmos Semiconductor Se MOS Transistor mit einem verbesserten Einschaltwiderstand

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636825A (en) * 1985-10-04 1987-01-13 Fairchild Semiconductor Corporation Distributed field effect transistor structure
JPS6461934A (en) * 1987-09-02 1989-03-08 Nippon Denso Co Semiconductor device and manufacture thereof
JP2667866B2 (ja) * 1988-03-25 1997-10-27 株式会社日立製作所 多層配線構造
US5192989A (en) * 1989-11-28 1993-03-09 Nissan Motor Co., Ltd. Lateral dmos fet device with reduced on resistance
JPH03239369A (ja) 1990-02-16 1991-10-24 Nissan Motor Co Ltd 半導体装置
JPH0434955A (ja) * 1990-05-30 1992-02-05 Nec Ic Microcomput Syst Ltd 集積回路装置
US5412239A (en) * 1993-05-14 1995-05-02 Siliconix Incorporated Contact geometry for improved lateral MOSFET
JPH07131003A (ja) * 1993-11-04 1995-05-19 Ricoh Co Ltd 半導体装置
US5399892A (en) * 1993-11-29 1995-03-21 Harris Corporation Mesh geometry for MOS-gated semiconductor devices
JPH07263665A (ja) 1994-03-22 1995-10-13 Nippondenso Co Ltd 半導体装置
JP3355817B2 (ja) * 1994-10-20 2002-12-09 株式会社デンソー 半導体装置
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance
US6831331B2 (en) * 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
DE60132855T2 (de) * 2000-07-27 2009-02-26 Texas Instruments Inc., Dallas Kontaktierungsstruktur einer integrierten Leistungsschaltung

Also Published As

Publication number Publication date
FR2846793B1 (fr) 2007-06-29
US20040084776A1 (en) 2004-05-06
FR2846793A1 (fr) 2004-05-07
US6903460B2 (en) 2005-06-07
JP2004172583A (ja) 2004-06-17
DE10350137B4 (de) 2017-02-09
DE10350137A1 (de) 2004-05-19

Similar Documents

Publication Publication Date Title
JP4396200B2 (ja) 半導体装置
US8344457B2 (en) Insulated-gate semiconductor device with protection diode
US8410526B2 (en) Semiconductor integrated circuit device with reduced cell size
US7732869B2 (en) Insulated-gate semiconductor device
TWI570883B (zh) 半導體裝置
JP6507609B2 (ja) 半導体装置
US10121887B2 (en) Insulated gate semiconductor device and method
JP7234713B2 (ja) 半導体装置
JPWO2017212644A1 (ja) 半導体装置
JP2004158833A (ja) 半導体装置
US20040016971A1 (en) Diode and producing method thereof
JP5066928B2 (ja) 半導体装置
JP2009543325A (ja) 電力供給ネットワーク
TW201803112A (zh) 半導體構件，特別是功率電晶體
US7948032B2 (en) Power MOS transistor device and layout
JP5326151B2 (ja) パワーｍｏｓトランジスタ
JP5304195B2 (ja) 半導体装置
JP2009164278A (ja) Ｍｏｓトランジスタ及びこれを用いた半導体集積回路装置
WO2019142394A1 (ja) 過渡電圧抑制素子
JP2004006691A (ja) 半導体集積回路装置
JP2006269604A (ja) ハードマクロの電源端子構造
JP2009260147A (ja) 半導体集積回路装置
US7217975B2 (en) Lateral type semiconductor device
JP6516080B1 (ja) 過渡電圧抑制素子
WO2024014362A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees