JP4448617B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP4448617B2
JP4448617B2 JP2000558550A JP2000558550A JP4448617B2 JP 4448617 B2 JP4448617 B2 JP 4448617B2 JP 2000558550 A JP2000558550 A JP 2000558550A JP 2000558550 A JP2000558550 A JP 2000558550A JP 4448617 B2 JP4448617 B2 JP 4448617B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
conductive material
anisotropic conductive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000558550A
Other languages
English (en)
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP4448617B2 publication Critical patent/JP4448617B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859—Localised curing of parts of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Description

技術分野
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
背景技術
近年の電子機器の小型化に伴い、高密度実装に適した半導体装置のパッケージが要求されている。これに応えるために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ／Ｓｉｚｅ Ｐａｃｋａｇｅ）のような表面実装型パッケージが開発されている。表面実装型パッケージでは、半導体チップに接続される配線パターンの形成された基板が使用されることがある。
表面実装型パッケージでは、半導体チップと基板との間に隙間が形成されて水分が侵入しないようにすることが要求されている。
本発明は、この問題点を解決するものであり、その目的は、信頼性及び生産性に優れた半導体装置の製造方法及びその方法により製造される半導体装置、回路基板並びに電子機器を提供することにある。
発明の開示
（１）本発明に係る半導体装置の製造方法は、基板の配線パターンが形成された面と、半導体素子の電極が形成された面との間に、接着剤を介在させる第１工程と、
前記半導体素子と前記基板との間に圧力を加えて、前記配線パターンと前記電極とを電気的に導通させ、前記接着剤を、前記半導体素子の側面の少なくとも一部に至るまで回り込ませる第２工程と、
を含む。
本発明によれば、接着剤が、半導体素子の側面の少なくとも一部を覆うので、機械的な破壊から半導体素子を保護することに加え、電極に水分が到達することを防止してコロージョンを防止することができる。
（２）この半導体装置の製造方法において、
前記接着剤は、前記第２工程完了後における前記半導体素子と前記基板との間隔よりも大きな厚みで前記第１工程で設けられ、前記第２工程で前記半導体素子と前記基板との間で加圧されて前記半導体素子からはみ出してもよい。
（３）この半導体装置の製造方法において、
前記半導体素子の側面をほぼ覆うように前記接着剤を形成してもよい。
（４）この半導体装置の製造方法において、
前記接着剤には導電粒子が分散されており、前記導電粒子により前記配線パターンと前記電極とを電気的に導通させてもよい。
これによれば、導電粒子によって配線パターンと電極とを電気的に導通させるので、信頼性及び生産性に優れた方法で半導体装置を製造することができる。
（５）この半導体装置の製造方法において、
前記第１工程前に、前記接着剤を予め前記半導体素子の前記電極が形成された前記面に設けておいてもよい。
（６）この半導体装置の製造方法において、
前記第１工程前に、前記接着剤を予め前記基板の前記配線パターンが形成された面に設けておいてもよい。
（７）この半導体装置の製造方法において、
前記接着剤は、遮光性材料を含有してもよい。
これによれば、接着剤が遮光性材料を含有するので、半導体素子の電極を有する面への迷光を遮断することができる。これにより、半導体素子の誤作動を防止することができる。
（８）本発明に係る半導体装置は、電極を有する半導体素子と、配線パターンが形成された基板と、接着剤と、
を有し、
前記電極と前記配線パターンとは電気的に導通し、
前記接着剤は、前記基板の前記配線パターンが形成された面と、前記半導体素子の前記電極が形成された面との間に介在し、かつ、前記半導体素子の側面の少なくとも一部を覆う。
これによれば、接着剤は、半導体素子の側面の少なくとも一部を覆うので、機械的な破壊から半導体素子を保護する。また、半導体素子は、電極から遠い位置まで接着剤にて覆われるので、電極に水分が到達しにくくなり、電極のコロージョンを防止することができる。
（９）この半導体装置において、
前記半導体素子の側面をほぼ覆うように前記接着剤が形成されていてもよい。
（１０）この半導体装置において、
前記接着剤には導電粒子が分散されて異方性導電材料を構成してもよい。
これによれば、異方性導電材料によって配線パターンと電極とが電気的に導通しているので、信頼性及び生産性に優れている。
（１１）この半導体装置において、
前記異方性導電材料は、前記配線パターンの全てを覆って設けられてもよい。
（１２）この半導体装置において、
前記接着剤は、遮光性材料を含有してもよい。
これによれば、接着剤が遮光性材料を含有するので、半導体素子の電極を有する面への迷光を遮断することができる。これにより、半導体素子の誤作動を防止することができる。
（１３）本発明に係る半導体装置は、上記方法により製造されたものである。
（１４）本発明に係る回路基板には、上記半導体装置が実装されている。
（１５）本発明に係る電子機器は、上記回路基板を有する。
発明を実施するための最良の形態
以下、本発明の好適な実施の形態について図面を参照して説明する。本発明の実施の形態は、図５Ａ及び図５Ｂに示されている。本発明の実施には、次の参考形態を適用することができる。
（第１の参考形態）
図１Ａ〜図１Ｄは、第１の参考形態に係る半導体装置の製造方法を示す図である。本参考形態では、図１Ａに示すように、配線パターン１０が少なくとも一方の面１８に形成された基板１２が使用される。
基板１２は、フレキシブル基板等の有機系材料から形成されたもの、金属系基板等の無機系材料から形成されたもの、両者の組み合わされたもののうちいずれであってもよい。フレキシブル基板として、テープキャリアが使用されてもよい。基板１２の導電性が高い場合には、基板１２と配線パターン１０との間及びスルーホール１４の内側、又はこれに加えて配線パターン１０の形成面とは逆の面に、絶縁膜が形成される。
基板１２にはスルーホール１４が形成されており、配線パターン１０はスルーホール１４上をまたいで形成されている。また、配線パターン１０の一部として、スルーホール１４上には外部電極形成用のランド１７が形成されている。
このような基板１２が用意されると、基板１２に接着剤の一例として異方性導電材料１６を設ける。以下の説明において、異方性導電材料は、接着剤の一例である。異方性導電材料１６は、接着剤（バインダ）に導電粒子（導電フィラー）が分散されたもので、分散剤が添加される場合もある。異方性導電材料１６は、予めシート状に形成されてから基板１２に貼り付けてもよく、あるいは液状のまま基板１２に設けてもよい。また、異方性導電材料１６は、半導体素子２０の電極２２を有する面２４よりも大きく設けてもよいが、面２４よりも小さく設けて、押圧されて面２４からはみ出す量で設けてもよい。
あるいは、異方性導電材料１６を、半導体素子２０の面２４に、押圧されて面２４からはみ出す量で設けてもよい。なお、導電粒子を含有しない接着剤を使用しても、電極２２と配線パターン１０とを電気的に接続することができる。
本参考形態では、異方性導電材料に熱硬化性の接着剤が使用され、さらに、異方性導電材料１６は遮光性材料を含有してもよい。遮光性材料として、例えば黒色染料あるいは黒色顔料を接着剤樹脂中に分散させたものを用いることができる。
使用する接着剤としては、エポキシ系を代表例とする熱硬化型接着剤を使用してもよいし、エポキシ系又はアクリレート系を代表例とする光硬化型接着剤を使用してもよい。さらに、電子線硬化タイプ、熱可塑（熱接着）タイプの接着剤を用いてもよい。熱硬化型以外の接着剤を使用する場合、以下全ての実施の形態中で、加熱又は加圧する代わりに、エネルギーを加えればよい。
次に、例えば、異方性導電材料１６上に、半導体素子２０を載せる。詳しくは、半導体素子２０の電極２２を有する面２４を、異方性導電材料１６に向けて半導体素子２０を載せる。また、電極２２が、配線パターン１０の電極接続用のランド（図示せず）上に位置するように、半導体素子２０を配置する。なお、半導体素子２０は、二辺にのみ電極２２が形成されたものであっても、四辺に電極２２が形成されたものでもよい。電極２２は、金又はハンダ等の突起をＡｌパッド上に設けたものを用いることが多いが、配線パターン１０側に、前述の突起又は配線パターン１０をエッチングして作成した突起を用いても良い。
以上の工程により、半導体素子２０の電極２２が形成された面２４と、基板１２の配線パターン１０が形成された面１８と、の間に異方性導電材料１６が介在する。そして、治具３０を、電極２２が形成された面２４とは反対の面２６に押しつけて、半導体素子２０を基板１２の方向に加圧する。あるいは、半導体素子２０と基板１２との間に圧力を加える。接着剤の一例である異方性導電材料１６は、半導体素子２０の面２４の領域内に設けられていた場合でも、圧力によって、面２４からはみ出すようになる。また、治具３０は、ヒータ３２を内蔵しており、半導体素子２０を加熱する。なお、治具３０として、異方性導電材料１６がはみ出した部分にも熱を出来るだけ加えたい点を考慮すると、半導体素子２０の平面積よりも大きい平面積を有するものを用いることが好ましい。こうすることで、半導体素子２０の周囲まで熱が加わり易くなる。
こうして、図１Ｂに示すように、半導体素子２０の電極２２と、配線パターン１０とは、異方性導電材料１６の導電粒子を介して、電気的に導通する。本参考形態によれば、異方性導電材料１６によって配線パターン１０と電極２２とを電気的に導通させるので、信頼性及び生産性に優れた方法で半導体装置を製造することができる。
また、治具３０によって半導体素子２０が加熱されているので、異方性導電材料１６は、半導体素子２０との接触領域において硬化している。ただし、この状態では、半導体素子２０と接触してない領域又は半導体素子２０から離れた領域は、異方性導電材料１６には熱が行き届かないので、完全には硬化していない。この領域の硬化は、次の工程で行われる。
図１Ｃに示すように、基板１２のスルーホール１４内及びその付近に、ハンダ３４を設ける。ハンダ３４は、例えばクリームハンダを用いて、印刷法により設けることができる。また、予め形成されたハンダボールを上記位置に載せても良い。
続いて、リフロー工程においてハンダ３４を加熱して、図１Ｄに示すように、ハンダボール３６を形成する。ハンダボール３６は、外部電極となる。このリフロー工程では、ハンダ３４のみならず異方性導電材料１６も加熱される。この熱によって、異方性導電材料１６の未硬化の領域も硬化する。すなわち、異方性導電材料１６のうち、半導体素子２０と接触していない領域又は半導体素子２０から離れた領域が、ハンダボール３６の形成のためのリフロー工程で硬化する。
こうして得られた半導体装置１によれば、異方性導電材料１６の全てが硬化しているので、半導体素子２０の外周部において異方性導電材料１６が基板１２からはがれて水分が侵入して配線パターン１０のマイグレーションを引き起こすことが防止される。また、異方性導電材料１６の全体が硬化するので、異方性導電材料１６中への水分の含有も防止することができる。
さらに、半導体装置１は、遮光性材料を含有する異方性導電材料１６によって、半導体素子２０の電極２２を有する面２４が覆われているので、この面２４への迷光を遮断することができる。これにより、半導体素子２０の誤作動を防止することができる。
図２Ａ及び図２Ｂは、第１の参考形態の変形例を示す図である。この変形例では、第１の参考形態と同じ構成には同じ符号をとり、その構成及びその構成に起因する効果についての説明を省略する。この点は、以降の実施の形態でも同様である。
図２Ａに示す工程は、図１Ｂの工程後で図１Ｃの工程前に、行われる。具体的には、異方性導電材料１６のうち、半導体素子２０と接触していない領域又は半導体素子２０から離れた領域を、加熱治具３８にて加熱する。加熱治具３８には、未硬化の異方性導電材料１６が付着しにくいように、接着剤の一例である異方性導電材料１６との離型性が高いテフロンなどからなる離型層３９が設けられていることが好ましい。あるいは、離型層３９を、接着剤の一例である異方性導電材料１６上に設けておいてもよい。さらに、接着剤の一例である異方性導電材料１６とは非接触で、これを加熱してもよい。こうすることで、異方性導電材料１６のうち、半導体素子２０と接触していない領域又は半導体素子２０から離れた領域を硬化させることができる。また、治具ではなく、部分的に加熱できる熱風又は光ヒータを用いても良い。
あるいは、図２Ｂに示すように、図１Ｂの工程後で図１Ｃの工程前に、半導体素子２０とは別の電子部品４０を配線パターン１０に電気的に接合するためのリフロー工程を行ってもよい。このリフロー工程によって、異方性導電材料１６のうち、半導体素子２０と接触していない領域又は半導体素子２０から離れた領域が加熱されて硬化する。なお、電子部品４０として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
これらの変形例によっても、異方性導電材料１６の全てを硬化させることができるので、異方性導電材料１６が基板１２からはがれて水分が侵入し、配線パターン１０のマイグレーションを引き起こすことが防止される。また、異方性導電材料１６の全体が硬化するので、水分の含有も防止することができる。
また、上記工程後に、接着剤の一例である異方性導電材料１６の半導体素子２０からはみ出した領域で、基板１２を切断してもよい。
本参考形態では、基板１２として片面配線基板を用いた例を述べたが、これに限ることはなく、両面配線板又は多層配線板を用いてもよい。この場合、スルーホール中にハンダを形成せず、半導体素子載置面とは逆の面に設けられるランド上にハンダボールを形成してもよい。また、ハンダボールのかわりに、他の導電性突起を用いても良い。さらに、半導体素子と基板との接続は、ワイヤーボンディングによってもよい。これらは、以降の実施の形態でも同様である。
また、本実施の形態では、熱硬化性の接着剤のみならず、熱可塑性の接着剤の一例となる異方性導電材料１６を使用してもよい。熱可塑性の接着剤は、冷却して硬化させることができる。あるいは、紫外線などの放射線で硬化する接着剤を使用してもよい。このことは、以下の実施の形態でも同様である。
（第２の参考形態）
図３Ａ及び図３Ｂは、第２の参考形態に係る半導体装置の製造方法を示す図である。本参考形態は、第１の参考形態に引き続き行われる。
すなわち、本参考形態では、図１Ｄの工程に続いて、図３Ａに示すように、異方性導電材料１６及び基板１２を、半導体素子２０よりもわずかに大きいサイズに、固定刃４１にて押さえながら可動刃４２によって切断して、図３Ｂに示す半導体装置２を得る。切断の手段は、これに限定されるものではなく、他の切断手段及び固定手段があれば適用することができる。半導体装置２は、異方性導電材料１６とともに基板１２が切断されるので、両者の切断面が面一になり、基板１２の全面を異方性導電材料１６が覆う。そして、配線パターン１０が露出しないので、水分が配線パターン１０に到達せずマイグレーションを防止することができる。
また、本参考形態によれば、異方性導電材料１６は、切断されることになるので、半導体素子２０と等しいかわずかに大きいサイズに予め切断しておく必要もなく、半導体素子２０の位置に対応するように正確に位置合わせする必要がない。
なお、本参考形態は、ハンダボール３６を形成してから異方性導電材料１６及び基板１２が切断される例であるが、切断の時期は、少なくとも半導体素子２０が異方性導電材料１６上に載せられた後であればハンダボール３６の形成に関わらずいつでもよい。ただし、異方性導電材料１６は、少なくとも半導体素子２０との接触領域において硬化していることが好ましい。この場合には、半導体素子２０と配線パターン１０との位置ずれを防止することができる。また、異方性導電材料１６は、切断箇所においても未硬化であるよりも硬化していた方が、切断工程が容易である。
なお、基板１２を切断するのであれば、接着剤の一例である異方性導電材料１６の全体を一度に硬化させてもよい。例えば、半導体素子２０の電極２２と配線パターン１０とを電気的に接続させるときに、接着剤の一例である異方性導電材料１６の全体に対して、加熱したり冷却したりすればよい。熱硬化性の接着剤が使用されるときには、具体的には、半導体素子２０及び半導体素子２０からはみ出した接着剤の両方に接触する治具を使用してもよい。あるいは、オーブンによって加熱してもよい。
（第３の参考形態）
図４Ａ及び図４Ｂは、第３の参考形態に係る半導体装置の製造方法を示す図である。本参考形態では、第１の参考形態の基板１２が使用され、基板１２には、保護層５０が形成される。保護層５０は、配線パターン１０を覆って水分に触れないようにするもので、例えばソルダレジストが使用される。
保護層５０は、半導体素子２０を基板１２に搭載するための領域よりも広い領域５２を除いて形成されている。すなわち、領域５２は、半導体素子２０の電極２２を有する面２４よりも大きく、この領域５２内において、半導体素子２０の電極２２との接続用のランド（図示せず）が、配線パターン１０に形成されている。あるいは、保護層５０は、少なくとも半導体素子２０の電極２０との電気的な接続部を避けて形成されていればよい。
このような基板１２に、第１の参考形態の異方性導電材料１６として選択可能な材料からなる異方性導電材料５４（接着剤）が設けられる。なお、異方性導電材料５４は、遮光性材料を含有することが必須ではないが、含有していれば第１の参考形態と同様の効果を得られる。
本参考形態では、異方性導電材料５４は、半導体素子２０の搭載領域から保護層５０にかけて設けられる。すなわち、異方性導電材料５４は、保護層５０の形成されない領域５２において配線パターン１０及び基板１２を覆うとともに、保護層５０の領域５２を形成する端部に重なって形成される。あるいは、接着剤の一例となる異方性導電材料５４は、半導体素子２０側に設けてもよい。詳しくは、第１の参考形態で説明した内容が適用される。
そして、図４Ａに示すように、治具３０を介して半導体素子２０を基板１２の方向に加圧して加熱する。あるいは、少なくとも半導体素子２０と基板１２との間に圧力を加える。こうして、図４Ｂに示すように、半導体素子２０の電極２２と配線パターン１０とが電気的に導通する。その後、図１Ｃ及び図１Ｄに示すのと同様の工程で、ハンダボールを形成して半導体装置が得られる。
本参考形態によれば、異方性導電材料５４が、保護層５０の形成されない領域５２に形成されるだけでなく、保護層５０の領域５２を形成する端部に重なって形成されている。したがって、異方性導電材料５４と保護層５０との間に隙間が形成されないので、配線パターン１０が露出せず、マイグレーションを防止することができる。
なお、本参考形態においても、半導体素子２０からはみだした領域において異方性導電材料５４を硬化させることが好ましい。その硬化の工程は、第１の参考形態と同様の工程を適用することができる。
（本実施の形態）
図５Ａ及び図５Ｂは、本実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、第１の参考形態の基板１２が使用され、基板１２の上に、異方性導電材料５６（接着剤）が設けられる。本実施の形態では、第１の参考形態と比べて、異方性導電材料５６の厚みにおいて異なっていてもよい。すなわち、図５Ａに示すように、本実施の形態では、異方性導電材料５６の厚みが、図１Ａに示す異方性導電材料１６の厚みよりも大きくなっている。具体的には、異方性導電材料５６は、半導体素子２０の電極２２を有する面２４と、基板１２に形成された配線パターン１０との間隔よりも厚くなっている。また、異方性導電材料５６は、半導体素子２０よりも少なくとも若干大きくなっている。なお、この厚みと大きさの条件は、少なくともいずれが一方が満たされていればよい。
そして、図５Ａに示すように、例えば、治具３０を介して半導体素子２０を基板１２の方向に加圧して加熱する。そうすると、図５Ｂに示すように、異方性導電材料５６が、半導体素子２０の側面２８の一部又は全部に至るまでまわりこむ。その後、図１Ｃ及び図１Ｄに示すのと同様の工程で、ハンダボールを形成して半導体装置が得られる。
本実施の形態によれば、半導体素子２０の側面２８の少なくとも一部が異方性導電材料５６によって覆われるので、機械的な破壊から半導体素子２０が保護されることに加えて、電極２２から離れた位置まで異方性導電材料異５６が覆うので、電極２２などのコロージョンを防止することができる。
前述した実施の形態は、ＦＤＢ（Ｆａｃｅ Ｄｏｗｎ Ｂｏｎｄｉｎｇ）のＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐａｃｋａｇｅ）を中心に記述されているが、ＦＤＢを適用した半導体装置、例えばＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）やＣＯＢ（Ｃｈｉｐ ｏｎ Ｂｏａｒｄ）を適用した半導体装置などにも、本発明を適用することができる。
図６には、上述した実施の形態に係る方法によって製造された半導体装置１１００を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には、例えば銅からなる配線パターンが所望の回路となるように形成されている。そして、配線パターンと半導体装置１１００の外部電極とを機械的に接続することでそれらの電気的導通が図られる。
なお、半導体装置１１００は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板１０００を電子機器に用いれば電子機器自体の小型化が図れる。また、同一面積内においてはより実装スペースを確保することができ、高機能化を図ることも可能である。
そして、この回路基板１０００を備える電子機器として、図７には、ノート型パーソナルコンピュータ１２００が示されている。
なお、能動部品か受動部品かを問わず、種々の面実装用の電子部品に本発明を応用することもできる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
図１Ａ〜図１Ｄは、第１の参考形態に係る半導体装置の製造方法を示す図であり、図２Ａ及び図２Ｂは、第１の参考形態の変形例を示す図であり、図３Ａ及び図３Ｂは、第２の参考形態に係る半導体装置の製造方法を示す図であり、図４Ａ及び図４Ｂは、第３の参考形態に係る半導体装置の製造方法を示す図であり、図５Ａ及び図５Ｂは、本実施の形態に係る半導体装置の製造方法を示す図であり、図６は、本実施の形態に係る半導体装置が実装された回路基板を示す図であり、図７は、本実施の形態に係る半導体装置が実装された回路基板を備える電子機器を示す図である。

Claims (10)

  1. 配線パターンが形成された基板であって、前記基板の一部の領域を除いて前記基板上に保護層が設けられ、前記領域で前記配線パターンの一部が露出するように前記保護層が前記配線パターンを覆う基板と、電極を有する半導体素子と、を用意する工程と、
    前記基板の前記配線パターンが形成された面と、前記半導体素子の前記電極が形成された面との間に、前記配線パターンの前記保護層からの露出部分の全てを覆うように、導電粒子が分散されてなる異方性導電材料を介在させて、前記基板の前記領域内に前記半導体素子を搭載する第１工程と、
    前記半導体素子と前記基板との間に圧力を加えて、前記配線パターンと前記電極とを電気的に導通させ、前記異方性導電材料を、前記半導体素子の側面の全てを覆うまで回り込ませる第２工程と、
    前記異方性導電材料の、前記側面を覆った部分及び前記配線パターンの前記保護層からの露出部分の全てを覆う部分を硬化する第３工程と、
    を含む半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記異方性導電材料は、前記第２工程完了後における前記半導体素子と前記基板との間隔よりも大きな厚みで前記第１工程で設けられ、前記第２工程で前記半導体素子と前記基板との間で加圧されて前記半導体素子からはみ出す半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記第２工程後、前記異方性導電材料と前記半導体素子との接触領域以外の領域で前記基板を切断することをさらに含む半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記第１工程前に、前記異方性導電材料を予め前記半導体素子の前記電極が形成された前記面に設けておく半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記第１工程前に、前記異方性導電材料を予め前記基板の前記配線パターンが形成された面に設けておく半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、
    前記異方性導電材料は、遮光性材料を含有する半導体装置の製造方法。
  7. 電極を有する半導体素子と、
    配線パターンが形成された基板と、
    前記基板の一部の領域を除いて前記基板上に設けられ、前記領域で前記配線パターンの一部が露出するように前記配線パターンを覆う保護層と、
    導電粒子が分散されてなる異方性導電材料と、
    を有し、
    前記基板の前記領域内に前記半導体素子が搭載され、前記電極と前記配線パターンとは電気的に導通し、
    前記異方性導電材料は、前記配線パターンの前記保護層からの露出部分の全てを覆って設けられ、前記基板の前記配線パターンが形成された面と、前記半導体素子の前記電極が形成された面との間に介在し、かつ、前記半導体素子の側面の全てを覆い、かつ、前記異方性導電材料の前記側面を覆った部分及び前記配線パターンの前記保護層からの露出部分の全てを覆う部分が硬化している半導体装置。
  8. 請求項７記載の半導体装置において、
    前記異方性導電材料は、遮光性材料を含有する半導体装置。
  9. 請求項７又は８に記載の半導体装置が実装された回路基板。
  10. 請求項９記載の回路基板を有する電子機器。
JP2000558550A 1998-07-01 1999-06-25 半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP4448617B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20124698 1998-07-01
PCT/JP1999/003418 WO2000002244A1 (fr) 1998-07-01 1999-06-25 Dispositif a semi-conducteur, procede de fabrication associe, carte imprimee et dispositif electronique

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006174928A Division JP4288517B2 (ja) 1998-07-01 2006-06-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP4448617B2 true JP4448617B2 (ja) 2010-04-14

Family

ID=16437769

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2000558551A Expired - Fee Related JP3702788B2 (ja) 1998-07-01 1999-06-25 半導体装置の製造方法
JP2000558550A Expired - Fee Related JP4448617B2 (ja) 1998-07-01 1999-06-25 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000558549A Expired - Fee Related JP3692935B2 (ja) 1998-07-01 1999-06-25 半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000558551A Expired - Fee Related JP3702788B2 (ja) 1998-07-01 1999-06-25 半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2000558549A Expired - Fee Related JP3692935B2 (ja) 1998-07-01 1999-06-25 半導体装置の製造方法

Country Status (8)

Country Link
US (9) US6995476B2 (ja)
JP (3) JP3702788B2 (ja)
KR (3) KR100509874B1 (ja)
CN (3) CN1143373C (ja)
HK (3) HK1032671A1 (ja)
SG (1) SG102032A1 (ja)
TW (3) TW454278B (ja)
WO (3) WO2000002244A1 (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3815149B2 (ja) * 1999-11-04 2006-08-30 セイコーエプソン株式会社 部品実装方法および電気光学装置の製造方法
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6487078B2 (en) * 2000-03-13 2002-11-26 Legacy Electronics, Inc. Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
DE10019443A1 (de) * 2000-04-19 2001-10-31 Texas Instruments Deutschland Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger
US6395326B1 (en) * 2000-05-31 2002-05-28 Advanced Cardiovascular Systems, Inc. Apparatus and method for depositing a coating onto a surface of a prosthesis
DE10046296C2 (de) * 2000-07-17 2002-10-10 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
JP2002076589A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 電子装置及びその製造方法
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
JP3653460B2 (ja) * 2000-10-26 2005-05-25 三洋電機株式会社 半導体モジュールおよびその製造方法
AU2002250437A1 (en) * 2001-03-14 2002-09-24 Legacy Electronics, Inc. A method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
EP1393368A2 (en) * 2001-05-17 2004-03-03 Koninklijke Philips Electronics N.V. Product comprising a substrate and a chip attached to the substrate
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
US20030059520A1 (en) 2001-09-27 2003-03-27 Yung-Ming Chen Apparatus for regulating temperature of a composition and a method of coating implantable devices
JP4137551B2 (ja) * 2002-08-09 2008-08-20 日東電工株式会社 透明導電性基板用表面保護フィルム及び表面保護フィルム付き透明導電性基板
JP2004134646A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、及び電気光学装置、並びに電子機器
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
US7338557B1 (en) * 2002-12-17 2008-03-04 Advanced Cardiovascular Systems, Inc. Nozzle for use in coating a stent
KR100510518B1 (ko) * 2003-01-30 2005-08-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 패키지 방법
US7087115B1 (en) * 2003-02-13 2006-08-08 Advanced Cardiovascular Systems, Inc. Nozzle and method for use in coating a stent
TW587325B (en) * 2003-03-05 2004-05-11 Advanced Semiconductor Eng Semiconductor chip package and method for manufacturing the same
US7104224B2 (en) * 2003-03-25 2006-09-12 Plasmadrive, Inc. System for improving the fuel efficiency of an engine
WO2004095530A2 (en) * 2003-03-31 2004-11-04 Tokyo Electron Limited Adjoining adjacent coatings on an element
US7341630B1 (en) 2003-06-26 2008-03-11 Advanced Cardiovascular Systems, Inc. Stent coating system
US7381361B2 (en) 2003-06-26 2008-06-03 Intel Corporation Fabricating structures in micro-fluidic channels based on hydrodynamic focusing
JP2005019815A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置およびその製造方法、回路基板ならびに電子機器
US7294533B2 (en) * 2003-06-30 2007-11-13 Intel Corporation Mold compound cap in a flip chip multi-matrix array package and process of making same
JP3921459B2 (ja) * 2003-07-11 2007-05-30 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品の実装方法及び実装装置
US7672872B2 (en) * 2003-08-22 2010-03-02 Smurfit-Stone Container Enterprises, Inc. Point-of-purchase display with RFID inventory control
US7198675B2 (en) 2003-09-30 2007-04-03 Advanced Cardiovascular Systems Stent mandrel fixture and method for selectively coating surfaces of a stent
US6983884B2 (en) * 2004-02-19 2006-01-10 Neoteric Technology, Limited Method and apparatus for monitoring transfusion of blood
JP3943096B2 (ja) * 2004-03-31 2007-07-11 シャープ株式会社 半導体装置、及びその電気的検査方法、並びにそれを備えた電子機器
JP4426900B2 (ja) * 2004-05-10 2010-03-03 三井金属鉱業株式会社 プリント配線基板、その製造方法および半導体装置
JP4737370B2 (ja) * 2004-10-29 2011-07-27 セイコーエプソン株式会社 半導体装置の製造方法
KR100610144B1 (ko) * 2004-11-03 2006-08-09 삼성전자주식회사 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
US7632307B2 (en) * 2004-12-16 2009-12-15 Advanced Cardiovascular Systems, Inc. Abluminal, multilayer coating constructs for drug-delivery stents
US7435097B2 (en) 2005-01-12 2008-10-14 Legacy Electronics, Inc. Radial circuit board, system, and methods
US7785932B2 (en) * 2005-02-01 2010-08-31 Nagraid S.A. Placement method of an electronic module on a substrate and device produced by said method
EP1686512A1 (fr) * 2005-02-01 2006-08-02 NagraID S.A. Procédé de placement d'un ensemble électronique sur un substrat et dispositif de placement d'un tel ensemble
US8119458B2 (en) * 2005-02-01 2012-02-21 Nagraid S.A. Placement method of an electronic module on a substrate
DE102005013500A1 (de) * 2005-03-23 2006-10-05 Infineon Technologies Ag Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
JP2006286798A (ja) * 2005-03-31 2006-10-19 Toray Eng Co Ltd 実装方法および装置
CN100433250C (zh) * 2005-06-17 2008-11-12 精工爱普生株式会社 半导体装置制造方法、半导体装置、电路基板
JP4544143B2 (ja) 2005-06-17 2010-09-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板及び電子機器
JP2007123413A (ja) * 2005-10-26 2007-05-17 Elpida Memory Inc 半導体装置の製造方法
KR100753393B1 (ko) * 2005-11-03 2007-09-13 아이엔지플렉스(주) 박판적층 연성회로기판 및 그 제조방법
US20070117268A1 (en) * 2005-11-23 2007-05-24 Baker Hughes, Inc. Ball grid attachment
US7867547B2 (en) 2005-12-19 2011-01-11 Advanced Cardiovascular Systems, Inc. Selectively coating luminal surfaces of stents
TW200740320A (en) * 2006-04-04 2007-10-16 Chicony Electronic Co Ltd Method of adhering electronic element and apparatus using the method
JP2007302864A (ja) * 2006-04-11 2007-11-22 Hitachi Chem Co Ltd 接着フィルム、これを用いた回路部材の接続構造
US8003156B2 (en) 2006-05-04 2011-08-23 Advanced Cardiovascular Systems, Inc. Rotatable support elements for stents
US8603530B2 (en) 2006-06-14 2013-12-10 Abbott Cardiovascular Systems Inc. Nanoshell therapy
US8048448B2 (en) 2006-06-15 2011-11-01 Abbott Cardiovascular Systems Inc. Nanoshells for drug delivery
US8017237B2 (en) 2006-06-23 2011-09-13 Abbott Cardiovascular Systems, Inc. Nanoshells on polymers
JP5020629B2 (ja) * 2006-12-28 2012-09-05 パナソニック株式会社 電子部品の接続方法
JP5029026B2 (ja) * 2007-01-18 2012-09-19 富士通株式会社 電子装置の製造方法
KR100891330B1 (ko) * 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
US8048441B2 (en) 2007-06-25 2011-11-01 Abbott Cardiovascular Systems, Inc. Nanobead releasing medical devices
KR20090041756A (ko) * 2007-10-24 2009-04-29 삼성전자주식회사 접착층을 갖는 프린트 배선 기판 및 이를 이용한 반도체패키지
CN101940075A (zh) * 2008-04-03 2011-01-05 夏普株式会社 配线基板和使用了该配线基板的半导体装置
EP2304782A1 (en) * 2008-06-20 2011-04-06 Polymer Vision Limited An integrated circuit comprising light absorbing adhesive
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
JP2010239022A (ja) * 2009-03-31 2010-10-21 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板及びこれを用いた半導体装置
JP5533199B2 (ja) * 2010-04-28 2014-06-25 ソニー株式会社 素子の基板実装方法、および、その基板実装構造
JP5066231B2 (ja) * 2010-07-28 2012-11-07 日東電工株式会社 フリップチップ型半導体裏面用フィルム、短冊状半導体裏面用フィルムの製造方法、及び、フリップチップ型半導体装置
TWI453872B (zh) * 2011-06-23 2014-09-21 矽品精密工業股份有限公司 半導體封裝件及其製法
CN104206036B (zh) * 2012-04-10 2017-05-03 松下知识产权经营株式会社 电极接合方法、电极接合结构体的制造方法以及电极接合结构体的制造***
US10522444B2 (en) 2013-03-11 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment method and apparatus for semiconductor packaging
WO2015131185A1 (en) * 2014-02-28 2015-09-03 Intellipaper, Llc Integrated circuitry and methods for manufacturing same
DE102015112023B3 (de) 2015-07-23 2016-09-01 Infineon Technologies Ag Verfahren zum positionieren eines halbleiterchips auf einem träger und verfahren zum stoffschlüssigen verbinden eines halbleiterchips mit einem träger
US10249515B2 (en) * 2016-04-01 2019-04-02 Intel Corporation Electronic device package
JP6811770B2 (ja) * 2016-06-08 2021-01-13 株式会社Ｆｕｊｉ 回路形成方法
CN108427520A (zh) * 2018-04-02 2018-08-21 业成科技（成都）有限公司 触控面板与其制造方法
CN113571430A (zh) * 2020-04-28 2021-10-29 西部数据技术公司 具有减小的底部填充面积的倒装芯片封装体

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289221A (ja) * 1996-04-22 1997-11-04 Nec Corp ベアチップ実装構造及び製造方法
JPH104124A (ja) * 1996-06-17 1998-01-06 Matsushita Electric Ind Co Ltd バンプ付きワークのボンディング方法
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH1098076A (ja) * 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd 半導体素子の実装方法
JPH10116855A (ja) * 1996-10-09 1998-05-06 Oki Electric Ind Co Ltd 半導体部品の実装装置および実装方法
JPH10125725A (ja) * 1996-10-18 1998-05-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH1167979A (ja) * 1997-08-13 1999-03-09 Citizen Watch Co Ltd フリップチップ半導体パッケージの実装構造及びその製造方法
JPH1167795A (ja) * 1997-08-08 1999-03-09 Nec Corp 半導体チップ搭載装置及び半導体チップ搭載方法並びに半導体装置
JP2000022329A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 配線基板および電子ユニットおよび電子部品実装方法

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650546A (en) * 1979-09-29 1981-05-07 Sharp Corp Semiconductor device
JPS61156239A (ja) 1984-12-28 1986-07-15 Canon Inc 閃光撮影装置
JPS61156239U (ja) * 1985-03-19 1986-09-27
JPS62190342U (ja) * 1986-05-26 1987-12-03
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPH01129431A (ja) * 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
JPH0715087B2 (ja) * 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
JP2780293B2 (ja) 1988-12-19 1998-07-30 松下電器産業株式会社 半導体装置
US5115545A (en) * 1989-03-28 1992-05-26 Matsushita Electric Industrial Co., Ltd. Apparatus for connecting semiconductor devices to wiring boards
JPH0521655A (ja) * 1990-11-28 1993-01-29 Mitsubishi Electric Corp 半導体装置および半導体装置用パツケージ
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JPH04292803A (ja) * 1991-03-20 1992-10-16 Hitachi Ltd 異方導電性フィルム
JP2722857B2 (ja) 1991-04-30 1998-03-09 日本ビクター株式会社 レンズ板の製作方法
JP2702839B2 (ja) * 1991-11-20 1998-01-26 シャープ株式会社 配線基板の電極構造
US5318651A (en) 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
JP3050345B2 (ja) 1992-06-29 2000-06-12 東京応化工業株式会社 集積回路素子の接続方法
JP2678958B2 (ja) * 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US5532101A (en) * 1992-06-15 1996-07-02 Canon Kabushiki Kaisha Image forming method
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
WO1994018701A1 (en) * 1993-02-05 1994-08-18 W.L. Gore & Associates, Inc. Stress-resistant semiconductor chip-circuit board interconnect
JPH0749413A (ja) 1993-08-05 1995-02-21 Toray Ind Inc カラーフィルタの製造方法
EP0645805B1 (en) * 1993-09-29 2000-11-29 Matsushita Electric Industrial Co., Ltd. Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
JPH07225391A (ja) 1994-02-14 1995-08-22 Toshiba Corp 液晶表示モジュール
JPH07312377A (ja) 1994-05-19 1995-11-28 Fujitsu Ltd 半導体チップの実装方法と実装装置
US5677246A (en) * 1994-11-29 1997-10-14 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
KR100273499B1 (ko) * 1995-05-22 2001-01-15 우찌가사끼 이사오 배선기판에전기접속된반도체칩을갖는반도체장치
ID19376A (id) 1995-06-12 1998-07-09 Matsushita Electric Ind Co Ltd Paket unit semikonduktor, metode pemaketan unit semikonduktor, dan bahan pengkapsul untuk penggunaan dalam pemaketan unit semikonduktor (pecahan dari p-961658)
US5578527A (en) 1995-06-23 1996-11-26 Industrial Technology Research Institute Connection construction and method of manufacturing the same
US5627405A (en) * 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
JP3435925B2 (ja) * 1995-08-25 2003-08-11 ソニー株式会社 半導体装置
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
JP3544990B2 (ja) * 1995-10-31 2004-07-21 イビデン株式会社 電子部品モジュール及びその製造方法
JPH09219579A (ja) 1996-02-13 1997-08-19 Oki Electric Ind Co Ltd 電子部品の接続方法及び接続装置
JP2806348B2 (ja) * 1996-03-08 1998-09-30 日本電気株式会社 半導体素子の実装構造及びその製造方法
DE69736151T2 (de) * 1996-05-17 2007-05-10 Canon K.K. Photovoltaische Anordnung und Herstellungsverfahren
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
JPH104126A (ja) * 1996-06-14 1998-01-06 Sony Corp 実装基板、電子部品実装方法及び半導体装置
JPH104122A (ja) * 1996-06-14 1998-01-06 Hitachi Ltd 半導体装置
JPH1041615A (ja) * 1996-07-19 1998-02-13 Matsushita Electric Ind Co Ltd 半導体チップ実装用基板、及び半導体チップの実装方法
JPH1041694A (ja) * 1996-07-25 1998-02-13 Sharp Corp 半導体素子の基板実装構造及びその実装方法
JP3928753B2 (ja) * 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
US6020047A (en) 1996-09-04 2000-02-01 Kimberly-Clark Worldwide, Inc. Polymer films having a printed self-assembling monolayer
JP2800806B2 (ja) * 1996-10-31 1998-09-21 日本電気株式会社 半導体装置及びその製造方法
JPH10168411A (ja) 1996-12-06 1998-06-23 Seiko Epson Corp 異方性導電接着剤、液晶表示装置及び電子機器
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
US5814401A (en) * 1997-02-04 1998-09-29 Motorola, Inc. Selectively filled adhesive film containing a fluxing agent
AUPO515297A0 (en) 1997-02-19 1997-04-11 Future Fibre Technologies Pty Ltd A method of providing in-situ chirped gratings in waveguides and waveguides made by that method
TW442693B (en) 1997-02-24 2001-06-23 Seiko Epson Corp Color filter and its manufacturing method
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US6077382A (en) * 1997-05-09 2000-06-20 Citizen Watch Co., Ltd Mounting method of semiconductor chip
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
WO1999000842A1 (en) * 1997-06-26 1999-01-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
US6407461B1 (en) * 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
US6353182B1 (en) * 1997-08-18 2002-03-05 International Business Machines Corporation Proper choice of the encapsulant volumetric CTE for different PGBA substrates
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
US6157085A (en) * 1998-04-07 2000-12-05 Citizen Watch Co., Ltd. Semiconductor device for preventing exfoliation from occurring between a semiconductor chip and a resin substrate
KR100352865B1 (ko) * 1998-04-07 2002-09-16 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조방법
JP2000012609A (ja) * 1998-06-17 2000-01-14 Shinko Electric Ind Co Ltd 回路基板への半導体チップの実装方法
JP3278055B2 (ja) * 1998-06-30 2002-04-30 セイコーインスツルメンツ株式会社 電子回路装置
JP3951462B2 (ja) 1998-06-30 2007-08-01 カシオ計算機株式会社 電子部品実装体及びその製造方法
KR100629923B1 (ko) * 1998-09-30 2006-09-29 돗빤호무즈가부시기가이샤 도전성페이스트와 도전성페이스트의 경화방법, 및 도전성페이스트를 이용한 비접촉형 데이터송수신체용 안테나의 형성방법과, 비접촉형 데이터송수신체
US6040631A (en) * 1999-01-27 2000-03-21 International Business Machines Corporation Method of improved cavity BGA circuit package
US6225704B1 (en) * 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289221A (ja) * 1996-04-22 1997-11-04 Nec Corp ベアチップ実装構造及び製造方法
JPH104124A (ja) * 1996-06-17 1998-01-06 Matsushita Electric Ind Co Ltd バンプ付きワークのボンディング方法
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH1098076A (ja) * 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd 半導体素子の実装方法
JPH10116855A (ja) * 1996-10-09 1998-05-06 Oki Electric Ind Co Ltd 半導体部品の実装装置および実装方法
JPH10125725A (ja) * 1996-10-18 1998-05-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH1167795A (ja) * 1997-08-08 1999-03-09 Nec Corp 半導体チップ搭載装置及び半導体チップ搭載方法並びに半導体装置
JPH1167979A (ja) * 1997-08-13 1999-03-09 Citizen Watch Co Ltd フリップチップ半導体パッケージの実装構造及びその製造方法
JP2000022329A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 配線基板および電子ユニットおよび電子部品実装方法

Also Published As

Publication number Publication date
KR20010023410A (ko) 2001-03-26
WO2000002243A1 (fr) 2000-01-13
TW414985B (en) 2000-12-11
WO2000002244A1 (fr) 2000-01-13
KR100509874B1 (ko) 2005-08-25
US6462284B1 (en) 2002-10-08
KR20010023414A (ko) 2001-03-26
US20070132099A1 (en) 2007-06-14
JP3692935B2 (ja) 2005-09-07
US20020171154A1 (en) 2002-11-21
CN1143374C (zh) 2004-03-24
KR20010023289A (ko) 2001-03-26
TW454278B (en) 2001-09-11
US7198984B2 (en) 2007-04-03
US6995476B2 (en) 2006-02-07
US7560819B2 (en) 2009-07-14
US20060172460A1 (en) 2006-08-03
US7868466B2 (en) 2011-01-11
CN1143373C (zh) 2004-03-24
CN1273694A (zh) 2000-11-15
CN1275246A (zh) 2000-11-29
KR100514559B1 (ko) 2005-09-13
CN1273695A (zh) 2000-11-15
HK1032672A1 (en) 2001-07-27
HK1033201A1 (en) 2001-08-17
US20080128921A1 (en) 2008-06-05
KR100510387B1 (ko) 2005-08-30
US20020053747A1 (en) 2002-05-09
CN1143375C (zh) 2004-03-24
SG102032A1 (en) 2004-02-27
HK1032671A1 (en) 2001-07-27
TW452896B (en) 2001-09-01
US20060099739A1 (en) 2006-05-11
US7332371B2 (en) 2008-02-19
US20020185747A1 (en) 2002-12-12
US6972381B2 (en) 2005-12-06
WO2000002245A1 (fr) 2000-01-13
JP3702788B2 (ja) 2005-10-05
US6763994B2 (en) 2004-07-20
US20040256739A1 (en) 2004-12-23

Similar Documents

Publication Publication Date Title
JP4448617B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3604248B2 (ja) 半導体装置の製造方法
KR20010053088A (ko) 전자 장치용 접착제 예비성형체 덮개의 제조 방법
BR102013010101A2 (pt) Componente e aparelho eletrônico
US7521293B2 (en) Method of manufacturing semiconductor device, semiconductor device, circuit board, and electronic instrument
US6335563B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic device
JP2008159682A (ja) 多層プリント配線板およびその製造方法
JP4288517B2 (ja) 半導体装置の製造方法
JP2005252310A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5589598B2 (ja) 半導体装置の製造方法
JP3668686B2 (ja) チップ部品の実装構造
JPH10289929A (ja) 表面実装部品の実装方法
KR20110121323A (ko) 반도체 패키지 및 그 제조방법
JP2006165337A (ja) 半導体装置及び半導体装置の実装構造
JPH10321792A (ja) 半導体装置及びその製造方法
JPH0574855A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050510

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070820

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070925

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140129

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees