JPH0574855A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0574855A JPH0574855A JP23508291A JP23508291A JPH0574855A JP H0574855 A JPH0574855 A JP H0574855A JP 23508291 A JP23508291 A JP 23508291A JP 23508291 A JP23508291 A JP 23508291A JP H0574855 A JPH0574855 A JP H0574855A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- conductive particles
- circuit board
- electrode
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】回路基板と、半導体素子の電極を導電粒子を用
いて電気的に接続する半導体装置において、回路基板上
へ導電粒子を精度よく配置する。 【構成】回路基板４上に導電粒子１を含む熱硬化系接着
剤１２を印刷した後、基板のパターン５を加熱して、パ
ターン上の接着剤のみを硬化させて、パターン上にのみ
導電粒子を配置する。 【効果】導電粒子の配置ずれ不良の防止と設備費用等の
上昇を抑える。
いて電気的に接続する半導体装置において、回路基板上
へ導電粒子を精度よく配置する。 【構成】回路基板４上に導電粒子１を含む熱硬化系接着
剤１２を印刷した後、基板のパターン５を加熱して、パ
ターン上の接着剤のみを硬化させて、パターン上にのみ
導電粒子を配置する。 【効果】導電粒子の配置ずれ不良の防止と設備費用等の
上昇を抑える。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を回路基板上
に実装する場合の、回路基板上への導電粒子の配置方法
に関する。
に実装する場合の、回路基板上への導電粒子の配置方法
に関する。
【０００２】
【従来の技術】近年液晶表示体や、ＩＣメモリーカード
等一定面積の回路基板内に、複数の半導体素子を高密度
に、かつ薄く実装する需要が強まっている。これらの要
望に答えるべき実装方法として、半導体素子の能動面
を、回路基板上に配設した配線パターンの導電粒子を含
む接着剤を塗布した接続部と対向して配置し整合した
後、接着剤および固定用接着剤を硬化させ半導体素子の
電極と、回路基板に配置した配線パターンの接続部とを
導電粒子により電気的に接続を行う方法が知られてい
る。この方式において、図５のごとく導電粒子１を含む
接着剤２の配置方法としては、マスク保持枠３に張ら
れ、かつ回路基板４に配置した配線パターン５の接続部
６に合わせた開口部７を有する印刷マスク８を用いて、
印刷マスク８の開口部７と、回路基板４の接続部６を整
合した後、スキージ９により導電粒子１を含む接着剤２
を回路基板４に配置した配線パターン５の接続部６に印
刷することからなるスクリーン印刷方式や、導電粒子を
含む接着剤を回路基板に転写印刷した後にＹＡＧレーザ
ーの照射や、赤外線ビーム加熱等を用いて不用部分の導
電粒子を除去する方法が用いられていた。
等一定面積の回路基板内に、複数の半導体素子を高密度
に、かつ薄く実装する需要が強まっている。これらの要
望に答えるべき実装方法として、半導体素子の能動面
を、回路基板上に配設した配線パターンの導電粒子を含
む接着剤を塗布した接続部と対向して配置し整合した
後、接着剤および固定用接着剤を硬化させ半導体素子の
電極と、回路基板に配置した配線パターンの接続部とを
導電粒子により電気的に接続を行う方法が知られてい
る。この方式において、図５のごとく導電粒子１を含む
接着剤２の配置方法としては、マスク保持枠３に張ら
れ、かつ回路基板４に配置した配線パターン５の接続部
６に合わせた開口部７を有する印刷マスク８を用いて、
印刷マスク８の開口部７と、回路基板４の接続部６を整
合した後、スキージ９により導電粒子１を含む接着剤２
を回路基板４に配置した配線パターン５の接続部６に印
刷することからなるスクリーン印刷方式や、導電粒子を
含む接着剤を回路基板に転写印刷した後にＹＡＧレーザ
ーの照射や、赤外線ビーム加熱等を用いて不用部分の導
電粒子を除去する方法が用いられていた。
【０００３】
【発明が解決しようとする課題】しかし前述の従来技術
では、たとえば配線パターン５の接続部６に合わせた開
口部７を有する印刷マスク８を用いてのスクリーン印刷
の場合、図６に示すごとくマスク保持枠３と印刷範囲１
０の間には、充分な余裕部分１１をとらなければ精度の
よい印刷ができないという問題点を有する。そこで本発
明はこのような問題点を解決するために為されたもので
あり、その目的は導電粒子を含む接着剤を、配線パター
ンの所定の位置に確実に配置寸法精度よく配置するため
の半導体装置の製造方法を提供するところにある。
では、たとえば配線パターン５の接続部６に合わせた開
口部７を有する印刷マスク８を用いてのスクリーン印刷
の場合、図６に示すごとくマスク保持枠３と印刷範囲１
０の間には、充分な余裕部分１１をとらなければ精度の
よい印刷ができないという問題点を有する。そこで本発
明はこのような問題点を解決するために為されたもので
あり、その目的は導電粒子を含む接着剤を、配線パター
ンの所定の位置に確実に配置寸法精度よく配置するため
の半導体装置の製造方法を提供するところにある。
【０００４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体素子の電極と、回路基板上の半導体素
子の電極と対向した配線パターンとを、導電粒子を介し
て電気的に接続するために、半導体素子の電極と対向す
る配線パターンの接続部を含む接続範囲に、導電粒子を
含む熱硬化性接着剤を配置する工程と、導電粒子を含む
熱硬化性接着剤の配置範囲の外側部に延長された配線パ
ターン上を加熱工具により加熱する工程とからなること
を特徴とする。
造方法は、半導体素子の電極と、回路基板上の半導体素
子の電極と対向した配線パターンとを、導電粒子を介し
て電気的に接続するために、半導体素子の電極と対向す
る配線パターンの接続部を含む接続範囲に、導電粒子を
含む熱硬化性接着剤を配置する工程と、導電粒子を含む
熱硬化性接着剤の配置範囲の外側部に延長された配線パ
ターン上を加熱工具により加熱する工程とからなること
を特徴とする。
【０００５】
【作用】本発明の上記の構成によれば半導体素子の電極
と対向する配線パターンを含む接続範囲に導電粒子を含
む熱硬化性接着剤を配置する工程の後に、導電粒子を含
む熱硬化性接着剤の配置範囲の外周の配線パターン上を
加熱工具により加熱する工程を設けることにより、加熱
工具により加熱された配線パターンは、熱伝導により、
熱硬化性接着剤の配置範囲の配線パターンを含み加熱さ
れる。
と対向する配線パターンを含む接続範囲に導電粒子を含
む熱硬化性接着剤を配置する工程の後に、導電粒子を含
む熱硬化性接着剤の配置範囲の外周の配線パターン上を
加熱工具により加熱する工程を設けることにより、加熱
工具により加熱された配線パターンは、熱伝導により、
熱硬化性接着剤の配置範囲の配線パターンを含み加熱さ
れる。
【０００６】配線パターンは、通常銅箔、アルミニウム
薄膜、等の金属や、銀や金等の電気伝導性のよい材料成
分を含む導電接着剤、等により形成されている。これら
の配線パターンは、熱伝導速度も基板表面に比較して速
いために、配線パターン上の熱硬化性樹脂は他の基板表
面よりも急激に硬化を開始する。配線パターン上の熱硬
化性樹脂が仮硬化した状態で加熱を終了することで配線
パターン上の仮硬化した熱硬化性接着剤を残し、未硬化
部分の熱硬化性接着剤を除去することができることで配
線パターンの所定の位置に導電粒子を含む接着剤を配置
することができる。
薄膜、等の金属や、銀や金等の電気伝導性のよい材料成
分を含む導電接着剤、等により形成されている。これら
の配線パターンは、熱伝導速度も基板表面に比較して速
いために、配線パターン上の熱硬化性樹脂は他の基板表
面よりも急激に硬化を開始する。配線パターン上の熱硬
化性樹脂が仮硬化した状態で加熱を終了することで配線
パターン上の仮硬化した熱硬化性接着剤を残し、未硬化
部分の熱硬化性接着剤を除去することができることで配
線パターンの所定の位置に導電粒子を含む接着剤を配置
することができる。
【０００７】
【実施例】図１は本発明の実施例における斜視図であ
り、４は回路基板、１は導電粒子、１２は導電粒子１を
含む熱硬化性接着剤であり、５は配線パターン、６は半
導体素子の電極と対向して配置された配線パターン５の
接続部である。
り、４は回路基板、１は導電粒子、１２は導電粒子１を
含む熱硬化性接着剤であり、５は配線パターン、６は半
導体素子の電極と対向して配置された配線パターン５の
接続部である。
【０００８】回路基板４にはガラス製の液晶表示体を用
い、ガラスの回路基板４上に透明導電膜（ＩＴＯ膜）へ
ニッケルメッキを施した配線パターン５を配置した。こ
の回路基板４上の接続部６を含む配置範囲１３に、導電
粒子１を含む熱硬化性接着剤１２を転写印刷、あるいは
ポッティング等の塗布手段により配置する。熱硬化性接
着剤１２にはエポキシ系の接着剤を用い、直径３μｍか
ら２８μｍの樹脂球の外周部にニッケルメッキを施し、
さらに金メッキを施した導電粒子５を、３〜３５容量パ
ーセントの割合で均一に混練した。この後図２に示すご
とく配置範囲１３の外側部に延長された配線パターン５
表面に、図示しない上下機構を有する加熱工具１４を下
降して接触する。加熱工具１４は１５０℃に加熱されて
おり、接触後の配線パターン５の接続部６は配線パター
ン５により伝達された加熱工具１４の熱により、約１１
５℃に加熱される。 配置範囲１３に塗布されている熱
硬化性接着剤１２は接続部６を含む配線パターン５より
硬化を開始する。この温度条件の場合４〜６秒で配線パ
ターン５上の熱硬化性接着剤１２は半硬化状態となり、
導電粒子１を、接続部６を含む配線パターン５上に半固
定することができる。加熱工具１４はこの後配線パター
ン５より離し上昇させる。これにより、配線パターン５
表面の加熱は終了する。
い、ガラスの回路基板４上に透明導電膜（ＩＴＯ膜）へ
ニッケルメッキを施した配線パターン５を配置した。こ
の回路基板４上の接続部６を含む配置範囲１３に、導電
粒子１を含む熱硬化性接着剤１２を転写印刷、あるいは
ポッティング等の塗布手段により配置する。熱硬化性接
着剤１２にはエポキシ系の接着剤を用い、直径３μｍか
ら２８μｍの樹脂球の外周部にニッケルメッキを施し、
さらに金メッキを施した導電粒子５を、３〜３５容量パ
ーセントの割合で均一に混練した。この後図２に示すご
とく配置範囲１３の外側部に延長された配線パターン５
表面に、図示しない上下機構を有する加熱工具１４を下
降して接触する。加熱工具１４は１５０℃に加熱されて
おり、接触後の配線パターン５の接続部６は配線パター
ン５により伝達された加熱工具１４の熱により、約１１
５℃に加熱される。 配置範囲１３に塗布されている熱
硬化性接着剤１２は接続部６を含む配線パターン５より
硬化を開始する。この温度条件の場合４〜６秒で配線パ
ターン５上の熱硬化性接着剤１２は半硬化状態となり、
導電粒子１を、接続部６を含む配線パターン５上に半固
定することができる。加熱工具１４はこの後配線パター
ン５より離し上昇させる。これにより、配線パターン５
表面の加熱は終了する。
【０００９】以上の工程の後に未硬化部分の熱硬化性接
着剤１２及び導電粒子１を、ブラシ、または洗浄によっ
て除去することにより、図３のごとく接続部６に熱硬化
性接着剤１２と共に導電粒子１を配置することが出来
る。この後に、半導体素子１５の能動面１６もしくは回
路基板上４に固定用接着剤１７を配置して半導体素子１
５の電極１８と、回路基板４の配線パターン５の接続部
６を整合して加熱押圧を行い熱硬化性接着剤１２および
固定用接着剤１７を硬化すると共に半導体素子１５の電
極１８と配線パターン５とを導電粒子１により電気的に
導通をとり接続することが可能となる。
着剤１２及び導電粒子１を、ブラシ、または洗浄によっ
て除去することにより、図３のごとく接続部６に熱硬化
性接着剤１２と共に導電粒子１を配置することが出来
る。この後に、半導体素子１５の能動面１６もしくは回
路基板上４に固定用接着剤１７を配置して半導体素子１
５の電極１８と、回路基板４の配線パターン５の接続部
６を整合して加熱押圧を行い熱硬化性接着剤１２および
固定用接着剤１７を硬化すると共に半導体素子１５の電
極１８と配線パターン５とを導電粒子１により電気的に
導通をとり接続することが可能となる。
【００１０】本実施例は回路基板として、ガラス基板を
用いたが、ガラスエポキシ積層基板や、アルミナ基板等
のセラミックス基板、等の回路基板においても同様な製
造方法を用いることにより、同等の効果を得ることが出
来る。
用いたが、ガラスエポキシ積層基板や、アルミナ基板等
のセラミックス基板、等の回路基板においても同様な製
造方法を用いることにより、同等の効果を得ることが出
来る。
【００１１】
【発明の効果】以上述べたごとく本発明によれば半導体
装置の電極と、基板上の電極と対向する位置に接続部を
有する配線パターンとを、導電粒子を介して電気的に接
続を行う場合、配線パターンの、半導体素子の電極と対
向した接続部を含む接続範囲に導電粒子を含む熱硬化性
接着剤を配置した後、配置範囲の外側部に延長された配
線パターン表面を加熱工具により加熱する工程の後に未
硬化状態の導電粒子を含む接着剤を除去することによ
り、印刷精度による導電粒子の配置ずれ不良や、レーザ
ー装置や赤外線ビーム設備等を使用することによる設備
費用の上昇等を抑えることができるという効果を有す
る。
装置の電極と、基板上の電極と対向する位置に接続部を
有する配線パターンとを、導電粒子を介して電気的に接
続を行う場合、配線パターンの、半導体素子の電極と対
向した接続部を含む接続範囲に導電粒子を含む熱硬化性
接着剤を配置した後、配置範囲の外側部に延長された配
線パターン表面を加熱工具により加熱する工程の後に未
硬化状態の導電粒子を含む接着剤を除去することによ
り、印刷精度による導電粒子の配置ずれ不良や、レーザ
ー装置や赤外線ビーム設備等を使用することによる設備
費用の上昇等を抑えることができるという効果を有す
る。
【図１】本発明の実施例を示す斜視図。
【図２】本発明の実施例の加熱方法を示す側面図。
【図３】本発明の導電粒子の配置例を示す斜視図。
【図４】本発明の実施例による半導体装置の構造を示す
断面図。
断面図。
【図５】従来の実施例を示す断面図。
【図６】従来の実施例に用いる印刷マスクの正面図。
１ 導電粒子 ２ 接着剤 ３ マスク保持枠 ４ 回路基板 ５ 配線パターン ６ 接続部 ７ 開口部 ８ 印刷マスク ９ スキージ １０ 印刷範囲 １１ 余裕部分 １２ 熱硬化性接着剤 １３ 配置範囲 １４ 加熱工具 １５ 半導体素子 １６ 能動面 １７ 固定用接着剤 １８ 電極
Claims (1)
- 【請求項１】半導体素子の電極と、回路基板上の前記電
極と対向する位置に接続部を有する配線パターンとを、
導電粒子を介して電気的に接続を行う半導体装置に於
て、該配線パターンの前記半導体素子の電極と対向する
接続部を含む接続範囲に、導電粒子を含む熱硬化性接着
剤を配置する工程と、前記導電粒子を含む熱硬化性接着
剤の配置範囲の外側部に延長された前記配線パターンを
加熱工具により加熱する工程とからなることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23508291A JPH0574855A (ja) | 1991-09-13 | 1991-09-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23508291A JPH0574855A (ja) | 1991-09-13 | 1991-09-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574855A true JPH0574855A (ja) | 1993-03-26 |
Family
ID=16980801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23508291A Pending JPH0574855A (ja) | 1991-09-13 | 1991-09-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574855A (ja) |
-
1991
- 1991-09-13 JP JP23508291A patent/JPH0574855A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3541491B2 (ja) | 電子部品 | |
| EP0187195B1 (en) | Method of manufacturing a circuit module | |
| JPH05144817A (ja) | 電子部品実装接続体およびその製造方法 | |
| JPH0773739A (ja) | フレキシブル回路基板及びその製造方法 | |
| JPH087066A (ja) | Ｉｃカードの製造方法及びｉｃカード | |
| JPS63150930A (ja) | 半導体装置 | |
| JPH0574855A (ja) | 半導体装置の製造方法 | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| JP2615149B2 (ja) | Ｉｃチップの実装方法 | |
| JPH0521522A (ja) | 半導体チツプ実装方法 | |
| JPS61156792A (ja) | 回路モジユ−ルの製造方法 | |
| KR100275440B1 (ko) | 전도성 필림을 이용한 회로기판의 실장 방법 및 지그 | |
| JP2511909B2 (ja) | 電気的接続材料のマイクロ形成方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2819747B2 (ja) | 半導体装置及びその実装構造及びその実装方法 | |
| JPH10289929A (ja) | 表面実装部品の実装方法 | |
| JPH0730236A (ja) | 部品の搭載方法 | |
| JPH04364742A (ja) | 半導体装置の構造及び半導体装置の製造方法 | |
| JPS6297340A (ja) | Ｉｃチツプの電気的接続方法 | |
| JPH03192793A (ja) | 電気回路部品の実装方法 | |
| JPH05259221A (ja) | 電子部品搭載装置 | |
| JPH06224252A (ja) | テープ配線基板の構造及びテープ配線基板の接続構造 | |
| JP2523641B2 (ja) | 半導体装置 | |
| JPH05226385A (ja) | 半導体装置の実装方法 | |
| JPH04240741A (ja) | 半導体装置 |