JP5589598B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5589598B2 JP5589598B2 JP2010141294A JP2010141294A JP5589598B2 JP 5589598 B2 JP5589598 B2 JP 5589598B2 JP 2010141294 A JP2010141294 A JP 2010141294A JP 2010141294 A JP2010141294 A JP 2010141294A JP 5589598 B2 JP5589598 B2 JP 5589598B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- terminal
- circuit board
- sealing resin
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
図3(a)は本実施形態で使用するプレートの平面図であり、図3(b)は図3(a)のI−I線に沿う断面図である。
本実施形態では、第1実施形態の封止樹脂23として感光性樹脂を使用する。
前記主面に対向して設けられ、第1の端子を介して前記第1の電極に接続された半導体素子と、
前記主面と前記半導体素子との間に充填され、前記半導体素子の外周側面を覆う封止樹脂とを有し、
前記封止樹脂の外周側面が、前記回路基板の前記主面に対して垂直であることを特徴とする半導体装置。
前記封止樹脂が、前記開口内に充填されたことを特徴とする付記1に記載の半導体装置。
第2の端子を備えた電子部品とを更に有し、
前記第2の端子が前記第2の電極に接続され、前記封止樹脂が前記半導体素子と前記電子部品とを共通に覆うことを特徴とする付記1又は付記2に記載の半導体装置。(3、図8)
(付記4) 前記半導体素子の上面において前記封止樹脂が除去され、前記半導体素子の前記上面に放熱板が接続されたことを特徴とする付記1〜3のいずれかに記載の半導体装置。
前記開口内に半導体素子を入れ、該開口内に露出する前記支持体に前記半導体素子の第1の端子を接着する工程と、
前記第1の端子を接着した後、前記開口内に封止樹脂を充填する工程と、
前記封止樹脂を充填した後、前記プレートと前記第1の端子から前記支持体を剥離することにより、前記第1の端子を露出させる工程と、
回路基板の第1の電極に、前記半導体素子の前記露出した第1の端子を接続する工程と、
を有することを特徴とする半導体装置の製造方法。
前記回路基板の前記第1の電極に前記第1の端子を接続する工程において、前記回路基板の第2の電極に前記第2の端子を接続することを特徴とする付記5に記載の半導体装置の製造方法。
前記回路基板の前記第1の電極に前記第1の端子を接続する工程において、前記はんだバンプを加熱して溶融することにより、該はんだバンプを前記第1の電極に接続することを特徴とする付記5又は付記6に記載の半導体装置の製造方法。
前記支持体を通して前記封止樹脂に光を照射することにより、前記封止樹脂内に前記半導体素子の影を作り、該影に対応した潜像を前記封止樹脂に形成する工程と、
前記潜像を形成した後、前記封止樹脂を現像することにより、前記影が生じていた部分の前記封止樹脂を除去して、前記半導体素子の上面を露出させる工程と、
前記露出した上面に放熱板を接続する工程とを更に有することを特徴とする付記5〜9のいずれかに記載の半導体装置の製造方法。
Claims (2)
- 支持体の上に、開口を備えたプレートを接着する工程と、
前記開口内に半導体素子を入れ、該開口内に露出する前記支持体に前記半導体素子の第1の端子を接着する工程と、
前記開口内に電子部品を入れ、該開口内に露出する前記支持体に前記電子部品の第2の端子を接着する工程と、
前記第1の端子及び前記第2の端子を接着した後、前記開口内に封止樹脂を充填して、前記半導体素子と前記電子部品とを共通に覆う工程と、
前記封止樹脂を充填した後、前記プレート、前記封止樹脂、前記第1の端子及び前記第2の端子から前記支持体を剥離することにより、前記第1の端子及び前記第2の端子を露出させる工程と、
回路基板の一方の主面に、前記プレートと、前記開口内で前記半導体素子及び前記電子部品を覆う前記封止樹脂とを固着させると共に、前記回路基板の前記主面に備えた第1の電極に、前記半導体素子の前記露出した第1の端子を接続し、前記回路基板の前記主面に備えた第2の電極に、前記電子部品の前記露出した第2の端子を接続する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記封止樹脂として感光性樹脂を使用し、
前記支持体を通して前記封止樹脂に光を照射することにより、前記封止樹脂内に前記半導体素子の影を作り、該影に対応した潜像を前記封止樹脂に形成する工程と、
前記潜像を形成した後、前記封止樹脂を現像することにより、前記影が生じていた部分の前記封止樹脂を除去して、前記半導体素子の上面を露出させる工程と、
前記露出した上面に放熱板を接続する工程とを更に有することを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010141294A JP5589598B2 (ja) | 2010-06-22 | 2010-06-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010141294A JP5589598B2 (ja) | 2010-06-22 | 2010-06-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012009476A JP2012009476A (ja) | 2012-01-12 |
JP5589598B2 true JP5589598B2 (ja) | 2014-09-17 |
Family
ID=45539740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010141294A Expired - Fee Related JP5589598B2 (ja) | 2010-06-22 | 2010-06-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5589598B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5983201B2 (ja) * | 2012-09-03 | 2016-08-31 | 株式会社ソシオネクスト | 半導体装置および半導体装置の製造方法 |
JP6043959B2 (ja) * | 2013-03-26 | 2016-12-14 | パナソニックIpマネジメント株式会社 | 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003197680A (ja) * | 2001-12-25 | 2003-07-11 | Matsushita Electric Works Ltd | 半導体装置の製造方法 |
JP3908157B2 (ja) * | 2002-01-24 | 2007-04-25 | Necエレクトロニクス株式会社 | フリップチップ型半導体装置の製造方法 |
JP2007035688A (ja) * | 2005-07-22 | 2007-02-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP4828559B2 (ja) * | 2008-03-24 | 2011-11-30 | 新光電気工業株式会社 | 配線基板の製造方法及び電子装置の製造方法 |
JP5005603B2 (ja) * | 2008-04-03 | 2012-08-22 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
-
2010
- 2010-06-22 JP JP2010141294A patent/JP5589598B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012009476A (ja) | 2012-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3692935B2 (ja) | 半導体装置の製造方法 | |
US8072769B2 (en) | Component-embedded module and manufacturing method thereof | |
US9530744B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2008244473A (ja) | スタンドオフ付きフレキシブル電子回路パッケージ、及びその製造方法 | |
US9087781B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2015082576A (ja) | 電子装置、電子機器及び電子装置の製造方法 | |
JP6056490B2 (ja) | 半導体装置とその製造方法 | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
WO2009104599A1 (ja) | 電子装置、実装基板積層体及びそれらの製造方法 | |
JP3565090B2 (ja) | 半導体装置の製造方法 | |
JP4978054B2 (ja) | 半導体装置及びその製造方法並びに回路基板装置 | |
JP3291289B2 (ja) | 電子部品の製造方法 | |
US20220051963A1 (en) | Packaging stacked substrates and an integrated circuit die using a lid and a stiffening structure | |
JP5589598B2 (ja) | 半導体装置の製造方法 | |
JP4465891B2 (ja) | 半導体装置 | |
JP5736714B2 (ja) | 半導体装置及びその製造方法 | |
JP6323672B2 (ja) | 半導体装置及びその製造方法 | |
US20130249087A1 (en) | Electronic component and manufacture method thereof | |
JP4288517B2 (ja) | 半導体装置の製造方法 | |
KR101043471B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
US20190013263A1 (en) | Wiring board and semiconductor package | |
JP2016213372A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006253179A (ja) | 半導体装置の製造方法と製造装置 | |
JP2007096025A (ja) | 半導体装置の製造方法 | |
CN115050658A (zh) | 覆晶薄膜的封装方法及覆晶薄膜 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140514 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5589598 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |