JP4298224B2 - 記録装置及び該装置の制御方法 - Google Patents
記録装置及び該装置の制御方法 Download PDFInfo
- Publication number
- JP4298224B2 JP4298224B2 JP2002147668A JP2002147668A JP4298224B2 JP 4298224 B2 JP4298224 B2 JP 4298224B2 JP 2002147668 A JP2002147668 A JP 2002147668A JP 2002147668 A JP2002147668 A JP 2002147668A JP 4298224 B2 JP4298224 B2 JP 4298224B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- clock signal
- control unit
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title description 15
- 230000007704 transition Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0002—Handling the output data
- G06K2215/0005—Accepting output data; Preparing data for the controlling system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0082—Architecture adapted for a particular function
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
【発明の属する技術分野】
本発明は、インターフェースを有する記録装置について、複数の動作モードを有するCPUを含むロジック回路へクロック信号を供給するクロック制御回路を利用した記録装置の低消費電力の制御方法に関するものであり、特にインターフェースとしてUSBインターフェースを用いた記録装置の制御方法に適用可能なものである。
【0002】
【従来の技術】
近年、パーソナルコンピュータの発展に伴い、インクジェット記録装置(プリンター)の技術も飛躍的に進化して来ている。プリンターは画像情報に基づいて記録用紙(用紙、OHP、布)上に画像を記録していくよう構成されている。その記録方式は記録ヘッドから被記録媒体にインクを吐出させて記録を行う方法である。長所は高精細な画像を高速で記録することができ、ランニングコスト、静粛性等、様々な点で他の記録方法よりも優れている点にある。
【0003】
また、プリンターに接続されるコンピュータインターフェースも、従来のパラレルインターフェース(セントロニクス準拠)に加え、新たなシリアルバスUSB(Universal Serial Bus)が利用されるようになってきた。USBインターフェース(ver1.0)はフルスピードでは12Mbps、ロースピードでは1.5Mbpsの転送速度を持ち、その転送の方法の種類はアイソクロナス、インタラプト、コントロール、バルクの4種類がある。通常プリンターには通信時のエラー訂正機能があるバルク転送が用いられる。
【0004】
また、プラグアンドプレイに完全対応しており、パソコンが立ち上がっている状態から機器を接続しても、再起動の必要がなく認識が行われる。信号は作動信号を用いたシリアル転送であり、D+,D−信号からなる。
【0005】
また、消費電力の低減を図る取り組みがなされている。例えば、プリンターが動作していない時はプリンターを制御するマイクロコンピューターを低消費電力状態にする。このために、マイクロコンピューターのCPUを低消費電力モードで待機させる方法がある。例えば、CPUをHALTモードにすれば、CPUから外部メモリ(ROMやRAM)へのアクセスを停止して消費電力を低くすることができる。
【0006】
また、CPUをSTOPモードにし、CPUを含め周辺回路へもクロックを停止させる方法がある。この方法はHALTモードよりもさらに消費電力を低くすることができる。これらの方法は例えばマスクのできない割り込み信号(例えばNMI信号)をプリンターの操作キーに割り当て、操作キーを押すことでプリンターを起動することができる。
【0007】
【発明が解決しようとする課題】
しかしながら、CPUを含むプリンターのロジック回路において、HALTモードやSTOPモードを利用してCPUを停止させる方法では、再起動の行うためにはプリンターの操作パネルからの指示などにしか対応できない。従って、ユーザーがホストコンピューターから指示を出してプリンターを再起動させることはできない。
【0008】
本発明は、以上のような状況に鑑みてなされたものであり、ホストコンピューターからの指示を出してプリンターを再起動できるインクジェット記録装置及び装置の制御方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題を解決するために、本発明の記録装置は、低消費電力で待機するSTOPモードを含む複数の動作モードを有するCPUと、外部からの入力に応じて、前記CPUに対して信号を出力するインターフェース制御部と、第1のクロック信号を出力するクロック生成部と、前記第1のクロック信号を入力して所定の変調がなされた第2のクロック信号を出力する第2クロック生成部と、前記第1のクロック信号及び第2のクロック信号を入力して、前記CPUによる設定に基づき前記第1のクロック信号及び第2のクロック信号の出力を制御する出力制御レジスタと、前記第2のクロック信号の出力を所定時間ウエイトさせるためのウエイト回路とを備えるクロック制御部とを備え、前記クロック制御部は、前記CPUの動作モードに係らず前記インターフェース制御部に対して第1のクロック信号の出力を行い、前記CPUがSTOPモードから他の動作モードへ移行するとき、前記ウエイト回路により前記所定時間のウエイトを行った後、前記CPUに対して前記第2のクロック信号の出力を開始することを特徴とする。
【0011】
【発明の実施の形態】
【実施例】
図1は、本発明におけるインクジェット記録装置(プリンター)の斜視図である。
【0012】
1105は記録ヘッドであり、キャリッジ1104上に搭載されてシャフト1103に沿って長手方向に往復運動可能となっている。記録ヘッドより吐出されたインクは、記録ヘッドと微小な間隔をおいて、プラテン1101に記録面を規制された被記録材1102に到達し、その上に画像を形成する。
【0013】
記録ヘッドには、フレキシブルケーブル1119を介して画像データに応じて吐出信号が供給される。なお、1114はキャリッジ1104をシャフト1103に沿って走査させるためのキャリッジモーターである。1113はモーター1114の駆動力をキャリッジ1104に伝達するワイヤである。また、1118はプラテンローラー1101に結合して被記録材1102を搬送させるための搬送モーターである。このインクジェット記録装置はパソコンなどのホストコンピューターとUSBインターフェースで接続されており、パソコンから送られてくる画像データを受信する。
【0014】
なお、記録ヘッドの解像度は600DPIである。この記録ヘッドは、インクジェット方式でブラック用は320本、カラー用は128本の記録素子が配列されている。記録素子は駆動部とノズルから構成されており、駆動部は、ヒーターによりインクに熱を与えることが可能になっている。この熱によりインクは膜沸騰し、この膜沸騰による気泡の成長または収縮によって生じる圧力変化によって、ノズルからインクが吐出される。
【0015】
図2は本発明の特徴を示したブロック構成図である。1はホストコンピューター(パソコン)であり、2はプリンターである。3はUSBインターフェースであり、これを利用してプリンター2はパソコン1から画像信号と指示信号を受ける。
【0016】
USBインターフェース3はシリアル信号ライン(D+,D−)と5ボルトの電源ラインを有する。以下、この5ボルトの電源ラインをVbusと記載する。このVbusによってホストコンピューター1からプリンター2へ電源供給を行うことができる。シリアル信号ラインは、ASIC6のUSB制御部7に接続される。
【0017】
プリンター2のロジック回路は、マイクロコンピューター12、ASIC6、ROM15、DRAM16、発振器30、SSCG31で構成されている。
【0018】
マイクロコンピューター12はASIC6に命令をセットしてASIC6を制御する。マイクロコンピューター12にはプログラムを実行するCPU13、割り込みコントローラやタイマーなどのCPU周辺(ペリフェラル)部14、クロック制御部11の3つの回路ブロックで構成されている。
【0019】
このクロック制御部からUSB制御部へは48MHzのクロック信号が供給され、USB制御部以外の回路へは24MHzのクロック信号が供給される。なお、クロック制御部には各回路ブロックへのクロック信号の出力のオン/オフを制御する出力制御レジスタがあり、このレジスタの値によってクロック信号の出力の可否が決定される。
【0020】
なお、マイクロコンピューター12にリセット信号が入力するとCPUはリセット状態となり、初期化プログラムを実行する。CPUはSTOPモードに移行している場合にはこのリセット信号でSTOPモードを解除される。出力制御レジスタは初期化レジスタの値によって初期化されるが、この初期化でCPUを含むすべての回路ブロックへ出力を許可される。これによってクロック制御部はすべての回路ブロックへクロック信号を供給する。
【0021】
また、クロック制御部には発振安定ウエイト回路がある。この回路によってCPU13がSTOP状態から通常状態へモード移行する時、後述するSSCG31からのクロック信号が安定するまで約2mSecのウエイトを行った後に、CPU13へクロック信号を供給している。
【0022】
ASIC6はUSB制御部7、ユーザーロジック部9、メモリ制御部10の3つの回路ブロックで構成されている。ユーザーロジック部9は記録ヘッド1105の吐出制御のための回路や、ホスト装置から送られてくる印刷データの加工を行う回路である。
【0023】
発振器30は48MHzのクロック信号をクロック制御部11へ供給する。クロック制御部は48MHzのクロック信号を分周してスペクトラム拡散クロックジェネレーター(SSCG)31へ24MHzのクロック信号を供給する。SSCG31は、入力した24MHzのクロック信号に変調をかけて揺らいだ(周波数が変動する)クロック信号をクロック制御部11へ供給する。これにより、このロジック回路から放出される特定周波数の輻射強度を低減でき、EMI対策に有効である。
【0024】
ROM15はCPU13が実行するプログラムを格納しており、CPU13及びASIC6の一時的な作業領域としてのメモリ空間を有するDRAM16がある。
【0025】
レギュレーター20は電源回路21から電力供給をうけて、マイクロコンピューター12やASIC6へ供給する2.5ボルトの電圧や3.3ボルトの電圧を生成する。以下、2.5ボルトの電圧を2.5V、3.3ボルトの電圧を3.3Vと記載する。マイクロコンピューター及びASICは2.5Vで動き、マイクロコンピューター及びASICの入出力部(外部とアクセスするための入力ポート及び出力ポート)とROM15、DRAM16は3.3Vで動く。なお、キャリッジモーターや搬送モーターは27ボルトで駆動する。
【0026】
プリンターは内部のタイマー手段(不図示)により所定の時間(5分)の間、記録動作を行わない場合に待機状態に移行する。なお、所定の時間(5分)を経過しなくても、例えばホストコンピューターと接続されたUSBケーブルが引き抜かれた場合や、ホストコンピューターの電源がオフされた場合に、プリンターは待機状態に移行する。どちらの場合にも、USBインターフェースのVbusの電圧が5ボルトから0ボルトに変化した場合である。この時、マイクロコンピューター12やASIC6を含むロジック回路は、以下に述べるように消費電力を低減する制御をおこなっている。
【0027】
CPU13は通常モードからSTOPモードへ移行する。この時、マイクロコンピューターとASICに対して2.5Vの電圧が印加されているが、CPUは動作を停止しており消費電力を低くできる。CPUはクロック制御部の出力制御レジスタの設定をおこない、この設定によりクロック制御部はUSB制御部7にのみクロック供給を続け、他の回路ブロックへのクロック信号の供給は停止する。このクロック制御部の働きにより、マイクロコンピューター及びASICの消費電流をなるべく小さくしている。USB制御部7はクロック信号の供給をうけて動作しているのでホストコンピューターからの信号を受け付け可能な状態である。
【0028】
なお、例えばホストコンピューターと接続されたUSBケーブルが引き抜かれた場合やホストコンピューターの電源がオフされた場合に、USB制御部がVbusの電圧の変化を検知し、USB制御部がCPUの所定のポートに信号を出力する。この信号を入力すると、CPUはSTOPモードへ移行する。このCPUへ出力される信号は例えば割り込み信号である。
【0029】
ROM15へは3.3Vの電圧が印加されているがCPU13が停止することでROMとのアクセスを行わないので消費電流は1mA程度と低くなる。(CPUがROMにアクセスする場合、消費電流は数10mA)。なお、このCPU13のSTOPモードは所定のソフトウエアの命令で移行する。
【0030】
以上の説明より、プリンターが待機状態にある時のロジック回路の消費電流は2.5V系は約40mA(ほぼUSB制御部とクロック制御部が消費している)、3.3V系は約1mAである。なお、プリンターの動作可能状態(例えば、ホストから信号を受け付ければ、直ちに印字(記録)可能な状態でありCPU、ASIC、ROM、RAMはアクセス状態)では、ロジック回路の消費電流は3.3V系は30mA、2.5V系では60mAであるから、省電力化が実現できる。
【0031】
また、CPUはクロック制御部の出力制御レジスタにクロック信号の出力を禁止する値を設定することで、USB制御部へのクロック信号の出力を禁止させることもできる。この設定を行えば、2.5V系は1mAの消費電流となり、ロジック回路の消費電力をさらに低減させることができる。なお、USB制御部は、クロック信号の供給を受けなくても、USBインターフェースのVbusの電圧のレベルを検知することができるので、後述するように、Vbusの電圧が0ボルトから5ボルトに変化を検知できる。
【0032】
次に、プリンターが待機状態から起動(再スタート)する場合の説明をする。USB制御部7がパソコンからUSBインターフェースを介して起動信号(Resume信号)を受けたとき、USB制御部7はCPU13の所定の入力ポートへ信号を出力する。この信号を入力するとCPU13はSTOPモードから通常モードへ移行するとともに、ROM15へアクセスを開始する。このアクセスするアドレスはあらかじめ決められており、ROM15に保存されているプログラムを実行する。
【0033】
なお、CPU13はこの入力ポートを複数有しており、1つはプリンターの操作パネルの電源キー32と接続されている。ユーザーが電源キーを押下すれば、STOPモードから通常モードへ移行し上述した処理をおこなう。
【0034】
また、USBインターフェースのVbusの電圧が0ボルトから5ボルトに変化した場合に、プリンターは待機状態から動作可能状態に移行する。例えば、電源が入った状態のパソコンとプリンターとをUSBケーブルで接続した場合、パソコンとプリンターを接続した状態で、パソコンの電源を入れる場合などがある。
【0035】
このVbusの電圧が0ボルトから5ボルトに変化した場合に、USB制御部が検知して、CPUの所定のポートへ信号を出力する。この信号を入力して、CPUはSTOPモードから通常モードへ移行する。
【0036】
その後、CPU13はクロック制御部11へ信号を出力する。この時、CPUはクロック信号の出力のオン/オフを制御する出力制御レジスタの値をすべての回路ブロックについてオンする設定をおこなう。クロック制御部11はレジスタの値に基づいてCPU周辺部14やユーザーロジック回路9、メモリ制御部10へクロック信号の供給を開始する。そして、メモリ制御部からの指示でDRAMが動作状態になり、DRAMのリフレッシュを開始する。これによりプリンターの全てのロジック回路は動作状態となり、プリンターは再起動して動作可能状態へ移行できる。そして、ホストコンピューターから印刷の指示があれば記録動作を開始する。
【0037】
なお、上記以外にCPUはROMからデータを読み出してDRAMへの初期値設定など初期化処理をおこなう。
【0038】
以上の構成により、マイクロコンピューター12のCPU周辺部14と、ASIC6のユーザーロジック回路9、メモリ制御部10は動作を停止し、USB制御部7のみ動作するので、その結果プリンターの待機時の消費電流を低くでき、マイクロコンピューター12とASIC6を含めたロジック回路全体の総消費電力を低くすることができる。
【0039】
ホストコンピューターから入力信号がなければ、プリンターは低消費電力の状態で待機状態になり低消費電力を維持できる。入力信号があれば、プリンターはいつでも再起動させることができる。
【0040】
以上実施例について述べてきたが、マイクロコンピューター12とASIC6は、図3に示すようにワンチップのASIC106としても構わない。また、マイクロコンピューターやASICの駆動電圧は3.3Vや2.5Vという電圧値に限定するものではなく1.8Vなどの他の電圧値でも構わない。
【0041】
CPUのSTOPモードへの移行は所定のソフトウエアの命令で移行するほかに、CPUの所定の端子に信号を入力して移行させても構わない。
【0042】
また、CPU13は通常モードからSTOPモードへ移行の条件として5分間の間、記録動作が行われない場合について述べたが、5分に限定するものではない。また、ユーザーがホストコンピューターのプリンタードライバーの移行ボタンを操作してSTOPモードへ移行させる方法がある。また、プリンタードライバーの設定で経過時間を5分/10分/15分/30分/60分の中からいずれか選択して、ホストコンピューターよりプリンターへ指示を出し、CPUは指示された時間が経過すれば、STOPモードへ移行する。
【0043】
また、ホストコンピューターとのインターフェースはUSBインターフェースに限定するものではない。たとえばIEEE1284の仕様でも所定の入力データを検知できるようなインターフェース制御部を設けることで実現できる。
【0044】
また、リセット信号がマイクロコンピューターに入力した場合、出力制御レジスタの初期化する値は限定されるものではなく、少なくともCPUへの出力を許可する値であれば構わない。
【0045】
また、実施例では作業領域としてのメモリ空間をDRAM16としたが、SDRAMでも構わない。
【0046】
また、プリンターの形態として、キャリッジが往復動作して記録をおこなうシリアルタイプを例にあげたが、これに限定するものではなくプリンターが記録できる最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドを用いたプリンターでも構わない。
【0047】
また、記録ヘッドはヒーターを加熱して、インクを吐出する方式であったが、ピエゾ素子を用いた記録ヘッドでも構わない。また、記録ヘッドのノズル数も限定はしない。
【0048】
【発明の効果】
以上説明したように本発明によれば、プリンターの待機状態においてCPUはSTOPモードへ移行し、クロック制御部はインターフェース制御部のみクロック供給を継続し、インターフェース制御部以外の回路ブロックへのクロック信号の出力を停止することでプリンターのロジック回路の消費電力が低減できる。
【0049】
また、ホストコンピューターからの指示で、プリンターは再起動を行うことができる。
【図面の簡単な説明】
【図1】プリンターの斜視図である。
【図2】プリンターの機能ブロックを示した図である。
【図3】プリンターの機能ブロックを示した図である。
【符号の説明】
1 ホストコンピューター
2 プリンター
3 USBインターフェース
6 ASIC
7 USB制御部
9 ユーザーロジック部
10 メモリ制御部
11 クロック制御部
13 CPU
14 CPU周辺部
15 ROM
16 DRAM
20 レギュレーター
30 発振器
31 SSCG
Claims (5)
- 低消費電力で待機するSTOPモードを含む複数の動作モードを有するCPUと、
外部からの入力に応じて、前記CPUに対して信号を出力するインターフェース制御部と、
第1のクロック信号を出力するクロック生成部と、
前記第1のクロック信号を入力して所定の変調がなされた第2のクロック信号を出力する第2クロック生成部と、
前記第1のクロック信号及び第2のクロック信号を入力して、前記CPUによる設定に基づき前記第1のクロック信号及び前記第2のクロック信号の出力を制御する出力制御レジスタと、前記第2のクロック信号の出力を所定時間ウエイトさせるためのウエイト回路とを備えるクロック制御部とを備え、
前記クロック制御部は、前記CPUの動作モードに係らず前記インターフェース制御部に対して前記第1のクロック信号の出力を行い、前記CPUがSTOPモードから他の動作モードへ移行するとき、前記ウエイト回路により前記所定時間のウエイトを行った後、前記CPUに対して前記第2のクロック信号の出力を開始することを特徴とする記録装置。 - 前記CPUが前記STOPモードから他のモードへ移行する場合、前記出力制御レジスタの初期化を行い少なくともCPUへの前記クロック信号の出力を許可する値を設定することを特徴とする請求項1に記載の記録装置。
- 前記インターフェース制御部がホストコンピューターとの通信を所定の期間行わない場合、前記CPUは前記STOPモードへ移行することを特徴とする請求項1に記載の記録装置。
- 前記記録装置は、ホストコンピューターから前記インターフェース制御部に電力供給を行うインターフェースを接続可能とし、前記インターフェース制御部への電力供給が所定の期間なされない場合、前記CPUは前記STOPモードへ移行することを特徴とする請求項1に記載の記録装置。
- 前記インターフェース制御部はUSBインターフェースを制御することを特徴とする請求項1から4に記載の記録装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002147668A JP4298224B2 (ja) | 2001-06-07 | 2002-05-22 | 記録装置及び該装置の制御方法 |
US10/157,808 US7113294B2 (en) | 2001-06-07 | 2002-05-31 | Ink jet recording apparatus and controlling method with selective clock signal supply |
CNB021224943A CN1177273C (zh) | 2001-06-07 | 2002-06-04 | 喷墨记录装置和控制所述喷墨记录装置的方法 |
KR10-2002-0031509A KR100519688B1 (ko) | 2001-06-07 | 2002-06-05 | 잉크 제트 기록 장치 및 이의 제어 방법 |
EP02012708A EP1265193B1 (en) | 2001-06-07 | 2002-06-07 | Ink jet recording device and controlling method therefor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-172597 | 2001-06-07 | ||
JP2001172597 | 2001-06-07 | ||
JP2002147668A JP4298224B2 (ja) | 2001-06-07 | 2002-05-22 | 記録装置及び該装置の制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003054091A JP2003054091A (ja) | 2003-02-26 |
JP2003054091A5 JP2003054091A5 (ja) | 2007-03-15 |
JP4298224B2 true JP4298224B2 (ja) | 2009-07-15 |
Family
ID=26616518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002147668A Expired - Fee Related JP4298224B2 (ja) | 2001-06-07 | 2002-05-22 | 記録装置及び該装置の制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7113294B2 (ja) |
EP (1) | EP1265193B1 (ja) |
JP (1) | JP4298224B2 (ja) |
KR (1) | KR100519688B1 (ja) |
CN (1) | CN1177273C (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3997069B2 (ja) * | 2001-10-03 | 2007-10-24 | キヤノン株式会社 | 周波数拡散発振器を有する集積回路装置及び該装置を有するインクジェット記録装置 |
KR100421980B1 (ko) * | 2001-12-27 | 2004-03-11 | 삼성전자주식회사 | 유에스비 컨트롤러가 내장된 프린터 |
US20040075638A1 (en) * | 2002-10-17 | 2004-04-22 | Hsu Han | USB based on-line on-screen display and method for switching between microprocessor based electronic devices |
KR100503457B1 (ko) * | 2003-04-25 | 2005-07-25 | 삼성전자주식회사 | 보조 급지 용지함 제어 장치 및 그 방법 |
JP2005041214A (ja) | 2003-07-10 | 2005-02-17 | Canon Inc | 印刷制御装置及びその制御方法及びプログラム |
WO2005011990A1 (ja) * | 2003-08-04 | 2005-02-10 | Sharp Kabushiki Kaisha | 電源装置および通信システム |
US7130940B2 (en) * | 2004-03-04 | 2006-10-31 | Kabushiki Kaisha Toshiba | Interface apparatus and image forming apparatus |
KR100613608B1 (ko) * | 2004-09-06 | 2006-08-21 | 삼성전자주식회사 | 절전모드 기능을 가지는 장치 및 그의 절전모드 제어방법 |
JP2009258873A (ja) * | 2008-04-15 | 2009-11-05 | Buffalo Inc | 電子機器、および、電源ユニット |
JP5310819B2 (ja) * | 2010-11-29 | 2013-10-09 | 株式会社デンソー | マイクロコンピュータ |
JP2012109967A (ja) * | 2011-11-09 | 2012-06-07 | Canon Inc | 通信装置 |
KR102044898B1 (ko) * | 2012-12-03 | 2019-11-14 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 절전모드시의 usb 디바이스의 접속 감지 방법 및 이를 수행하기 위한 화상형성장치 |
US20150378418A1 (en) * | 2014-06-26 | 2015-12-31 | Qualcomm Incorporated | Systems and methods for conserving power in a universal serial bus (usb) |
JP6647257B2 (ja) * | 2017-09-06 | 2020-02-14 | キヤノン株式会社 | 印刷装置、その制御方法、及びプログラム |
JP2020107233A (ja) * | 2018-12-28 | 2020-07-09 | キヤノン株式会社 | ストレージ制御装置及びその制御方法、並びにプログラム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3093342B2 (ja) | 1991-07-30 | 2000-10-03 | キヤノン株式会社 | 省電力化のための方法及び印刷装置 |
US5581668A (en) | 1991-07-30 | 1996-12-03 | Canon Kabushiki Kaisha | Method and apparatus for processing data |
DE69430103T2 (de) | 1993-12-09 | 2002-08-01 | Canon K.K., Tokio/Tokyo | Drucker mit Energiesparfunktion |
US5918061A (en) * | 1993-12-29 | 1999-06-29 | Intel Corporation | Enhanced power managing unit (PMU) in a multiprocessor chip |
JP3003506B2 (ja) * | 1994-06-06 | 2000-01-31 | ブラザー工業株式会社 | プリンタ設定装置 |
JPH0872363A (ja) | 1994-09-05 | 1996-03-19 | Matsushita Electric Ind Co Ltd | プリンタユニット |
JP3430191B2 (ja) * | 1996-05-28 | 2003-07-28 | アルプス電気株式会社 | キーボード |
JP3870030B2 (ja) * | 2001-02-28 | 2007-01-17 | キヤノン株式会社 | 割込み制御回路を有するインクジェット記録装置および記録装置の制御方法 |
-
2002
- 2002-05-22 JP JP2002147668A patent/JP4298224B2/ja not_active Expired - Fee Related
- 2002-05-31 US US10/157,808 patent/US7113294B2/en not_active Expired - Fee Related
- 2002-06-04 CN CNB021224943A patent/CN1177273C/zh not_active Expired - Fee Related
- 2002-06-05 KR KR10-2002-0031509A patent/KR100519688B1/ko not_active IP Right Cessation
- 2002-06-07 EP EP02012708A patent/EP1265193B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1265193A3 (en) | 2003-10-01 |
US7113294B2 (en) | 2006-09-26 |
EP1265193A2 (en) | 2002-12-11 |
US20020186395A1 (en) | 2002-12-12 |
CN1177273C (zh) | 2004-11-24 |
KR100519688B1 (ko) | 2005-10-13 |
KR20020093575A (ko) | 2002-12-16 |
EP1265193B1 (en) | 2011-12-07 |
JP2003054091A (ja) | 2003-02-26 |
CN1391160A (zh) | 2003-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4298224B2 (ja) | 記録装置及び該装置の制御方法 | |
US7278705B2 (en) | Power management control method and printing apparatus | |
JPH0776153A (ja) | プリントヘッド及び該ヘッドを用いたプリント装置 | |
EP0997811B1 (en) | Electronic apparatus and method for controlling supply of power for electronic apparatus, | |
JP3652274B2 (ja) | インクジェット記録装置及び記録装置の制御方法 | |
JPH0781186A (ja) | 情報処理システムの省電力化装置 | |
JP4835323B2 (ja) | 情報処理装置、印刷装置、情報処理方法及びプログラム | |
US6761424B2 (en) | Image print apparatus and control method thereof | |
JP4748753B2 (ja) | 記録装置 | |
US7440124B2 (en) | Ink-jet printer purging device shared by multiple host machines | |
JP2003001879A (ja) | 記録システム、記録装置、及び記録方法 | |
JP4018514B2 (ja) | 記録装置および電源制御方法およびコンピュータが読み取り可能なプログラムを格納した記憶媒体およびプログラム | |
US6782481B2 (en) | Method and apparatus for supplying battery power to a timer circuit within a printer while the printer is powered off | |
JP3997069B2 (ja) | 周波数拡散発振器を有する集積回路装置及び該装置を有するインクジェット記録装置 | |
JP2005208811A (ja) | データ転送装置、データ転送方法、及び記録システム | |
JP2000141626A (ja) | 電子機器及び前記機器における電力供給制御方法 | |
JPH09277503A (ja) | 記録装置及び方法 | |
JP2004148738A (ja) | 印刷装置 | |
JP2005074945A (ja) | 記録装置及び記録方法 | |
JP2005196327A (ja) | 情報処理装置、印刷プログラム、記録装置 | |
JPS62128767A (ja) | サ−マルプリンタ | |
JP4313981B2 (ja) | 記録装置及び当該記録装置の記録制御方法 | |
JP2003291322A (ja) | インクジェット記録システム、インクジェット記録方法、及びプリンタドライバ | |
JPH08108597A (ja) | データ出力装置 | |
JP2007055025A (ja) | 記録装置の電源制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4298224 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |