JP2003054091A5 - - Google Patents

Claims (12)

1. 低消費電力で待機するＳＴＯＰモードを含む複数の動作モードを有するＣＰＵと、
   外部からの入力に応じて、前記ＣＰＵに対して信号を出力するインターフェース制御部と、
   第１のクロック信号を出力するクロック生成部と、
   前記ＣＰＵに対して所定の変調がなされた第２のクロック信号を出力する第２クロック生成部と、
   前記ＣＰＵの動作モードに係らず前記インターフェース制御部に対して第１のクロック信号を出力するクロック制御部とを備え、
   前記クロック制御部は、前記ＣＰＵがＳＴＯＰモードから他の動作モードへ移行するとき、所定時間ウエイトした後、前記ＣＰＵに対して前記第２のクロック信号の出力を開始することを特徴とする記録装置。
2. 前記クロック制御部は、クロック信号の出力を制御する出力制御レジスタを有し、前記ＣＰＵが前記ＳＴＯＰモードから他のモードへ移行する場合、前記出力制御レジスタの初期化を行い少なくともＣＰＵへの前記クロック信号の出力を許可する値を設定することを特徴とする請求項１に記載の記録装置。
3. 前記インターフェース制御部が前記ホストコンピューターとの通信を所定の期間行わない場合、前記ＣＰＵは前記ＳＴＯＰモードへ移行することを特徴とする請求項１に記載の記録装置。
4. 前記記録装置は、前記ホストコンピューターから前記インターフェース制御部に電力供給を行うインターフェースを接続可能とし、前記インターフェース制御部への電力供給が所定の期間なされない場合、前記ＣＰＵは前記ＳＴＯＰモードへ移行することを特徴とする請求項１に記載の記録装置。
5. 前記インターフェース制御部はＵＳＢインターフェースを制御することを特徴とする請求項１から４に記載の記録装置。
6. ホストコンピューターと通信を行うインターフェースを制御するインターフェース制御部を含む複数の回路ブロックと、動作モードとして通常モードと前記通常モードより消費電力が低い低消費電力モードとを有するＣＰＵとを備える記録装置であって、
   クロック信号を出力する発振器と、
   前記クロック信号を入力して所定の変調がなされたクロック信号を出力するクロックジェネレーターと、
   前記クロック信号と前記所定の変調がなされたクロック信号とを入力し、前記ＣＰＵの動作モードに係らず前記インターフェース制御部に対して前記クロック信号を出力し、前記ＣＰＵに対して前記所定の変調がなされたクロック信号の出力を行うクロック制御部とを有し、
   前記クロック制御部は、前記ＣＰＵが前記通常モードから前記低消費電力モードへ移行する場合、前記ＣＰＵに対して前記所定の変調がなされたクロック信号の出力を停止し、前記ホストコンピューターから前記インターフェース制御部へ信号が入力した場合、前記ＣＰＵが前記低消費電力モードから前記通常モードへ移行してから、前記所定の変調がなされたクロック信号の出力を所定時間ウエイトしてから行うことを特徴とする記録装置。
7. 前記ＣＰＵが前記低消費電力モードから前記通常モードへ移行する際、前記クロック制御部は前記ＣＰＵからの指示に基づいて前記複数の回路ブロックに対して前記クロック信号もしくは前記所定の変調がなされたクロック信号の供給をおこなうことを特徴とする請求項６に記載の記録装置。
8. 前記クロック制御部は、クロック信号の出力を制御する出力制御レジスタを有し、前記ＣＰＵにリセット信号が入力され前記低消費電力モードが解除された場合、前記出力制御レジスタの初期化を行い少なくとも前記ＣＰＵに対する前記所定の変調がなされたクロック信号の出力を許可する値を設定することを特徴とする請求項６に記載の記録装置。
9. 前記インターフェース制御部が前記ホストコンピューターとの通信を所定期間おこなわない場合、前記ＣＰＵは前記通常モードから前記低消費電力モードへ移行することを特徴とする請求項６に記載の記録装置。
10. 前記記録装置は、前記ホストコンピューターから前記インターフェース制御部に電力供給を行うインターフェースを接続可能とし、前記インターフェース制御部に前記電力供給が行われない場合、前記ＣＰＵは前記通常モードから前記低消費電力モードへ移行することを特徴とする請求項６に記載の記録装置。
11. 前記インターフェース制御部はＵＳＢインターフェースを制御することを特徴とする請求項６に記載の記録装置。
12. ホストコンピューターと通信を行うインターフェースを制御するインターフェース制御部を含む複数の回路ブロックと、動作モードとして通常モードと前記通常モードより消費電力が低い低消費電力モードを有するＣＰＵと、クロック信号を出力する発振器と、前記クロック信号を入力して所定の変調がなされたクロック信号を出力するクロックジェネレーターとを有する記録装置の制御方法であって、
    クロック制御部により、前記インターフェース制御部に対して前記ＣＰＵの動作モードにかかわらず前記クロック信号の出力と、前記ＣＰＵに対する前記所定の変調がなされたクロック信号の出力を行う出力工程と、
    前記ＣＰＵが前記通常モードから前記低消費電力モードへ移行する場合、前記ＣＰＵにする前記所定の変調がなされたクロック信号の出力を停止する停止工程と、
    前記ホストコンピューターから前記インターフェース制御部へ信号が入力した場合、前記ＣＰＵが前記低消費電力モードから前記通常モードへ移行してから、前記所定の変調がなされたクロック信号の出力する前に、所定時間ウエイトするウエイト工程と、
    を有することを特徴とする記録装置の制御方法。