JP3831598B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP3831598B2 JP3831598B2 JP2000318806A JP2000318806A JP3831598B2 JP 3831598 B2 JP3831598 B2 JP 3831598B2 JP 2000318806 A JP2000318806 A JP 2000318806A JP 2000318806 A JP2000318806 A JP 2000318806A JP 3831598 B2 JP3831598 B2 JP 3831598B2
- Authority
- JP
- Japan
- Prior art keywords
- drain region
- low
- concentration
- oxide film
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000012535 impurity Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 31
- -1 phosphorus ions Chemical class 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 13
- 229910052785 arsenic Inorganic materials 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 description 17
- 238000002513 implantation Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関し、更に言えば、駆動能力の低下を抑えつつ、動作耐圧の向上を図る技術に関する。
【０００２】
【従来の技術】
図５は従来の半導体装置を説明するための断面図である。
【０００３】
図５において、５１は一導電型、例えばＰ型の半導体基板で、当該基板５１上にゲート酸化膜５２を介してゲート電極５３が形成され、当該ゲート電極５３に隣接するように片側ＬＤＤ構造のソース・ドレイン領域が形成されている。即ち、ソース領域側には前記ゲート電極５３に隣接するように高濃度（Ｎ＋型）のソース領域５５が形成され、ドレイン領域側には前記ゲート電極５３に隣接するように低濃度（Ｎ−型）のドレイン領域５４が形成され、当該低濃度のドレイン領域５４内に高濃度（Ｎ＋型）のドレイン領域５６が形成された片側ＬＤＤ構造のソース・ドレイン領域を有する半導体装置である。
【０００４】
【発明が解決しようとする課題】
上述したようなドレイン領域側にしか高電圧が印加されない片側ＬＤＤ構造の半導体装置において、ドレイン領域側は、電界が集中するのを緩和するために前述したように高濃度のドレイン領域５６を低濃度のドレイン領域５４で囲んでいたが、ソース領域側は高濃度のソース領域５５だけであった。
【０００５】
このような構造の半導体装置であっても静的な耐圧に関しては、特に問題にする必要はなかった。しかし、動作時には、以下に説明する問題が発生していた。
【０００６】
即ち、ソース領域（エミッタ領域）、基板（ベース領域）、そしてドレイン領域（コレクタ領域）から成るバイポーラ構造において、エミッタ領域は高濃度のソース領域５５が剥き出しのため、キャリアの注入効率が良く、少ない基板電流Ｉsubで容易にバイポーラトランジスタがオンしてしまう。
【０００７】
つまり、バイポーラトランジスタにおける電流利得βが高いため、両側ＬＤＤ構造の半導体装置に比して動作時のドレイン耐圧が低下してしまう。
【０００８】
ここで、動作時のドレイン耐圧を向上させるには、基板電流Ｉsubを低減させる必要がある。つまり、ドレイン電界を更に弱める必要がある。
【０００９】
しかし、基板電流Ｉsubを低減させるために低濃度のドレイン領域５４全体の不純物濃度を薄くすると、図６に実線で示すように基板電流Ｉsubは、電圧Ｖｇｓが増大するにつれて２つのピーク（（１）、（２））を持ったDouble hump構造となる。
【００１０】
そして、当該低濃度のドレイン領域５４がより低濃度である場合には、基板電流Ｉsubの第１のピーク（１）は低く、低Ｖｇｓ時のドレイン耐圧は向上するが、基板電流Ｉsubの第２のピーク（２）は比較的高くなるため、高Ｖｇｓ時のドレイン耐圧は低下してしまう。
【００１１】
また、逆に、低濃度のドレイン領域５４全体の不純物濃度を高くすると、図６に一点鎖線で示すように基板電流Ｉsubは、ある電圧Ｖｇｓをピークにした１つのピークができ、高Ｖｇｓ時のドレイン耐圧には有効であるが、低Ｖｇｓ時のドレイン耐圧がもたないという問題があった。
【００１２】
このように低濃度のドレイン領域５４全体の不純物濃度を一様に変動させてしまうと、低Ｖｇｓ時のドレイン耐圧と高Ｖｇｓ時のドレイン耐圧のトレードオフ関係から抜け出せない。
【００１３】
また、一般的に用いられている両側ＬＤＤ構造を採用すれば電流利得βが下がり確かに耐圧はもつが、本来、ソース側は耐圧を必要としないにもかかわらず、ソース側にも通常のＬＤＤ構造を採用することで、図５に示すようなドレイン側と同様のドリフト領域の距離（Ｌ）を持つことになり、オン抵抗が上昇し、駆動能力が低下することになる。
【００１４】
【課題を解決するための手段】
そこで、上記課題に鑑みて本発明の半導体装置は、一導電型の半導体基板上にゲート酸化膜を介して形成されたゲート電極と、当該ゲート電極の一端に隣接するように形成された逆導電型の第１の低濃度ドレイン領域と、当該第１の低濃度ドレイン領域内の極近傍に形成され、少なくとも当該第１の低濃度ドレイン領域の不純物濃度よりも不純物濃度が高い逆導電型の第２の低濃度ドレイン領域と、前記ゲート電極の他端に隣接するように形成された逆導電型の高濃度ソース領域と前記ゲート電極の一端から所定間隔を有するように前記低濃度ドレイン領域内に形成された逆導電型の高濃度ドレイン領域とを具備したことを特徴とする。
【００１５】
また、その製造方法は、前記基板上のドレイン形成領域上に第１の開口を有する第１のレジスト膜を形成し、当該レジスト膜をマスクにして前記基板に逆導電型の第１，第２の不純物をイオン注入した後に、当該第１，第２の不純物を拡散させて逆導電型の第１，第２の低濃度のドレイン領域を形成する。次に、前記基板上に形成した耐酸化性膜をマスクに選択酸化して所定領域に素子分離膜を形成すると共に第1のゲート酸化膜を形成した後に、当該素子分離膜及び第1のゲート酸化膜以外の領域に第２のゲート酸化膜を形成し、当該第1のゲート酸化膜から第２のゲート酸化膜上に跨るようにゲート電極を形成する。続いて、前記基板上のソース形成領域上に第２の開口を有し、前記低濃度のドレイン領域上に前記ゲート電極の他端部から離間された領域に第３の開口を有する第２のレジスト膜を形成した後に、前記第２のレジスト膜、前記ゲート電極、前記素子分離膜及び前記第1のゲート酸化膜をマスクにして前記基板に逆導電型の第３の不純物をイオン注入して逆導電型の高濃度のソース・ドレイン領域を形成する工程とを具備したことを特徴とする。
【００１６】
これにより、前記逆導電型の第１の低濃度ドレイン領域内の極近傍に当該第１の低濃度ドレイン領域の不純物濃度よりも不純物濃度が高い逆導電型の第２の低濃度ドレイン領域を形成することで、低濃度ドレイン領域内の不純物分布を一様に変化させるのではなく、当該低濃度ドレイン領域を拡散係数の異なる２種類の不純物イオンから成る２重構造とし、第１の低濃度ドレイン領域で低Ｖｇｓ耐圧をもたせ、当該第１の低濃度ドレイン領域よりも不純物濃度が高い第２の低濃度ドレイン領域で高Ｖｇｓ耐圧をもたせることができる。
【００１７】
更に、前記第１の低濃度のドレイン領域及び第２の低濃度のドレイン領域を形成する工程が、リンイオンから成る前記第１の不純物とヒ素イオンから成る前記第２の不純物とを同時に熱処理し、それらの不純物の拡散係数の差を利用していることを特徴とする。
【００１８】
このように第１の低濃度のドレイン領域及び第２の低濃度のドレイン領域を形成する際に、２種類の不純物の拡散係数の差を利用し、それらの不純物を同一拡散工程で形成しているため、第１の低濃度のドレイン領域内の極近傍に第２の低濃度のドレイン領域を正確に形成することができる。
【００１９】
【発明の実施の形態】
以下、本発明の半導体装置とその製造方法に係る一実施形態について図面を参照しながら説明する。
【００２０】
本発明の半導体装置は、図４に示すように一導電型、例えばＰ型の半導体基板１上に第１のゲート酸化膜７Ａから第２のゲート酸化膜８に跨るようにゲート電極９が形成されている。また、前記ゲート電極９の一端（第２のゲート酸化膜８の一端部）に隣接するように高濃度（Ｎ＋型）のソース領域１０が形成されている。更に、前記ゲート電極６の他端（第１のゲート酸化膜７Ａの他端部）に隣接するように第１の低濃度（ＬＮ型）のドレイン領域５が形成され、当該第１の低濃度（ＬＮ型）のドレイン領域５内の極近傍に少なくとも当該第１の低濃度（ＬＮ型）のドレイン領域５の不純物濃度よりも不純物濃度が高い第２の低濃度（ＳＬＮ型）のドレイン領域６が形成され、当該第２の低濃度（ＳＬＮ型）のドレイン領域６内で、前記ゲート電極６から離間された領域（前記第１のゲート酸化膜７Ａの一端部に隣接するよう）に高濃度（Ｎ＋型）のドレイン領域１１が形成されている。
【００２１】
そして、このような構成を採用し、前記第１の低濃度（ＬＮ型）のドレイン領域５内の極近傍に当該第１の低濃度（ＬＮ型）のドレイン領域５の不純物濃度よりも不純物濃度が高い第２の低濃度（ＳＬＮ型）のドレイン領域６を形成することで、従来のように低濃度ドレイン領域内の不純物分布を一様に変化させるのではなく、後述するように低濃度ドレイン領域を拡散係数の異なる２種類の不純物イオンから成る２重（第１の低濃度（ＬＮ型）のドレイン領域５の不純物濃度よりも不純物濃度が高い第２の低濃度（ＳＬＮ型）のドレイン領域６を当該第１の低濃度（ＬＮ型）のドレイン領域５で薄く包み込む）構造とし、第１の低濃度（ＬＮ型）のドレイン領域５で低Ｖｇｓ耐圧をもたせ、第２の低濃度（ＳＬＮ型）のドレイン領域６で高Ｖｇｓ耐圧をもたせることができ、動作時におけるドレイン耐圧を向上させることができる。
【００２２】
このように本発明では、低濃度のドレイン領域全体の不純物濃度を一様に変化させるのではなく、当該低濃度のドレイン領域が少なくとも２種類以上の異なる不純物濃度を持つように構成したことで、低Ｖｇｓ時のドレイン耐圧と高Ｖｇｓ時のドレイン耐圧のトレードオフ関係にとらわれないで、動作時におけるドレイン耐圧を向上させることができる。
【００２３】
また、従来のようなソース・ドレイン領域とも略対称な低濃度のソース・ドレイン領域を有するＬＤＤ構造の半導体装置を採用する必要がなく、当該半導体装置に比してドリフト領域を持たないため、その駆動能力の低下を抑えることができる。
【００２４】
以下、上記半導体装置の製造方法について図面を参照しながら説明する。
【００２５】
先ず、図１において、Ｐ型の半導体基板１上のドレイン形成領域上に開口を有するレジスト（ＰＲ）膜２を形成し、当該レジスト（ＰＲ）膜２をマスクにし、第１及び第２の不純物をイオン注入して第１及び第２の不純物注入領域を形成する。尚、このとき前記第２の不純物は、前記第１の不純物よりも拡散係数の小さいものを用いる必要があり、前記第１の不純物がリンイオンとした場合には、例えば、ヒ素イオンを使用し、リンイオンをおよそ１００ＫｅＶの加速電圧で、およそ６×１０12／ｃｍ2の注入量でイオン注入し、第１の不純物注入領域３を形成した後に、ヒ素イオンをおよそ１６０ＫｅＶの加速電圧で、およそ５×１０11／ｃｍ2の注入量でイオン注入して、第２の不純物注入領域４を形成している。
【００２６】
続いて、図２において、前記レジスト膜２を除去した後に、前記リンイオン及びヒ素イオンを熱拡散させて第１の低濃度（ＬＮ型）のドレイン領域５を形成すると共に、当該低濃度のドレイン領域５内の極近傍に少なくとも低濃度のドレイン領域５よりも不純物濃度の高い第２の低濃度（ＳＬＮ型）のドレイン領域６を形成する。このとき、本実施形態では、およそ１１００℃で、４時間の熱処理を施している。
【００２７】
そして、本工程では拡散係数の異なる２種類の不純物イオン（リンイオン、ヒ素イオン）を同一マスク（レジスト膜２）を用いてイオン注入し、これらの不純物の拡散係数の差を利用して拡散させているため、比較的不純物濃度の高い第２の低濃度（ＳＬＮ型）のドレイン領域６を薄い第１の低濃度（ＬＮ型）のドレイン領域５で適正な間隔を存して包み込むように形成することができる。
【００２８】
次に、図３において、前記基板１上に不図示のパッド酸化膜及び所定領域（第１のゲート酸化膜形成領域及び素子分離膜形成領域）に開口を有する耐酸化性膜としてのシリコン窒化膜を形成した後に、当該シリコン窒化膜をマスクにして周知なＬＯＣＯＳ法により選択酸化しておよそ１０００ｎｍの膜厚の第１のゲート酸化膜７Ａ及び素子分離膜７Ｂをそれぞれ形成する。更に、前記パッド酸化膜及びシリコン窒化膜を除去した後に、前記第１のゲート酸化膜７Ａ及び素子分離膜７Ｂが形成されていない基板１上を熱酸化しておよそ１５０ｎｍの膜厚の第２のゲート酸化膜８を形成する。そして、前記基板１上におよそ４００ｎｍの膜厚のポリシリコン膜を形成し、当該ポリシリコン膜を導電化処理した後に、不図示のレジスト膜をマスクにパターニングして前記第１のゲート酸化膜７Ａから第２のゲート酸化膜８に跨るようにゲート電極９を形成する。このとき、ゲート電極９が形成された以外の基板１上の第２のゲート酸化膜８は除去される。
【００２９】
更に、図４において、前記基板１上に形成したレジスト（ＰＲ）膜１２をマスクにして、前記ゲート電極９の一端部に隣接するようにＮ型の不純物をイオン注入し、また前記ゲート電極９の他端部から離間され、かつ前記第１のゲート酸化膜７Ａの一端部に隣接するようにＮ型の不純物をイオン注入して、前記ゲート電極の一端部に隣接するように高濃度（Ｎ＋型）のソース領域１０を形成すると共に、前記第２の低濃度のドレイン領域６内で、前記ゲート電極９の他端部から離間された領域（前記第１のゲート酸化膜７Ａの他端部に隣接するよう）に高濃度（Ｎ＋型）のドレイン領域１１を形成する。このとき、ヒ素イオンをおよそ８０ＫｅＶの加速電圧で、およそ６×１０15／ｃｍ2の注入量でイオン注入している。
【００３０】
以下図示した説明は省略するが、全面に層間絶縁膜を形成し、前記ソース・ドレイン領域にコンタクトするように当該層間絶縁膜にコンタクト孔を形成した後に、当該コンタクト孔を介してソース・ドレイン電極を形成する。
【００３１】
このように本発明の製造方法では、前述したように前記基板１表層にイオン注入しておいた拡散係数の異なる２種類の不純物（リンイオン、ヒ素イオン）を熱拡散処理することで、その拡散係数の差を利用して、２種類の不純物濃度を有する２重構造（第２の低濃度（ＳＬＮ型）のドレイン領域６（ヒ素イオンを親とする）を第１の低濃度（ＬＮ型）のドレイン領域５（リンイオンを親とする）で薄く包み込むように）低濃度のドレイン領域を形成している。そのため、従来のように低濃度のドレイン領域全体の不純物濃度を一様に変動させるものと異なり、低Ｖｇｓ時のドレイン耐圧と高Ｖｇｓ時のドレイン耐圧のトレードオフ関係にとらわれず、動作時におけるドレイン耐圧を向上させることができる。
【００３２】
【発明の効果】
本発明によれば、低濃度のドレイン領域を２種類の異なる不純物濃度を有するように形成することで、不純物濃度の低い第１の低濃度のドレイン領域で低Ｖｇｓ耐圧をもたせ、不純物濃度の高い第２の低濃度のドレイン領域で高Ｖｇｓ耐圧をもたせることで、動作時におけるドレイン耐圧を向上させることができる。
【００３３】
また、基板表層にイオン注入しておいた拡散係数の異なる２種類の不純物を熱処理することで、その拡散係数の差を利用して第１の低濃度のドレイン領域と第２の低濃度のドレイン領域を形成しているため、第１の低濃度のドレイン領域内の極近傍に第２の低濃度のドレイン領域を形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図２】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図３】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図４】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図５】従来の半導体装置を示す断面図である。
【図６】従来の課題を説明するための図である。
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関し、更に言えば、駆動能力の低下を抑えつつ、動作耐圧の向上を図る技術に関する。
【０００２】
【従来の技術】
図５は従来の半導体装置を説明するための断面図である。
【０００３】
図５において、５１は一導電型、例えばＰ型の半導体基板で、当該基板５１上にゲート酸化膜５２を介してゲート電極５３が形成され、当該ゲート電極５３に隣接するように片側ＬＤＤ構造のソース・ドレイン領域が形成されている。即ち、ソース領域側には前記ゲート電極５３に隣接するように高濃度（Ｎ＋型）のソース領域５５が形成され、ドレイン領域側には前記ゲート電極５３に隣接するように低濃度（Ｎ−型）のドレイン領域５４が形成され、当該低濃度のドレイン領域５４内に高濃度（Ｎ＋型）のドレイン領域５６が形成された片側ＬＤＤ構造のソース・ドレイン領域を有する半導体装置である。
【０００４】
【発明が解決しようとする課題】
上述したようなドレイン領域側にしか高電圧が印加されない片側ＬＤＤ構造の半導体装置において、ドレイン領域側は、電界が集中するのを緩和するために前述したように高濃度のドレイン領域５６を低濃度のドレイン領域５４で囲んでいたが、ソース領域側は高濃度のソース領域５５だけであった。
【０００５】
このような構造の半導体装置であっても静的な耐圧に関しては、特に問題にする必要はなかった。しかし、動作時には、以下に説明する問題が発生していた。
【０００６】
即ち、ソース領域（エミッタ領域）、基板（ベース領域）、そしてドレイン領域（コレクタ領域）から成るバイポーラ構造において、エミッタ領域は高濃度のソース領域５５が剥き出しのため、キャリアの注入効率が良く、少ない基板電流Ｉsubで容易にバイポーラトランジスタがオンしてしまう。
【０００７】
つまり、バイポーラトランジスタにおける電流利得βが高いため、両側ＬＤＤ構造の半導体装置に比して動作時のドレイン耐圧が低下してしまう。
【０００８】
ここで、動作時のドレイン耐圧を向上させるには、基板電流Ｉsubを低減させる必要がある。つまり、ドレイン電界を更に弱める必要がある。
【０００９】
しかし、基板電流Ｉsubを低減させるために低濃度のドレイン領域５４全体の不純物濃度を薄くすると、図６に実線で示すように基板電流Ｉsubは、電圧Ｖｇｓが増大するにつれて２つのピーク（（１）、（２））を持ったDouble hump構造となる。
【００１０】
そして、当該低濃度のドレイン領域５４がより低濃度である場合には、基板電流Ｉsubの第１のピーク（１）は低く、低Ｖｇｓ時のドレイン耐圧は向上するが、基板電流Ｉsubの第２のピーク（２）は比較的高くなるため、高Ｖｇｓ時のドレイン耐圧は低下してしまう。
【００１１】
また、逆に、低濃度のドレイン領域５４全体の不純物濃度を高くすると、図６に一点鎖線で示すように基板電流Ｉsubは、ある電圧Ｖｇｓをピークにした１つのピークができ、高Ｖｇｓ時のドレイン耐圧には有効であるが、低Ｖｇｓ時のドレイン耐圧がもたないという問題があった。
【００１２】
このように低濃度のドレイン領域５４全体の不純物濃度を一様に変動させてしまうと、低Ｖｇｓ時のドレイン耐圧と高Ｖｇｓ時のドレイン耐圧のトレードオフ関係から抜け出せない。
【００１３】
また、一般的に用いられている両側ＬＤＤ構造を採用すれば電流利得βが下がり確かに耐圧はもつが、本来、ソース側は耐圧を必要としないにもかかわらず、ソース側にも通常のＬＤＤ構造を採用することで、図５に示すようなドレイン側と同様のドリフト領域の距離（Ｌ）を持つことになり、オン抵抗が上昇し、駆動能力が低下することになる。
【００１４】
【課題を解決するための手段】
そこで、上記課題に鑑みて本発明の半導体装置は、一導電型の半導体基板上にゲート酸化膜を介して形成されたゲート電極と、当該ゲート電極の一端に隣接するように形成された逆導電型の第１の低濃度ドレイン領域と、当該第１の低濃度ドレイン領域内の極近傍に形成され、少なくとも当該第１の低濃度ドレイン領域の不純物濃度よりも不純物濃度が高い逆導電型の第２の低濃度ドレイン領域と、前記ゲート電極の他端に隣接するように形成された逆導電型の高濃度ソース領域と前記ゲート電極の一端から所定間隔を有するように前記低濃度ドレイン領域内に形成された逆導電型の高濃度ドレイン領域とを具備したことを特徴とする。
【００１５】
また、その製造方法は、前記基板上のドレイン形成領域上に第１の開口を有する第１のレジスト膜を形成し、当該レジスト膜をマスクにして前記基板に逆導電型の第１，第２の不純物をイオン注入した後に、当該第１，第２の不純物を拡散させて逆導電型の第１，第２の低濃度のドレイン領域を形成する。次に、前記基板上に形成した耐酸化性膜をマスクに選択酸化して所定領域に素子分離膜を形成すると共に第1のゲート酸化膜を形成した後に、当該素子分離膜及び第1のゲート酸化膜以外の領域に第２のゲート酸化膜を形成し、当該第1のゲート酸化膜から第２のゲート酸化膜上に跨るようにゲート電極を形成する。続いて、前記基板上のソース形成領域上に第２の開口を有し、前記低濃度のドレイン領域上に前記ゲート電極の他端部から離間された領域に第３の開口を有する第２のレジスト膜を形成した後に、前記第２のレジスト膜、前記ゲート電極、前記素子分離膜及び前記第1のゲート酸化膜をマスクにして前記基板に逆導電型の第３の不純物をイオン注入して逆導電型の高濃度のソース・ドレイン領域を形成する工程とを具備したことを特徴とする。
【００１６】
これにより、前記逆導電型の第１の低濃度ドレイン領域内の極近傍に当該第１の低濃度ドレイン領域の不純物濃度よりも不純物濃度が高い逆導電型の第２の低濃度ドレイン領域を形成することで、低濃度ドレイン領域内の不純物分布を一様に変化させるのではなく、当該低濃度ドレイン領域を拡散係数の異なる２種類の不純物イオンから成る２重構造とし、第１の低濃度ドレイン領域で低Ｖｇｓ耐圧をもたせ、当該第１の低濃度ドレイン領域よりも不純物濃度が高い第２の低濃度ドレイン領域で高Ｖｇｓ耐圧をもたせることができる。
【００１７】
更に、前記第１の低濃度のドレイン領域及び第２の低濃度のドレイン領域を形成する工程が、リンイオンから成る前記第１の不純物とヒ素イオンから成る前記第２の不純物とを同時に熱処理し、それらの不純物の拡散係数の差を利用していることを特徴とする。
【００１８】
このように第１の低濃度のドレイン領域及び第２の低濃度のドレイン領域を形成する際に、２種類の不純物の拡散係数の差を利用し、それらの不純物を同一拡散工程で形成しているため、第１の低濃度のドレイン領域内の極近傍に第２の低濃度のドレイン領域を正確に形成することができる。
【００１９】
【発明の実施の形態】
以下、本発明の半導体装置とその製造方法に係る一実施形態について図面を参照しながら説明する。
【００２０】
本発明の半導体装置は、図４に示すように一導電型、例えばＰ型の半導体基板１上に第１のゲート酸化膜７Ａから第２のゲート酸化膜８に跨るようにゲート電極９が形成されている。また、前記ゲート電極９の一端（第２のゲート酸化膜８の一端部）に隣接するように高濃度（Ｎ＋型）のソース領域１０が形成されている。更に、前記ゲート電極６の他端（第１のゲート酸化膜７Ａの他端部）に隣接するように第１の低濃度（ＬＮ型）のドレイン領域５が形成され、当該第１の低濃度（ＬＮ型）のドレイン領域５内の極近傍に少なくとも当該第１の低濃度（ＬＮ型）のドレイン領域５の不純物濃度よりも不純物濃度が高い第２の低濃度（ＳＬＮ型）のドレイン領域６が形成され、当該第２の低濃度（ＳＬＮ型）のドレイン領域６内で、前記ゲート電極６から離間された領域（前記第１のゲート酸化膜７Ａの一端部に隣接するよう）に高濃度（Ｎ＋型）のドレイン領域１１が形成されている。
【００２１】
そして、このような構成を採用し、前記第１の低濃度（ＬＮ型）のドレイン領域５内の極近傍に当該第１の低濃度（ＬＮ型）のドレイン領域５の不純物濃度よりも不純物濃度が高い第２の低濃度（ＳＬＮ型）のドレイン領域６を形成することで、従来のように低濃度ドレイン領域内の不純物分布を一様に変化させるのではなく、後述するように低濃度ドレイン領域を拡散係数の異なる２種類の不純物イオンから成る２重（第１の低濃度（ＬＮ型）のドレイン領域５の不純物濃度よりも不純物濃度が高い第２の低濃度（ＳＬＮ型）のドレイン領域６を当該第１の低濃度（ＬＮ型）のドレイン領域５で薄く包み込む）構造とし、第１の低濃度（ＬＮ型）のドレイン領域５で低Ｖｇｓ耐圧をもたせ、第２の低濃度（ＳＬＮ型）のドレイン領域６で高Ｖｇｓ耐圧をもたせることができ、動作時におけるドレイン耐圧を向上させることができる。
【００２２】
このように本発明では、低濃度のドレイン領域全体の不純物濃度を一様に変化させるのではなく、当該低濃度のドレイン領域が少なくとも２種類以上の異なる不純物濃度を持つように構成したことで、低Ｖｇｓ時のドレイン耐圧と高Ｖｇｓ時のドレイン耐圧のトレードオフ関係にとらわれないで、動作時におけるドレイン耐圧を向上させることができる。
【００２３】
また、従来のようなソース・ドレイン領域とも略対称な低濃度のソース・ドレイン領域を有するＬＤＤ構造の半導体装置を採用する必要がなく、当該半導体装置に比してドリフト領域を持たないため、その駆動能力の低下を抑えることができる。
【００２４】
以下、上記半導体装置の製造方法について図面を参照しながら説明する。
【００２５】
先ず、図１において、Ｐ型の半導体基板１上のドレイン形成領域上に開口を有するレジスト（ＰＲ）膜２を形成し、当該レジスト（ＰＲ）膜２をマスクにし、第１及び第２の不純物をイオン注入して第１及び第２の不純物注入領域を形成する。尚、このとき前記第２の不純物は、前記第１の不純物よりも拡散係数の小さいものを用いる必要があり、前記第１の不純物がリンイオンとした場合には、例えば、ヒ素イオンを使用し、リンイオンをおよそ１００ＫｅＶの加速電圧で、およそ６×１０12／ｃｍ2の注入量でイオン注入し、第１の不純物注入領域３を形成した後に、ヒ素イオンをおよそ１６０ＫｅＶの加速電圧で、およそ５×１０11／ｃｍ2の注入量でイオン注入して、第２の不純物注入領域４を形成している。
【００２６】
続いて、図２において、前記レジスト膜２を除去した後に、前記リンイオン及びヒ素イオンを熱拡散させて第１の低濃度（ＬＮ型）のドレイン領域５を形成すると共に、当該低濃度のドレイン領域５内の極近傍に少なくとも低濃度のドレイン領域５よりも不純物濃度の高い第２の低濃度（ＳＬＮ型）のドレイン領域６を形成する。このとき、本実施形態では、およそ１１００℃で、４時間の熱処理を施している。
【００２７】
そして、本工程では拡散係数の異なる２種類の不純物イオン（リンイオン、ヒ素イオン）を同一マスク（レジスト膜２）を用いてイオン注入し、これらの不純物の拡散係数の差を利用して拡散させているため、比較的不純物濃度の高い第２の低濃度（ＳＬＮ型）のドレイン領域６を薄い第１の低濃度（ＬＮ型）のドレイン領域５で適正な間隔を存して包み込むように形成することができる。
【００２８】
次に、図３において、前記基板１上に不図示のパッド酸化膜及び所定領域（第１のゲート酸化膜形成領域及び素子分離膜形成領域）に開口を有する耐酸化性膜としてのシリコン窒化膜を形成した後に、当該シリコン窒化膜をマスクにして周知なＬＯＣＯＳ法により選択酸化しておよそ１０００ｎｍの膜厚の第１のゲート酸化膜７Ａ及び素子分離膜７Ｂをそれぞれ形成する。更に、前記パッド酸化膜及びシリコン窒化膜を除去した後に、前記第１のゲート酸化膜７Ａ及び素子分離膜７Ｂが形成されていない基板１上を熱酸化しておよそ１５０ｎｍの膜厚の第２のゲート酸化膜８を形成する。そして、前記基板１上におよそ４００ｎｍの膜厚のポリシリコン膜を形成し、当該ポリシリコン膜を導電化処理した後に、不図示のレジスト膜をマスクにパターニングして前記第１のゲート酸化膜７Ａから第２のゲート酸化膜８に跨るようにゲート電極９を形成する。このとき、ゲート電極９が形成された以外の基板１上の第２のゲート酸化膜８は除去される。
【００２９】
更に、図４において、前記基板１上に形成したレジスト（ＰＲ）膜１２をマスクにして、前記ゲート電極９の一端部に隣接するようにＮ型の不純物をイオン注入し、また前記ゲート電極９の他端部から離間され、かつ前記第１のゲート酸化膜７Ａの一端部に隣接するようにＮ型の不純物をイオン注入して、前記ゲート電極の一端部に隣接するように高濃度（Ｎ＋型）のソース領域１０を形成すると共に、前記第２の低濃度のドレイン領域６内で、前記ゲート電極９の他端部から離間された領域（前記第１のゲート酸化膜７Ａの他端部に隣接するよう）に高濃度（Ｎ＋型）のドレイン領域１１を形成する。このとき、ヒ素イオンをおよそ８０ＫｅＶの加速電圧で、およそ６×１０15／ｃｍ2の注入量でイオン注入している。
【００３０】
以下図示した説明は省略するが、全面に層間絶縁膜を形成し、前記ソース・ドレイン領域にコンタクトするように当該層間絶縁膜にコンタクト孔を形成した後に、当該コンタクト孔を介してソース・ドレイン電極を形成する。
【００３１】
このように本発明の製造方法では、前述したように前記基板１表層にイオン注入しておいた拡散係数の異なる２種類の不純物（リンイオン、ヒ素イオン）を熱拡散処理することで、その拡散係数の差を利用して、２種類の不純物濃度を有する２重構造（第２の低濃度（ＳＬＮ型）のドレイン領域６（ヒ素イオンを親とする）を第１の低濃度（ＬＮ型）のドレイン領域５（リンイオンを親とする）で薄く包み込むように）低濃度のドレイン領域を形成している。そのため、従来のように低濃度のドレイン領域全体の不純物濃度を一様に変動させるものと異なり、低Ｖｇｓ時のドレイン耐圧と高Ｖｇｓ時のドレイン耐圧のトレードオフ関係にとらわれず、動作時におけるドレイン耐圧を向上させることができる。
【００３２】
【発明の効果】
本発明によれば、低濃度のドレイン領域を２種類の異なる不純物濃度を有するように形成することで、不純物濃度の低い第１の低濃度のドレイン領域で低Ｖｇｓ耐圧をもたせ、不純物濃度の高い第２の低濃度のドレイン領域で高Ｖｇｓ耐圧をもたせることで、動作時におけるドレイン耐圧を向上させることができる。
【００３３】
また、基板表層にイオン注入しておいた拡散係数の異なる２種類の不純物を熱処理することで、その拡散係数の差を利用して第１の低濃度のドレイン領域と第２の低濃度のドレイン領域を形成しているため、第１の低濃度のドレイン領域内の極近傍に第２の低濃度のドレイン領域を形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図２】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図３】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図４】本発明の一実施形態の半導体装置の製造方法を示す断面図である。
【図５】従来の半導体装置を示す断面図である。
【図６】従来の課題を説明するための図である。
Claims (6)
- 一導電型の半導体基板上にＬＯＣＯＳ法により形成された第１のゲート酸化膜と、熱酸化法により前記第１のゲート酸化膜の一端と隣接するように形成された第２のゲート酸化膜と、
前記第１のゲート酸化膜から前記第２のゲ−ト酸化膜の一端に跨るように形成されたゲ−ト電極と、
前記第１のゲート酸化膜の一端に隣接する位置から他端を越えて広がるように形成された逆導電型の第１の低濃度ドレイン領域と、
前記第１の低濃度ドレイン領域内の極近傍に前記第１のゲート酸化膜の一端に隣接する位置から他端を越えて広がるように形成され、少なくとも当該第１の低濃度ドレイン領域の不純物濃度よりも不純物濃度が高い逆導電型の第２の低濃度ドレイン領域と、
前記第１のゲート酸化膜の他端に隣接するように前記第２の低濃度ドレイン領域内に形成された逆導電型の高濃度ドレイン領域と、
前記第２のゲート酸化膜の他端に隣接するように形成された逆導電型の高濃度ソ−ス領域と、を具備したことを特徴とする半導体装置。 - 前記第１の低濃度のドレイン領域及び前記第２の低濃度のドレイン領域が、拡散係数の異なる２種類の逆導電型不純物の拡散係数の差を利用して形成されていることを特徴とする請求項１に記載の半導体装置。
- 前記第１の低濃度のドレイン領域及び前記第２の低濃度のドレイン領域が、リンイオンから成る第１の不純物と、ヒ素イオンから成る第２の不純物との拡散係数の差を利用して形成されていることを特徴とする請求項１又は請求項２のいずれかに記載の半導体装置。
- 一導電型の半導体基板上のドレイン形成領域上に第１の開口を有する第１のレジスト膜を形成する工程と，
当該レジスト膜をマスクにして前記基板に逆導電型の第１の不純物、及び該第１の不純物よりも不純物濃度が高い第２の不純物をイオン注入する工程と、
当該第１、第２の不純物を熱拡散させて、第１の低濃度ドレイン領域を形成すると同時に、該第１の低濃度ドレイン領域内の近傍に第２の低濃度ドレイン領域を形成する工程と、
前記基板上に形成した耐酸化性膜をマスクに選択酸化して所定領域に素子分離膜を形成すると共に、前記第２の低濃度ドレイン領域内の表面上に第１のゲ−ト酸化膜を形成する工程と、
当該素子分離膜及び第１のゲ−ト酸化膜以外の領域に熱酸化法により第２のゲ−ト酸化膜を形成する工程と、
前記第１のゲ−ト酸化膜から第２のゲ−ト酸化膜上に跨るようにゲ−ト電極を形成する工程と、
前記基板上のソ−ス形成領域上に第２の開口を有し、且つ前記第２の低濃度ドレイン領域上の前記第１のゲート酸化膜に隣接する領域に第３の開口を有する第２のレジスト膜を形成する工程と、
前記第２のレジスト膜、前記ゲ−ト電極、前記素子分離膜及び前記第１のゲ−ト酸化膜をマスクにして前記基板に逆導電型の第３の不純物をイオン注入して逆導電型の高濃度のソ−ス・ドレイン領域を形成する工程とを具備したことを特徴とする半導体装置の製造方法。 - 前記第１の低濃度ドレイン領域及び第２の低濃度ドレイン領域を形成する工程が、拡散係数の異なる２種類の逆導電型不純物の拡散係数の差を利用していることを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記第１の低濃度ドレイン領域及び第２の低濃度ドレイン領域を形成する工程が、リンイオンから成る前記第１の不純物とヒ素イオンから成る前記第２の不純物とを同時に熱処理し、それらの不純物の拡散係数の差を利用していることを特徴とする請求項４又は請求項５のいずれかに記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000318806A JP3831598B2 (ja) | 2000-10-19 | 2000-10-19 | 半導体装置とその製造方法 |
| TW090118718A TWI236151B (en) | 2000-10-19 | 2001-08-01 | Semiconductor device and preparing method therefor |
| US09/943,667 US6963109B2 (en) | 2000-10-19 | 2001-08-31 | Semiconductor device and method for manufacturing the same |
| US10/852,444 US7294551B2 (en) | 2000-10-19 | 2004-05-24 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000318806A JP3831598B2 (ja) | 2000-10-19 | 2000-10-19 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002124671A JP2002124671A (ja) | 2002-04-26 |
| JP3831598B2 true JP3831598B2 (ja) | 2006-10-11 |
Family
ID=18797377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000318806A Expired - Fee Related JP3831598B2 (ja) | 2000-10-19 | 2000-10-19 | 半導体装置とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6963109B2 (ja) |
| JP (1) | JP3831598B2 (ja) |
| TW (1) | TWI236151B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4800566B2 (ja) * | 2003-10-06 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP5114824B2 (ja) | 2004-10-15 | 2013-01-09 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| US7476947B2 (en) * | 2005-03-02 | 2009-01-13 | Ricoh Company, Ltd | Semiconductor device and method of manufacturing the same |
| JP2008140817A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | 半導体装置 |
| JP2009231811A (ja) * | 2008-02-27 | 2009-10-08 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
| JP5420854B2 (ja) * | 2008-04-28 | 2014-02-19 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP5239548B2 (ja) * | 2008-06-25 | 2013-07-17 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2010010408A (ja) * | 2008-06-27 | 2010-01-14 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US20110169079A1 (en) * | 2010-01-14 | 2011-07-14 | Broadcom Corporation | Semiconductor device having an overlapping multi-well implant and method for fabricating same |
| US9627524B2 (en) * | 2010-03-02 | 2017-04-18 | Richtek Technology Corporation, R.O.C. | High voltage metal oxide semiconductor device and method for making same |
| US9048252B2 (en) * | 2011-03-09 | 2015-06-02 | Asahi Kasei Microdevices Corporation | Semiconductor device and method for manufacturing semiconductor device |
| JP2014160688A (ja) * | 2011-06-16 | 2014-09-04 | Panasonic Corp | 半導体装置とその製造方法 |
| US9373619B2 (en) * | 2011-08-01 | 2016-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage resistor with high voltage junction termination |
| EP2637211B1 (en) * | 2012-03-09 | 2018-01-03 | ams AG | ESD protection semiconductor device |
| US20140167173A1 (en) * | 2012-12-14 | 2014-06-19 | Broadcom Corporation | Increasing the breakdown voltage of a metal oxide semiconductor device |
| US9583612B1 (en) * | 2016-01-21 | 2017-02-28 | Texas Instruments Incorporated | Drift region implant self-aligned to field relief oxide with sidewall dielectric |
| JP6723775B2 (ja) * | 2016-03-16 | 2020-07-15 | エイブリック株式会社 | 半導体装置および半導体装置の製造方法 |
| US9882003B1 (en) * | 2016-07-11 | 2018-01-30 | Tower Semiconductor Ltd. | Device and system of a silicon controlled rectifier (SCR) |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264719A (en) * | 1986-01-07 | 1993-11-23 | Harris Corporation | High voltage lateral semiconductor device |
| US5055896A (en) * | 1988-12-15 | 1991-10-08 | Siliconix Incorporated | Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability |
| US4918026A (en) * | 1989-03-17 | 1990-04-17 | Delco Electronics Corporation | Process for forming vertical bipolar transistors and high voltage CMOS in a single integrated circuit chip |
| US5550069A (en) * | 1990-06-23 | 1996-08-27 | El Mos Electronik In Mos Technologie Gmbh | Method for producing a PMOS transistor |
| DE69125794T2 (de) * | 1990-11-23 | 1997-11-27 | Texas Instruments Inc | Verfahren zum gleichzeitigen Herstellen eines Feldeffekttransistors mit isoliertem Gate und eines Bipolartransistors |
| US5171700A (en) * | 1991-04-01 | 1992-12-15 | Sgs-Thomson Microelectronics, Inc. | Field effect transistor structure and method |
| US5242841A (en) * | 1992-03-25 | 1993-09-07 | Texas Instruments Incorporated | Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate |
| DE69317004T2 (de) * | 1992-03-26 | 1998-06-10 | Texas Instruments Inc | Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium |
| JP3036565B2 (ja) * | 1992-08-28 | 2000-04-24 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JP3424694B2 (ja) | 1993-03-08 | 2003-07-07 | セイコーインスツルメンツ株式会社 | 高耐圧絶縁ゲート型電界効果トランジスタ及び半導体集積回路装置 |
| US5739061A (en) * | 1993-10-26 | 1998-04-14 | Fuji Electric Co., Ltd. | Method of manufacturing a semiconductor device using gate side wall as mask for self-alignment |
| US5585294A (en) * | 1994-10-14 | 1996-12-17 | Texas Instruments Incorporated | Method of fabricating lateral double diffused MOS (LDMOS) transistors |
| US5675166A (en) * | 1995-07-07 | 1997-10-07 | Motorola, Inc. | FET with stable threshold voltage and method of manufacturing the same |
| US5780893A (en) * | 1995-12-28 | 1998-07-14 | Nippon Steel Corporation | Non-volatile semiconductor memory device including memory transistor with a composite gate structure |
| JP3185656B2 (ja) * | 1996-03-22 | 2001-07-11 | 富士電機株式会社 | 横型電界効果トランジスタおよびその製造方法 |
| US5677224A (en) * | 1996-09-03 | 1997-10-14 | Advanced Micro Devices, Inc. | Method of making asymmetrical N-channel and P-channel devices |
| JP3369862B2 (ja) | 1996-09-25 | 2003-01-20 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US5793090A (en) * | 1997-01-10 | 1998-08-11 | Advanced Micro Devices, Inc. | Integrated circuit having multiple LDD and/or source/drain implant steps to enhance circuit performance |
| US5846866A (en) * | 1997-02-07 | 1998-12-08 | National Semiconductor Corporation | Drain extension regions in low voltage lateral DMOS devices |
| KR100225411B1 (ko) * | 1997-03-24 | 1999-10-15 | 김덕중 | LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법 |
| KR100244282B1 (ko) * | 1997-08-25 | 2000-02-01 | 김영환 | 고전압 트랜지스터의 구조 및 제조 방법 |
| TW437099B (en) * | 1997-09-26 | 2001-05-28 | Matsushita Electronics Corp | Non-volatile semiconductor memory device and the manufacturing method thereof |
| JP3315356B2 (ja) * | 1997-10-15 | 2002-08-19 | 株式会社東芝 | 高耐圧半導体装置 |
| JP3061023B2 (ja) | 1997-11-28 | 2000-07-10 | 日本電気株式会社 | 半導体装置 |
| JPH11312802A (ja) * | 1998-04-28 | 1999-11-09 | Sanyo Electric Co Ltd | 半導体装置 |
| US6063678A (en) * | 1998-05-04 | 2000-05-16 | Xemod, Inc. | Fabrication of lateral RF MOS devices with enhanced RF properties |
| US6306711B1 (en) * | 1998-11-03 | 2001-10-23 | United Microelectronics Corp. | Method of fabricating a high-voltage lateral double diffused metal oxide semiconductor |
| US6117738A (en) * | 1998-11-20 | 2000-09-12 | United Microelectronics Corp. | Method for fabricating a high-bias semiconductor device |
| US6424005B1 (en) * | 1998-12-03 | 2002-07-23 | Texas Instruments Incorporated | LDMOS power device with oversized dwell |
| US6198131B1 (en) * | 1998-12-07 | 2001-03-06 | United Microelectronics Corp. | High-voltage metal-oxide semiconductor |
| US6531355B2 (en) * | 1999-01-25 | 2003-03-11 | Texas Instruments Incorporated | LDMOS device with self-aligned RESURF region and method of fabrication |
| JP3443355B2 (ja) * | 1999-03-12 | 2003-09-02 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP2000332247A (ja) * | 1999-03-15 | 2000-11-30 | Toshiba Corp | 半導体装置 |
| US6465315B1 (en) * | 2000-01-03 | 2002-10-15 | Advanced Micro Devices, Inc. | MOS transistor with local channel compensation implant |
| US6392274B1 (en) * | 2000-04-04 | 2002-05-21 | United Microelectronics Corp. | High-voltage metal-oxide-semiconductor transistor |
| GB2374456A (en) * | 2000-12-09 | 2002-10-16 | Esm Ltd | High-voltage metal oxide semiconductor device and method of forming the device |
| US6489203B2 (en) * | 2001-05-07 | 2002-12-03 | Institute Of Microelectronics | Stacked LDD high frequency LDMOSFET |
-
2000
- 2000-10-19 JP JP2000318806A patent/JP3831598B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-01 TW TW090118718A patent/TWI236151B/zh not_active IP Right Cessation
- 2001-08-31 US US09/943,667 patent/US6963109B2/en not_active Expired - Lifetime
-
2004
- 2004-05-24 US US10/852,444 patent/US7294551B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020048912A1 (en) | 2002-04-25 |
| US20040212033A1 (en) | 2004-10-28 |
| JP2002124671A (ja) | 2002-04-26 |
| TWI236151B (en) | 2005-07-11 |
| US6963109B2 (en) | 2005-11-08 |
| US7294551B2 (en) | 2007-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3831598B2 (ja) | 半導体装置とその製造方法 | |
| JP3443355B2 (ja) | 半導体装置の製造方法 | |
| JP3485491B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| US6207518B1 (en) | Method of manufacturing semiconductor device | |
| US6713331B2 (en) | Semiconductor device manufacturing using one element separation film | |
| US6350641B1 (en) | Method of increasing the depth of lightly doping in a high voltage device | |
| JP2834058B2 (ja) | 半導体装置の製造方法 | |
| JP3997886B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP3802331B2 (ja) | 半導体装置とその製造方法 | |
| KR101099560B1 (ko) | 고전압 트랜지스터 제조방법 | |
| JP4211884B2 (ja) | Ｌｄｍｏｓ型半導体装置の製造方法 | |
| JP4186247B2 (ja) | 半導体装置の製造方法および導電性シリコン膜の形成方法 | |
| KR100549941B1 (ko) | 반도체소자의 게이트전극 구조 | |
| JPH09260659A (ja) | 半導体素子およびその製造方法 | |
| JP2002134738A (ja) | 半導体装置とその製造方法 | |
| JP4050077B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH03198349A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100479820B1 (ko) | 반도체소자의 제조방법 | |
| JP3403117B2 (ja) | 半導体装置の製造方法 | |
| JP3274254B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04255233A (ja) | 半導体装置及びその製造方法 | |
| JP2002158349A (ja) | 半導体装置とその製造方法 | |
| KR0166859B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS6367778A (ja) | 半導体装置の製造方法 | |
| JP2007207866A (ja) | Ｍｏｓトランジスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040720 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060714 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |