JP2008140817A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008140817A
JP2008140817A JP2006323001A JP2006323001A JP2008140817A JP 2008140817 A JP2008140817 A JP 2008140817A JP 2006323001 A JP2006323001 A JP 2006323001A JP 2006323001 A JP2006323001 A JP 2006323001A JP 2008140817 A JP2008140817 A JP 2008140817A
Authority
JP
Japan
Prior art keywords
semiconductor layer
region
drain region
conductivity type
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006323001A
Other languages
English (en)
Inventor
Fumito Suzuki
史人 鈴木
Koichi Endo
幸一 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006323001A priority Critical patent/JP2008140817A/ja
Priority to US11/948,341 priority patent/US20080237707A1/en
Publication of JP2008140817A publication Critical patent/JP2008140817A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】半導体装置におけるパンチスルーを防ぐ。
【解決手段】第２導電型の半導体基板上に形成された第１導電型の第１の半導体層と、第１の半導体層よりも不純物濃度の低い第１導電型の第２の半導体層と、第２導電型の第３の半導体層と、第２導電型のベース領域と、第１導電型のソース領域と、第１導電型の第１のドレイン領域と、第１導電型のＬＤＤ領域と、第１導電型の第２のドレイン領域と、第２導電型の第３のドレイン領域と、ゲート酸化膜を介し形成されたゲート電極と、前記ソース領域の表面に形成されたソース電極と、前記第１ドレイン領域の表面に形成されたドレイン電極を備えたことを特徴とする半導体装置を提供することにより上記課題を解決する。
【選択図】図３

Description

本発明は、半導体装置に関するものであり、特に、パンチスルーを防止した構成の半導体装置の技術分野に関するものである。
ＭＯＳ構造の高耐圧デバイスより構成されるパワーＩＣ等のパワーデバイスは、高電圧、高電流用として広く用いられている。このようなものとして、特許文献１に開示されているような横型ＭＯＳ（ＬＤＭＯＳ）がある。
ところで、ＭＯＳ構造のＦＥＴでは、高集積化に伴う微細化により、ショートチャネル効果等によるソース・ドレイン間のリーク現象が顕著となる。このソース・ドレイン間のリーク現象は、ソース・ドレイン間に高電界に電圧が印加されるパワーデバイスにおいては、特に問題となる。
特開２００１−３２００４７号公報
本発明は、高電圧が印加されるパワーデバイスにおいて、パンチスルーの発生を防止した構造の半導体装置を提供するものである。
本発明の一態様に係る半導体装置は、第２導電型の半導体基板上に形成された第１導電型の第１の半導体層と、前記第１の半導体層上に形成された前記第１の半導体層よりも不純物濃度の低い第１導電型の第２の半導体層と、前記第２の半導体層上に形成された第２導電型の第３の半導体層と、前記第３の半導体層の表面に形成された第２導電型のベース領域と、前記ベース領域内に形成された第１導電型のソース領域と、前記第３の半導体層の表面に前記ベース領域から離れて形成された第１導電型の第１のドレイン領域と、前記第１のソース領域と前記第１のドレイン領域の間に、前記第１のドレイン領域に隣接して形成され、前記第１のドレイン領域における不純物濃度よりも低い濃度の第１導電型のＬＤＤ領域と、前記第３の半導体層における前記第１のドレイン領域と前記第２の半導体層との間に、前記第１のドレイン領域に隣接して形成された第１導電型の第２のドレイン領域と、前記第３の半導体層における前記第２のドレイン領域と前記第２の半導体層との間に、前記第２のドレイン領域に隣接して形成された第２導電型の第３のドレイン領域と、前記ソース領域と前記第１のドレイン領域との間で、前記第３の半導体層及び前記ベース領域上にゲート酸化膜を介し形成されたゲート電極と、前記ソース領域の表面に形成されたソース電極と、前記第１ドレイン領域の表面に形成されたドレイン電極と、を備えたことを特徴とする。
また、本発明の一態様に係る半導体装置は、第２導電型の半導体基板上に形成された第２導電型の第１の半導体層と、前記第１の半導体層上に形成された前記第１の半導体層よりも不純物濃度の低い第１導電型の第２の半導体層と、前記第２の半導体層上に形成された第２導電型の第３の半導体層と、前記第３の半導体層の表面に形成された第２導電型のベース領域と、前記ベース領域内に形成された第１導電型のソース領域と、前記第３の半導体層の表面に前記ベース領域から離れて形成された第１導電型の第１のドレイン領域と、前記第１のソース領域と前記第１のドレイン領域の間に、前記第１のドレイン領域に隣接して形成され、前記第１のドレイン領域における不純物濃度よりも低い濃度の第１導電型のＬＤＤ領域と、前記第３の半導体層における前記第１のドレイン領域と前記第２の半導体層との間に、前記第１のドレイン領域に隣接して形成された第１導電型の第２のドレイン領域と、前記第３の半導体層における前記第２のドレイン領域と前記第２の半導体層との間に、前記第２のドレイン領域に隣接して形成された第２導電型の第３のドレイン領域と、前記ソース領域と前記第１のドレイン領域との間で、前記第３の半導体層及び前記ベース領域上にゲート酸化膜を介し形成されたゲート電極と、前記ソース領域の表面に形成されたソース電極と、前記第１ドレイン領域の表面に形成されたドレイン電極と、を備えたことを特徴とする。
本発明によれば、ソース・ドレイン間において高電圧が印加された場合であってもパンチスルーが発生しないため、ソース・ドレイン間におけるリーク電流の発生を抑止することができる。
〔本発明に至る経緯〕
図１に、高耐圧用デバイスであるＬＤＭＯＳ（Ｌａｔｅｒａｌ Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｉｏｎ ＭＯＳ−ＦＥＴ）の構成を示す。
このＬＤＭＯＳは、Ｂ（ボロン）等がドープされたＰ−型の半導体基板であるシリコン基板１１上に、シリコンにＰ（リン）等がドープされた埋め込み層であるＮ＋型の半導体層１２が形成され、更にその上に、シリコンにＰ等がドープされたＮ型の半導体層１３が形成され、更にその上に、シリコンにＢ等がドープされたＰ−ＷｅｌｌとなるＰ型の半導体層１４が形成されている。
Ｐ−ＷｅｌｌとなるＰ型の半導体層１４において、ソースが形成される領域には、Ｐ型のベース領域１５が形成され、そのＰ型のベース領域１５の表面には、Ｎ＋型ソース領域１６と、Ｐ＋型ソース領域１７が形成され、Ｎ＋型ソース領域１６とＰ＋型ソース領域１７との表面上に、ソース電極１８が形成されている。また、ベース領域１５とＮ型の半導体層１３との間に、ベース領域１５とＮ型のシリコン半導体層１３に隣接して、Ｐ−型拡散領域１９が形成される。
一方、Ｐ−ＷｅｌｌとなるＰ型のシリコン半導体層１４において、ドレインが形成される領域には、Ｎ＋型のドレイン領域２０が形成され、ドレイン領域２０の表面にはドレイン電極２１が形成される。ドレイン領域２０とベース領域１５の間には、ドレイン領域２０に隣接して、Ｎ−型のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域２２が形成されている。更に、ソース電極１８とドレイン電極２１との間のベース領域１５及びＰ−Ｗｅｌｌとなる半導体層１４上には、ゲート酸化膜２３を介しゲート電極２４が形成された構造のものである。
発明者は、この構造のＬＤＭＯＳにおいて、ソース電極１８とゲート電極２４を短絡（ショート）させ接地（ＧＮＤ）し０〔Ｖ〕とした状態で、Ｎ＋型の半導体層１２における埋め込み層電位Ｖｕと、ドレイン電極２１におけるブレークダウン、即ち、パンチスルーが開始するドレイン電圧Ｖｂとの関係を調べた。この結果を図２に示す。半導体層１２において埋め込み層電圧Ｖｕが０〔Ｖ〕の場合では、ドレイン電圧Ｖｂは１０〔Ｖ〕程度でブレークダウンが発生してしまう。ドレイン電圧が３５〔Ｖ〕以上であってもブレークダウンが発生しないためには、半導体層１２において埋め込み層電位Ｖｕを１５〔Ｖ〕以上にする必要がある。このため不純物のドープ量を調整等することにより、埋め込み層電位Ｖｕを調整した場合、シリコン基板１１や、埋め込み層であるＮ＋型の半導体層１２において、容量が高くなり周波数特性が低下し、高速スイッチングを行うことができず、又、誤動作も多くなってしまう。
以上より、発明者は、ブレークダウンはドレイン電極２１と接触しているドレイン領域２０と埋め込み層であるＮ＋型の半導体層１２の間で生じること、周波数特性を低下させない等のためには、埋め込み層であるＮ＋型の半導体層の電位を調節した構造は適さないという知見を得た。
本発明は、上記実験の結果により得られた知見に基づくものである。
〔第１の実施の形態〕
本発明における一実施の形態を以下に記載する。
図３に示すように、本実施の形態は、Ｂ（ボロン）等がドープされたＰ−型の半導体基板であるシリコン基板３１上に、シリコンにＰ（リン）等がドープされた第１の半導体層となる埋め込み層であるＮ＋型の半導体層３２が形成され、更にその上に、シリコンにＰ等がドープされた第２の半導体層であるＮ型の半導体層３３が形成され、更にその上に、シリコンにＢ等がドープされたＰ−Ｗｅｌｌとなる第３の半導体層であるＰ型の半導体層３４が形成されている。尚、第２の半導体層であるＮ型の半導体層３３にドープされる不純物であるＰ等の濃度は、第１の半導体層となる埋め込み層であるＮ＋型の半導体層３２にドープされるＰ等の濃度よりも低い値である。
Ｐ−ＷｅｌｌとなるＰ型の半導体層３４において、ソースが形成される領域には、Ｐ型のベース領域３５が形成され、そのＰ型のベース領域３５の表面には、Ｎ＋型ソース領域３６と、Ｐ＋型ソース領域３７が形成され、Ｎ＋型ソース領域３６とＰ＋型ソース領域３７との表面上にソース電極３８が形成されている。また、ベース領域３５と第２の半導体層であるＮ型の半導体層３３との間に、ベース領域３５とＮ型のシリコン半導体層３３に隣接して、Ｐ−型拡散領域３９が形成される。
一方、Ｐ−ＷｅｌｌとなるＰ型のシリコン半導体層３４のドレインの形成される部分には、深いところ、即ち、基板表面から離れたところより順に、Ｐ型の第３のドレイン領域４０が形成され、次に、Ｎ型の第２のドレイン領域４１が形成され、次に、表面となる部分にＮ＋型の第１のドレイン領域４２が形成され、第１のドレイン領域４２の表面にはドレイン電極４３が形成される。第１のドレイン領域４２とベース領域３５の間には、第１のドレイン領域４２に隣接して、Ｎ−型のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域４４が形成されている。更に、ソース電極３８とドレイン電極４３との間における、ベース領域３５及び第３の半導体層であるＰ−Ｗｅｌｌとなる半導体層３４上には、ゲート酸化膜４５を介しゲート電極４６が形成されている。
本実施の形態では、ドレイン電極４３に接するＮ＋型の第１のドレイン領域４２を形成し、更に、第１のドレイン領域４２に接するＮ型の第２のドレイン領域４１を形成し、更に、第２のドレイン領域４１に接するＰ型の第３のドレイン領域４０を形成したものである。
この構成により、ドレイン電極４３とソース電極３８との間に電界を印加した場合、第２のドレイン領域４１と第３のドレイン領域４０により形成される空乏層において耐圧を高めることができ、第１のドレイン領域４２と埋め込み層であるＮ＋型半導体層３２の間におけるパンチスルーの発生を防止することができる。
具体的には、第２の半導体層であるＮ＋型の半導体層３２においては、Ｐが１×１０１３〔／ｃｍ２〕以上注入されており、第３の半導体層であるＰ型の半導体層３３においては、Ｂが１×１０１３〔／ｃｍ２〕以下注入されており、第１のドレイン領域４２においては、Ｐが１×１０１４〔／ｃｍ２〕以上注入されている。
ＬＤＤ領域４４では、Ｐが１×１０１１〜１×１０１３〔／ｃｍ２〕注入されており、第２のドレイン領域４１では、Ｐが１×１０１２〜１×１０１４〔／ｃｍ２〕注入されており、第３のドレイン領域４０では、Ｂが１×１０１２〜１×１０１４〔／ｃｍ２〕注入されている。
従って、第２のドレイン領域４１における不純物濃度は、第１のドレイン領域４２における不純物濃度よりも低い値であり、第３の半導体層であるＰ型の半導体層３３における不純物濃度よりも高い値である。
また、第３のドレイン領域４０における不純物濃度は、第１のドレイン領域４２における不純物濃度よりも低い値であり、第３の半導体層であるＰ型の半導体層３３における不純物濃度よりも高い値である。
更に、ＬＤＤ領域４４における不純物濃度は、第１のドレイン領域４２における不純物濃度よりも低い値である。
このような注入量で、第２のドレイン領域４１と第３のドレイン領域４０における各々の不純物を注入することにより、第１のドレイン領域４２と第１の半導体層であるＮ＋半導体層３２との間のパンチスルーを防止することができる。
次に、本実施の形態における半導体装置の製造方法について説明する。
本実施の形態における半導体装置は、Ｂ（ボロン）等がドープされたＰ−型の半導体基板であるシリコン基板３１の表面より、イオン注入によりＳｂ（アンチモン）をドープし第１の半導体層となる埋め込み層であるＮ＋型の半導体層３２を形成し、更にその上に、シリコンのエピタキシャル成長により第２の半導体層であるＰ等をドープしたＮ型の半導体層３３を形成する。
この後、フォトリソグラフィによりマスクとなるレジストを形成し、レジストの形成されていない所定の領域にイオン注入を行うことにより各々の領域を形成する。
具体的には、半導体層３３においてＰ−Ｗｅｌｌとなる部分にＢ等のイオン注入を行なうことにより、第３の半導体層であるＰ型の半導体層３４を形成する。
この後、第３の半導体層であるＰ型の半導体層３４においてソースの形成される部分にＢ等のイオン注入を行うことにより、Ｐ−型拡散領域３９を形成する。
この後、第３の半導体層であるＰ型の半導体層３４においてドレインの形成される部分にＢ等のイオン注入を行い、第３のドレイン領域４０を形成し、次に、Ｐ等のイオン注入を行い、第２のドレイン領域４１を形成する。
この後、不図示のフィールド酸化膜を形成する。尚、前記の第３のドレイン領域４０及び第２のドレイン領域４１の形成のための各々の不純物イオンのイオン注入は、フィールド酸化膜の形成直後に行ってもよい。
この後、Ｐ型の半導体層３４においてソースの形成される部分及びゲートの一部が形成される部分にＢ等のイオン注入を行い、ベース領域３５を形成し、次に、ゲート酸化膜４５を形成し、次に、ソースの形成される部分及びドレインの形成される部分にＰ等のイオン注入を行い、Ｎ＋型ソース領域３６及びＮ＋ドレイン領域４２を形成し、次に、ベース層３５においてソースの形成される部分にＢ等のイオン注入によりＰ＋型ソース領域３７を形成し、更に、Ｐ型の半導体層３４のゲートとドレインの間となる部分にＰ等のイオン注入を行い、ＬＤＤ領域４４を形成する。
この後、第１のドレイン領域４２の表面にドレイン電極４３、Ｎ＋型ソース領域３６及びＰ＋型ソース領域３７の表面上にソース電極３８、ゲート酸化膜４５を介しゲート電極４６を形成する。これにより、本実施の形態の半導体装置が完成する。
尚、図３では、第３のドレイン領域４０が、第３の半導体層であるＰ型の半導体層３４内に形成される構成の半導体装置を示したが、第３のドレイン領域４０を深くすることにより、よりパンチスルーに強い構成となる。具体的には、図４に示すように、第２の半導体層であるＮ型の半導体層３３に接するように、第３のドレイン領域４０’が形成される構成や、図５に示すように、第１の半導体層となる埋め込み層であるＮ＋型の半導体層３２に接するように、第３のドレイン領域４０’’が形成される構成であってもよい。この構成により、更にパンチスルーに強い半導体装置となる。
〔第２の実施の形態〕
次に、本発明における第２の実施の形態を以下に記載する。
図６に示すように、本実施の形態は、Ｂ（ボロン）等がドープされたＰ−型の半導体基板であるシリコン基板５１上に、シリコンにＢ等がドープされた第１の半導体層となる埋め込み層であるＰ＋型の半導体層５２が形成され、更にその上に、シリコンにＰ（リン）等がドープされた第２の半導体層であるＮ型の半導体層５３が形成され、更にその上に、シリコンにＢ等がドープされたＰ−Ｗｅｌｌとなる第３の半導体層であるＰ型の半導体層５４が形成されている。
Ｐ−ＷｅｌｌとなるＰ型の半導体層５４において、ソースが形成される領域には、Ｐ型のベース領域５５が形成され、そのＰ型のベース領域５５の表面には、Ｎ＋型ソース領域５６とＰ＋型ソース領域５７が形成され、Ｎ＋型ソース領域５６とＰ＋型ソース領域５７との表面上にソース電極５８が形成されている。また、ベース領域５５と第２の半導体層であるＮ型の半導体層５３との間に、ベース領域５５とＮ型のシリコン半導体層５３に隣接して、Ｐ−型拡散領域５９が形成される。
一方、Ｐ−ＷｅｌｌとなるＰ型のシリコン半導体層５４のドレインの形成される部分には、深いところ、即ち、基板表面から離れたところより順に、Ｐ型の第３のドレイン領域６０が形成され、次に、Ｎ型の第２のドレイン領域６１が形成され、次に、表面となる部分にＮ＋型の第１のドレイン領域６２が形成され、第１のドレイン領域６２の表面にはドレイン電極６３が形成される。第１のドレイン領域６２とベース領域５５の間には、第１のドレイン領域６２に隣接して、Ｎ−型のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域６４が形成されている。更に、ソース電極５８とドレイン電極６３との間における、ベース領域５５及び第３の半導体層であるＰ−Ｗｅｌｌとなる半導体層５４上には、ゲート酸化膜６５を介しゲート電極６６が形成されている。
本実施の形態では、ドレイン電極６３に接するＮ＋型の第１のドレイン領域６２を形成し、更に、第１のドレイン領域６２に接するＮ型の第２のドレイン領域６１を形成し、更に、第２のドレイン領域６１に接するＰ型の第３のドレイン領域６０を形成したものである。
この構成により、ドレイン電極６３とソース電極５８との間に電界を印加した場合、第２のドレイン領域６１と第３のドレイン領域６０により形成される空乏層において耐圧を高めることができ、第１のドレイン領域６２と埋め込み層であるＮ＋型半導体層５２の間におけるパンチスルーの発生を防止することができる。
具体的には、第２の半導体層であるＮ＋型の半導体層５２においては、Ｐが１×１０１３〔／ｃｍ２〕以上注入されており、第３の半導体層であるＰ型の半導体層５３においては、Ｂが１×１０１３〔／ｃｍ２〕以下注入されており、第１のドレイン領域６２においては、Ｐが１×１０１４〔／ｃｍ２〕以上注入されている。
ＬＤＤ領域６４では、Ｐが１×１０１１〜１×１０１３〔／ｃｍ２〕注入されており、第２のドレイン領域６１では、Ｐが１×１０１２〜１×１０１４〔／ｃｍ２〕注入されており、第３のドレイン領域６０では、Ｂが１×１０１２〜１×１０１４〔／ｃｍ２〕注入されている。
従って、第２のドレイン領域６１における不純物濃度は、第１のドレイン領域６２における不純物濃度よりも低い値であり、第３の半導体層であるＰ型の半導体層５３における不純物濃度よりも高い値である。
また、第３のドレイン領域６０における不純物濃度は、第１のドレイン領域６２における不純物濃度よりも低い値であり、第３の半導体層であるＰ型の半導体層５３における不純物濃度よりも高い値である。
更に、ＬＤＤ領域６４における不純物濃度は、第１のドレイン領域６２における不純物濃度よりも低い値である。
このような注入量で、第２のドレイン領域６１と第３のドレイン領域６０における各々の不純物を注入することにより、第１のドレイン領域６２と第１の半導体層であるＮ＋半導体層５２との間のパンチスルーを防止することができる。
尚、図６では、第３のドレイン領域６０が、第３の半導体層であるＰ型の半導体層５４内に形成される構成の半導体装置を示したが、第３のドレイン領域６０を深くすることにより、よりパンチスルーに強い構成となる。具体的には、図７に示すように、第２の半導体層であるＮ型の半導体層５３に接するように、第３のドレイン領域６０’が形成される構成や、図８に示すように、第１の半導体層となる埋め込み層であるＰ＋型の半導体層５２に接するように、第３のドレイン領域６０’’が形成される構成であってもよい。この構成により、更にパンチスルーに強い半導体装置となる。
以上、実施の形態において本発明における半導体装置について詳細に説明したが、本発明は上記実施の形態に限定されるものではなく、これ以外の形態をとることが可能である。
本実施の形態を説明するための半導体装置の断面図 図１に示した半導体装置におけるブレークダウン特性図 第１の実施の形態における半導体装置の断面図 第１の実施の形態における別の構成の半導体装置の断面図 第１の実施の形態における別の構成の半導体装置の断面図 第２の実施の形態における半導体装置の断面図 第２の実施の形態における別の構成の半導体装置の断面図 第２の実施の形態における別の構成の半導体装置の断面図
符号の説明
３１・・・半導体基板、３２・・・Ｎ＋型の半導体層（第１の半導体層）、３３・・・Ｎ型の半導体層（第２の半導体層）、３４・・・Ｐ型の半導体層（第３の半導体層）、３５・・・ベース領域、３６・・・Ｎ＋型ソース領域、３７・・・Ｐ＋型ソース領域、３８・・・ソース電極、３９・・・Ｐ−型拡散領域、４０・・・第１のドレイン領域、４１・・・第２のドレイン領域、４２・・・第３のドレイン領域、４３・・・ドレイン電極、４４・・・ＬＤＤ領域、４５・・・ゲート酸化膜、４６・・・ゲート電極。

Claims (5)

  1. 第２導電型の半導体基板上に形成された第１導電型の第１の半導体層と、
    前記第１の半導体層上に形成された前記第１の半導体層よりも不純物濃度の低い第１導電型の第２の半導体層と、
    前記第２の半導体層上に形成された第２導電型の第３の半導体層と、
    前記第３の半導体層の表面に形成された第２導電型のベース領域と、
    前記ベース領域内に形成された第１導電型のソース領域と、
    前記第３の半導体層の表面に前記ベース領域から離れて形成された第１導電型の第１のドレイン領域と、
    前記第１のソース領域と前記第１のドレイン領域の間に、前記第１のドレイン領域に隣接して形成され、前記第１のドレイン領域における不純物濃度よりも低い濃度の第１導電型のＬＤＤ領域と、
    前記第３の半導体層における前記第１のドレイン領域と前記第２の半導体層との間に、前記第１のドレイン領域に隣接して形成された第１導電型の第２のドレイン領域と、
    前記第３の半導体層における前記第２のドレイン領域と前記第２の半導体層との間に、前記第２のドレイン領域に隣接して形成された第２導電型の第３のドレイン領域と、
    前記ソース領域と前記第１のドレイン領域との間で、前記第３の半導体層及び前記ベース領域上にゲート酸化膜を介し形成されたゲート電極と、
    前記ソース領域の表面に形成されたソース電極と、
    前記第１ドレイン領域の表面に形成されたドレイン電極と、
    を備えたことを特徴とする半導体装置。
  2. 第２導電型の半導体基板上に形成された第２導電型の第１の半導体層と、
    前記第１の半導体層上に形成された前記第１の半導体層よりも不純物濃度の低い第１導電型の第２の半導体層と、
    前記第２の半導体層上に形成された第２導電型の第３の半導体層と、
    前記第３の半導体層の表面に形成された第２導電型のベース領域と、
    前記ベース領域内に形成された第１導電型のソース領域と、
    前記第３の半導体層の表面に前記ベース領域から離れて形成された第１導電型の第１のドレイン領域と、
    前記第１のソース領域と前記第１のドレイン領域の間に、前記第１のドレイン領域に隣接して形成され、前記第１のドレイン領域における不純物濃度よりも低い濃度の第１導電型のＬＤＤ領域と、
    前記第３の半導体層における前記第１のドレイン領域と前記第２の半導体層との間に、前記第１のドレイン領域に隣接して形成された第１導電型の第２のドレイン領域と、
    前記第３の半導体層における前記第２のドレイン領域と前記第２の半導体層との間に、前記第２のドレイン領域に隣接して形成された第２導電型の第３のドレイン領域と、
    前記ソース領域と前記第１のドレイン領域との間で、前記第３の半導体層及び前記ベース領域上にゲート酸化膜を介し形成されたゲート電極と、
    前記ソース領域の表面に形成されたソース電極と、
    前記第１ドレイン領域の表面に形成されたドレイン電極と、
    を備えたことを特徴とする半導体装置。
  3. 前記第２のドレイン領域における不純物濃度が、前記第１のドレイン領域における不純物濃度よりも低く、かつ、前記第３の半導体層における不純物濃度よりも高いものであって、
    前記第３のドレイン領域における不純物濃度が、前記第１のドレイン領域における不純物濃度よりも低く、かつ、前記第３の半導体層における不純物濃度よりも高いことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第３のドレイン領域が、前記第２の半導体領域に隣接していることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 前記第３のドレイン領域が、前記第１の半導体領域に隣接していることを特徴とする請求項１から４のいずれかに記載の半導体装置。
JP2006323001A 2006-11-30 2006-11-30 半導体装置 Pending JP2008140817A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006323001A JP2008140817A (ja) 2006-11-30 2006-11-30 半導体装置
US11/948,341 US20080237707A1 (en) 2006-11-30 2007-11-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006323001A JP2008140817A (ja) 2006-11-30 2006-11-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2008140817A true JP2008140817A (ja) 2008-06-19

Family

ID=39602025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006323001A Pending JP2008140817A (ja) 2006-11-30 2006-11-30 半導体装置

Country Status (2)

Country Link
US (1) US20080237707A1 (ja)
JP (1) JP2008140817A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157636A (ja) * 2008-12-27 2010-07-15 Toshiba Corp 半導体装置およびその製造方法
CN103140928A (zh) * 2010-09-29 2013-06-05 美国亚德诺半导体公司 具有改进击穿电压的场效应晶体管和形成这种场效应晶体管的方法
JP2013524507A (ja) * 2010-03-30 2013-06-17 フリースケール セミコンダクター インコーポレイテッド 半導体デバイスおよび方法
JP2015079919A (ja) * 2013-10-18 2015-04-23 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP2017527110A (ja) * 2014-08-07 2017-09-14 日本テキサス・インスツルメンツ株式会社 カスケードされたリサーフ注入及び二重バッファを備えるｌｄｍｏｓデバイスのための方法及び装置
WO2023171138A1 (ja) * 2022-03-10 2023-09-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置、及び半導体装置の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
US8330220B2 (en) * 2010-04-29 2012-12-11 Freescale Semiconductor, Inc. LDMOS with enhanced safe operating area (SOA) and method therefor
US8629026B2 (en) * 2010-11-12 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Source tip optimization for high voltage transistor devices
US10199482B2 (en) 2010-11-29 2019-02-05 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8803193B2 (en) 2011-05-11 2014-08-12 Analog Devices, Inc. Overvoltage and/or electrostatic discharge protection device
US8816389B2 (en) 2011-10-21 2014-08-26 Analog Devices, Inc. Overvoltage and/or electrostatic discharge protection device
US9299773B2 (en) * 2012-02-20 2016-03-29 Macronix International Co., Ltd. Semiconductor structure and method for forming the same
CN103258845B (zh) * 2012-02-21 2015-09-09 旺宏电子股份有限公司 半导体结构及其形成方法
JP2015176974A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
US10181719B2 (en) 2015-03-16 2019-01-15 Analog Devices Global Overvoltage blocking protection device
WO2018030008A1 (ja) * 2016-08-12 2018-02-15 富士電機株式会社 半導体集積回路
TWI683437B (zh) * 2016-12-30 2020-01-21 新唐科技股份有限公司 高壓半導體裝置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0366165A (ja) * 1989-08-04 1991-03-20 Seiko Instr Inc 半導体基板への不純物拡散方法
JPH03220774A (ja) * 1990-01-25 1991-09-27 Sanyo Electric Co Ltd Ｍｏｓ電界効果トランジスタ
JPH0418762A (ja) * 1990-05-14 1992-01-22 Hitachi Ltd 絶縁ゲート形電界効果トランジスタ
JPH05235346A (ja) * 1992-02-20 1993-09-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH06318698A (ja) * 1993-05-06 1994-11-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5514608A (en) * 1991-05-06 1996-05-07 Siliconix Incorporated Method of making lightly-doped drain DMOS with improved breakdown characteristics
JPH09139438A (ja) * 1995-11-15 1997-05-27 Denso Corp 半導体装置およびその製造方法
US20040238913A1 (en) * 2002-05-09 2004-12-02 Kwon Tae-Hun Reduced surface field technique for semiconductor devices
US20060261408A1 (en) * 2005-05-19 2006-11-23 Khemka Vishnu K Structure and method for RESURF LDMOSFET with a current diverter
JP2006324346A (ja) * 2005-05-17 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055896A (en) * 1988-12-15 1991-10-08 Siliconix Incorporated Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability
US5583067A (en) * 1993-01-22 1996-12-10 Intel Corporation Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication
US5548147A (en) * 1994-04-08 1996-08-20 Texas Instruments Incorporated Extended drain resurf lateral DMOS devices
EP0750794A1 (en) * 1995-01-17 1997-01-02 National Semiconductor Corporation Co-implantation of arsenic and phosphorus in extended drain region for improved performance of high voltage nmos device
JP3443355B2 (ja) * 1999-03-12 2003-09-02 三洋電機株式会社 半導体装置の製造方法
JP4357127B2 (ja) * 2000-03-03 2009-11-04 株式会社東芝 半導体装置
JP3723410B2 (ja) * 2000-04-13 2005-12-07 三洋電機株式会社 半導体装置とその製造方法
JP3831598B2 (ja) * 2000-10-19 2006-10-11 三洋電機株式会社 半導体装置とその製造方法
KR100611111B1 (ko) * 2004-07-15 2006-08-10 삼성전자주식회사 고주파용 모오스 트랜지스터, 이의 형성 방법 및 반도체장치의 제조 방법
JP5114824B2 (ja) * 2004-10-15 2013-01-09 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7602017B2 (en) * 2007-03-13 2009-10-13 Fairchild Semiconductor Corporation Short channel LV, MV, and HV CMOS devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0366165A (ja) * 1989-08-04 1991-03-20 Seiko Instr Inc 半導体基板への不純物拡散方法
JPH03220774A (ja) * 1990-01-25 1991-09-27 Sanyo Electric Co Ltd Ｍｏｓ電界効果トランジスタ
JPH0418762A (ja) * 1990-05-14 1992-01-22 Hitachi Ltd 絶縁ゲート形電界効果トランジスタ
US5514608A (en) * 1991-05-06 1996-05-07 Siliconix Incorporated Method of making lightly-doped drain DMOS with improved breakdown characteristics
JPH05235346A (ja) * 1992-02-20 1993-09-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH06318698A (ja) * 1993-05-06 1994-11-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09139438A (ja) * 1995-11-15 1997-05-27 Denso Corp 半導体装置およびその製造方法
US20040238913A1 (en) * 2002-05-09 2004-12-02 Kwon Tae-Hun Reduced surface field technique for semiconductor devices
JP2006324346A (ja) * 2005-05-17 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20060261408A1 (en) * 2005-05-19 2006-11-23 Khemka Vishnu K Structure and method for RESURF LDMOSFET with a current diverter

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157636A (ja) * 2008-12-27 2010-07-15 Toshiba Corp 半導体装置およびその製造方法
US8304827B2 (en) 2008-12-27 2012-11-06 Kabushiki Kaisha Toshiba Semiconductor device having on a substrate a diode formed by making use of a DMOS structure
JP2013524507A (ja) * 2010-03-30 2013-06-17 フリースケール セミコンダクター インコーポレイテッド 半導体デバイスおよび方法
CN103140928A (zh) * 2010-09-29 2013-06-05 美国亚德诺半导体公司 具有改进击穿电压的场效应晶体管和形成这种场效应晶体管的方法
JP2013543263A (ja) * 2010-09-29 2013-11-28 アナログ デバイシス， インコーポレイテッド 改善された降伏電圧を有する電界効果トランジスタおよびその形成方法
JP2015079919A (ja) * 2013-10-18 2015-04-23 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP2017527110A (ja) * 2014-08-07 2017-09-14 日本テキサス・インスツルメンツ株式会社 カスケードされたリサーフ注入及び二重バッファを備えるｌｄｍｏｓデバイスのための方法及び装置
WO2023171138A1 (ja) * 2022-03-10 2023-09-14 ソニーセミコンダクタソリューションズ株式会社 半導体装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20080237707A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
JP2008140817A (ja) 半導体装置
US7843002B2 (en) Fully isolated high-voltage MOS device
US6277675B1 (en) Method of fabricating high voltage MOS device
JP5307973B2 (ja) 半導体装置
KR101213526B1 (ko) 반도체 장치
US7893490B2 (en) HVNMOS structure for reducing on-resistance and preventing BJT triggering
JP2005353703A (ja) 電界効果型トランジスタ
JP2007123887A (ja) レトログレード領域を備える横型ｄｍｏｓトランジスタ及びその製造方法
JP4387291B2 (ja) 横型半導体デバイスおよびその製造方法
JP2007049039A (ja) 半導体装置
JP2010135800A (ja) 半導体素子及びその製造方法
JP2008199029A (ja) 半導体装置及びその製造方法
JP2009059949A (ja) 半導体装置、および、半導体装置の製造方法
US20080009118A1 (en) Metal oxide semiconductor device and fabricating method thereof
JP2007073942A (ja) 半導体装置
US8207575B2 (en) Semiconductor device and method of manufacturing the same
JP6651957B2 (ja) 半導体装置およびその製造方法
US8450797B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US8841723B2 (en) LDMOS device having increased punch-through voltage and method for making same
JP2009010379A (ja) 半導体素子及びその製造方法
JP4248548B2 (ja) 高耐圧半導体装置及びその製造方法
JP2007299802A (ja) 半導体装置
JP2011176115A (ja) 半導体装置およびその製造方法
JP2010245369A (ja) Ｌｄｍｏｓトランジスタ及びその製造方法
KR100482950B1 (ko) 반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120724