JP3811957B2 - 電子部品及び半導体装置 - Google Patents
電子部品及び半導体装置 Download PDFInfo
- Publication number
- JP3811957B2 JP3811957B2 JP53270398A JP53270398A JP3811957B2 JP 3811957 B2 JP3811957 B2 JP 3811957B2 JP 53270398 A JP53270398 A JP 53270398A JP 53270398 A JP53270398 A JP 53270398A JP 3811957 B2 JP3811957 B2 JP 3811957B2
- Authority
- JP
- Japan
- Prior art keywords
- stress
- stress relaxation
- semiconductor device
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0236—Shape of the insulating layers therebetween
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05016—Shape in side view
- H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
- H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
- H01L2224/1132—Screen printing, i.e. using a stencil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
本発明は、小型の電子部品や形成された最終パッケージサイズがチップ(半導体素子)サイズに近い半導体装置及びこれらの製造方法並びにこれらを実装した回路基板及びこの回路基板を有する電子機器に関する。
背景技術
半導体装置の高密度実装を追求すると、ベアチップ実装が理想的である。しかしながら、ベアチップは、品質の保証及び取り扱いが難しい。そこで、チップサイズに近いパッケージのCSP(chip scale/size package)が開発されている。
このようなCSP型の半導体装置では、半導体チップと実装基板との熱膨張係数の差による熱応力を緩和することが重要な課題となっている。特に、多ピン化が進むと、電極からハンダボールまでを接続する配線が必要なので、熱応力によって配線が切断されないようにすることが要求される。
本発明は、上述したような課題を解決するものであり、その目的は、配線を切断しないように、熱応力を緩和できる電子部品及び半導体装置並びにこれらの製造方法並びにこれらを実装した回路基板及びこの回路基板を有する電子機器を提供することにある。
発明の開示
本発明に係る半導体装置は、半導体素子と、前記半導体素子の領域内に外部との接続のために設けられた外部電極と、接続部を介して前記外部電極に接続されて前記半導体素子と前記外部電極とを電気的に接続する配線と、前記半導体素子の上に設けられる応力緩和部と、前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部と、を有する。
本発明によれば、配線によって半導体素子と外部電極とが接続されているので、外部電極のピッチを必要に応じて変換することができる。また、応力伝達部が外部電極からの応力を応力緩和部に伝達して応力を緩和することができる。
なお、配線は、接続部を介して外部電極に接続されている。ここで、接続部は、配線と外部電極との間に別部材として存在する場合のみならず、配線及び外部電極の少なくとも一方の一部である場合も含む。また、接続部は、少なくとも配線及び外部電極の一方に直接的に接触するもののみならず、いずれにも直接的には接触しないものも含む。すなわち、本発明における接続部は、配線と外部電極とを電気的に接続する部材の少なくとも一部を指す。
具体的には、前記配線は、前記応力緩和部の上に設けられ、前記応力伝達部は、前記接続部に設けられてもよい。
これによれば、配線が応力緩和部の上に設けられるので、接続部及び応力伝達部が応力緩和部の上に設けられて、外部電極からの応力が応力緩和部に伝えられる。
あるいは、前記配線は、前記応力緩和部の下に設けられ、前記接続部は、前記応力緩和部を貫通して設けられ、前記応力伝達部は、前記応力緩和部の上において前記接続部に一体的に形成されてもよい。
これによれば、接続部が応力緩和部を貫通しているので、接続部は応力緩和部に対して上下方向には応力を伝達しない。その代わりに、応力緩和部の上に設けられた応力伝達部が、応力緩和部に応力を伝える。
前記応力緩和部は、前記配線から前記応力伝達部に至る厚みで形成されてもよい。
前記応力緩和部には、前記応力伝達部の外側に溝が形成されてもよい。溝が形成されることで、応力緩和部が変形しやすくなって、応力伝達部からの応力を吸収しやすくなる。
前記応力緩和部には、前記配線上で接触する部位と、前記応力伝達部下で接触する部位と、の間に空間が形成されてもよい。こうすることで、応力緩和部が変形しやすくなって、応力伝達部からの応力を吸収しやすくなる。
このような空間を有する応力緩和部は、前記配線から前記応力伝達部に至る厚みで形成されてから、前記応力伝達部の外側から下方に至るまでエッチングされて形成されてもよい。
本発明は、前記外部電極の少なくとも根本外周と前記応力緩和部との間に介在し、前記外部電極からの応力を前記応力緩和部に伝達する補助伝達部を有してもよい。
補助伝達部によって、外部電極からの応力が応力緩和部に伝達されるので、外部電極と応力伝達部との間に応力が集中することを防止できる。
前記補助伝達部は、前記応力緩和部として利用可能な材料から形成することができる。
前記応力緩和部は、第1の応力緩和層と、該第1の応力緩和層の上に形成される第2の応力緩和層と、を有し、
前記配線は、前記第1及び第2の応力緩和層の間に設けられ、
前記接続部は、前記第2の応力緩和層を貫通して設けられ、
前記応力伝達部は、前記第2の応力緩和層の上において前記接続部に一体的に形成されてもよい。
これによれば、接続部は、第1の応力緩和層に対して上下方向の応力を伝達する。また、応力伝達部は、第2の応力緩和層に対して応力を伝達する。こうして、二箇所で応力が緩和される。
前記応力緩和部は、第1の応力緩和層と、該第1の応力緩和層の上に形成される第2の応力緩和層と、を有し、
前記配線は、前記第1及び第2の応力緩和層の間に設けられ、
前記接続部は、前記第2の応力緩和層を貫通して設けられ、
前記応力伝達部は、前記第1及び第2の応力緩和層の間で前記接続部に一体的に形成される第1の伝達部と、前記第2の応力緩和層の上において前記接続部に一体的に形成される第2の伝達部と、を有してもよい。
これによれば、接続部は、第1の応力緩和層に対して上下方向の応力を伝達する。また、第1の応力緩和層に対しては、応力伝達部の第1の伝達部からも応力が伝達される。さらに、応力伝達部は第2の応力伝達部を有し、この第2の応力伝達部は第2の応力緩和層に対して応力を伝達する。こうして、三箇所で応力が緩和される。
ここで、前記第2の伝達部は、前記第1の伝達部よりも大きな面積で前記応力を前記第2の応力緩和層に伝達することが好ましい。
これによれば、第2の伝達部が大きく応力を伝達するので、第1の伝達部が伝達する応力は比較的小さくなる。ここで、第1の伝達部は、接続部と配線との直接的な接触部分に近いので、第1の伝達部から伝えられる応力を小さくしたことで、この接触部分に与える影響を小さくすることがでいる。
前記応力伝達部は、前記接続部に対して非接触状態で設けられることが好ましい。
こうすることで、応力伝達部は、接続部と配線との直接的な接触部分に応力を伝達しないようになる。
前記応力緩和部は、前記応力伝達部を支持する支持領域と、前記接続部が形成される接続領域と、の間に応力の伝達を妨げる分離部を有してもよい。
これによれば、応力伝達部から応力緩和部の支持領域に伝達された応力は、分離部が設けられたことで、接続領域に伝達しないようになっている。したがって、応力緩和部を介して応力伝達部から接続部へ応力が伝達することもなくなる。
ここで、前記分離部としては、例えば溝が挙げられる。
前記配線は、前記半導体素子との間に中空空間を形成する屈曲部を有することが好ましい。
これによれば、屈曲部において配線は自由に変形できるので、最も応力を吸収することができる。
また、前記中空空間にゲル材料を注入して、屈曲部を保護してもよい。
前記応力緩和部は、第1の応力緩和層と、該第1の応力緩和層の上に形成される第2の応力緩和層と、を有し、
前記配線は、前記第1の応力緩和層の下に形成される第1の配線部と、前記第1及び第2の応力緩和層の間に形成される第2の配線部と、を有し、
前記接続部は、前記第1の応力緩和層を貫通して前記第1及び第2の配線部を接続する第1の配線接続部と、前記第2の応力緩和層を貫通して前記外部電極と前記第2の配線部とを接続する第2の配線接続部を有し、
前記第1及び第2の配線接続部は、平面的にずれた位置に設けられ、
前記応力伝達部は、前記第1及び第2の応力緩和層の間で前記第1の配線接続部に一体的に形成される第1の伝達部と、前記第2の応力緩和層の上において前記第2の配線接続部に一体的に形成される第2の伝達部と、を有してもよい。
本発明によれば、第1及び第2の配線接続部のそれぞれに、第1及び第2の伝達部が設けられているので、それぞれの配線接続部において、応力を応力緩和層に伝達することができる。また、第1及び第2の配線部に対する第1の配線接続部の接触位置と、外部電極及び第2の配線部に対する第2の配線接続部の接触位置と、が平面的にずれた位置となっている。したがって、一方の接触位置に加えられる応力が、直接的には、他方の接触位置に伝わりにくくなっている。そして、外部電極から伝えられる応力は、半導体素子に至る前に緩和されるので、この半導体素子に与える影響を減少させることができる。
前記配線は、前記応力の発生方向に対してほぼ直角方向で、前記外部電極から引き出されてもよい。
こうすることで、応力の発生する方向と、配線の配設方向とが、ほぼ直角に交差する。そして、配線が、その配設方向に引っ張られて切断されることを防止できる。
前記応力伝達部は、前記接続部の外周位置に形成されてもよい。
こうすることで、応力伝達部が、外部電極と配線との接続部の外周位置で応力を伝えるので、大きな面積で応力を伝えることができる。
本発明に係る電子部品は、電子素子と、外部との接続のための外部電極と、前記電子素子と前記外部電極とを電気的に接続する配線と、前記電子素子の上に設けられる応力緩和部と、前記外部電極と前記配線との電気的な接続部の外周位置で前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部と、を有する。
本発明に係る電子部品の製造方法は、基板状に複数の電子素子を一体的に形成する工程と、
前記基板状の電子素子に電極を形成する工程と、
前記電極を避けて前記基板状の電子素子に応力緩和部を設ける工程と、
前記電極から配線を形成する工程と、
前記配線と外部電極との電気的な接続部の外周位置に前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部を形成する工程と、
前記基板状の電子素子を個々の個片に切断する工程と、
を有する。
本発明に係る半導体装置の製造方法は、ウエーハに電極を形成する工程と、
前記電極を避けて前記ウエーハに応力緩和部を設ける工程と、
前記電極から配線を形成する工程と、
前記配線と外部電極との電気的な接続部の外周位置に前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部を形成する工程と、
前記ウエーハを個々の個片に切断する工程と、
を有する。
本発明によれば、ウエーハに応力緩和層、配線及び外部電極を形成してから、ウエーハが切断されて個々の半導体装置が得られる。したがって、たくさんの半導体装置に対する応力緩和層、配線及び外部電極の形成を同時に行えるので、製造工程を簡略化することができる。
前記応力緩和部の形成工程は、前記配線の形成工程の後に行われ、
前記ウエーハの切断工程の前に、前記応力緩和部における前記応力伝達部の外側に、エッチングによって溝を形成する工程を含んでもよい。
溝が形成されることで、応力緩和部が変形しやすくなって、応力伝達部からの応力を吸収しやすくなる。
前記応力緩和部の形成工程は、前記配線の形成工程の後に行われ、
前記ウエーハの切断工程の前に、前記応力緩和部を、前記応力伝達部の下方に至るまでエッチングする工程を含んでもよい。
こうすることで、応力緩和部には、配線上で接触する部位と、応力伝達部下で接触する部位と、の間に空間が形成される。そして、応力緩和部が変形しやすくなって、応力伝達部からの応力を吸収しやすくなる。
前記ウエーハの切断工程の前に、前記応力緩和部の上から前記外部電極の少なくとも根本外周に至るまで、前記応力緩和部として利用可能な材料を設けて、補助伝達部を形成する工程を含んでもよい。
こうして、補助伝達部を形成すると、補助伝達部によって外部電極からの応力が応力緩和部に伝達されるので、外部電極と応力伝達部との間に応力が集中することを防止できる。
本発明に係る回路基板は、上記半導体装置と、所望の配線パターンが形成された基板と、を有し、前記半導体装置の外部電極が前記配線パターンに接続される。本発明に係る電子機器は、この回路基板を有する。
【図面の簡単な説明】
図1は、第1実施形態に係る半導体装置を示す図であり、図2は、第2実施形態に係る半導体装置を示す図であり、図3は、第3実施形態に係る半導体装置を示す図であり、図4A及び図4Bは、第4実施形態に係る半導体装置を示す図であり、図5は、第5実施形態に係る半導体装置を示す図であり、図6は、第6実施形態に係る半導体装置を示す図であり、図7は、第7実施形態に係る半導体装置を示す図であり、図8は、第8実施形態に係る半導体装置を示す図であり、図9は、第9実施形態に係る半導体装置を示す図であり、図10は、第10実施形態に係る半導体装置を示す図であり、図11A及び図11Bは、第11実施形態に係る半導体装置を示す図であり、図12A及び図12Bは、第12実施形態に係る半導体装置を示す図であり、図13は、第13実施形態に係る半導体装置を示す図であり、図14は、第14実施形態に係る半導体装置を示す図であり、図15は、第15実施形態に係る半導体装置を示す図であり、図16は、第16実施形態に係る半導体装置を示す図であり、図17A〜図17Eは、本発明に係る半導体装置の製造工程を示す図であり、図18A〜図18Cは、本発明に係る半導体装置の製造工程を示す図であり、図19は、CSP型の半導体装置を示す図であり、図20は、本発明に係る方法を適用して製造された半導体装置を実装した回路基板を示す図であり、図21は、本発明に係る方法を適用して製造された半導体装置を実装した回路基板を備える電子機器を示す図である。
発明を実施するための最良の形態
以下、本発明の好適な実施の形態について図面を参照して説明する。本発明は、小型の電子部品に適用することができるが、特に、半導体装置に適用した例を説明する。
なお、各図面は説明を分かりやすくするために一部を拡大して示したものである。特に以下の説明においては、最終的に個片にしたときの1つの半導体装置を想定して説明しているため、用いている用語や形状等において若干実際と異なる箇所がある。半導体チップと記載してある箇所は、その意味の通り個片(すなわちチップ状)のものを指す場合にとどまらず、個片になっていないウエーハ状のものを指す場合もある。すなわちここでいう半導体チップとはベース基板(例えばシリコンからなる)上に切り離したとしても使える所定の回路が形成されていれば良く、切り離されて個片となっているかそれとも一体となっているかについては特に限定する必要はない。また配線等の説明に必要な個所の代表的な箇所のみを取り上げているので、各図にはその他の箇所に同様のものやその他の構造が省略されている。
(第1実施形態)
図1は、第1実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置10は、応力緩和層16と、この上に形成された配線18と、を有する。詳しくは、半導体チップ12の上に、電極14を避けて応力緩和層16が形成され、電極14から応力緩和層16の上にかけて配線18が形成されている。
ここで、応力緩和層16は、感光性のポリイミド樹脂からなり、半導体装置10が基板(図示せず)に実装されたときに、半導体チップ12と基板との熱膨張係数の差によって生じる応力を緩和するものである。また、ポリイミド樹脂は、配線18に対して絶縁性を有して表面を保護することができ、ハンダボール20を溶融するときの耐熱性も有する。ポリイミド樹脂の中でも、ヤング率が低いもの(例えばオレフィン系のポリイミド樹脂やダウケミカル社製のBCB等)を用いることが好ましく、特にヤング率が20kg/mm2程度以下であることが好ましい。応力緩和層16は、厚いほど応力緩和力が大きくなるが、1〜100μm程度の厚みとすることが好ましい。ただし、ヤング率が10kg/mm2程度のポリイミド樹脂を用いた場合には、10μm程度の厚みで足りる。
あるいは、応力緩和層16として、例えばシリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等、ヤング率が低く応力緩和の働きを果たせる材質を用いることができる。非感光性樹脂を用いる場合には、他のレジストと組み合わせて、フォトエッチング工程で所定のパターンを形成するようにすればよい。
配線18は、クローム(Cr)からなる。ここで、クローム(Cr)は、応力緩和層16を構成するポリイミド樹脂との密着性が良いことから選択された。あるいは、耐クラック性を考慮すれば、アルミニウムやアルミシリコン、アルミカッパー等のアルミ合金又はカッパー合金又は銅(Cu)又は金のような延展性(延びる性質)のある金属でもよい。または、耐湿性に優れたチタン又はチタンタングステンを選択すれば、腐食による断線を防止することができる。チタンは、ポリイミドとの密着性の観点からも好ましい。なお配線18にチタンを用いる場合にはチタンと他の上記金属とを組み合わせて2層以上に形成しても良い。配線18は、スパッタ、メッキ又はその組み合わせ等の方法で成膜され、フォトエッチングで所定のパターンを形成する。
なおここで例にあげた応力緩和層の材料及び配線の材料は、第2実施形態以降のあらゆる形態においても第1実施形態のものを同様に適宜選択して用いることができる。
配線18の上には、ハンダボール(外部電極)20が設けられている。詳しくは、配線18の上に、応力伝達部22が設けられ、この応力伝達部22の上に台座24が設けられて、台座24の上にハンダボール20が設けられている。応力伝達部22及び台座24は、銅メッキにより形成され、ハンダボール20は、半球以上のボール状となったハンダからなる。なお、応力伝達部22及び台座24は、配線18に用いる材料と同じ金属で形成することが好ましい。
本実施形態で特徴的なことは、図1に示すように、台座24における応力伝達部22との基端部24aの幅dと、応力伝達部22の幅Dとの関係が、d<Dとなっていることである。
言い換えると、台座24の基端部24aが、ハンダボール(外部電極)20と配線18とを電気的に接続する部材の一部(接続部)となっており、その外周位置にまで応力伝達部22は一体的に拡がっている。このような応力伝達部22を形成することで、ハンダボール20は、比較的広い幅Dで応力緩和層16上に支持される。
このような広い幅の応力伝達部22は、応力の伝達において効果的である。すなわち、実装基板と半導体チップ12との熱膨張係数の差によって、例えば熱が基板及びその基板に実装された半導体装置に付加された場合、半導体チップ12を曲げるような応力が生じる。この応力は、ハンダボール20の中心を軸として倒すような力となる。本実施形態によれば、比較的広い幅Dの応力伝達部22によって、応力緩和層16に対してハンダボール20が支持されている。したがって、ハンダボール20を倒そうとする応力は、広い面積で応力緩和層16に伝達され、応力緩和層16において大きな応力を吸収することができる。
また、応力伝達の作用については、第2実施形態以降も第1実施形態中に示したものと同様である。
なお図には省略されているが、配線の腐食等を防止するためにソルダーレジスト等の配線保護層を最外層として設ける方がよい。
(第2実施形態)
図2は、第2実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置30は、応力緩和層36の下に配線38が形成されたものである。詳しくは、半導体チップ32の上に、絶縁層としての酸化膜(図示せず)を介して、電極34から配線38が形成され、この上に応力緩和層36が形成されている。なお、配線38は、クローム(Cr)からなる。
応力緩和層36には、フォトリソグラフィによって穴36aが形成されており、この穴36aの領域においては配線38上を応力緩和層36が覆わないようになっている。言い換えると、穴36aの直下に配線38が位置するように、穴36aは形成されている。そして、配線38、並びに穴36aを形成する内周面及び開口端部にかけて、スパッタリングによってクローム(Cr)層42及び銅(Cu)層44が形成されている。つまり、応力緩和層36を貫通するように、クローム(Cr)層42及び銅(Cu)層44が形成されている。しかも、開口端部においては比較的広い幅で、クローム(Cr)層42及び銅(Cu)層44が拡がるようになっている。
銅(Cu)層44の上には、銅(Cu)からなる台座46が形成され、この台座46に、ハンダボール40が形成されている。ハンダボール40は、ひかれた配線38、銅層44、クローム層42及び台座46を介して電極34と電気的に接続されている。
本実施形態によれば、穴36aの開口端部において、クローム(Cr)層42、銅(Cu)層44及び台座46の少なくとも一部から形成される応力伝達部48から、応力緩和層36に、ハンダボール40からの応力が伝達される。
この応力伝達部48は、接続部38aよりも外周に位置している。ここで、接続部38aは、クローム(Cr)層42の一部であって、ハンダボール(外部電極)40と配線38とを電気的に接続する部材の一部である。
本例では応力伝達部48は、つば状部48a、つまり突出した部分を含めて設けられている。したがって、ハンダボール40の中心を軸として倒すように働く応力を、応力伝達部48は広い面積で応力緩和層36に伝達することができる。応力伝達部48は、面積が広いほど効果的である。
また、本実施形態によれば、応力伝達部48が、配線38に対する接続部38aとは別の高さの位置に配置されており、接続部38a、配線38は硬い酸化膜上に配置されているので、発生する応力は応力緩和層36に吸収される。したがって、接続部38aには応力が伝わりにくくなり、配線38にも応力が伝わりにくいのでクラックを防止することができる。
(第3実施形態)
図3は、第3実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置31は、図2に示す半導体装置30の応力緩和層36上に、補助伝達層33が形成されたものである。本実施形態でも、接続部38aは、クローム(Cr)層42の一部であって、ハンダボール(外部電極)40と配線38とを電気的に接続する部材の一部である。
補助伝達層33は、ハンダボール40の少なくとも根本外周に接触して形成されている。したがって、補助伝達層33を介して、ハンダボール40から応力緩和層36に応力が伝達される。こうすることで、応力が分散されて、ハンダボール40と応力伝達部48との間、特に、台座46と銅(Cu)層44との接合部に応力が集中することを避けられる。なお、ここで、応力伝達部48は、クローム(Cr)層42、銅(Cu)層44及び台座46の少なくとも一部から形成される。
補助伝達層33は、応力緩和層36として使用可能な樹脂で構成されており、その厚みは、樹脂自体の柔軟性(ヤング率)と、伝達が要求される応力の大きさに応じて決められる。すなわち、柔らかい樹脂が使用される場合には、補助伝達層33を厚く形成すれば、大きな応力伝達が可能となる。また、比較的堅い樹脂が使用される場合には、補助伝達層33を薄く形成すれば、伝達される応力が大きくなり過ぎるのを避けることができる。
補助伝達層33は、ハンダボール44の形成後に、スピンコート法によって形成することができる。
あるいは、応力伝達部48(台座46を含む)の形成後、ハンダボール40の形成前に、応力緩和層36上に樹脂層を形成し、応力伝達部48上で樹脂層に開口部を形成してハンダボール40を設けても良い。この場合には、開口部は、フォトリソグラフィの技術や、エッチング(ドライ又はウェット)の技術を適用して形成することができる。
これらの方法は、半導体装置31を個片に切断する前に補助伝達層33を形成するときに適している。
(第4実施形態)
図4A及び図4Bは、第4実施形態に係る半導体装置を示す断面図である。なお、図4Aは、図4BのIV−IV線断面図である。これらの図に示す半導体装置37は、図2に示す半導体装置30の応力緩和層36に溝35が形成されたものである。ただし、図2と図4Aとは、断面位置において異なる。本実施形態でも、接続部38aは、ハンダボール(外部電極)40と配線38(図2参照)とを電気的に接続する部材の一部である。
図4A及び図4Bに示すように、溝35は、応力緩和層36における応力伝達部48の外側に位置する部位に形成されている。
こうすることで、応力伝達部48から応力緩和層36に応力が伝えられると、応力緩和層36は、溝35よりも応力伝達部48側において変形しやすくなる。これによって、応力緩和層36が応力を吸収しやすくなる。特に、応力吸収層36を構成する材料の柔軟性が低い(ヤング率が高い)ときに溝35を形成することで、柔軟性が高い(ヤング率が低い)材料を使用するときと同等の応力緩和力を得ることができる。柔軟性の高い材料を用いて更に上記加工を行えば、より応力緩和が図られる。また、後述する第5及び第6実施形態においても同じことが言える。
また、溝35は、応力伝達部48から応力緩和層36に応力を加える方向(図4Bに矢印で示す方向)の側に形成されている。したがって、応力の加えられる方向において、応力緩和力が高められる。
なお、溝35の形成位置は、図4A及び図4Bに示す位置に限るものではない。例えば、溝35を、応力伝達部48から応力緩和層36に応力を加える方向(図4Bに矢印で示す方向)とは異なる方向の側に形成してもよく、あるいは、応力伝達部48を囲むように形成してもよい。
(第5実施形態)
図5は、第5実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置39は、図2に示す半導体装置30の応力緩和層36をエッチングしたものである。
すなわち、半導体装置39の応力緩和層41は、図2に示す応力緩和層36よりも薄く形成されている。また、応力伝達部48のつば部48aの下で接触する部位と配線38上で接触する部位との間に、空間43が形成されている。つまり、応力伝達部48のつば状部48aの下で、くびれるように応力緩和層41は形成されている。このくびれる形状は、その断面形状が丸い形状であってもテーパ状の形状であってもよい。
本実施形態でも、接続部38aは、ハンダボール(外部電極)40と配線38とを電気的に接続する部材の一部である。
このように、応力伝達部48のつば状部48aの下に空間43を形成することで、応力緩和層41は変形しやすくなる。これによって、応力緩和層41が応力を吸収しやすくなる。
なお、空間43は、図2に示す応力緩和層36に対して、等方性ドライエッチングを施すことで形成することができる。つまり、等方性ドライエッチングによれば、水平方向と深さ方向のエッチング速度がほぼ等しいので、図5に示すように、応力伝達部48のつば状部48aの下を、くびれた形状にエッチングすることができる。これによって、空間43を形成することができる。
(第6実施形態)
図6は、第6実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置45は、図5に示す半導体装置39に補助伝達部47を付加したものである。
すなわち、図6において、応力緩和層41から連続して、ハンダボール40の外周に補助伝達部47が形成されている。補助伝達部47は、ハンダボール40の少なくとも根本外周と応力緩和層41との間に介在する。こうすることで、ハンダボール40に加えられる応力を、補助伝達部47を介して、応力緩和層41に伝えることができる。そして、応力が分散されて、ハンダボール40と応力伝達部48との接合部に応力が集中することを避けられる。
なお、このような補助伝達部47を有する半導体装置45は、図3に示すように、応力緩和層36及び補助伝達層33を形成してから、第5実施形態と同様の方法でエッチングを施して製造することができる。
本実施形態でも、接続部38aは、ハンダボール(外部電極)40と配線38とを電気的に接続する部材の一部である。
(第7実施形態)
図7は、第7実施形態に係る半導体装置を示す断面図である。この第7実施形態は、第1及び第2実施形態の両方の特徴を有する。
同図において、半導体装置50は、第1及び第2の応力緩和層56、57の間に、配線58が形成されたものである。詳しくは、半導体チップ52の上に、電極54を避けて第1の応力緩和層56が形成され、電極54から応力緩和層56の上にかけて配線58が形成されている。この構成は、第1実施形態と同様である。
配線58の上には、第2の応力緩和層57が形成されている。第2の応力緩和層57も前述の第1の応力緩和層56と同程度の範囲の厚みに設ければよい。この応力緩和層57には、穴57aが形成されており、応力緩和層57を貫通するように、クローム(Cr)層62及び銅(Cu)層64が形成されている。あるいは、これらの代わりに第1実施形態で述べた配線18を用いても良い。穴57aの開口端部においては比較的広い幅で、クローム(Cr)層62及び銅(Cu)層64が拡がるようになっている。銅(Cu)層64の上には台座66が形成され、この台座66にハンダボール60が形成されている。
また、穴57aの開口端部において、クローム(Cr)層62、銅(Cu)層64及び台座66の一部から形成される応力伝達部68から、第2の応力緩和層57に、ハンダボール60からの応力が伝達される。この応力伝達部68は、接続部58aよりも外周位置に設けられている。ここで、接続部58aは、クローム(Cr)層62の一部であって、ハンダボール(外部電極)60と配線58とを電気的に接続する部材の一部である。
配線58よりも上の構成については、第2実施形態と同様であるので、詳しい説明を省略する。
本実施形態によれば、ハンダボール60からの上下方向の応力は、接続部58aを介して第1の応力緩和層56に伝達され吸収されるとともに、応力伝達部68を介して第2の応力緩和層57に伝達され吸収される。このように、二段の吸収構造を設けることで、応力の吸収が一層効果的となる。なお、本実施形態において、第2の応力緩和層57は、配線58や半導体チップ52に対する保護膜ともなる。
なお、本実施形態の第2の応力緩和層57には、第4〜第6実施形態の溝35、応力緩和層41のくびれる形状又は補助伝達部47を適用してもよい。
(第8実施形態)
図8は、第8実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置51は、図7に示す半導体装置50の第1の応力緩和層57上に、補助伝達層53が形成されたものである。本実施形態でも、接続部58aは、ハンダボール(外部電極)60と配線58とを電気的に接続する部材の一部である。
補助伝達層53は、ハンダボール60の少なくとも根本外周に接触して形成されている。したがって、補助伝達層53を介して、ハンダボール60から応力緩和層57に応力が伝達される。こうすることで、応力が分散されて、ハンダボール60と応力伝達部68との接合部に応力が集中することを避けられる。
なお、補助伝達層53の材質及び形成方法は、第3実施形態と同様であるので説明を省略する。
(第9実施形態)
図9は、第9実施形態に係る半導体装置を示す断面図である。この第9実施形態は、第7実施形態の変形例である。
同図において、半導体装置70は、第1及び第2の応力緩和層76、77の間に、配線78が形成されたものである。詳しくは、半導体チップ72の上に、電極74を避けて第1の応力緩和層76が形成され、電極74から応力緩和層76の上にかけて配線78が形成されている。
配線78の上には、第2の応力緩和層77が形成されている。この応力緩和層77を貫通するように、スパッタリングによる銅(Cu)層82、メッキによる銅(Cu)層84、スパッタリングによる銅(Cu)層86、及びメッキによる台座88が形成されている。この台座88にハンダボール80が形成されている。
ここで、銅(Cu)層82及び銅(Cu)層84は、台座88及び銅(Cu)層86の基端部88aよりも広い面積となっている。そして、銅(Cu)層82及び銅(Cu)層84における、基端部88aの外周位置に対応する応力伝達部89が、ハンダボール80からの応力を第1の応力緩和層76に伝えるようになっている。なお、応力伝達部89の一部(基端部88aとの接触部)は、ハンダボール(外部電極)80と配線78との間で、両者を電気的に接続する部材の一部(接続部)となっている。
本実施形態によれば、ハンダボール80と配線78とを電気的に接続する基端部88aの外周位置に応力伝達部89が形成されるので、第1の応力緩和層76に広い面積で応力を伝達することができる。なお、本実施形態では、第1の応力緩和層76を省略しても、第2の応力緩和層77によって応力を吸収することができる。
また、本実施形態においても、第7実施形態の応力伝達部68(図7参照)と同様の応力伝達部87が更に形成されており、同様の作用効果を達成する。
(第10実施形態)
図10は、第10実施形態に係る半導体装置を示す断面図である。この第10実施形態は、第9実施形態の変形例である。そこで、第9実施形態との違いのみを説明すると、配線91の上に形成される銅(Cu)層92及び銅(Cu)層93が、応力伝達部94よりも小さくなっている。したがって、ハンダボール95を倒そうとする応力は、応力伝達部94からは伝達するものの、銅(Cu)層92及び銅(Cu)層93からは伝達しにくくなっている。そして、銅(Cu)層92及び銅(Cu)層93が、応力伝達部として機能しないので、配線91には応力が伝わりにくくなる。こうすることで、配線91の断線を防止することができる。
本実施形態では、応力伝達部94の一部が、ハンダボール(外部電極)95と配線91とを電気的に接続する部材の一部(接続部)となっている。
なお、第9実施形態で第1の応力緩和層76を省略しても第2の応力緩和層77によって応力を吸収できるという効果は、第10実施形態でも同様である。
(第11実施形態)
図11A及び図11Bは、第11実施形態に係る半導体装置を示す図である。なお、図11Bは、図11AのXI−XI位置にてみた平面図である。
これらの図において、半導体装置100は、電気的な接続部110とは非接触位置の応力伝達部112によって、ハンダボール114が支持されている。
詳しくは、半導体チップ102に形成される酸化膜104の上には、配線106が形成されている。配線106は、ハンダボール114の中央に位置するパッド106aから電極108までを電気的に接続している。しかも、配線106は、実装基板と半導体装置100との熱膨張係数の差により生じる応力の方向(図11Bにおいて矢印で示す)とは直角方向に、パッド106aから延びている。したがって、配線106に応力が加えられても、パッド106aの付近においては、延設方向には力が加えられないので断線しにくいようになっている。
配線106の上には、応力緩和層118が形成されている。ただし、パッド106aの上は、応力緩和層118に穴が形成されて、接続部110が、パッド106aとハンダボール114とを電気的に接続するように形成されている。接続部110は、ハンダボール(外部電極)114と配線106とを電気的に接続する部材の一部となっている。
また、接続部110の外周位置でかつ非接触位置で、酸化膜104とハンダボール114との間に複数の応力伝達部112が設けられている。このため、応力緩和層118に複数の穴が形成されている。なお、接続部110と応力伝達部112とは、ハンダボール114を受ける台座116から下向きに突出する突起として連続的に形成されている。
本実施形態は、上記のように構成されており、その作用を説明する。本実施形態では、ハンダボール114は、中央位置で接続部110によって配線106と電気的に接続されている。そして、接続部110の外周位置でかつ非接触位置に、応力伝達部112が設けられている。したがって、非接触状態であることから、応力伝達部112が伝達する応力の影響を、接続部110に伝えにくいので、配線106に応力を伝えないようにして断線を防止することができる。
また、台座116は、部分的に応力緩和層118の上に接触している。特に、応力伝達部110の外周に位置する接触部116aは、応力緩和層118に応力を伝達して吸収するようになっている。
(第12実施形態)
図12A及び図12Bは、第12実施形態に係る半導体装置を示す図である。なお、図12Bは、図12AのXII−XII位置にてみた平面図である。この第12実施形態は、上述した第11実施形態の変形例である。そこで、第11実施形態との相違を説明する。
図12A及び図12Bにおいて、半導体装置120は、第1及び第2の応力緩和層122、124を有する。そして、第1の応力緩和層122の上に配線126が形成され、第1の応力緩和層124の上に応力伝達部128が形成されている。したがって、ハンダボール130からの応力は、応力伝達部128から第1の応力緩和層122に伝達され吸収される。なお、パッド126aの上に形成される接続部132については、図11Aに示す接続部110と同様の構成であるので説明を省略する。すなわち、接続部132は、ハンダボール(外部電極)130と配線126とを電気的に接続する部材の一部となっている。
また、本実施形態によれば、応力伝達部128を介して第1の応力緩和層122によって応力を緩和する。したがって、台座134は、応力伝達部128の外周位置につば状に形成される、第2の応力緩和層124との接触部が省略されている。もっとも、第11実施形態と同様に接触部を設けてもよい。
(第13実施形態)
図13は、第13実施形態に係る半導体装置を示す図である。この第13実施形態は、上述した第11実施形態又は第12実施形態の変形例である。つまり、図11A及び図11Bに示す柱状の複数の応力伝達部112の代わりに、図13に示す半導体装置140は、円筒状の応力伝達部142を有する。この応力伝達部142は、配線144を内側に導入するために一部が切り欠かかれており、配線144とは接触しないようになっている。このような応力伝達部142であっても、第11実施形態と同様の作用効果を達成することができる。
なお、ハンダボール(外部電極)と配線とを電気的に接続する接続部については、第12実施形態と同様である。
(第14実施形態)
図14は、第14実施形態に係る半導体装置を示す図である。同図に示す半導体装置150も、半導体チップ152上に第1の応力緩和層154が形成されている。ただし、この応力緩和層154には、ほぼリング状の溝156が形成されている。そして、溝156にて区画されたアイランド部158が形成される。また、アイランド部158に至るように配線159が形成されている。詳しくは、配線159を形成するために、溝156はC字状をなしている。
第1の応力緩和層154の上には、第2の応力緩和層160が形成されている。第2の応力緩和層160には、溝156のさらに外側まで拡がる穴160aが形成されている。
そして、穴160aの内周面及び開口端部と、第1の応力緩和層154における穴160aからの露出面154aと、アイランド部158上に形成された配線159と、の上には、スパッタリングによる金属薄膜を介して、台座162が設けられている。台座162にはハンダボール164が設けられている。
本実施形態によれば、溝156によって、アイランド部158が、ハンダボール164からの応力を受ける領域から分離されている。したがって、配線159に応力が伝達しにくく、断線の発生も防止することができる。
なお、ハンダボール(外部電極)と配線とを電気的に接続する部材の一部となる接続部については、第12実施形態と同様である。
(第15実施形態)
図15は、第15実施形態に係る半導体装置を示す図である。同図に示す半導体装置170は、応力緩和層172の上にバンプ174を設けて応力を吸収する点において、上記実施形態と同様である。
本実施形態の特徴は、配線176が、半導体チップ178との間に中空空間を形成する屈曲部180を有し、中空空間にゲル材料182が注入された点にある。なお、ゲル材料182は、補強のために注入されるものなので省略してもよい。また、配線176は、延展性の点から金で構成することが好ましい。このように屈曲部180を形成すると、配線176に応力が加えられても、屈曲部180で吸収される。したがって、バンプ174から伝達された応力は、電極184には伝わらない。こうして、断線を防止することができる。
屈曲部180を形成するには、屈曲部180の輪郭を描くように、レジストを堆積させておいて、その上に配線176を形成し、その後レジストをドライエッチング又はウェットエッチングによって除去すればよい。なお、エッチングが可能であれば、レジスト以外の材料を使用することができる。
なお図には省略されているが、配線の腐食等を防止するためにソルダーレジスト等の配線保護層を最外層として設ける方がよい。
本実施形態は、他の実施形態に適用することができ、その場合に、ハンダボール(外部電極)と配線とを電気的に接続する部材の一部となる接続部については、第12実施形態と同様である。
(第16実施形態)
図16は、第16実施形態に係る半導体装置を示す図である。同図に示す半導体装置190は、半導体チップ192上に形成される第1の配線194と、この配線194の上に形成される第1の応力緩和層196と、この応力緩和層196の上に形成される第2の配線198と、を有する。
詳しくは、第1の配線194の上で、第1の応力緩和層196に穴が形成されて、第1の配線194から第1の応力緩和層196の上にかけて、第2の配線198が形成されている。
第2の配線198の上には、メッキによる銅(Cu)層200が設けられ、この銅(Cu)層200の上には、第2の応力緩和層202が形成されている。また、第2の応力緩和層202には、銅(Cu)層200の上において穴202aが形成されている。そして、銅(Cu)層200の上にバンプ204が設けられている。なお、バンプ204の一部は、第2の応力緩和層202に接触して、応力を伝えられるようになっている。
本実施形態によれば、第1及び第2の配線194、198の接続部206と、第2の配線198とバンプ204との接続部208と、が平面的にずれた位置に配置されている。ここで、接続部206は、第1及び第2の配線194、198の接触する部分を指し、接続部208は、第2の配線198及びバンプ204の接触する部分を指す。接続部206、208は、配線194とバンプ(外部電極)204とを電気的に接続する部材の一部をなしている。
したがって、バンプ204から接続部208を介して第2の配線198に応力が伝達されても、この応力は、他の接続部206には伝わりにくくなっている。こうして、第1の配線194に応力が伝わりにくくなっているので、この配線194の断線が防止される。
(製造工程)
図17A〜図18Cは、本実施形態に係る半導体装置の製造方法を示す図である。
まず、周知の技術によって、通常、ダイシングを行う前の状態までウエーハ300に電極302その他の素子を形成しておく(図17A参照)。なお本実施形態では、電極302はアルミニウムで形成されるが、アルミニウム合金系の材料(例えばアルミニウムシリコンやアルミニウムシリコン銅など)もしくは銅系の材料を用いても良い。
また、ウエーハ300の表面には、化学的変化を防止するために酸化膜などからなるパッシベーション膜(図示せず)が形成されている。パッシベーション膜は、電極302を避けるのみならず、ダイシングが行われるスクライブラインも避けて形成される。スクライブラインにパッシベーション膜を形成しないことで、ダイシング時に、パッシベーション膜により発生するゴミの発生を避けることができ、さらに、パッシベーション膜のクラックの発生も防止することができる。
続いて、ウエーハ300をターゲットとしてスパッタリングを行って、ウエーハ300の表面の異物を飛ばす(すなわち逆スパッタリング)。
次に、図17Aに示すように、スパッタリングによってウエーハ300の全面にチタンタングステン(TiW)層304及び銅(Cu)層306を重ねて形成する。なお、本製造工程は、チタンタングステン(TiW)及び銅(Cu)を配線として用いる例で説明するが、本発明はこれに限定されるものではない。
そして、配線抵抗を下げた場合は特に銅層306の上に、銅メッキ層308を電気メッキ法により形成する。各層の厚みは、例えば、
チタンタングステン層:1000Å(10-10m)
銅層 :1000Å(10-10m)
銅メッキ層 :0.5〜5μm
程度としてもよい。
次に、図17Bに示すように、チタンタングステン層304、銅層306及び銅メッキ層308を、フォトリソグラフィの技術を適用して、ドライエッチングを行って配線310を形成する。
詳しくは、銅メッキ層308の上に、フォトレジスト(図示せず)を塗布し、プリベーク、露光及び現象を行い、洗浄してから乾燥及びポストベークを行う。そして、銅メッキ層308及び銅層306に対してドライエッチングを行って水洗し、チタンタングステン層304に対してドライエッチングを行う。続いて、フォトレジスを剥離して洗浄する。こうして、図17Bに示すように、配線310が形成される。
次に、配線310に対してO2プラズマによるアッシングを行い、ウエーハ300の脱水を行ってから、図17Cに示すように、ウエーハ300の全面にポリイミド樹脂312を塗布する。ポリイミド樹脂312は、図2に示す応力緩和層36等と同様に応力緩和層となる。ここで、アッシングが行われることで、配線310及びウエハ300とポリイミド樹脂312との密着性が向上する。
ポリイミド樹脂312として、ウエーハ300のパッシベーション膜との密着性が高く、低ヤング率かつ低吸水率で、大きな膜厚とすることが可能なものを用いることが好ましい。
そして、ポリイミド樹脂312に対して、プリベーク、露光、乾燥、現像、洗浄、乾燥及び硬化の工程を行う。こうして、図17Dに示すように、ポリイミド樹脂312に穴314が形成される。ポリイミド樹脂312は、配線310及びウエーハ300に密着した状態で、乾燥及び硬化の工程により収縮するので、穴314は内面に、60〜70°程度のテーパが付される。したがって、ポリイミド樹脂312として、穴314の内面にテーパが付されるものを選択することが好ましい。
続いて、ポリイミド樹脂312の表面に対してO2プラズマによるアッシングを行い、このポリイミド樹脂312をターゲットとしてスパッタリングを行って異物を飛ばす。ポリイミド樹脂312の表面は、アッシングによって金属膜との密着性が向上している。
そして、図17Eに示すように、ポリイミド樹脂312の全面にスパッタリングによってチタンタングステン(TiW)層316及び銅(Cu)層318を重ねて形成する。そして、銅層318の上に、銅メッキ層320を電気メッキ法により形成する。なお、チタンタングステン層316の替わりに、チタン(Ti)層を形成してもよい。各層の厚みは、例えば、
チタンタングステン層:1000Å(10-10m)
銅層 :1000Å(10-10m)
銅メッキ層 :0.5〜100μm
程度としてもよい。
次に、銅メッキ層320の上に、フォトレジストを塗布し、プリベーク、露光、現像、洗浄、乾燥及びポストベークを行ってから、銅メッキ層320及び銅層318をエッチングする。そして、洗浄してから、チタンタングステン層316をエッチングし、フォトレジストを剥離して洗浄する。
こうして、図18Aに示すように、配線310上に、応力伝達部322が形成される。そして、応力伝達部322に対して、O2プラズマによるアッシングを行う。
そして、図18Bに示すように、応力伝達部322にハンダペースト324を設ける。ハンダペースト324は、例えば、スクリーン印刷によって設けることができる。また、ハンダペースト324の粒度を25〜15μm程度とすれば、印刷マスクからの抜けがよい。あるいは、ハンダペースト324をハンダメッキ法によって設けても良い。
続いて、リフロー工程を経て、ハンダペースト324を溶融させて表面張力によって、図18Cに示すように、ハンダボール326の形状にする。そして、フラックス洗浄を行う。
以上説明した半導体装置の製造方法によれば、ウエーハプロセスにおいてほぼ全ての工程が完結する。言い換えると、実装基板と接続する外部端子を形成する工程がウエーハプロセス内で行えることになり、従来のパッケージング工程、すなわち個々の半導体チップを扱って、個々の半導体チップに対してそれぞれインナーリードボンディング工程や外部端子形成工程等を行わなくとも良い。また、応力緩和層を形成するときに、パターニングされたフィルムなどの基板が不要になる。これらの理由から、低コストかつ高品質の半導体装置を得ることができる。
(その他の実施形態)
本発明は、CSP型の半導体装置に適用することができる。図19には、代表的なCSP型の半導体装置が示されている。同図において、半導体チップ1の電極2から、能動面1aの中央方向に配線3が形成され、各配線3には外部電極5が設けられている。全ての外部電極5は、応力緩和層7の上に設けられているので、回路基板(図示せず)に実装されたときの応力の緩和を図ることができる。また、外部電極5を除く領域には、保護膜としてソルダレジスト層8が形成されている。
応力緩和層7は、少なくとも電極12にて囲まれた領域に形成される。なお、電極2とは、配線3と接続される部位を指す。また、外部電極5を形成する領域の確保を考慮した場合、図19には示していないが、電極2よりも外周の位置に応力緩和層7を存在させて、その上に配線3を引き回して同じように外部電極5を設けるようにしてもよい。
電極2は、半導体チップ1の周辺部に位置する、いわゆる周辺電極型の例であるが、半導体チップの周辺領域よりも内側領域に電極が形成されたエリアアレイ配置型の半導体チップを用いても良い。この場合、応力緩和層7は、電極2の少なくとも一部を避けるように形成されればよい。
なお、同図に示されるように、外部電極5は半導体チップ1の電極2上ではなく半導体チップ1の能動領域(能動素子が形成されている領域)に設けられている。応力緩和層7を能動領域に設け、更に配線3を能動領域内に配設する(引き込む)ことで、外部電極5を能動領域内に設けることができる。すなわち、ピッチ変換をすることができる。従って外部電極5を配置する際に能動領域内、すなわち一定の面としての領域が提供できることになり、外部電極5の設定位置の自由度が非常に増すことになる。
そして、配線3を必要な位置で屈曲させることにより、外部電極5は格子状に並ぶように設けられている。なお、これは、本発明の必須の構成ではないので、外部電極5は必ずしも格子状に並ぶように設けなくても良い。
また、図19には、電極2と配線3との接合部において、電極2の幅と配線3の幅が、
配線3<電極2
となっているが、
電極2≦配線3
とすることが好ましい。特に、
電極2<配線3
となる場合には、配線3の抵抗値が小さくなるばかりか、強度が増すので断線が防止される。
前述した全ての実施形態において、ハンダボール部に加わる外部応力が配線に集中する場合には、配線を平面方向に湾曲(または屈曲)させて設計したり、これに加えて、あるいはこれとは別に、第15実施形態の如く屈曲(湾曲)構造をそれぞれの実施形態に取り入れることにより、配線への応力集中を分散化させることができる。
このような半導体装置は、ほぼ全ての工程をウエーハプロセスで行って製造することができる。具体的には、ウエーハに複数の電極2を形成し、これらの電極2を避けてウエーハに応力緩和層7を設けるとともに電極2から配線3を形成する工程を経て、その後にウエーハを個々の個片に切断して半導体装置を得る。
ここで、電極2及び配線3の形成には、例えばスパッタリングやエッチング等の金属薄膜の形成加工技術を適用することができる。また、外部電極5の形成には、ハンダのメッキ工程を適用することができる。さらに、応力緩和層7の形成加工には、感光性樹脂を露光及び現像するフォトリソグラフィを適用することができる。これらの工程は、全てウエーハプロセスで行うことができる。
このように、ウエーハプロセスでほぼ全ての工程を行ってから個々の半導体装置に切断すれば、多数の半導体装置の応力緩和層7、配線3及び外部電極5の形成を同時に行えるので、製造工程を簡略化することができる。
図20には、上述した実施形態に係る方法によって製造された半導体装置1100を実装した回路基板1000が示されている。回路基板には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置の外部電極とを機械的に接続することでそれらの電気的導通を図る。この場合、上述の半導体装置には外部との熱膨張差により生じる歪みを吸収する構造が応力緩和部として設けられているため、本半導体装置を回路基板に実装しても接続時及びそれ以降の信頼性を向上できる。また更に半導体装置の配線に対しても工夫が成されていることにより、接続時及び接続後の信頼性を向上させることができる。なお実装面積もベアチップにて実装した面積にまで小さくすることができる。このため、この回路基板を電子機器に用いれば電子機器自体の小型化が図れる。また、同一面積内においてはより実装スペースを確保することができ、高機能化を図ることも可能である。
そして、この回路基板1000を備える電子機器として、図21には、ノート型パーソナルコンピュータ1200が示されている。
なお、上記実施形態は、半導体装置に本発明を適用した例であるが、能動部品か受動部品かを問わず、種々の面実装用の電子部品を本発明に適用することができる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。そして、上述した実施形態の半導体素子の代わりに所定の電子素子を用いて、上記実施形態と同様の応力伝達部を形成することで、応力緩和部にて応力を緩和して配線の断線等を防止することができる。また、その製造方法も、上記実施形態と同様であるため説明を省略する。
Claims (21)
- 半導体素子と、
前記半導体素子の領域内に基板との接続のために設けられた外部電極と、
前記半導体素子の上に設けられ、前記基板に実装されたときに前記基板との熱膨張係数の差によって生じる応力を緩和する応力緩和部と、
前記応力緩和部と積層するように設けられ、接続部を介して前記外部電極に接続されて前記半導体素子と前記外部電極とを電気的に接続する配線と、を有し、
前記配線は、前記半導体素子の中心を通る方向に対して直角方向に、前記外部電極から引き出されている半導体装置。 - 請求項1記載の半導体装置において、
前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部を有する半導体装置。 - 請求項2記載の半導体装置において、
前記配線は、前記応力緩和部の上に設けられ、
前記応力伝達部は、前記接続部に設けられる半導体装置。 - 請求項2記載の半導体装置において、
前記配線は、前記応力緩和部の下に設けられ、
前記接続部は、前記応力緩和部を貫通して設けられ、
前記応力伝達部は、前記応力緩和部の上において前記接続部に一体的に形成される半導体装置。 - 請求項4記載の半導体装置において、
前記応力緩和部は、前記配線から前記応力伝達部に至る厚みで形成される半導体装置。 - 請求項5記載の半導体装置において、
前記応力緩和部には、前記応力伝達部の外側に溝が形成される半導体装置。 - 請求項4記載の半導体装置において、
前記応力緩和部には、前記配線上で接触する部位と、前記応力伝達部下で接触する部位と、の間に空間が形成される半導体装置。 - 請求項7記載の半導体装置において、
応力緩和部は、前記配線から前記応力伝達部に至る厚みで形成されてから、前記応力伝達部の外側から下方に至るまでエッチングされて形成される半導体装置。 - 請求項4記載の半導体装置において、
前記外部電極の少なくとも根本外周と前記応力緩和部との間に介在し、前記外部電極からの応力を前記応力緩和部に伝達する補助伝達部を有する半導体装置。 - 請求項9記載の半導体装置において、
前記補助伝達部は、前記応力緩和部として利用可能な材料からなる半導体装置。 - 請求項2記載の半導体装置において、
前記応力緩和部は、第1の応力緩和層と、該第1の応力緩和層の上に形成される第2の応力緩和層と、を有し、
前記配線は、前記第1及び第2の応力緩和層の間に設けられ、
前記接続部は、前記第2の応力緩和層を貫通して設けられ、
前記応力伝達部は、前記第2の応力緩和層の上において前記接続部に一体的に形成される半導体装置。 - 請求項2記載の半導体装置において、
前記応力緩和部は、第1の応力緩和層と、該第1の応力緩和層の上に形成される第2の応力緩和層と、を有し、
前記配線は、前記第1及び第2の応力緩和層の間に設けられ、
前記接続部は、前記第2の応力緩和層を貫通して設けられ、
前記応力伝達部は、前記第1及び第2の応力緩和層の間で前記接続部に一体的に形成される第1の伝達部と、前記第2の応力緩和層の上において前記接続部に一体的に形成される第2の伝達部と、を有する半導体装置。 - 請求項12記載の半導体装置において、
前記第2の伝達部は、前記第1の伝達部よりも大きな面積で前記応力を前記第2の応力緩和層に伝達する半導体装置。 - 請求項2記載の半導体装置において、
前記応力伝達部は、前記接続部に対して非接触状態で設けられる半導体装置。 - 請求項14記載の半導体装置において、
前記応力緩和部は、前記応力伝達部の支持する支持領域と、前記接続部が形成される接続領域と、の間に応力の伝達を妨げる分離部を有する半導体装置。 - 請求項15記載の半導体装置において、
前記分離部は、溝である半導体装置。 - 請求項1記載の半導体装置において、
前記配線は、前記半導体素子との間に中空空間を形成する屈曲部を有する半導体装置。 - 請求項17記載の半導体装置において、
前記中空空間にゲル材料が注入されてなる半導体装置。 - 請求項2記載の半導体装置において、
前記応力緩和部は、第1の応力緩和層と、該第1の応力緩和層の上に形成される第2の応力緩和層と、を有し、
前記配線は、前記第1の応力緩和層の下に形成される第1の配線部と、前記第1及び第2の応力緩和層の間に形成される第2の配線部と、を有し、
前記接続部は、前記第1の応力緩和層を貫通して前記第1及び第2の配線部を接続する第1の配線接続部と、前記第2の応力緩和層を貫通して前記外部電極と前記第2の配線部とを接続する第2の配線接続部を有し、前記第1及び第2の配線接続部は、平面的にずれた位置に設けられ、
前記応力伝達部は、前記第1及び第2の応力緩和層の間で前記第1の配線接続部に一体的に形成される第1の伝達部と、前記第2の応力緩和層の上において前記第2の配線接続部に一体的に形成される第2の伝達部と、を有する半導体装置。 - 請求項2記載の半導体装置において、
前記応力伝達部は、前記接続部の外周位置に形成される半導体装置。 - 電子素子と、
基板との接続のための外部電極と、
前記電子素子の上に設けられ、前記基板に実装されたときに前記基板との熱膨張係数の差によって生じる応力を緩和する応力緩和部と、
前記応力緩和部と積層するように設けられ、前記電子素子と前記外部電極とを電気的に接続する配線と、
を有し、
前記配線は、前記電子素子の中心を通る方向に対して直角方向に、前記外部電極から引き出されている電子部品。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991597 | 1997-01-17 | ||
PCT/JP1998/000130 WO1998032170A1 (fr) | 1997-01-17 | 1998-01-16 | Composant electronique, dispositif a semiconducteur, procede de fabrication, carte imprimee et equipement electronique |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005090415A Division JP4258660B2 (ja) | 1997-01-17 | 2005-03-28 | 半導体装置 |
JP2005090414A Division JP4310647B2 (ja) | 1997-01-17 | 2005-03-28 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3811957B2 true JP3811957B2 (ja) | 2006-08-23 |
Family
ID=12012522
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53270398A Expired - Lifetime JP3811957B2 (ja) | 1997-01-17 | 1998-01-16 | 電子部品及び半導体装置 |
JP2008247471A Pending JP2009027185A (ja) | 1997-01-17 | 2008-09-26 | 電子部品および半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008247471A Pending JP2009027185A (ja) | 1997-01-17 | 2008-09-26 | 電子部品および半導体装置 |
Country Status (8)
Country | Link |
---|---|
US (8) | US6323542B1 (ja) |
EP (1) | EP0917195A4 (ja) |
JP (2) | JP3811957B2 (ja) |
KR (3) | KR100540303B1 (ja) |
CN (4) | CN100378978C (ja) |
AU (1) | AU5495998A (ja) |
TW (1) | TW448524B (ja) |
WO (1) | WO1998032170A1 (ja) |
Families Citing this family (106)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW448524B (en) * | 1997-01-17 | 2001-08-01 | Seiko Epson Corp | Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment |
DE69811296D1 (de) * | 1997-07-11 | 2003-03-20 | Bosch Gmbh Robert | Erhöhte Haftung der Unterseitenbeschichtung von Flip-Chips |
US6441473B1 (en) * | 1997-09-12 | 2002-08-27 | Agere Systems Guardian Corp. | Flip chip semiconductor device |
US7936728B2 (en) * | 1997-12-17 | 2011-05-03 | Tantivy Communications, Inc. | System and method for maintaining timing of synchronization messages over a reverse link of a CDMA wireless communication system |
JP3753218B2 (ja) * | 1998-03-23 | 2006-03-08 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US6642136B1 (en) * | 2001-09-17 | 2003-11-04 | Megic Corporation | Method of making a low fabrication cost, high performance, high reliability chip scale package |
JP2000277568A (ja) * | 1999-01-19 | 2000-10-06 | Murata Mfg Co Ltd | 電子部品の実装方法及び実装構造 |
JP4024958B2 (ja) | 1999-03-15 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体装置および半導体実装構造体 |
US6387734B1 (en) * | 1999-06-11 | 2002-05-14 | Fujikura Ltd. | Semiconductor package, semiconductor device, electronic device and production method for semiconductor package |
JP4526651B2 (ja) * | 1999-08-12 | 2010-08-18 | 富士通セミコンダクター株式会社 | 半導体装置 |
KR100440507B1 (ko) * | 2000-03-23 | 2004-07-15 | 세이코 엡슨 가부시키가이샤 | 반도체장치 및 그 제조방법, 회로기판 및 전자기기 |
JP4750926B2 (ja) * | 2000-06-06 | 2011-08-17 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP2002026198A (ja) * | 2000-07-04 | 2002-01-25 | Nec Corp | 半導体装置及びその製造方法 |
JP3440070B2 (ja) * | 2000-07-13 | 2003-08-25 | 沖電気工業株式会社 | ウェハー及びウェハーの製造方法 |
US6696765B2 (en) | 2001-11-19 | 2004-02-24 | Hitachi, Ltd. | Multi-chip module |
TW517334B (en) * | 2000-12-08 | 2003-01-11 | Nec Corp | Method of forming barrier layers for solder bumps |
US6518675B2 (en) * | 2000-12-29 | 2003-02-11 | Samsung Electronics Co., Ltd. | Wafer level package and method for manufacturing the same |
US6815324B2 (en) * | 2001-02-15 | 2004-11-09 | Megic Corporation | Reliable metal bumps on top of I/O pads after removal of test probe marks |
US7902679B2 (en) * | 2001-03-05 | 2011-03-08 | Megica Corporation | Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump |
US6818545B2 (en) * | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
TWI313507B (en) * | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
US7099293B2 (en) | 2002-05-01 | 2006-08-29 | Stmicroelectronics, Inc. | Buffer-less de-skewing for symbol combination in a CDMA demodulator |
US20030116845A1 (en) * | 2001-12-21 | 2003-06-26 | Bojkov Christo P. | Waferlevel method for direct bumping on copper pads in integrated circuits |
TWI245402B (en) * | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
US6930032B2 (en) * | 2002-05-14 | 2005-08-16 | Freescale Semiconductor, Inc. | Under bump metallurgy structural design for high reliability bumped packages |
JP3542350B2 (ja) * | 2002-05-31 | 2004-07-14 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
US6897566B2 (en) * | 2002-06-24 | 2005-05-24 | Ultra Tera Corporation | Encapsulated semiconductor package free of chip carrier |
US20040007779A1 (en) * | 2002-07-15 | 2004-01-15 | Diane Arbuthnot | Wafer-level method for fine-pitch, high aspect ratio chip interconnect |
TWI281718B (en) * | 2002-09-10 | 2007-05-21 | Advanced Semiconductor Eng | Bump and process thereof |
JP3707481B2 (ja) * | 2002-10-15 | 2005-10-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2004288816A (ja) * | 2003-03-20 | 2004-10-14 | Seiko Epson Corp | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2004304152A (ja) * | 2003-03-20 | 2004-10-28 | Seiko Epson Corp | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
JP3918941B2 (ja) * | 2003-03-20 | 2007-05-23 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2004304151A (ja) | 2003-03-20 | 2004-10-28 | Seiko Epson Corp | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
JP3664167B2 (ja) * | 2003-03-20 | 2005-06-22 | セイコーエプソン株式会社 | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
DE10318074B4 (de) * | 2003-04-17 | 2009-05-20 | Qimonda Ag | Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften |
JP3693056B2 (ja) * | 2003-04-21 | 2005-09-07 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 |
JP2004327527A (ja) * | 2003-04-22 | 2004-11-18 | Seiko Epson Corp | 電子装置及びその製造方法並びに電子機器 |
US7358608B2 (en) | 2003-06-13 | 2008-04-15 | Oki Electric Industry Co., Ltd. | Semiconductor device having chip size package with improved strength |
US7470997B2 (en) * | 2003-07-23 | 2008-12-30 | Megica Corporation | Wirebond pad for semiconductor chip or wafer |
JP4010298B2 (ja) | 2003-12-17 | 2007-11-21 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP3855992B2 (ja) | 2003-12-17 | 2006-12-13 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
DE102004009296B4 (de) * | 2004-02-26 | 2011-01-27 | Siemens Ag | Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements |
JP2005259848A (ja) * | 2004-03-10 | 2005-09-22 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2005311118A (ja) * | 2004-04-22 | 2005-11-04 | Seiko Epson Corp | 半導体装置及びその製造方法、電気光学装置、並びに電子機器 |
DE102004028572B4 (de) * | 2004-06-15 | 2008-08-14 | Qimonda Ag | Umverdrahtungseinrichtung für elektronische Bauelemente |
US8067837B2 (en) | 2004-09-20 | 2011-11-29 | Megica Corporation | Metallization structure over passivation layer for IC chip |
US20060022339A1 (en) * | 2004-07-30 | 2006-02-02 | Texas Instruments Incorporated | Solder ball opening protrusion for semiconductor assembly |
JP3972211B2 (ja) * | 2004-09-03 | 2007-09-05 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
JP2006086219A (ja) * | 2004-09-14 | 2006-03-30 | Nitto Denko Corp | 配線回路基板 |
US8294279B2 (en) * | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
JP2006270009A (ja) * | 2005-02-25 | 2006-10-05 | Seiko Epson Corp | 電子装置の製造方法 |
US7999379B2 (en) * | 2005-02-25 | 2011-08-16 | Tessera, Inc. | Microelectronic assemblies having compliancy |
JP4379360B2 (ja) * | 2005-03-22 | 2009-12-09 | 株式会社日立製作所 | 力学量測定装置 |
JP2006303036A (ja) * | 2005-04-18 | 2006-11-02 | Fujikura Ltd | 半導体装置 |
JP4238843B2 (ja) | 2005-06-21 | 2009-03-18 | セイコーエプソン株式会社 | 半導体チップ、半導体チップの製造方法および電子機器 |
JP4265575B2 (ja) | 2005-06-21 | 2009-05-20 | セイコーエプソン株式会社 | 半導体チップおよび電子機器 |
JP4235835B2 (ja) * | 2005-08-08 | 2009-03-11 | セイコーエプソン株式会社 | 半導体装置 |
US7492044B2 (en) * | 2005-10-06 | 2009-02-17 | Lenovo (Singapore) Pte. Ltd. | System and method for decreasing stress on solder holding BGA module to computer motherboard |
WO2007058096A1 (ja) * | 2005-11-18 | 2007-05-24 | Nec Corporation | 実装基板および電子機器 |
EP1979942B1 (en) * | 2006-01-24 | 2011-03-16 | Nxp B.V. | Stress buffering package for a semiconductor component |
JP2008082952A (ja) * | 2006-09-28 | 2008-04-10 | Mitsubishi Electric Corp | 半導体感歪センサ |
JP4995551B2 (ja) * | 2006-12-01 | 2012-08-08 | ローム株式会社 | 半導体装置及び半導体装置の製造方法 |
GB2444775B (en) * | 2006-12-13 | 2011-06-08 | Cambridge Silicon Radio Ltd | Chip mounting |
US7749886B2 (en) | 2006-12-20 | 2010-07-06 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
JP4980709B2 (ja) * | 2006-12-25 | 2012-07-18 | ローム株式会社 | 半導体装置 |
TWI353644B (en) * | 2007-04-25 | 2011-12-01 | Ind Tech Res Inst | Wafer level packaging structure |
JP4708399B2 (ja) * | 2007-06-21 | 2011-06-22 | 新光電気工業株式会社 | 電子装置の製造方法及び電子装置 |
JP4213191B1 (ja) * | 2007-09-06 | 2009-01-21 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP2009117699A (ja) * | 2007-11-08 | 2009-05-28 | Shinko Electric Ind Co Ltd | 半導体パッケージ用部品及び半導体パッケージ用部品の製造方法 |
JP5627835B2 (ja) * | 2007-11-16 | 2014-11-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US8373275B2 (en) * | 2008-01-29 | 2013-02-12 | International Business Machines Corporation | Fine pitch solder bump structure with built-in stress buffer |
JP5361264B2 (ja) * | 2008-07-04 | 2013-12-04 | ローム株式会社 | 半導体装置 |
KR101534682B1 (ko) * | 2009-03-13 | 2015-07-08 | 삼성전자주식회사 | 범프에 스틱을 구비하는 반도체 장치 |
US8895358B2 (en) * | 2009-09-11 | 2014-11-25 | Stats Chippac, Ltd. | Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP |
JP5357784B2 (ja) * | 2010-01-05 | 2013-12-04 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US8264089B2 (en) * | 2010-03-17 | 2012-09-11 | Maxim Integrated Products, Inc. | Enhanced WLP for superior temp cycling, drop test and high current applications |
US8294265B1 (en) * | 2010-03-31 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor |
JP2012015398A (ja) * | 2010-07-02 | 2012-01-19 | Toshiba Corp | 半導体装置 |
GB2482894B (en) | 2010-08-18 | 2014-11-12 | Cambridge Silicon Radio Ltd | Interconnection structure |
TWI463621B (zh) * | 2011-11-04 | 2014-12-01 | 矽品精密工業股份有限公司 | 封裝基板結構及其製法 |
US9978656B2 (en) * | 2011-11-22 | 2018-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming fine-pitch copper bump structures |
US9401308B2 (en) | 2013-03-12 | 2016-07-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging devices, methods of manufacture thereof, and packaging methods |
US9607921B2 (en) | 2012-01-12 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package on package interconnect structure |
US9437564B2 (en) | 2013-07-09 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method of fabricating same |
US10015888B2 (en) | 2013-02-15 | 2018-07-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect joint protective layer apparatus and method |
US9589862B2 (en) | 2013-03-11 | 2017-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures and methods of forming same |
US9263839B2 (en) | 2012-12-28 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for an improved fine pitch joint |
US9257333B2 (en) | 2013-03-11 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures and methods of forming same |
US9368398B2 (en) | 2012-01-12 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method of fabricating same |
US8791008B2 (en) * | 2012-03-21 | 2014-07-29 | Stats Chippac, Ltd. | Semiconductor device and method of forming micro-vias partially through insulating material over bump interconnect conductive layer for stress relief |
US9082776B2 (en) | 2012-08-24 | 2015-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package having protective layer with curved surface and method of manufacturing same |
CN102915986B (zh) | 2012-11-08 | 2015-04-01 | 南通富士通微电子股份有限公司 | 芯片封装结构 |
WO2014071815A1 (zh) | 2012-11-08 | 2014-05-15 | 南通富士通微电子股份有限公司 | 半导体器件及其形成方法 |
US9379077B2 (en) | 2012-11-08 | 2016-06-28 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
US9035461B2 (en) | 2013-01-30 | 2015-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor devices and packaging methods |
US9484291B1 (en) * | 2013-05-28 | 2016-11-01 | Amkor Technology Inc. | Robust pillar structure for semicondcutor device contacts |
JP2015095482A (ja) | 2013-11-08 | 2015-05-18 | アイメックImec | 半導体部品上へのマイクロバンプの作製方法 |
CN106133896B (zh) * | 2014-04-04 | 2018-12-04 | 三菱电机株式会社 | 半导体模块 |
US20150364430A1 (en) * | 2014-06-16 | 2015-12-17 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming a Dampening Structure to Improve Board Level Reliability |
US10804153B2 (en) | 2014-06-16 | 2020-10-13 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method to minimize stress on stack via |
US9892962B2 (en) | 2015-11-30 | 2018-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level chip scale package interconnects and methods of manufacture thereof |
JP7407498B2 (ja) * | 2017-09-15 | 2024-01-04 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
US10361122B1 (en) * | 2018-04-20 | 2019-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Processes for reducing leakage and improving adhesion |
US11069622B2 (en) | 2019-03-22 | 2021-07-20 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Interposer-type component carrier and method of manufacturing the same |
KR20220109753A (ko) | 2021-01-29 | 2022-08-05 | 삼성전자주식회사 | 포스트를 포함하는 반도체 패키지 |
Family Cites Families (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3495324A (en) * | 1967-11-13 | 1970-02-17 | Sperry Rand Corp | Ohmic contact for planar devices |
US4087314A (en) * | 1976-09-13 | 1978-05-02 | Motorola, Inc. | Bonding pedestals for semiconductor devices |
JPS5955037A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Ltd | 半導体装置 |
US5126820A (en) * | 1985-02-01 | 1992-06-30 | Advanced Micro Devices, Inc. | Thermal expansion compensated metal lead frame for integrated circuit package |
JPS61218145A (ja) | 1985-03-25 | 1986-09-27 | Hitachi Ltd | 半導体装置 |
JPH0818473B2 (ja) * | 1985-07-31 | 1996-02-28 | トッパン・ムーア株式会社 | 機密水準を設定できるicカード |
US4723197A (en) * | 1985-12-16 | 1988-02-02 | National Semiconductor Corporation | Bonding pad interconnection structure |
DE3788119T2 (de) | 1986-12-19 | 1994-05-11 | Philips Nv | Verfahren zum Herstellen einer Halbleitervorrichtung mit vermindertem Verpackungsdruck. |
JPS63221629A (ja) * | 1987-03-11 | 1988-09-14 | Hitachi Ltd | 電子装置 |
US5017510A (en) * | 1987-06-01 | 1991-05-21 | Texas Instruments Incorporated | Method of making a scalable fuse link element |
US4743568A (en) * | 1987-07-24 | 1988-05-10 | Motorola Inc. | Multilevel interconnect transfer process |
JPH01209746A (ja) | 1988-02-17 | 1989-08-23 | Nec Corp | 半導体装置 |
JPH01214141A (ja) * | 1988-02-23 | 1989-08-28 | Nec Corp | フリップチップ型半導体装置 |
EP0393220B1 (en) * | 1989-04-20 | 1994-07-13 | International Business Machines Corporation | Integrated circuit package |
JPH0348435A (ja) * | 1989-07-17 | 1991-03-01 | Oki Electric Ind Co Ltd | フリップチップ素子の実装構造 |
US5148266A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies having interposer and flexible lead |
JP2958136B2 (ja) * | 1991-03-08 | 1999-10-06 | 株式会社日立製作所 | 半導体集積回路装置、その製造方法および実装構造 |
JP3285919B2 (ja) * | 1992-02-05 | 2002-05-27 | 株式会社東芝 | 半導体装置 |
JPH05251496A (ja) * | 1992-03-09 | 1993-09-28 | Nec Yamagata Ltd | 半導体素子 |
JP3057130B2 (ja) * | 1993-02-18 | 2000-06-26 | 三菱電機株式会社 | 樹脂封止型半導体パッケージおよびその製造方法 |
TW347149U (en) | 1993-02-26 | 1998-12-01 | Dow Corning | Integrated circuits protected from the environment by ceramic and barrier metal layers |
JPH0745665A (ja) | 1993-08-02 | 1995-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH07115096A (ja) * | 1993-10-18 | 1995-05-02 | Fujitsu Ltd | バンプ電極 |
JPH07212045A (ja) | 1994-01-21 | 1995-08-11 | Hitachi Ltd | 電子部品及びその製造方法 |
US5435482A (en) * | 1994-02-04 | 1995-07-25 | Lsi Logic Corporation | Integrated circuit having a coplanar solder ball contact array |
JPH0817860A (ja) | 1994-06-30 | 1996-01-19 | Oki Electric Ind Co Ltd | 電子部品の製造方法 |
JPH0837190A (ja) | 1994-07-22 | 1996-02-06 | Nec Corp | 半導体装置 |
JPH0878484A (ja) * | 1994-09-05 | 1996-03-22 | Hitachi Cable Ltd | Tabテープキャリア及び半導体装置 |
JP2616565B2 (ja) | 1994-09-12 | 1997-06-04 | 日本電気株式会社 | 電子部品組立体 |
JP3142723B2 (ja) * | 1994-09-21 | 2001-03-07 | シャープ株式会社 | 半導体装置及びその製造方法 |
JPH08111473A (ja) | 1994-10-07 | 1996-04-30 | Hitachi Ltd | ボールグリッドアレイ型パッケージ及びそれを用いた実装構造 |
JP2730492B2 (ja) * | 1994-10-25 | 1998-03-25 | 日本電気株式会社 | 半導体装置 |
JP3400877B2 (ja) * | 1994-12-14 | 2003-04-28 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JPH08172112A (ja) | 1994-12-19 | 1996-07-02 | Sony Corp | Icチップの配置方法 |
JPH08181423A (ja) * | 1994-12-27 | 1996-07-12 | Nippon Telegr & Teleph Corp <Ntt> | はんだバンプ実装用端子電極構造 |
JP3362545B2 (ja) * | 1995-03-09 | 2003-01-07 | ソニー株式会社 | 半導体装置の製造方法 |
JP3356921B2 (ja) | 1995-03-24 | 2002-12-16 | 新光電気工業株式会社 | 半導体装置およびその製造方法 |
DE69635397T2 (de) | 1995-03-24 | 2006-05-24 | Shinko Electric Industries Co., Ltd. | Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren |
JP3301894B2 (ja) | 1995-04-10 | 2002-07-15 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP3569585B2 (ja) | 1995-03-24 | 2004-09-22 | 新光電気工業株式会社 | 半導体装置 |
US5691248A (en) * | 1995-07-26 | 1997-11-25 | International Business Machines Corporation | Methods for precise definition of integrated circuit chip edges |
KR100386061B1 (ko) * | 1995-10-24 | 2003-08-21 | 오끼 덴끼 고오교 가부시끼가이샤 | 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임 |
US5757079A (en) * | 1995-12-21 | 1998-05-26 | International Business Machines Corporation | Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages and the resulting MLTF structure |
US6111317A (en) * | 1996-01-18 | 2000-08-29 | Kabushiki Kaisha Toshiba | Flip-chip connection type semiconductor integrated circuit device |
JPH09321168A (ja) * | 1996-03-22 | 1997-12-12 | Shinko Electric Ind Co Ltd | 半導体パッケージ及び半導体装置 |
JP4258660B2 (ja) * | 1997-01-17 | 2009-04-30 | セイコーエプソン株式会社 | 半導体装置 |
TW448524B (en) * | 1997-01-17 | 2001-08-01 | Seiko Epson Corp | Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment |
DE69830883T2 (de) | 1997-03-10 | 2006-04-20 | Seiko Epson Corp. | Halbleiterbauelement und mit diesem Bauelement bestückte Leiterplatte |
US6172874B1 (en) * | 1998-04-06 | 2001-01-09 | Silicon Graphics, Inc. | System for stacking of integrated circuit packages |
TW434756B (en) * | 1998-06-01 | 2001-05-16 | Hitachi Ltd | Semiconductor device and its manufacturing method |
JP3606769B2 (ja) * | 1999-07-13 | 2005-01-05 | 新光電気工業株式会社 | 半導体装置 |
US6511858B2 (en) * | 2000-09-27 | 2003-01-28 | Fujitsu Quantum Devices Limited | Method for fabricating semiconductor device |
-
1998
- 1998-01-14 TW TW087100431A patent/TW448524B/zh not_active IP Right Cessation
- 1998-01-16 CN CNB2004100384050A patent/CN100378978C/zh not_active Expired - Lifetime
- 1998-01-16 US US09/142,856 patent/US6323542B1/en not_active Expired - Lifetime
- 1998-01-16 KR KR1019980707333A patent/KR100540303B1/ko not_active IP Right Cessation
- 1998-01-16 KR KR10-2005-7011116A patent/KR100531976B1/ko not_active IP Right Cessation
- 1998-01-16 KR KR10-2004-7004846A patent/KR20040037234A/ko active Search and Examination
- 1998-01-16 EP EP98900382A patent/EP0917195A4/en not_active Withdrawn
- 1998-01-16 WO PCT/JP1998/000130 patent/WO1998032170A1/ja not_active Application Discontinuation
- 1998-01-16 CN CNB988000377A patent/CN1154176C/zh not_active Expired - Lifetime
- 1998-01-16 AU AU54959/98A patent/AU5495998A/en not_active Abandoned
- 1998-01-16 CN CNB2007101612965A patent/CN100521175C/zh not_active Expired - Lifetime
- 1998-01-16 JP JP53270398A patent/JP3811957B2/ja not_active Expired - Lifetime
- 1998-01-16 CN CNB2007100854647A patent/CN100517625C/zh not_active Expired - Lifetime
-
2001
- 2001-09-18 US US09/953,858 patent/US6518651B2/en not_active Expired - Lifetime
-
2002
- 2002-12-31 US US10/331,510 patent/US7235881B2/en not_active Expired - Fee Related
-
2007
- 2007-04-20 US US11/785,880 patent/US7307351B2/en not_active Expired - Fee Related
- 2007-10-29 US US11/976,835 patent/US7485973B2/en not_active Expired - Fee Related
-
2008
- 2008-09-26 JP JP2008247471A patent/JP2009027185A/ja active Pending
- 2008-12-23 US US12/343,166 patent/US7755205B2/en not_active Expired - Fee Related
-
2010
- 2010-06-04 US US12/794,401 patent/US7888177B2/en not_active Expired - Fee Related
-
2011
- 2011-01-03 US US12/983,733 patent/US8399999B2/en not_active Expired - Fee Related
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3811957B2 (ja) | 電子部品及び半導体装置 | |
US6900548B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
JP3526548B2 (ja) | 半導体装置及びその製造方法 | |
US6608389B1 (en) | Semiconductor device with stress relieving layer comprising circuit board and electronic instrument | |
JP4310647B2 (ja) | 半導体装置及びその製造方法 | |
JP4258660B2 (ja) | 半導体装置 | |
US7863719B2 (en) | Wafer level chip scale package | |
JP3905032B2 (ja) | 半導体装置、および、その製造方法 | |
JPH11220069A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR101009158B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
JP2011034988A (ja) | 半導体装置 | |
WO1999049511A1 (fr) | Composant a semi-conducteur, sa fabrication, plaquette de circuit et composant electronique | |
JP2005019809A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050719 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |