JPH01209746A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01209746A JPH01209746A JP63035908A JP3590888A JPH01209746A JP H01209746 A JPH01209746 A JP H01209746A JP 63035908 A JP63035908 A JP 63035908A JP 3590888 A JP3590888 A JP 3590888A JP H01209746 A JPH01209746 A JP H01209746A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polyimide
- electrode
- stress
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 229910000679 solder Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229920006015 heat resistant resin Polymers 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 abstract description 18
- 239000004642 Polyimide Substances 0.000 abstract description 16
- 239000004020 conductor Substances 0.000 abstract description 10
- 229920005989 resin Polymers 0.000 abstract description 10
- 239000011347 resin Substances 0.000 abstract description 10
- 230000004888 barrier function Effects 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 229910010272 inorganic material Inorganic materials 0.000 abstract description 2
- 239000011147 inorganic material Substances 0.000 abstract description 2
- 239000007769 metal material Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 35
- 230000000694 effects Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にはんだバンブ電極を有
するフリップチップ型の半導体装置に関する。
するフリップチップ型の半導体装置に関する。
第３図は従来の半導体装置の一例の断面図である。
半導体装置は、シリコン基板１の表面に設けられた電極
２上にバリアメタル９を介してはんだバンプ１０を有し
て構成されている。
２上にバリアメタル９を介してはんだバンプ１０を有し
て構成されている。
パッシベーション膜３としては、シリコン酸化膜や窒化
膜、あるいはポリイミド樹脂等の樹脂パッシベーション
膜が使用される場合もあった。
膜、あるいはポリイミド樹脂等の樹脂パッシベーション
膜が使用される場合もあった。
上述した従来の半導体装置は、はんだバンブ電極がＡＮ
電極上に直接バリアメタルを形成しているので、バンプ
の下地層の構造には、はんだバンブ電極を設けた半導体
装置を搭載基板上に搭載した後で接続部分が受ける機械
的応力を吸収する機能がなく、その応力の大部分がバン
ブ電極そのものに委ねられていた。
電極上に直接バリアメタルを形成しているので、バンプ
の下地層の構造には、はんだバンブ電極を設けた半導体
装置を搭載基板上に搭載した後で接続部分が受ける機械
的応力を吸収する機能がなく、その応力の大部分がバン
ブ電極そのものに委ねられていた。
一般にフリッ、ブチツブを実装する場合に信頼性上特に
問題とされる点は、搭載基板とフリップチップ間の熱膨
張係数の差によって生じる応力による接続部分の劣化で
あるが、従来のはんだバンプ構造にはこれら応力を吸収
する働きが非常に小さいので、半導体装置が劣化すると
いう問題があった。
問題とされる点は、搭載基板とフリップチップ間の熱膨
張係数の差によって生じる応力による接続部分の劣化で
あるが、従来のはんだバンプ構造にはこれら応力を吸収
する働きが非常に小さいので、半導体装置が劣化すると
いう問題があった。
本発明の目的は、はんだバンプを搭載基板に接続した後
の応力による劣化の生じない半導体装置を提供すること
にある。
の応力による劣化の生じない半導体装置を提供すること
にある。
本発明の半導体装置は、半導体基板の一主面に形成され
たＡｅ電極と前記半導体基板の上に設けられかつ前記へ
２電極に接続するはんだバンプとを有する半導体装置に
おいて、前記＾ｅ電極と前記はんだバンプの下部電極と
の間に複数の低応力耐熱性樹脂層及び少なくとも１層の
導電層からなる多層配線層を含んで構成されている。
たＡｅ電極と前記半導体基板の上に設けられかつ前記へ
２電極に接続するはんだバンプとを有する半導体装置に
おいて、前記＾ｅ電極と前記はんだバンプの下部電極と
の間に複数の低応力耐熱性樹脂層及び少なくとも１層の
導電層からなる多層配線層を含んで構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例の断面図である。
半導体装置は、シリコン基板１の表面のｋｅ電極２の上
に、第１導電層５と第２ポリイミド層６と第２導電層７
の多層配線層を介してはんだバンプ１０を接続するバリ
アメタル層９を形成している。
に、第１導電層５と第２ポリイミド層６と第２導電層７
の多層配線層を介してはんだバンプ１０を接続するバリ
アメタル層９を形成している。
第１導体層５はＡｆ電極２の上から横の第１ポリイミド
層の上に延び、そこで第２導体層７とＰ面で接続し、Ａ
Ｎ電極２とバリアメタル層９はジグザグに接続され、機
械的にも柔い構造である。
層の上に延び、そこで第２導体層７とＰ面で接続し、Ａ
Ｎ電極２とバリアメタル層９はジグザグに接続され、機
械的にも柔い構造である。
ポリイミドは耐熱性を有し、微細パターン化の可能な樹
脂として広く用いられているが、無機材料、金属材料に
比較して弾性係数が約２折紙いために発生する応力は小
さいものとなる。
脂として広く用いられているが、無機材料、金属材料に
比較して弾性係数が約２折紙いために発生する応力は小
さいものとなる。
また、他から加わる応力を吸収する効果も生じる。
本実施例では、この低応力樹脂であるポリイミド層をは
んだバンプ１０の下方に厚く形成している。
んだバンプ１０の下方に厚く形成している。
樹脂層と導体層の暦数を増減することにより所望の厚み
を設定できる ポリイミドの場合、その弾性率と膜厚によって応力が異
なってくるが（たとえば昭和５９年電子通信学会総合全
国大会１−２４）、適度な応力吸収の効果を得、かつポ
リイミドそのものから発生する応力の影響を受けぬ様に
するためには、ポリイミドの膜厚は２０〜２００μｍぐ
らいが適切である。
を設定できる ポリイミドの場合、その弾性率と膜厚によって応力が異
なってくるが（たとえば昭和５９年電子通信学会総合全
国大会１−２４）、適度な応力吸収の効果を得、かつポ
リイミドそのものから発生する応力の影響を受けぬ様に
するためには、ポリイミドの膜厚は２０〜２００μｍぐ
らいが適切である。
通常、ポリイミドの場合、良好にパターン化可能な一層
の厚みは２〜２０μｍ程度であるため、十分な厚みを得
るためには本実施例のように多層構造にする必要がある
。
の厚みは２〜２０μｍ程度であるため、十分な厚みを得
るためには本実施例のように多層構造にする必要がある
。
また、各導体層は、スパッタ法、蒸着法、めっき法にて
形成可能な単層又は多層構造とすることができる。
形成可能な単層又は多層構造とすることができる。
第２図は本発明の第２の実施例の断面図である。
半導体装置は、耐熱性樹脂層と配線層とにより多層配線
を行なう事は第１の実施例と同様であるが、第２導電層
７を一方のはんだバンプ１０の下のバリアメタル層９及
び第１導電層５の面Ｐに接続だけでなく、他方のバリア
メタル層９．及び第１導電層５１の面Ｑに接続する配線
または電極引出し配線として兼用している。
を行なう事は第１の実施例と同様であるが、第２導電層
７を一方のはんだバンプ１０の下のバリアメタル層９及
び第１導電層５の面Ｐに接続だけでなく、他方のバリア
メタル層９．及び第１導電層５１の面Ｑに接続する配線
または電極引出し配線として兼用している。
厚い低応力樹脂層と電極引き出し配線とによってバンプ
下部構造を形成する場合に、バンブ電極の配置はＡｌ電
極２．２ｆｉの垂直上方に限定する必要はなくなるとい
う効果がある。
下部構造を形成する場合に、バンブ電極の配置はＡｌ電
極２．２ｆｉの垂直上方に限定する必要はなくなるとい
う効果がある。
以上説明したように本発明は、バンプ下地層を耐熱性低
応力樹脂層と導体配線層とによって形成することにより
、フリップチップ形の半導体装置を搭載後に発生する応
力をバンプの下地層により吸収させることができる。
応力樹脂層と導体配線層とによって形成することにより
、フリップチップ形の半導体装置を搭載後に発生する応
力をバンプの下地層により吸収させることができる。
また、導体層を利用して半導体チップ上に配線を行なう
ことができ、バンブ電極を任意の場所に配置させること
ができ、この際、半導体チップの機能部に与えるダメー
ジについて考慮する必要が少なくなる。
ことができ、バンブ電極を任意の場所に配置させること
ができ、この際、半導体チップの機能部に与えるダメー
ジについて考慮する必要が少なくなる。
またその結果、半導体チップ表面に厚い（Ｍ脂層を形成
することができ、半導体素子表面の保護効果やα線遮へ
い効果を付与することも容易となる。
することができ、半導体素子表面の保護効果やα線遮へ
い効果を付与することも容易となる。
本発明によって得られるフリップチップ形半導体装置は
、従来のように搭載基板との熱膨張係数の差を考慮する
必要が少なくなり、バンプ配置やバンプサイズを自由に
設定できることから、チップ搭載基板は廉価なセラミッ
ク基板や樹脂基板を使用するも可能となり、同時に高い
接続信頼性を得ることができる。
、従来のように搭載基板との熱膨張係数の差を考慮する
必要が少なくなり、バンプ配置やバンプサイズを自由に
設定できることから、チップ搭載基板は廉価なセラミッ
ク基板や樹脂基板を使用するも可能となり、同時に高い
接続信頼性を得ることができる。
第１図は本発明の第１の実施例の断面図、第２図は本発
明の第２の実施例の断面図、第３図は従来の半導体装置
の一例の断面図である。 １・・・シリコン基板、２・・・Ａｅ主電極３・・・表
面保護膜、４・・・第１ポリイミド層、５・・・第１導
電膜、６・・・第２ポリイミド層、７・・・第２導電層
、８・・・第２ポリイミド層、９・・・バリヤメタル層
、１０・・・はんだバンプ。 第 １ 図
明の第２の実施例の断面図、第３図は従来の半導体装置
の一例の断面図である。 １・・・シリコン基板、２・・・Ａｅ主電極３・・・表
面保護膜、４・・・第１ポリイミド層、５・・・第１導
電膜、６・・・第２ポリイミド層、７・・・第２導電層
、８・・・第２ポリイミド層、９・・・バリヤメタル層
、１０・・・はんだバンプ。 第 １ 図
Claims (1)
- 半導体基板の一主面に形成されたＡｌ電極と前記半導
体基板の上に設けられかつ前記Ａｌ電極に接続するはん
だバンプとを有する半導体装置において、前記Ａｌ電極
と前記はんだバンプの下部電極との間に複数の低応力耐
熱性樹脂層及び少なくとも１層の導電層からなる多層配
線層を含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035908A JPH01209746A (ja) | 1988-02-17 | 1988-02-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035908A JPH01209746A (ja) | 1988-02-17 | 1988-02-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01209746A true JPH01209746A (ja) | 1989-08-23 |
Family
ID=12455129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63035908A Pending JPH01209746A (ja) | 1988-02-17 | 1988-02-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01209746A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5874782A (en) * | 1995-08-24 | 1999-02-23 | International Business Machines Corporation | Wafer with elevated contact structures |
| WO1999050907A1 (en) * | 1998-03-27 | 1999-10-07 | Seiko Epson Corporation | Semiconductor device, method for manufacturing the same, circuit board and electronic apparatus |
| US6191493B1 (en) | 1993-02-18 | 2001-02-20 | Mitsubishi Denki Kabushiki Kaisha | Resin seal semiconductor package and manufacturing method of the same |
| EP1107307A4 (en) * | 1999-06-15 | 2001-12-27 | SEMICONDUCTOR HOUSING, SEMICONDUCTOR DEVICE, ELECTRONIC ELEMENT AND PRODUCTION OF A SEMICONDUCTOR HOUSING | |
| US6498396B1 (en) | 1995-03-30 | 2002-12-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor chip scale package and ball grid array structures |
| US6608377B2 (en) * | 2001-01-30 | 2003-08-19 | Samsung Electronics Co., Ltd. | Wafer level package including ground metal layer |
| EP1589329A1 (en) * | 2003-01-30 | 2005-10-26 | Fujikura Ltd. | Semiconductor pressure sensor and process for fabricating the same |
| KR100526061B1 (ko) * | 1999-03-10 | 2005-11-08 | 삼성전자주식회사 | 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법 |
| DE102004028572A1 (de) * | 2004-06-15 | 2006-01-12 | Infineon Technologies Ag | Umverdrahtungseinrichtung für elektronische Bauelemente |
| US6989605B2 (en) | 1997-03-10 | 2006-01-24 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| JP2008294481A (ja) * | 1996-12-04 | 2008-12-04 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7485973B2 (en) | 1997-01-17 | 2009-02-03 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| JP2011505705A (ja) * | 2007-12-04 | 2011-02-24 | エーティーアイ・テクノロジーズ・ユーエルシー | アンダーバンプ配線層の方法および装置 |
| US7999384B2 (en) * | 1998-12-21 | 2011-08-16 | Megica Corporation | Top layers of metal for high performance IC's |
| US8809182B2 (en) | 2008-05-01 | 2014-08-19 | International Business Machines Corporation | Pad cushion structure and method of fabrication for Pb-free C4 integrated circuit chip joining |
-
1988
- 1988-02-17 JP JP63035908A patent/JPH01209746A/ja active Pending
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191493B1 (en) | 1993-02-18 | 2001-02-20 | Mitsubishi Denki Kabushiki Kaisha | Resin seal semiconductor package and manufacturing method of the same |
| US6498396B1 (en) | 1995-03-30 | 2002-12-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor chip scale package and ball grid array structures |
| US5874782A (en) * | 1995-08-24 | 1999-02-23 | International Business Machines Corporation | Wafer with elevated contact structures |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7842598B2 (en) | 1996-12-04 | 2010-11-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| JP2008294481A (ja) * | 1996-12-04 | 2008-12-04 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| US7521796B2 (en) | 1996-12-04 | 2009-04-21 | Seiko Epson Corporation | Method of making the semiconductor device, circuit board, and electronic instrument |
| JP2009004815A (ja) * | 1996-12-04 | 2009-01-08 | Seiko Epson Corp | 半導体装置及びその製造方法、並びに電子部品及びその製造方法 |
| US8384213B2 (en) | 1996-12-04 | 2013-02-26 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| JP2012169679A (ja) * | 1996-12-04 | 2012-09-06 | Seiko Epson Corp | 半導体装置及びその製造方法、並びに電子部品及びその製造方法 |
| US7511362B2 (en) | 1996-12-04 | 2009-03-31 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US8115284B2 (en) | 1996-12-04 | 2012-02-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board and electronic instrument |
| US7888260B2 (en) | 1996-12-04 | 2011-02-15 | Seiko Epson Corporation | Method of making electronic device |
| US8399999B2 (en) | 1997-01-17 | 2013-03-19 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7485973B2 (en) | 1997-01-17 | 2009-02-03 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7755205B2 (en) | 1997-01-17 | 2010-07-13 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7888177B2 (en) | 1997-01-17 | 2011-02-15 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7119445B2 (en) | 1997-03-10 | 2006-10-10 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7436071B2 (en) | 1997-03-10 | 2008-10-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7932612B2 (en) | 1997-03-10 | 2011-04-26 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| JP2009010436A (ja) * | 1997-03-10 | 2009-01-15 | Seiko Epson Corp | 電子部品及び半導体装置並びにこれらの製造方法 |
| US6989605B2 (en) | 1997-03-10 | 2006-01-24 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US8134237B2 (en) | 1997-03-10 | 2012-03-13 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7598619B2 (en) | 1997-03-10 | 2009-10-06 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US6414390B2 (en) | 1998-03-27 | 2002-07-02 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument |
| US6181010B1 (en) | 1998-03-27 | 2001-01-30 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument |
| WO1999050907A1 (en) * | 1998-03-27 | 1999-10-07 | Seiko Epson Corporation | Semiconductor device, method for manufacturing the same, circuit board and electronic apparatus |
| US7999384B2 (en) * | 1998-12-21 | 2011-08-16 | Megica Corporation | Top layers of metal for high performance IC's |
| KR100526061B1 (ko) * | 1999-03-10 | 2005-11-08 | 삼성전자주식회사 | 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법 |
| US7157363B2 (en) | 1999-06-15 | 2007-01-02 | Fujikura Ltd. | Method for producing a semiconductor package, with a rerouted electrode formed on a resin projection portion |
| US7023088B2 (en) | 1999-06-15 | 2006-04-04 | Fujikura Ltd. | Semiconductor package, semiconductor device and electronic device |
| US6835595B1 (en) | 1999-06-15 | 2004-12-28 | Fujikura Ltd. | Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package |
| EP1107307A4 (en) * | 1999-06-15 | 2001-12-27 | SEMICONDUCTOR HOUSING, SEMICONDUCTOR DEVICE, ELECTRONIC ELEMENT AND PRODUCTION OF A SEMICONDUCTOR HOUSING | |
| US6608377B2 (en) * | 2001-01-30 | 2003-08-19 | Samsung Electronics Co., Ltd. | Wafer level package including ground metal layer |
| EP1589329A4 (en) * | 2003-01-30 | 2011-09-28 | Fujikura Ltd | SEMICONDUCTOR PRESSURE SENSOR AND PROCESS FOR ITS MANUFACTURE |
| EP1589329A1 (en) * | 2003-01-30 | 2005-10-26 | Fujikura Ltd. | Semiconductor pressure sensor and process for fabricating the same |
| DE102004028572B4 (de) * | 2004-06-15 | 2008-08-14 | Qimonda Ag | Umverdrahtungseinrichtung für elektronische Bauelemente |
| DE102004028572A1 (de) * | 2004-06-15 | 2006-01-12 | Infineon Technologies Ag | Umverdrahtungseinrichtung für elektronische Bauelemente |
| JP2011505705A (ja) * | 2007-12-04 | 2011-02-24 | エーティーアイ・テクノロジーズ・ユーエルシー | アンダーバンプ配線層の方法および装置 |
| US8809182B2 (en) | 2008-05-01 | 2014-08-19 | International Business Machines Corporation | Pad cushion structure and method of fabrication for Pb-free C4 integrated circuit chip joining |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01209746A (ja) | 半導体装置 | |
| US6900548B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP4698125B2 (ja) | バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ | |
| US7265045B2 (en) | Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging | |
| US6958527B2 (en) | Wiring board having interconnect pattern with land, and semiconductor device, circuit board, and electronic equipment incorporating the same | |
| JP2002093946A (ja) | 半導体装置及び半導体装置の実装構造体 | |
| JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
| JPH09330934A (ja) | 半導体装置及びその製造方法 | |
| JP2006294704A (ja) | 半導体装置 | |
| US8338965B2 (en) | Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device | |
| US7180185B2 (en) | Semiconductor device with connections for bump electrodes | |
| JPH0547842A (ja) | 半導体装置 | |
| KR20010075933A (ko) | 반도체 패키지 및 그 제조방법 | |
| JP3865557B2 (ja) | 半導体装置 | |
| JPH08222571A (ja) | フリップチップｉｃとその製造方法 | |
| JP3173488B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| US20040026797A1 (en) | Flip chip package substrate | |
| JPH07335648A (ja) | 半導体装置の突起電極 | |
| JP2847949B2 (ja) | 半導体装置 | |
| JPH0574857A (ja) | 半導体装置 | |
| JP2638089B2 (ja) | 半導体装置 | |
| JPS6079763A (ja) | 半導体装置 | |
| JP3316532B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11204677A (ja) | 半導体装置およびその製造方法 | |
| JPS58140143A (ja) | 複合型半導体装置 |