JPS61218145A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61218145A JPS61218145A JP5835485A JP5835485A JPS61218145A JP S61218145 A JPS61218145 A JP S61218145A JP 5835485 A JP5835485 A JP 5835485A JP 5835485 A JP5835485 A JP 5835485A JP S61218145 A JPS61218145 A JP S61218145A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- film
- bonding
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置、特に有機性層間絶縁膜を有する3
層アルミニウム配線のポンディングパッド(外部接続用
端子)部よりの引出し構造に関する。
層アルミニウム配線のポンディングパッド(外部接続用
端子)部よりの引出し構造に関する。
ICやLSIのごとき半導体集積回路装置において、1
チツプあたシの素子数が増大するに伴い、素子間を接続
するためのアルミニウム配線は2層、3層あるいはそれ
以上に多層化され、同時に微細化された多層配線構造が
採用されている。
チツプあたシの素子数が増大するに伴い、素子間を接続
するためのアルミニウム配線は2層、3層あるいはそれ
以上に多層化され、同時に微細化された多層配線構造が
採用されている。
仁のような多層化された配線の層間絶縁膜として、従来
はシリコン酸化物系の無機絶縁材が使われていたが、浮
腰に形成した場合に熱歪を生じてクラック等を起し、又
、多層に形成すると配線による表面段差が甚しくなシ、
断線不良の原因になりた。このような無機絶縁膜に代っ
て比較的低温で処理でき、表面の平坦性′1に確保でき
る有機絶縁膜が使われ、特に出願人によシ開発された高
耐熱性のポリイミド系高分子樹脂を層間絶&膜に用いた
配線構造が用いられている。(特公昭57−36759
公報、@工業調査会発行電子材料)このポリイミド系
樹脂はたとえば芳香族ジアミンと芳香族テトラカルボン
酸二無水物とを反応して得られる重合物からなシ、その
プレポリマー溶液を配線の形成された基板表面にスピン
ナ塗布したのち、溶媒成分を蒸発させ、200−300
℃で熱処理して重合硬化させ被膜して形成するものであ
る。
はシリコン酸化物系の無機絶縁材が使われていたが、浮
腰に形成した場合に熱歪を生じてクラック等を起し、又
、多層に形成すると配線による表面段差が甚しくなシ、
断線不良の原因になりた。このような無機絶縁膜に代っ
て比較的低温で処理でき、表面の平坦性′1に確保でき
る有機絶縁膜が使われ、特に出願人によシ開発された高
耐熱性のポリイミド系高分子樹脂を層間絶&膜に用いた
配線構造が用いられている。(特公昭57−36759
公報、@工業調査会発行電子材料)このポリイミド系
樹脂はたとえば芳香族ジアミンと芳香族テトラカルボン
酸二無水物とを反応して得られる重合物からなシ、その
プレポリマー溶液を配線の形成された基板表面にスピン
ナ塗布したのち、溶媒成分を蒸発させ、200−300
℃で熱処理して重合硬化させ被膜して形成するものであ
る。
このような3層配線構造を有する半導体装置においては
、3層配線層の一部が基体(チップ)周辺部でポンディ
ングパッドをして絶縁膜を介在させることなく積層され
た構造が用いられているが、そのパッドよりの配線引出
しにおいて下記のような問題があった。
、3層配線層の一部が基体(チップ)周辺部でポンディ
ングパッドをして絶縁膜を介在させることなく積層され
た構造が用いられているが、そのパッドよりの配線引出
しにおいて下記のような問題があった。
第5図は従来からある3層配#搗造を有す半導体装置に
おけるポンディングパッド部の一例を断面図で示すもの
である。
おけるポンディングパッド部の一例を断面図で示すもの
である。
1は半導体基体でありて、図示されない部分で基体表面
にバイポーラnpn)7ンジスタなどの半導体素子が形
成され、各素子にはAl (アルミニウム)膜よシなる
3膚の配線が接続されている。
にバイポーラnpn)7ンジスタなどの半導体素子が形
成され、各素子にはAl (アルミニウム)膜よシなる
3膚の配線が接続されている。
2は第1層の人ノ配線の一部を用いて形成したポンディ
ングパッド部の第1#AA!膜である。
ングパッド部の第1#AA!膜である。
3は第1層AJ配線と第2層AJ配線との層間絶縁膜で
、たとえばポリイミド系樹脂膜からなる。
、たとえばポリイミド系樹脂膜からなる。
4は第2屠A/配線の一部を用いて形成したポンディン
グパッド部の第2膚AA!膜である。
グパッド部の第2膚AA!膜である。
5は第2層AI!配線と第3層AJ配線との間の層間絶
縁膜でたとえばポリイミド系樹脂からなる。
縁膜でたとえばポリイミド系樹脂からなる。
6は第3層AI配線7の一部が延長されたポンディング
パッドの第3層A!膜である。
パッドの第3層A!膜である。
8は最終保腹用絶縁膜で、たとえばポリイミド系樹脂よ
りなる。
りなる。
第1層〜第3層のAJ配線2.4.6は基板上の同一部
位に層間膜を介在させることなく重ね合わせ厚いAI積
層膜からなるポンディングパッドを構成したものであシ
、9はボンディングエリアである。
位に層間膜を介在させることなく重ね合わせ厚いAI積
層膜からなるポンディングパッドを構成したものであシ
、9はボンディングエリアである。
このポンディングパッドに対して、外部リードとの間T
hAu1等からなるワイヤ10で接続するワイヤボンデ
ィングを行うにあたって、ワイヤボンダを用いてAuワ
イヤ10を熱圧着する際、ワイヤ先端のAuボールの中
心がボンディングエリアの中心部とずれて第3層AI配
線7側に寄ってボンディングされ死場合、第6図に示す
ようにAuボール11の一部が最終保!!!膜8にかが
シ、引出されたAJ配線がAuボールの圧力金堂けて断
線を起こしやすい。これはボンディングエリア9を取囲
む層間絶縁膜3,5が柔軟性の有機樹脂であることによ
り、ボンディング圧力によりその部分3m、5mが潰れ
てうずくな)、その部分で段差部を生じる結果、上層に
あるAl配[1の引き出し部分が変形し断線するに至る
。
hAu1等からなるワイヤ10で接続するワイヤボンデ
ィングを行うにあたって、ワイヤボンダを用いてAuワ
イヤ10を熱圧着する際、ワイヤ先端のAuボールの中
心がボンディングエリアの中心部とずれて第3層AI配
線7側に寄ってボンディングされ死場合、第6図に示す
ようにAuボール11の一部が最終保!!!膜8にかが
シ、引出されたAJ配線がAuボールの圧力金堂けて断
線を起こしやすい。これはボンディングエリア9を取囲
む層間絶縁膜3,5が柔軟性の有機樹脂であることによ
り、ボンディング圧力によりその部分3m、5mが潰れ
てうずくな)、その部分で段差部を生じる結果、上層に
あるAl配[1の引き出し部分が変形し断線するに至る
。
本発明は上記した問題を克服するためになされたもので
あシ、その目的はポンディングパッドにおける配線引き
出し部の断線不良を防止できる多層配線構造の提供にあ
る。
あシ、その目的はポンディングパッドにおける配線引き
出し部の断線不良を防止できる多層配線構造の提供にあ
る。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおシである。
を簡単に説明すれば下記のとおシである。
すなわち、半導体基体表面にいくつかの半導体素子が形
成され、これらの半導体素子の上にその電極間を接続す
る3層の配線層が有機の層間絶縁膜を介在させて配設さ
れ、上記3層の配線層の一部は上記基体周辺部で外部接
続用端子(ポンディングパッド)として絶縁膜全介在さ
せることなく積層された半導体装置において、上記外部
接続用端子から引出される配線は積層された3層の配線
層のうち、最上層の配線層以外の配線層から引出されて
いるものである。これによって外部接続用端子からの配
ね引き出し部の断線不良を防止することができ、前記発
明の目的を達成できる。
成され、これらの半導体素子の上にその電極間を接続す
る3層の配線層が有機の層間絶縁膜を介在させて配設さ
れ、上記3層の配線層の一部は上記基体周辺部で外部接
続用端子(ポンディングパッド)として絶縁膜全介在さ
せることなく積層された半導体装置において、上記外部
接続用端子から引出される配線は積層された3層の配線
層のうち、最上層の配線層以外の配線層から引出されて
いるものである。これによって外部接続用端子からの配
ね引き出し部の断線不良を防止することができ、前記発
明の目的を達成できる。
〔実施例1〕
第1図は本発明による一実施例を示すものであって、3
層AJ配置t−有する半導体装置におけるポンディング
パッド部分の縦断面図である。第2図は第1図で示した
半導体装置のポンディングパッド部分に対しワイヤボン
ダ全行った状態を示す縦断面図である。第3図は第2図
に対応する平面図である。
層AJ配置t−有する半導体装置におけるポンディング
パッド部分の縦断面図である。第2図は第1図で示した
半導体装置のポンディングパッド部分に対しワイヤボン
ダ全行った状態を示す縦断面図である。第3図は第2図
に対応する平面図である。
M1図及び第2図において、前掲第5図及び第6図に共
通する構成部分に対しては同一の指示番号が与えられて
いる。
通する構成部分に対しては同一の指示番号が与えられて
いる。
すなわち、1はStからなる半導体基体で、通常のバイ
ポーラICの場合、これはP 型S1結晶基板(サブス
トレート)の上にエピタキシャル成長されたn−型Si
層でろる。このn″′″型Si層の表面に図示されない
がnpn )ランジスタ、拡散抵抗などの半導体素子
が形成される。
ポーラICの場合、これはP 型S1結晶基板(サブス
トレート)の上にエピタキシャル成長されたn−型Si
層でろる。このn″′″型Si層の表面に図示されない
がnpn )ランジスタ、拡散抵抗などの半導体素子
が形成される。
2、 4. 6は図示されないが3層のAJ配線の延長
部のAl換であってこれらを閣に絶縁膜を介在させるこ
となく3肩に重ね合わせることによって一つの淳いAJ
Mからなるポンディングパッドを構成している。9は
ボンディングエリアである。
部のAl換であってこれらを閣に絶縁膜を介在させるこ
となく3肩に重ね合わせることによって一つの淳いAJ
Mからなるポンディングパッドを構成している。9は
ボンディングエリアである。
3.5はポリイミド系樹脂などの有機絶縁物よりなる1
間絶縁換である。
間絶縁換である。
8はポリイミド系樹脂などよりなる最終保護絶縁膜であ
る。12はポンディングパッドから引出されたAJ配線
であって、この実施例では第2層のl’膜4の一部が延
びたものである。この引出しA7配線12に対して層間
膜5にあけられたスルーホール13奮通じて第1層のA
/配線14が接続される。
る。12はポンディングパッドから引出されたAJ配線
であって、この実施例では第2層のl’膜4の一部が延
びたものである。この引出しA7配線12に対して層間
膜5にあけられたスルーホール13奮通じて第1層のA
/配線14が接続される。
このような構造のポンディングパッドに対してワイヤボ
ンディングを行うにあたりて、Auワイヤ10の先端A
uボールの中心がボンディングエリアの中心部をずれて
AJ配線引出し側方向にかがりた場合、第2図に示すよ
うに、Auボール直下にあたるポリイミド系樹脂がつぶ
れて一部変形するが、Aノ配線引出し部である第2層A
Ja4の下には絶縁膜Ifi最下層のポリイミド系樹脂
Il&が一層のみであるととKよシ、変形の厚みは少な
く、(第6図の場合1/2)、したがって段差による引
き出し配線の断線不良等は生じKくい。
ンディングを行うにあたりて、Auワイヤ10の先端A
uボールの中心がボンディングエリアの中心部をずれて
AJ配線引出し側方向にかがりた場合、第2図に示すよ
うに、Auボール直下にあたるポリイミド系樹脂がつぶ
れて一部変形するが、Aノ配線引出し部である第2層A
Ja4の下には絶縁膜Ifi最下層のポリイミド系樹脂
Il&が一層のみであるととKよシ、変形の厚みは少な
く、(第6図の場合1/2)、したがって段差による引
き出し配線の断線不良等は生じKくい。
実施例で述べたとζろから明らかになるようにボンディ
ングがパッド引出し配線に与える損害は多層配線におい
ては上層のAJ配線はど大きいから、これ全下層のAl
腺から引出すことにより上記損失を低減することができ
、ボンディングによる断線不良を少なくすることが可能
となった。
ングがパッド引出し配線に与える損害は多層配線におい
ては上層のAJ配線はど大きいから、これ全下層のAl
腺から引出すことにより上記損失を低減することができ
、ボンディングによる断線不良を少なくすることが可能
となった。
〔実施例2〕
第4図は本発明の他の一実施例を示すものであり、3層
Al配線を有する半導体装置におけるポンディングパッ
ド部分の縦断面図である。同図において、第1図に共通
する構成部分に対しては同一の指示番号が与えられる。
Al配線を有する半導体装置におけるポンディングパッ
ド部分の縦断面図である。同図において、第1図に共通
する構成部分に対しては同一の指示番号が与えられる。
この実施例2ではポンディングパッドからのA!配線の
引出しをパッドを構成する3層のAl展のうちの第1層
(最下、1it)のAJ換2から行ったもので、その延
長部16に対して、その上の層間絶縁膜3にめけたスル
ーホール全通して第2層のAl配線17が接続されてい
る。
引出しをパッドを構成する3層のAl展のうちの第1層
(最下、1it)のAJ換2から行ったもので、その延
長部16に対して、その上の層間絶縁膜3にめけたスル
ーホール全通して第2層のAl配線17が接続されてい
る。
この実施例で述べられた発明によれば、前掲の実施例1
の効果で述べたのを同様に、ワイヤボンディングによっ
てポンディングパッドよりの引出し配線に与える損失は
下層のA/配線を引出すことによって低減することがで
きる。
の効果で述べたのを同様に、ワイヤボンディングによっ
てポンディングパッドよりの引出し配線に与える損失は
下層のA/配線を引出すことによって低減することがで
きる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能である。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能である。
たとえば本発明は3層以上の多層配線構造、たとえば4
層の配線構造を有する半導体装置において、4層のAJ
&よシなるポンディングパッドよりの配線引出しに同
様に適用することができる。
層の配線構造を有する半導体装置において、4層のAJ
&よシなるポンディングパッドよりの配線引出しに同
様に適用することができる。
4層配線構造の場合、最上層の第4層のみ、または第4
層と第3層のボンディングからの引出し配線を禁止する
ことになる。
層と第3層のボンディングからの引出し配線を禁止する
ことになる。
また、3層の配線構造の場合、第1層(下層)にボIJ
Si配線(Al入りSt配線を含む)?:使い、第2層
、第3層にAI!配線を使用した半導体装置において、
ポンディングパッドよシの配線引出しに対し同様に適用
することができる。
Si配線(Al入りSt配線を含む)?:使い、第2層
、第3層にAI!配線を使用した半導体装置において、
ポンディングパッドよシの配線引出しに対し同様に適用
することができる。
本発明は多層配線構造金有するバイポーラIC一般に適
用して最も効果が得られる。
用して最も効果が得られる。
第1図及び第2図は本発明の一実施例を示す3層配線構
造を有する半導体装置におけるポンディングパッド部の
縦断面図であって、このうち、第1図はワイヤボンディ
ング以前、第2図はワイヤボンディング以後の形態を示
す。 第3図は第2図に対応する平面因である。 第4図は本発明の他の一実施例を示す3層構造のポンデ
ィングパッド部の縦断面図である。 第5図及び第6図は3層配線構造を有する半導体装置の
他の例を示す縦断面図でありて、このうち第5図はワイ
ヤボンディング以前、第6図は以後の形態を示す。 1・・・半導体基板、2・・・第1層A!膜、3・・・
第1層間絶縁膜、4・・・第2層A7膜、5・・・第2
層間絶縁膜、6・・・第3層AJ換、7・・・引出しA
J配線、8・・・最終保護用絶縁膜、9・・・ボンディ
ングエリア、10・・・Auワイヤ、11・・・Auボ
ール、12・・・引出しAI配線、13・・・スルーホ
ール、14・・・第3層A!配線。 第 1 図 第 2 図 第 4 図 第 3 図 第 5 図 第 6 図
造を有する半導体装置におけるポンディングパッド部の
縦断面図であって、このうち、第1図はワイヤボンディ
ング以前、第2図はワイヤボンディング以後の形態を示
す。 第3図は第2図に対応する平面因である。 第4図は本発明の他の一実施例を示す3層構造のポンデ
ィングパッド部の縦断面図である。 第5図及び第6図は3層配線構造を有する半導体装置の
他の例を示す縦断面図でありて、このうち第5図はワイ
ヤボンディング以前、第6図は以後の形態を示す。 1・・・半導体基板、2・・・第1層A!膜、3・・・
第1層間絶縁膜、4・・・第2層A7膜、5・・・第2
層間絶縁膜、6・・・第3層AJ換、7・・・引出しA
J配線、8・・・最終保護用絶縁膜、9・・・ボンディ
ングエリア、10・・・Auワイヤ、11・・・Auボ
ール、12・・・引出しAI配線、13・・・スルーホ
ール、14・・・第3層A!配線。 第 1 図 第 2 図 第 4 図 第 3 図 第 5 図 第 6 図
Claims (1)
- 【特許請求の範囲】 1、半導体基体の一主表面に、複数の半導体素子が形成
され、これらの半導体素子の上にその電極間を接続する
3層又は3層以上の配線層が有機物の層間絶縁膜を介在
させて配設され、上記配線層の一部は上記基体周辺部で
外部接続用端子として積層されている半導体装置であっ
て、上記接続端子から引き出される配線は積層された3
層又は3層以上の配線層のうち少なくとも最上層の配線
層以外の配線層から引出されることを特徴とする半導体
装置。 2、上記有機物の層間絶縁膜の一部又は全部はポリイミ
ド系樹脂からなる特許請求の範囲第1項に記載の半導体
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5835485A JPS61218145A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5835485A JPS61218145A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61218145A true JPS61218145A (ja) | 1986-09-27 |
Family
ID=13081982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5835485A Pending JPS61218145A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61218145A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7235881B2 (en) | 1997-01-17 | 2007-06-26 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
-
1985
- 1985-03-25 JP JP5835485A patent/JPS61218145A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7235881B2 (en) | 1997-01-17 | 2007-06-26 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
US7307351B2 (en) | 1997-01-17 | 2007-12-11 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
US7485973B2 (en) | 1997-01-17 | 2009-02-03 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
US7755205B2 (en) | 1997-01-17 | 2010-07-13 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
US7888177B2 (en) | 1997-01-17 | 2011-02-15 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
US8399999B2 (en) | 1997-01-17 | 2013-03-19 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI233145B (en) | Semiconductor device | |
US7629689B2 (en) | Semiconductor integrated circuit having connection pads over active elements | |
JPH0324057B2 (ja) | ||
JP3898350B2 (ja) | 半導体装置 | |
KR100741910B1 (ko) | 구조적 강도가 향상된 칩 패드 구조를 가지는 반도체 칩 | |
JPS61218145A (ja) | 半導体装置 | |
JPH0541149U (ja) | 半導体パツケージ | |
JPS58200526A (ja) | 多層配線を有する半導体装置 | |
JPH08236706A (ja) | 半導体集積回路素子およびその素子を組み込んだ半導体装置 | |
JPS63293930A (ja) | 半導体装置における電極 | |
JP3645450B2 (ja) | 半導体装置 | |
JPH0653219A (ja) | 半導体装置 | |
JPH0438852A (ja) | 多層配線を有する半導体装置 | |
JPS62122238A (ja) | 半導体装置 | |
JPS63308924A (ja) | 半導体装置 | |
JP2800525B2 (ja) | 半導体装置 | |
JPS6245151A (ja) | 半導体装置 | |
TWI831615B (zh) | 功率晶片封裝結構 | |
JPH0462176B2 (ja) | ||
JPS6180836A (ja) | 多層配線を有する半導体装置 | |
JP3075858B2 (ja) | 半導体集積回路装置 | |
JPS60154631A (ja) | 半導体装置 | |
JPS5923111B2 (ja) | 半導体装置 | |
JPS62237748A (ja) | 半導体装置の製造方法 | |
JPS5852854A (ja) | 半導体装置 |