JPS61218145A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61218145A JPS61218145A JP5835485A JP5835485A JPS61218145A JP S61218145 A JPS61218145 A JP S61218145A JP 5835485 A JP5835485 A JP 5835485A JP 5835485 A JP5835485 A JP 5835485A JP S61218145 A JPS61218145 A JP S61218145A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- film
- bonding
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置、特に有機性層間絶縁膜を有する３
層アルミニウム配線のポンディングパッド（外部接続用
端子）部よりの引出し構造に関する。
層アルミニウム配線のポンディングパッド（外部接続用
端子）部よりの引出し構造に関する。
ＩＣやＬＳＩのごとき半導体集積回路装置において、１
チツプあたシの素子数が増大するに伴い、素子間を接続
するためのアルミニウム配線は２層、３層あるいはそれ
以上に多層化され、同時に微細化された多層配線構造が
採用されている。
チツプあたシの素子数が増大するに伴い、素子間を接続
するためのアルミニウム配線は２層、３層あるいはそれ
以上に多層化され、同時に微細化された多層配線構造が
採用されている。
仁のような多層化された配線の層間絶縁膜として、従来
はシリコン酸化物系の無機絶縁材が使われていたが、浮
腰に形成した場合に熱歪を生じてクラック等を起し、又
、多層に形成すると配線による表面段差が甚しくなシ、
断線不良の原因になりた。このような無機絶縁膜に代っ
て比較的低温で処理でき、表面の平坦性′１に確保でき
る有機絶縁膜が使われ、特に出願人によシ開発された高
耐熱性のポリイミド系高分子樹脂を層間絶＆膜に用いた
配線構造が用いられている。（特公昭５７−３６７５９
公報、＠工業調査会発行電子材料）このポリイミド系
樹脂はたとえば芳香族ジアミンと芳香族テトラカルボン
酸二無水物とを反応して得られる重合物からなシ、その
プレポリマー溶液を配線の形成された基板表面にスピン
ナ塗布したのち、溶媒成分を蒸発させ、２００−３００
℃で熱処理して重合硬化させ被膜して形成するものであ
る。
はシリコン酸化物系の無機絶縁材が使われていたが、浮
腰に形成した場合に熱歪を生じてクラック等を起し、又
、多層に形成すると配線による表面段差が甚しくなシ、
断線不良の原因になりた。このような無機絶縁膜に代っ
て比較的低温で処理でき、表面の平坦性′１に確保でき
る有機絶縁膜が使われ、特に出願人によシ開発された高
耐熱性のポリイミド系高分子樹脂を層間絶＆膜に用いた
配線構造が用いられている。（特公昭５７−３６７５９
公報、＠工業調査会発行電子材料）このポリイミド系
樹脂はたとえば芳香族ジアミンと芳香族テトラカルボン
酸二無水物とを反応して得られる重合物からなシ、その
プレポリマー溶液を配線の形成された基板表面にスピン
ナ塗布したのち、溶媒成分を蒸発させ、２００−３００
℃で熱処理して重合硬化させ被膜して形成するものであ
る。
このような３層配線構造を有する半導体装置においては
、３層配線層の一部が基体（チップ）周辺部でポンディ
ングパッドをして絶縁膜を介在させることなく積層され
た構造が用いられているが、そのパッドよりの配線引出
しにおいて下記のような問題があった。
、３層配線層の一部が基体（チップ）周辺部でポンディ
ングパッドをして絶縁膜を介在させることなく積層され
た構造が用いられているが、そのパッドよりの配線引出
しにおいて下記のような問題があった。
第５図は従来からある３層配＃搗造を有す半導体装置に
おけるポンディングパッド部の一例を断面図で示すもの
である。
おけるポンディングパッド部の一例を断面図で示すもの
である。
１は半導体基体でありて、図示されない部分で基体表面
にバイポーラｎｐｎ）７ンジスタなどの半導体素子が形
成され、各素子にはＡｌ （アルミニウム）膜よシなる
３膚の配線が接続されている。
にバイポーラｎｐｎ）７ンジスタなどの半導体素子が形
成され、各素子にはＡｌ （アルミニウム）膜よシなる
３膚の配線が接続されている。
２は第１層の人ノ配線の一部を用いて形成したポンディ
ングパッド部の第１＃ＡＡ！膜である。
ングパッド部の第１＃ＡＡ！膜である。
３は第１層ＡＪ配線と第２層ＡＪ配線との層間絶縁膜で
、たとえばポリイミド系樹脂膜からなる。
、たとえばポリイミド系樹脂膜からなる。
４は第２屠Ａ／配線の一部を用いて形成したポンディン
グパッド部の第２膚ＡＡ！膜である。
グパッド部の第２膚ＡＡ！膜である。
５は第２層ＡＩ！配線と第３層ＡＪ配線との間の層間絶
縁膜でたとえばポリイミド系樹脂からなる。
縁膜でたとえばポリイミド系樹脂からなる。
６は第３層ＡＩ配線７の一部が延長されたポンディング
パッドの第３層Ａ！膜である。
パッドの第３層Ａ！膜である。
８は最終保腹用絶縁膜で、たとえばポリイミド系樹脂よ
りなる。
りなる。
第１層〜第３層のＡＪ配線２．４．６は基板上の同一部
位に層間膜を介在させることなく重ね合わせ厚いＡＩ積
層膜からなるポンディングパッドを構成したものであシ
、９はボンディングエリアである。
位に層間膜を介在させることなく重ね合わせ厚いＡＩ積
層膜からなるポンディングパッドを構成したものであシ
、９はボンディングエリアである。
このポンディングパッドに対して、外部リードとの間Ｔ
ｈＡｕ１等からなるワイヤ１０で接続するワイヤボンデ
ィングを行うにあたって、ワイヤボンダを用いてＡｕワ
イヤ１０を熱圧着する際、ワイヤ先端のＡｕボールの中
心がボンディングエリアの中心部とずれて第３層ＡＩ配
線７側に寄ってボンディングされ死場合、第６図に示す
ようにＡｕボール１１の一部が最終保！！！膜８にかが
シ、引出されたＡＪ配線がＡｕボールの圧力金堂けて断
線を起こしやすい。これはボンディングエリア９を取囲
む層間絶縁膜３，５が柔軟性の有機樹脂であることによ
り、ボンディング圧力によりその部分３ｍ、５ｍが潰れ
てうずくな）、その部分で段差部を生じる結果、上層に
あるＡｌ配［１の引き出し部分が変形し断線するに至る
。
ｈＡｕ１等からなるワイヤ１０で接続するワイヤボンデ
ィングを行うにあたって、ワイヤボンダを用いてＡｕワ
イヤ１０を熱圧着する際、ワイヤ先端のＡｕボールの中
心がボンディングエリアの中心部とずれて第３層ＡＩ配
線７側に寄ってボンディングされ死場合、第６図に示す
ようにＡｕボール１１の一部が最終保！！！膜８にかが
シ、引出されたＡＪ配線がＡｕボールの圧力金堂けて断
線を起こしやすい。これはボンディングエリア９を取囲
む層間絶縁膜３，５が柔軟性の有機樹脂であることによ
り、ボンディング圧力によりその部分３ｍ、５ｍが潰れ
てうずくな）、その部分で段差部を生じる結果、上層に
あるＡｌ配［１の引き出し部分が変形し断線するに至る
。
本発明は上記した問題を克服するためになされたもので
あシ、その目的はポンディングパッドにおける配線引き
出し部の断線不良を防止できる多層配線構造の提供にあ
る。
あシ、その目的はポンディングパッドにおける配線引き
出し部の断線不良を防止できる多層配線構造の提供にあ
る。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおシである。
を簡単に説明すれば下記のとおシである。
すなわち、半導体基体表面にいくつかの半導体素子が形
成され、これらの半導体素子の上にその電極間を接続す
る３層の配線層が有機の層間絶縁膜を介在させて配設さ
れ、上記３層の配線層の一部は上記基体周辺部で外部接
続用端子（ポンディングパッド）として絶縁膜全介在さ
せることなく積層された半導体装置において、上記外部
接続用端子から引出される配線は積層された３層の配線
層のうち、最上層の配線層以外の配線層から引出されて
いるものである。これによって外部接続用端子からの配
ね引き出し部の断線不良を防止することができ、前記発
明の目的を達成できる。
成され、これらの半導体素子の上にその電極間を接続す
る３層の配線層が有機の層間絶縁膜を介在させて配設さ
れ、上記３層の配線層の一部は上記基体周辺部で外部接
続用端子（ポンディングパッド）として絶縁膜全介在さ
せることなく積層された半導体装置において、上記外部
接続用端子から引出される配線は積層された３層の配線
層のうち、最上層の配線層以外の配線層から引出されて
いるものである。これによって外部接続用端子からの配
ね引き出し部の断線不良を防止することができ、前記発
明の目的を達成できる。
〔実施例１〕
第１図は本発明による一実施例を示すものであって、３
層ＡＪ配置ｔ−有する半導体装置におけるポンディング
パッド部分の縦断面図である。第２図は第１図で示した
半導体装置のポンディングパッド部分に対しワイヤボン
ダ全行った状態を示す縦断面図である。第３図は第２図
に対応する平面図である。
層ＡＪ配置ｔ−有する半導体装置におけるポンディング
パッド部分の縦断面図である。第２図は第１図で示した
半導体装置のポンディングパッド部分に対しワイヤボン
ダ全行った状態を示す縦断面図である。第３図は第２図
に対応する平面図である。
Ｍ１図及び第２図において、前掲第５図及び第６図に共
通する構成部分に対しては同一の指示番号が与えられて
いる。
通する構成部分に対しては同一の指示番号が与えられて
いる。
すなわち、１はＳｔからなる半導体基体で、通常のバイ
ポーラＩＣの場合、これはＰ 型Ｓ１結晶基板（サブス
トレート）の上にエピタキシャル成長されたｎ−型Ｓｉ
層でろる。このｎ″′″型Ｓｉ層の表面に図示されない
がｎｐｎ ）ランジスタ、拡散抵抗などの半導体素子
が形成される。
ポーラＩＣの場合、これはＰ 型Ｓ１結晶基板（サブス
トレート）の上にエピタキシャル成長されたｎ−型Ｓｉ
層でろる。このｎ″′″型Ｓｉ層の表面に図示されない
がｎｐｎ ）ランジスタ、拡散抵抗などの半導体素子
が形成される。
２、 ４． ６は図示されないが３層のＡＪ配線の延長
部のＡｌ換であってこれらを閣に絶縁膜を介在させるこ
となく３肩に重ね合わせることによって一つの淳いＡＪ
Ｍからなるポンディングパッドを構成している。９は
ボンディングエリアである。
部のＡｌ換であってこれらを閣に絶縁膜を介在させるこ
となく３肩に重ね合わせることによって一つの淳いＡＪ
Ｍからなるポンディングパッドを構成している。９は
ボンディングエリアである。
３．５はポリイミド系樹脂などの有機絶縁物よりなる１
間絶縁換である。
間絶縁換である。
８はポリイミド系樹脂などよりなる最終保護絶縁膜であ
る。１２はポンディングパッドから引出されたＡＪ配線
であって、この実施例では第２層のｌ’膜４の一部が延
びたものである。この引出しＡ７配線１２に対して層間
膜５にあけられたスルーホール１３奮通じて第１層のＡ
／配線１４が接続される。
る。１２はポンディングパッドから引出されたＡＪ配線
であって、この実施例では第２層のｌ’膜４の一部が延
びたものである。この引出しＡ７配線１２に対して層間
膜５にあけられたスルーホール１３奮通じて第１層のＡ
／配線１４が接続される。
このような構造のポンディングパッドに対してワイヤボ
ンディングを行うにあたりて、Ａｕワイヤ１０の先端Ａ
ｕボールの中心がボンディングエリアの中心部をずれて
ＡＪ配線引出し側方向にかがりた場合、第２図に示すよ
うに、Ａｕボール直下にあたるポリイミド系樹脂がつぶ
れて一部変形するが、Ａノ配線引出し部である第２層Ａ
Ｊａ４の下には絶縁膜Ｉｆｉ最下層のポリイミド系樹脂
Ｉｌ＆が一層のみであるととＫよシ、変形の厚みは少な
く、（第６図の場合１／２）、したがって段差による引
き出し配線の断線不良等は生じＫくい。
ンディングを行うにあたりて、Ａｕワイヤ１０の先端Ａ
ｕボールの中心がボンディングエリアの中心部をずれて
ＡＪ配線引出し側方向にかがりた場合、第２図に示すよ
うに、Ａｕボール直下にあたるポリイミド系樹脂がつぶ
れて一部変形するが、Ａノ配線引出し部である第２層Ａ
Ｊａ４の下には絶縁膜Ｉｆｉ最下層のポリイミド系樹脂
Ｉｌ＆が一層のみであるととＫよシ、変形の厚みは少な
く、（第６図の場合１／２）、したがって段差による引
き出し配線の断線不良等は生じＫくい。
実施例で述べたとζろから明らかになるようにボンディ
ングがパッド引出し配線に与える損害は多層配線におい
ては上層のＡＪ配線はど大きいから、これ全下層のＡｌ
腺から引出すことにより上記損失を低減することができ
、ボンディングによる断線不良を少なくすることが可能
となった。
ングがパッド引出し配線に与える損害は多層配線におい
ては上層のＡＪ配線はど大きいから、これ全下層のＡｌ
腺から引出すことにより上記損失を低減することができ
、ボンディングによる断線不良を少なくすることが可能
となった。
〔実施例２〕
第４図は本発明の他の一実施例を示すものであり、３層
Ａｌ配線を有する半導体装置におけるポンディングパッ
ド部分の縦断面図である。同図において、第１図に共通
する構成部分に対しては同一の指示番号が与えられる。
Ａｌ配線を有する半導体装置におけるポンディングパッ
ド部分の縦断面図である。同図において、第１図に共通
する構成部分に対しては同一の指示番号が与えられる。
この実施例２ではポンディングパッドからのＡ！配線の
引出しをパッドを構成する３層のＡｌ展のうちの第１層
（最下、１ｉｔ）のＡＪ換２から行ったもので、その延
長部１６に対して、その上の層間絶縁膜３にめけたスル
ーホール全通して第２層のＡｌ配線１７が接続されてい
る。
引出しをパッドを構成する３層のＡｌ展のうちの第１層
（最下、１ｉｔ）のＡＪ換２から行ったもので、その延
長部１６に対して、その上の層間絶縁膜３にめけたスル
ーホール全通して第２層のＡｌ配線１７が接続されてい
る。
この実施例で述べられた発明によれば、前掲の実施例１
の効果で述べたのを同様に、ワイヤボンディングによっ
てポンディングパッドよりの引出し配線に与える損失は
下層のＡ／配線を引出すことによって低減することがで
きる。
の効果で述べたのを同様に、ワイヤボンディングによっ
てポンディングパッドよりの引出し配線に与える損失は
下層のＡ／配線を引出すことによって低減することがで
きる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能である。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能である。
たとえば本発明は３層以上の多層配線構造、たとえば４
層の配線構造を有する半導体装置において、４層のＡＪ
＆よシなるポンディングパッドよりの配線引出しに同
様に適用することができる。
層の配線構造を有する半導体装置において、４層のＡＪ
＆よシなるポンディングパッドよりの配線引出しに同
様に適用することができる。
４層配線構造の場合、最上層の第４層のみ、または第４
層と第３層のボンディングからの引出し配線を禁止する
ことになる。
層と第３層のボンディングからの引出し配線を禁止する
ことになる。
また、３層の配線構造の場合、第１層（下層）にボＩＪ
Ｓｉ配線（Ａｌ入りＳｔ配線を含む）？：使い、第２層
、第３層にＡＩ！配線を使用した半導体装置において、
ポンディングパッドよシの配線引出しに対し同様に適用
することができる。
Ｓｉ配線（Ａｌ入りＳｔ配線を含む）？：使い、第２層
、第３層にＡＩ！配線を使用した半導体装置において、
ポンディングパッドよシの配線引出しに対し同様に適用
することができる。
本発明は多層配線構造金有するバイポーラＩＣ一般に適
用して最も効果が得られる。
用して最も効果が得られる。
第１図及び第２図は本発明の一実施例を示す３層配線構
造を有する半導体装置におけるポンディングパッド部の
縦断面図であって、このうち、第１図はワイヤボンディ
ング以前、第２図はワイヤボンディング以後の形態を示
す。 第３図は第２図に対応する平面因である。 第４図は本発明の他の一実施例を示す３層構造のポンデ
ィングパッド部の縦断面図である。 第５図及び第６図は３層配線構造を有する半導体装置の
他の例を示す縦断面図でありて、このうち第５図はワイ
ヤボンディング以前、第６図は以後の形態を示す。 １・・・半導体基板、２・・・第１層Ａ！膜、３・・・
第１層間絶縁膜、４・・・第２層Ａ７膜、５・・・第２
層間絶縁膜、６・・・第３層ＡＪ換、７・・・引出しＡ
Ｊ配線、８・・・最終保護用絶縁膜、９・・・ボンディ
ングエリア、１０・・・Ａｕワイヤ、１１・・・Ａｕボ
ール、１２・・・引出しＡＩ配線、１３・・・スルーホ
ール、１４・・・第３層Ａ！配線。 第 １ 図 第 ２ 図 第 ４ 図 第 ３ 図 第 ５ 図 第 ６ 図
造を有する半導体装置におけるポンディングパッド部の
縦断面図であって、このうち、第１図はワイヤボンディ
ング以前、第２図はワイヤボンディング以後の形態を示
す。 第３図は第２図に対応する平面因である。 第４図は本発明の他の一実施例を示す３層構造のポンデ
ィングパッド部の縦断面図である。 第５図及び第６図は３層配線構造を有する半導体装置の
他の例を示す縦断面図でありて、このうち第５図はワイ
ヤボンディング以前、第６図は以後の形態を示す。 １・・・半導体基板、２・・・第１層Ａ！膜、３・・・
第１層間絶縁膜、４・・・第２層Ａ７膜、５・・・第２
層間絶縁膜、６・・・第３層ＡＪ換、７・・・引出しＡ
Ｊ配線、８・・・最終保護用絶縁膜、９・・・ボンディ
ングエリア、１０・・・Ａｕワイヤ、１１・・・Ａｕボ
ール、１２・・・引出しＡＩ配線、１３・・・スルーホ
ール、１４・・・第３層Ａ！配線。 第 １ 図 第 ２ 図 第 ４ 図 第 ３ 図 第 ５ 図 第 ６ 図
Claims (1)
- 【特許請求の範囲】 １、半導体基体の一主表面に、複数の半導体素子が形成
され、これらの半導体素子の上にその電極間を接続する
３層又は３層以上の配線層が有機物の層間絶縁膜を介在
させて配設され、上記配線層の一部は上記基体周辺部で
外部接続用端子として積層されている半導体装置であっ
て、上記接続端子から引き出される配線は積層された３
層又は３層以上の配線層のうち少なくとも最上層の配線
層以外の配線層から引出されることを特徴とする半導体
装置。 ２、上記有機物の層間絶縁膜の一部又は全部はポリイミ
ド系樹脂からなる特許請求の範囲第１項に記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5835485A JPS61218145A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5835485A JPS61218145A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61218145A true JPS61218145A (ja) | 1986-09-27 |
Family
ID=13081982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5835485A Pending JPS61218145A (ja) | 1985-03-25 | 1985-03-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61218145A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7235881B2 (en) | 1997-01-17 | 2007-06-26 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
-
1985
- 1985-03-25 JP JP5835485A patent/JPS61218145A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7235881B2 (en) | 1997-01-17 | 2007-06-26 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7307351B2 (en) | 1997-01-17 | 2007-12-11 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7485973B2 (en) | 1997-01-17 | 2009-02-03 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7755205B2 (en) | 1997-01-17 | 2010-07-13 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7888177B2 (en) | 1997-01-17 | 2011-02-15 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US8399999B2 (en) | 1997-01-17 | 2013-03-19 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI233145B (en) | Semiconductor device | |
| US7629689B2 (en) | Semiconductor integrated circuit having connection pads over active elements | |
| JPH0324057B2 (ja) | ||
| JP3898350B2 (ja) | 半導体装置 | |
| KR100741910B1 (ko) | 구조적 강도가 향상된 칩 패드 구조를 가지는 반도체 칩 | |
| JPS61218145A (ja) | 半導体装置 | |
| JPH0541149U (ja) | 半導体パツケージ | |
| JPS58200526A (ja) | 多層配線を有する半導体装置 | |
| JPH08236706A (ja) | 半導体集積回路素子およびその素子を組み込んだ半導体装置 | |
| JPS63293930A (ja) | 半導体装置における電極 | |
| JP3645450B2 (ja) | 半導体装置 | |
| JPH0653219A (ja) | 半導体装置 | |
| JPH0438852A (ja) | 多層配線を有する半導体装置 | |
| JPS62122238A (ja) | 半導体装置 | |
| JPS63308924A (ja) | 半導体装置 | |
| JP2800525B2 (ja) | 半導体装置 | |
| JPS6245151A (ja) | 半導体装置 | |
| TWI831615B (zh) | 功率晶片封裝結構 | |
| JPH0462176B2 (ja) | ||
| JPS6180836A (ja) | 多層配線を有する半導体装置 | |
| JP3075858B2 (ja) | 半導体集積回路装置 | |
| JPS60154631A (ja) | 半導体装置 | |
| JPS5923111B2 (ja) | 半導体装置 | |
| JPS62237748A (ja) | 半導体装置の製造方法 | |
| JPS5852854A (ja) | 半導体装置 |