JP4310647B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4310647B2 JP4310647B2 JP2005090414A JP2005090414A JP4310647B2 JP 4310647 B2 JP4310647 B2 JP 4310647B2 JP 2005090414 A JP2005090414 A JP 2005090414A JP 2005090414 A JP2005090414 A JP 2005090414A JP 4310647 B2 JP4310647 B2 JP 4310647B2
- Authority
- JP
- Japan
- Prior art keywords
- stress
- wiring
- stress relaxation
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
前記配線は、前記第1及び第2の応力緩和層の間に設けられ、
前記接続部は、前記第2の応力緩和層を貫通して設けられ、
前記応力伝達部は、前記第2の応力緩和層の上において前記接続部に一体的に形成されてもよい。
前記配線は、前記第1及び第2の応力緩和層の間に設けられ、
前記接続部は、前記第2の応力緩和層を貫通して設けられ、
前記応力伝達部は、前記第1及び第2の応力緩和層の間で前記接続部に一体的に形成される第1の伝達部と、前記第2の応力緩和層の上において前記接続部に一体的に形成される第2の伝達部と、を有してもよい。
前記配線は、前記第1の応力緩和層の下に形成される第1の配線部と、前記第1及び第2の応力緩和層の間に形成される第2の配線部と、を有し、
前記接続部は、前記第1の応力緩和層を貫通して前記第1及び第2の配線部を接続する第1の配線接続部と、前記第2の応力緩和層を貫通して前記外部電極と前記第2の配線部とを接続する第2の配線接続部を有し、
前記第1及び第2の配線接続部は、平面的にずれた位置に設けられ、
前記応力伝達部は、前記第1及び第2の応力緩和層の間で前記第1の配線接続部に一体的に形成される第1の伝達部と、前記第2の応力緩和層の上において前記第2の配線接続部に一体的に形成される第2の伝達部と、を有してもよい。
前記基板状の電子素子に電極を形成する工程と、
前記電極を避けて前記基板状の電子素子に応力緩和部を設ける工程と、
前記電極から配線を形成する工程と、
前記配線と外部電極との電気的な接続部の外周位置に前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部を形成する工程と、
前記基板状の電子素子を個々の個片に切断する工程と、
を有する。
前記電極を避けて前記ウエーハに応力緩和部を設ける工程と、
前記電極から配線を形成する工程と、
前記配線と外部電極との電気的な接続部の外周位置に前記外部電極から前記応力緩和部に対して応力を伝える応力伝達部を形成する工程と、
前記ウエーハを個々の個片に切断する工程と、
を有する。
前記ウエーハの切断工程の前に、前記応力緩和部における前記応力伝達部の外側に、エッチングによって溝を形成する工程を含んでもよい。
前記ウエーハの切断工程の前に、前記応力緩和部を、前記応力伝達部の下方に至るまでエッチングする工程を含んでもよい。
図1は、第1実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置10は、応力緩和層16と、この上に形成された配線18と、を有する。詳しくは、半導体チップ12の上に、電極14を避けて応力緩和層16が形成され、電極14から応力緩和層16の上にかけて配線18が形成されている。
図2は、第2実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置30は、応力緩和層36の下に配線38が形成されたものである。詳しくは、半導体チップ32の上に、絶縁層としての酸化膜(図示せず)を介して、電極34から配線38が形成され、この上に応力緩和層36が形成されている。なお、配線38は、クローム(Cr)からなる。
図3は、第3実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置31は、図2に示す半導体装置30の応力緩和層36上に、補助伝達層33が形成されたものである。本実施形態でも、接続部38aは、クローム(Cr)層42の一部であって、ハンダボール(外部電極)40と配線38とを電気的に接続する部材の一部である。
図4A及び図4Bは、第4実施形態に係る半導体装置を示す断面図である。なお、図4Aは、図4BのIV−IV線断面図である。これらの図に示す半導体装置37は、図2に示す半導体装置30の応力緩和層36に溝35が形成されたものである。ただし、図2と図4Aとは、断面位置において異なる。本実施形態でも、接続部38aは、ハンダボール(外部電極)40と配線38(図2参照)とを電気的に接続する部材の一部である。
図5は、第5実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置39は、図2に示す半導体装置30の応力緩和層36をエッチングしたものである。
図6は、第6実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置45は、図5に示す半導体装置39に補助伝達部47を付加したものである。
図7は、第7実施形態に係る半導体装置を示す断面図である。この第7実施形態は、第1及び第2実施形態の両方の特徴を有する。
図8は、第8実施形態に係る半導体装置を示す断面図である。同図に示す半導体装置51は、図7に示す半導体装置50の第1の応力緩和層57上に、補助伝達層53が形成されたものである。本実施形態でも、接続部58aは、ハンダボール(外部電極)60と配線58とを電気的に接続する部材の一部である。
図9は、第9実施形態に係る半導体装置を示す断面図である。この第9実施形態は、第7実施形態の変形例である。
図10は、第10実施形態に係る半導体装置を示す断面図である。この第10実施形態は、第9実施形態の変形例である。そこで、第9実施形態との違いのみを説明すると、配線91の上に形成される銅(Cu)層92及び銅(Cu)層93が、応力伝達部94よりも小さくなっている。したがって、ハンダボール95を倒そうとする応力は、応力伝達部94からは伝達するものの、銅(Cu)層92及び銅(Cu)層93からは伝達しにくくなっている。そして、銅(Cu)層92及び銅(Cu)層93が、応力伝達部として機能しないので、配線91には応力が伝わりにくくなる。こうすることで、配線91の断線を防止することができる。
図11A及び図11Bは、第11実施形態に係る半導体装置を示す図である。なお、図11Bは、図11AのXI−XI位置にてみた平面図である。
図12A及び図12Bは、第12実施形態に係る半導体装置を示す図である。なお、図12Bは、図12Aの XII−XII 位置にてみた平面図である。この第12実施形態は、上述した第11実施形態の変形例である。そこで、第11実施形態との相違を説明する。
図13は、第13実施形態に係る半導体装置を示す図である。この第13実施形態は、上述した第11実施形態又は第12実施形態の変形例である。つまり、図11A及び図11Bに示す柱状の複数の応力伝達部112の代わりに、図13に示す半導体装置140は、円筒状の応力伝達部142を有する。この応力伝達部142は、配線144を内側に導入するために一部が切り欠かかれており、配線144とは接触しないようになっている。このような応力伝達部142であっても、第11実施形態と同様の作用効果を達成することができる。
図14は、第14実施形態に係る半導体装置を示す図である。同図に示す半導体装置150も、半導体チップ152上に第1の応力緩和層154が形成されている。ただし、この応力緩和層154には、ほぼリング状の溝156が形成されている。そして、溝156にて区画されたアイランド部158が形成される。また、アイランド部158に至るように配線159が形成されている。詳しくは、配線159を形成するために、溝156はC字状をなしている。
図15は、第15実施形態に係る半導体装置を示す図である。同図に示す半導体装置170は、応力緩和層172の上にバンプ174を設けて応力を吸収する点において、上記実施形態と同様である。
図16は、第16実施形態に係る半導体装置を示す図である。同図に示す半導体装置190は、半導体チップ192上に形成される第1の配線194と、この配線194の上に形成される第1の応力緩和層196と、この応力緩和層196の上に形成される第2の配線198と、を有する。
図17A〜図18Cは、本実施形態に係る半導体装置の製造方法を示す図である。
チタンタングステン層:1000Å(10−10m)
銅層 :1000Å(10−10m)
銅メッキ層 :0.5〜5μm
程度としてもよい。
チタンタングステン層:1000Å(10−10m)
銅層 :1000Å(10−10m)
銅メッキ層 :0.5〜100μm
程度としてもよい。
本発明は、CSP型の半導体装置に適用することができる。図19には、代表的なCSP型の半導体装置が示されている。同図において、半導体チップ1の電極2から、能動面1aの中央方向に配線3が形成され、各配線3には外部電極5が設けられている。全ての外部電極5は、応力緩和層7の上に設けられているので、回路基板(図示せず)に実装されたときの応力の緩和を図ることができる。また、外部電極5を除く領域には、保護膜としてソルダレジスト層8が形成されている。
配線3<電極2
となっているが、
電極2≦配線3
とすることが好ましい。特に、
電極2<配線3
となる場合には、配線3の抵抗値が小さくなるばかりか、強度が増すので断線が防止される。
Claims (8)
- 半導体素子と、
前記半導体素子の領域内に基板との接続のために設けられた外部電極と、
前記半導体素子の上に設けられ、穴を有し、前記基板に実装されたときに、前記基板との熱膨張係数の差によって生じる応力を緩和する応力緩和部と、
前記応力緩和部の下に設けられ、一部が前記穴の下に位置するように設けられ、前記半導体素子と電気的に接続された配線と、
前記穴内に設けられ、前記外部電極と前記配線を電気的に接続する導電部材と、
前記応力緩和部の上に設けられ、前記外部電極の少なくとも根本外周と接触し、前記外部電極からの前記応力を前記応力緩和部に伝達する補助伝達部と、
を有し、
前記外部電極は前記穴の上に位置する半導体装置。 - 請求項1記載の半導体装置において、
前記補助伝達部は、前記応力緩和部として利用可能な材料からなる半導体装置。 - 半導体素子と、
前記半導体素子の上に設けられ、前記半導体素子と電気的に接続された配線と、
前記半導体素子の上及び前記配線の上に設けられ、前記配線の上に位置する穴を有する第1の樹脂層と、
前記穴内に設けられ、前記配線と電気的に接続される導電部材と、
前記導電部材の上に設けられた外部電極と、
前記第1の樹脂層の上に設けられ、前記外部電極の少なくとも根元外周と接触する第2の樹脂層と、
を有し、
前記外部電極は前記穴の上に位置し、
前記第1の樹脂層は、ポリイミド樹脂、BCB、シリコーン変性ポリイミド樹脂、エポキシ樹脂若しくはシリコーン変性エポキシ樹脂のいずれかの樹脂からなり、
前記第2の樹脂層は、ポリイミド樹脂、BCB、シリコーン変性ポリイミド樹脂、エポキシ樹脂若しくはシリコーン変性エポキシ樹脂のいずれかの樹脂からなる半導体装置。 - 請求項3記載の半導体装置において、
前記第1の樹脂層は、前記配線と接触している第1の面と、前記第1の面とは反対側の第2の面を有し、
前記導電部材は、前記第1の樹脂層の前記第2の面の上に位置する部分を有する半導体装置。 - 請求項3または請求項4のいずれかに記載の半導体装置において、
前記半導体素子と前記配線の間に第3の樹脂層を有し、
前記第3の樹脂層は、ポリイミド樹脂、BCB、シリコーン変性ポリイミド樹脂、エポキシ樹脂若しくはシリコーン変性エポキシ樹脂のいずれかの樹脂からなる半導体装置。 - ウエーハに電極を形成する工程と、
前記電極から配線を形成する工程と、
前記ウエーハに、前記配線の一部の上に位置する穴を有する応力緩和部を設ける工程と、
前記応力緩和部の前記穴内に導電部材を形成する工程と、
前記導電部材の上であって、かつ、前記穴の上に、前記導電部材を介して前記配線と電気的に接続される外部電極を形成する工程と、
前記応力緩和部の上に前記外部電極の少なくとも根本外周と接触するように、前記応力緩和部として利用可能な材料を設けて、補助伝達部を形成する工程と、
前記ウエーハを個々の個片に切断する工程と、
を有する半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法において、
スピンコート法によって、前記補助伝達部を形成する半導体装置の製造方法。 - 請求項6又は請求項7のいずれかに記載の半導体装置の製造方法において、
前記外部電極を形成する工程の前に、前記応力緩和部上に樹脂層を形成し、前記樹脂層に開口部を設けることで前記補助伝達部を形成する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005090414A JP4310647B2 (ja) | 1997-01-17 | 2005-03-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991597 | 1997-01-17 | ||
JP2005090414A JP4310647B2 (ja) | 1997-01-17 | 2005-03-28 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53270398A Division JP3811957B2 (ja) | 1997-01-17 | 1998-01-16 | 電子部品及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005191604A JP2005191604A (ja) | 2005-07-14 |
JP4310647B2 true JP4310647B2 (ja) | 2009-08-12 |
Family
ID=34796883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005090414A Expired - Lifetime JP4310647B2 (ja) | 1997-01-17 | 2005-03-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4310647B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1979942B1 (en) * | 2006-01-24 | 2011-03-16 | Nxp B.V. | Stress buffering package for a semiconductor component |
JP4995551B2 (ja) * | 2006-12-01 | 2012-08-08 | ローム株式会社 | 半導体装置及び半導体装置の製造方法 |
GB2444775B (en) * | 2006-12-13 | 2011-06-08 | Cambridge Silicon Radio Ltd | Chip mounting |
JP4980709B2 (ja) | 2006-12-25 | 2012-07-18 | ローム株式会社 | 半導体装置 |
JP4812673B2 (ja) * | 2007-03-28 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6520085B2 (ja) * | 2014-12-05 | 2019-05-29 | Tdk株式会社 | 薄膜キャパシタ |
-
2005
- 2005-03-28 JP JP2005090414A patent/JP4310647B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005191604A (ja) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3811957B2 (ja) | 電子部品及び半導体装置 | |
US6900548B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
JP4310647B2 (ja) | 半導体装置及びその製造方法 | |
JP4258660B2 (ja) | 半導体装置 | |
US7863719B2 (en) | Wafer level chip scale package | |
JP3905032B2 (ja) | 半導体装置、および、その製造方法 | |
JP2005354120A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH11220069A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR101009158B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
WO1999049511A1 (fr) | Composant a semi-conducteur, sa fabrication, plaquette de circuit et composant electronique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050426 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050426 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080620 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090310 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090428 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |