JPH05251496A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JPH05251496A
JPH05251496A JP4050221A JP5022192A JPH05251496A JP H05251496 A JPH05251496 A JP H05251496A JP 4050221 A JP4050221 A JP 4050221A JP 5022192 A JP5022192 A JP 5022192A JP H05251496 A JPH05251496 A JP H05251496A
Authority
JP
Japan
Prior art keywords
insulating film
bonding pad
bonding
polyimide resin
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4050221A
Other languages
English (en)
Inventor
Yasushi Sato
泰 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP4050221A priority Critical patent/JPH05251496A/ja
Publication of JPH05251496A publication Critical patent/JPH05251496A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】ワイヤボンディング時のボンディングパッドに
加わわる、熱的及び機械的衝撃を緩衝しボンディングパ
ッド下層の絶縁膜、電子回路を形成する回路素子及び半
導体基板の破壊を防止する。 【構成】ボンディングパッド７の直下にポリイミド樹脂
４による緩衝用の膜を設ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ボンディングパッド領
域の下にポリイミド樹脂を有する半導体素子に関する。
【０００２】
【従来の技術】従来、半導体素子は図３に示すように、
半導体基板１上に電子回路を形成する回路素子２と、第
１絶縁膜３上に形成されこの回路素子２を互いに接続す
る配線５と、第２絶縁膜６の開口に形成された、電子回
路の入出力端子であるボンディングパッド７とを有して
いる。また、この半導体素子をリードフレーム９のアイ
ランドに固着し、リードフレームのリードと前記ボンデ
ィングパッドとを金属細線８で接続して組立てた後、そ
れら構成品を樹脂封止して半導体装置として形成されて
いた。
【０００３】この半導体素子のボンディングパッド７と
リードフレームのリードとを金属細線８で接続する際
は、通常、ワイヤーボンディング装置を使用していた。
また、このワイヤーポンディング装置で金属細線を接続
するときには、ボンディングパッドに温度及び圧着荷重
による熱的及び機械的衝撃が加わるため、ボンディング
パッド下層の絶縁膜、電子回路を形成する回路素子、及
び半導体基板を破壊する危険があり、それを防止するた
めに、ボンディング時の温度及び圧着荷重の厳密な制御
を行なっていた。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
素子では、ボンディング時に急激な温度変化又は、圧着
荷重の変化があると、ボンディングパッドに熱的及び機
械的衝撃が加わり、ボンディングパッド下層の絶縁膜、
電子回路を形成する回路素子、及び半導体基板を破壊す
るという欠点がある。このため、信頼性のある接続方法
を得るためには、ボンディング時の温度及び圧着荷重を
厳密に制御しなければならないという欠点がある。
【０００５】本発明の目的は、かかる問題を解消し、信
頼性のある接続を有する半導体素子を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明の半導体素子は、
半導体基板上に積層された絶縁膜上に形成されたポリイ
ミド樹脂と、このポリイミド樹脂の上部に形成されたボ
ンディングパッドとを有している。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１および図２は本発明の一実施例を示す半導体素
子の断面図である。この半導体素子は、図１に示すよう
に、Ｎ型又はＰ型半導体基板１に形成された回路素子２
と、半導体基板１及び回路素子２の上に積層された第１
絶縁膜３の上に、ポリイミド樹脂４が形成されている。
また、このポリイミド樹脂４の上に金属配線５に接続さ
れているボンディングパッド７が形成されており、第１
絶縁膜３の表面及び金属配線５の表面は第２絶縁膜６で
保護されている。
【０００８】次に、この半導体素子における金属細線で
リードフレームとの接続について図２を参照して説明す
る。ワイヤボンディング時にボンディングパッド７には
ボンディングパッド７とリードフレーム９とを接続する
ための金属細線８が接続される。このワイヤボンディン
グ時にボンディンギュパッド７及びリードフレーム９に
は制御された温度が加えられ、金属細線８には制御され
た圧着荷重が加えられ溶着される。この溶着される際、
ボンディングパッド７には温度、圧着荷重による応力が
加わわるが、ボンディングパッド７の下層にあるポリイ
ミド樹脂４はボンディングパット７及び第１絶縁膜３よ
り柔らかく、衝撃を吸収できるので、第１絶縁膜３、回
路素子２、半導体基板１の破壊を防止できる。
【０００９】
【発明の効果】以上説明したように本発明は、半導体素
子のボンディングパッドの下にポリイミド樹脂を形成す
ることによって、ワイヤボンディング時の急激な温度変
化又は、圧着荷重の変化によるボンディングパッドに加
わる熱的及び機械的衝撃を吸収することができ、ボンデ
ィングパッド下層の絶縁膜、電子回路を形成する回路素
子及び半導体基板の破壊を防止できる。ワイヤーボンデ
ィング時の温度及び圧着荷重の変化の影響を受け難いた
め、温度及び圧着荷重の制御を容易にでき、さらに信頼
度の高い半導体素子が得られるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す半導体素子の断面図。
【図２】本発明の一実施例の半導体素子をボンディング
したときの状態を示す断面図。
【図３】従来の半導体素子の断面図。
【符号の説明】
１ 半導体基板 ２ 回路素子 ３ 第１絶縁膜 ４ ポリイミド樹脂 ５ 金属配線 ６ 第２絶縁膜 ７ ボンディングパッド ８ 金属細線 ９ リードフレーム

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に積層された絶縁膜上に形
    成されたポリイミド樹脂と、このポリイミド樹脂の上部
    に形成されたボンディングパッドを有することを特徴と
    する半導体素子。
JP4050221A 1992-03-09 1992-03-09 半導体素子 Withdrawn JPH05251496A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4050221A JPH05251496A (ja) 1992-03-09 1992-03-09 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4050221A JPH05251496A (ja) 1992-03-09 1992-03-09 半導体素子

Publications (1)

Publication Number Publication Date
JPH05251496A true JPH05251496A (ja) 1993-09-28

Family

ID=12852999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4050221A Withdrawn JPH05251496A (ja) 1992-03-09 1992-03-09 半導体素子

Country Status (1)

Country Link
JP (1) JPH05251496A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100378978C (zh) * 1997-01-17 2008-04-02 精工爱普生株式会社 半导体装置
JP2017212595A (ja) * 2016-05-25 2017-11-30 日本電波工業株式会社 圧電デバイス
CN113841237A (zh) * 2019-05-30 2021-12-24 三菱电机株式会社 功率半导体模块以及电力变换装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100378978C (zh) * 1997-01-17 2008-04-02 精工爱普生株式会社 半导体装置
JP2017212595A (ja) * 2016-05-25 2017-11-30 日本電波工業株式会社 圧電デバイス
CN107437929A (zh) * 2016-05-25 2017-12-05 日本电波工业株式会社 压电元件
CN113841237A (zh) * 2019-05-30 2021-12-24 三菱电机株式会社 功率半导体模块以及电力变换装置

Similar Documents

Publication Publication Date Title
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
US6461890B1 (en) Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
CN212136426U (zh) 倒装芯片和芯片封装结构
JPH02184054A (ja) ハイブリッド型樹脂封止半導体装置
JPH11260962A (ja) ボールグリッドアレイ型半導体装置
JPH0722454A (ja) 半導体集積回路装置
JPH0547998A (ja) 高密度実装化半導体装置
JPH05251496A (ja) 半導体素子
JP2002026073A (ja) 半導体装置およびその製造方法
JP2756791B2 (ja) 樹脂封止型半導体装置
KR970069482A (ko) 반도체 장치 및 그의 제조방법과 그의 실장방법
JP2001094228A (ja) 半導体装置の実装構造
KR100201379B1 (ko) 솔더블을 이용한 반도체 칩 부착방법 및 구조
JP2007042702A (ja) 半導体装置
JP2680969B2 (ja) 半導体記憶装置
JP2551243B2 (ja) 半導体装置
JP3348973B2 (ja) 半導体装置
JPH10214934A (ja) 半導体装置及びその製造方法
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH11145374A (ja) 半導体チップの接続方法および半導体集積回路
KR19980044255A (ko) 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조
JP3115432B2 (ja) 半導体装置
CN113851437A (zh) 倒装芯片和芯片封装结构

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518