JP3708057B2 - 高耐圧半導体装置 - Google Patents

高耐圧半導体装置 Download PDF

Info

Publication number
JP3708057B2
JP3708057B2 JP2002049076A JP2002049076A JP3708057B2 JP 3708057 B2 JP3708057 B2 JP 3708057B2 JP 2002049076 A JP2002049076 A JP 2002049076A JP 2002049076 A JP2002049076 A JP 2002049076A JP 3708057 B2 JP3708057 B2 JP 3708057B2
Authority
JP
Japan
Prior art keywords
layer
electrode
impurity concentration
semiconductor device
resurf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002049076A
Other languages
English (en)
Other versions
JP2003101039A (ja
Inventor
浩三 木下
哲夫 畠山
孝 四戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002049076A priority Critical patent/JP3708057B2/ja
Priority to US10/196,448 priority patent/US6831345B2/en
Publication of JP2003101039A publication Critical patent/JP2003101039A/ja
Priority to US10/795,270 priority patent/US7049675B2/en
Application granted granted Critical
Publication of JP3708057B2 publication Critical patent/JP3708057B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、高耐圧半導体装置に関する。
【０００２】
【従来の技術】
従来から、ＰＮダイオード、ショットキーバリアダイオード、ＭＯＳＦＥＴ、ＩＧＢＴ等の高耐圧半導体素子の終端構造として、リサーフ構造やガードリング構造等が知られている。
【０００３】
先ず、図１０にリサーフ構造を有する高耐圧半導体装置を示す。
【０００４】
図１０に示すように、このリサーフ構造を有する高耐圧半導体装置は、ｎ−型半導体層１の表面にｐ−型半導体層からなるリサーフ層１０が形成されている。ｎ−型半導体層１の表面におけるリサーフ層１０の内部にｐ＋型半導体層からなるエッジターミネーション層９が形成されている。エッジターミネーション層９上には、第１電極４が形成されている。ｎ−型半導体層１の裏面にはｎ＋半導体層２を介して第２電極３が形成されている。符号５は、第１電極４上に形成され、第１電極４と電気的に接続されたフィールドプレートである。符号６はｎ−型半導体層１表面上に形成された絶縁膜である。符号７は電極である。符号８はｎ＋型半導体層である。
【０００５】
このようなリサーフ構造を有する高耐圧半導体装置は、リサーフ層１０の不純物濃度、長さ、深さ等を最適化することで、基板の厚さと不純物濃度から算出される理想耐圧に近い耐圧を得ることが可能である。
【０００６】
リサーフ構造は、エッジターミネーション層９を内部に含み周囲に広がるようにリサーフ層１０を形成することにより、逆バイアス印加時にリサーフ層１０が空乏化し、エッジターミネーション層９端の電界を緩和して高耐圧を得ることができる。
【０００７】
しかしながらリサーフ層１０の不純物濃度が高い場合には、リサーフ層１０が空乏化しきれず、リサーフ層１０の端部に電界が集中して耐圧が低下する問題がある。一方リサーフ層１０の不純物濃度が低すぎれば、電圧の低い段階でもリサーフ層１０が空乏化してしまい、エッジターミネーション層９端の電界を緩和する効果が薄れ耐圧は低下する問題がある。
【０００８】
このようにリサーフ層１０の不純物濃度は高すぎず低すぎず最適値が存在し、最適のピーク耐圧を求めることができる。また、このピーク耐圧は、リサーフ層１０の長さに依存し、リサーフ層１０が長いほど高耐圧を得ることが可能であり、理想耐圧に近づく。
【０００９】
次に、図１１にガードリング構造を有する高耐圧半導体素子を示す。
【００１０】
図１１に示すように、このガードリング構造を有する高耐圧半導体素子は、図１０に示すリサーフ層１０の代わりに、ｎ−型半導体層１の表面に、ｐ＋型半導体層からなる複数のガードリング層１１が形成されている。これらガードリング層１１はエッジターミネーション層９の周囲に位置するように形成されている。
【００１１】
このようなガードリング構造を有する高耐圧半導体装置は、ガードリング層１１の個数や幅、間隔、深さ等を最適化することで、基板の厚さと不純物濃度から算出される理想耐圧に近い耐圧を得ることが可能である。
【００１２】
このようにガードリング構造は、エッジターミネーション層９端の電界を緩和するために、エッジターミネーション層９の周囲に複数のガードリング層１１を形成したものである。したがってエッジターミネーション層９端の電界を複数のガードリング層１１端で分担するため、ピーク耐圧を得るにはガードリング層１１の間隔および幅を最適化し、各ガードリング層１１が均等に電界を分担するようにする必要がある。このときピーク耐圧はガードリング層１１の個数に依存し、数が多いほど高耐圧を得ることが可能であり、理想耐圧に近づく。
【００１３】
【発明が解決しようとする課題】
しかしながら本発明者らの研究の結果、図１０に示すリサーフ構造では、リサーフ層１０の不純物濃度に耐圧は大きく依存し、リサーフ層１０の不純物濃度のばらつきにより、耐圧が大幅に劣化するという製造上の問題があることが分かった。
【００１４】
一方、図１１に示すガードリング構造では、ガードリング層１１の幅や間隔に耐圧は大きく依存し、マスクずれなどによってガードリング層１１の幅や間隔がばらつくと、耐圧が大幅にばらつくという製造上の問題があることが分かった。
【００１５】
本発明は、このような問題点に鑑みて成されたものであり、不純物濃度のばらつきやマスクずれなどによる寸法のばらつきに対し、耐圧が劣化せず高耐圧を維持できる高耐圧半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、第1導電型の第1半導体層と、
前記第1半導体層の表面の一部に形成された第1の電極と、
前記第1の半導体層の裏面に形成された第２の電極と、
前記第１半導体層の表面に形成された第２導電型の第１低不純物濃度層と、
前記第１低不純物濃度層の内部に形成され、前記第１の電極の端部が重なるように配置された第２導電型の第１高不純物濃度層と、
前記第１低不純物濃度層の内部に形成され、前記第１高不純物濃度層の周囲を離間して囲むように配置された第２導電型の第２高不純物濃度層と、
前記第１半導体層の表面に形成され、前記第１低不純物濃度層の周囲を離間して囲むように配置された第２導電型の第２低不純物濃度層とを具備することを特徴とする高耐圧半導体装置を提供する。
【００１７】
このとき、第１半導体層の表面に、前記第２低不純物濃度層の周囲を離間して囲むように形成され、第１導電型の第３高不純物濃度層と、前記第３高不純物濃度層上に形成され、前記第２電極と電気的に接続された第３電極とを具備することが好ましい。
【００１８】
また、前記第１低不純物濃度層の表面には絶縁膜が形成されており、前記絶縁膜表面に形成された第４電極を具備することが好ましい。
【００１９】
また、前記第４電極の端部が前記第１低不純物濃度層上に位置することが好ましい。
【００２０】
また、前記絶縁膜の表面には第２の絶縁膜が形成されており、前記第２の絶縁膜の表面に形成され前記第４電極と電気的に接続された第５電極を具備することが好ましい。
【００２１】
また、前記第２低不純物濃度層上に設けられ、前記第１電極とは電気的に接続されない第６電極を具備することが好ましい。
【００２２】
また、本発明は、第１導電型の第１半導体層と、
前記第１半導体層上の一部に形成された第１電極と、
前記第１半導体層の裏面に形成された第２電極と、
前記第１半導体層の表面に形成された第２導電型のリサーフ層と、
前記リサーフ層の内部に形成され、前記第１の電極の端部が重なるように配置された第２導電型のエッジターミネーション層と、
前記第１半導体層の表面に前記リサーフ層の周囲を離間して囲むように形成された第２導電型のガードリング層とを具備することを特徴とする高耐圧半導体装置。
【００２３】
また、第１半導体層の表面に形成され、前記ガードリング層の周囲を離間して囲むように配置された第１導電型のチャネルストッパ層と、前記チャネルストッパ層上に形成され、前記第２電極と電気的に接続された第３電極層とを具備することが好ましい。
【００２４】
また、前記リサーフ層の表面には絶縁膜が形成されており、前記絶縁膜の表面に形成され前記第１電極と電気的に接続された第1フィールドプレートを具備することが好ましい。
【００２５】
また、前記第１フィールドプレートの端部が前記リサーフ層上に位置することが好ましい。
【００２６】
また、前記絶縁膜表面には第２絶縁膜が形成されており、前記第２絶縁膜の表面に形成され前記第１フィールドプレートと電気的に接続された第２フィールドプレートを具備することが好ましい。
【００２７】
また、前記ガードリング層上に設けられ、前記第１電極とは電気的に接続されない第３フィールドプレートを具備することが好ましい。
【００２８】
また、前記第１半導体層がシリコンカーバイドであることが好ましい。
【００２９】
また、本発明は、第１導電型の第１半導体層と、
前記第１半導体層の表面の一部に形成された第１電極と、
前記第１半導体層の裏面に形成された第２電極と、
前記第１半導体層の表面に形成された第２導電型の第１低不純物濃度層と、
前記第１半導体層の表面に形成され、前記第１低不純物濃度層の周囲を離間して囲むように配置された第２導電型の第２低不純物濃度層とを具備することを特徴とする高耐圧半導体装置を提供する。
【００３０】
このとき、前記第２低不純物濃度層は複数あることが好ましい。
【００３１】
また、前記第１低不純物濃度層の内部に形成され、前記第１電極の端部が重なるように配置された第２導電型の第１高不純物濃度層を具備することが好ましい。
【００３２】
また、前記第１低不純物濃度層の表面には絶縁膜が形成されており、前記絶縁膜の表面に形成され一端が前記第１電極と電気的に接続され、他端が前記第１高不純物濃度層の上方に位置する如く形成された第４電極を具備することが好ましい。
【００３４】
また、前記第１半導体層がシリコンカーバイドであることが好ましい。
【００３５】
また、前記第１低不純物濃度層のドーズ量が０．９×１０１３ｃｍ−２以上１×１０１４ｃｍ−２以下であることが好ましい。
【００３６】
このようにリサーフ層の周囲に、リサーフ層と同程度の低濃度不純物のガードリング層を形成するという簡単な構造により、リサーフ層の不純物濃度が最適値よりも高い場合に、このガードリングが機能し、耐圧の低下を抑えることができる。
【００３７】
この場合リサーフ層の周囲に低濃度不純物のガードリングを形成することにより、その分素子面積は増大することが考えられるが、比較的少ない個数のガードリング層で十分な効果が得られるため、素子面積の増大は問題にならない。
【００３８】
なお、ここで第１半導体層は半導体基板も含む。
【００３９】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて詳細に説明する。尚、本発明は以下に説明する実施形態に限定されるものではなく、種々工夫して適用されるものである。
【００４０】
先ず、図１及び図２は、本発明の第１の実施形態にかかる高耐圧半導体装置を示している。図１は断面図であり、図２は上面図である。ここでは高耐圧半導体装置のひとつとして、ショットキーバリアダイオードを説明する。図２中Ａ−Ｂで切った断面図が図１中Ａ−Ｂに相当する。
【００４１】
図１に示すように、このショットキーバリアダイオードは、ｎ−型半導体層１と、ｎ−型半導体層１の表面に形成されたｐ＋型高不純物濃度層からなるエッジターミネーション層９を具備している。
【００４２】
ｎ−型半導体層１の表面には、複数のｐ＋型高不純物濃度層からなる第１ガードリング層１１が形成されている。これら第１ガードリング層１１は、エッジターミネーション層９の周囲に位置するように形成されている。第１ガードリング層１１は、エッジターミネーション層９と不純物濃度も同程度である。第１ガードリング層１１は、複数層あるほうが効果を高くすることができる。
【００４３】
ｎ−型半導体層１の表面には、エッジターミネーション層９及び第１ガードリング層１１を内部に含むようにｐ−型低不純物層からなるリサーフ層１０が形成されている。リサーフ層１０は、エッジターミネーション層９及び第１ガードリング層１１よりも低い不純物濃度である。
【００４４】
ｎ−型半導体層１の表面には、リサーフ層１０の周囲に位置するようにｐ−型低不純物層からなる第２ガードリング層１２が形成されている。第２ガードリング層１２は、リサーフ層１０と不純物濃度が同程度である。第２ガードリング層１２は、複数あるほうが効果を高くすることができる。
【００４５】
エッジターミネーション層９上には、第１電極４が設けられている。第１電極４上には、これと電気的に接続されたフィールドプレート５が形成されている。フィールドプレート５は、半導体層１と絶縁膜６を介して形成されている。このフィールドプレート５は、第１ガードリング層１１上を覆うように形成され、端部がリサーフ層１０上に位置するように設けられている。こうすることでリサーフ層１０の不純物濃度が最適値よりも低い場合に、絶縁膜６に負荷をかけることなく、さらに不純物濃度のばらつきによる耐圧の劣化を防ぐことができる。
【００４６】
ｎ−型半導体層１の裏面には、ｎ＋型半導体層２を介して第２電極３が形成されている。ｎ−型半導体層１の表面には、第２ガードリング層１２の周囲に位置するように、ｎ＋型高不純物濃度層からなるチャネルストッパ領域８が形成されている。チャネルストッパ領域８上には、第３電極７が設けられ、第２電極３と電気的に接続されている。このチャネルストッパ領域８によって、素子の外側にチャネルが広がるのを防ぐことができる。
【００４７】
この高耐圧半導体装置の構造は、第１電極４を中心とした円周構造となっている。
【００４８】
図２に、図１に示す高耐圧半導体装置を上面から見た図を示す。フィールドプレート５及び第３電極７及び絶縁膜６は省略した。
【００４９】
図２に示すように、中心部に第１電極４が形成されている。第１電極４の周辺部にはエッジターミネーション層９が形成されている。このエッジターミネーション層９の周囲には、リサーフ層１０を介して第１ガードリング層１１が２つ形成されている。第１ガードリング層１１の周囲にはリサーフ層１０の端部が形成されている。リサーフ層１０の端部の周囲には、ｎ−型半導体層１を介して第２ガードリング層１２が２つ形成されている。第２ガードリング層１２の周囲には、ｎ−型半導体層１を介してチャネルストッパ領域８が形成されている。このように円形でなくてもよく、四角形の角の丸まった形状のようにしてもよい。
【００５０】
図３に、図１に示す高耐圧半導体装置と、図１０に示す従来のリサーフ構造を有する高耐圧半導体装置の耐圧を比較する図を示す。半導体層１として、ＳｉＣ（シリコンカーバイド）を用いた。横軸にリサーフ層１０の表面濃度（ｃｍ−３）をとり、縦軸に耐圧（Ｖ）をとった。
【００５１】
図３中Ａに示すように、図１に示す高耐圧半導体装置では、リサーフ層１０の表面濃度が１×１０１７ｃｍ−３から１×１０１８ｃｍ−３へと１ケタ変化してもその耐圧は変化せず８００Ｖ以上と高い水準に保たれている。これはリサーフ層１０中に第１ガードリング層１１が形成されているためである。また、リサーフ層１０の周囲を離間して囲むように第２ガードリング層１２が形成されているためである。
【００５２】
一方図３中Ｂに示すように、図１０に示す従来のリサーフ構造を有する高耐圧半導体装置では、リサーフ層１０の表面濃度が３×１０１７ｃｍ−３で、耐圧はピークを示すがその前後で急激に落ちてしまっている。
【００５３】
また、図３中Ｃに示すように、従来のリサーフ構造を有する高耐圧半導体装置のリサーフ層１０上にフィールドプレート５を設け、フィールドプレート５端がリサーフ層１０上に位置する場合、リサーフ層１０の濃度が最適値よりも低い場合に耐圧を高い水準に保つ効果がある。ただしフィールドプレート５端がリサーフ層１０よりも外側に位置する場合は、リサーフ層１０の濃度が最適値よりも高い場合においても耐圧を高い水準に保つ効果があるが、絶縁膜６に高電界がかかるという問題もある。
【００５４】
図１２に、図３の横軸を、リサーフ層１０の表面濃度から試作におけるリサーフ層１０の打ち込みのドーズ量（ｃｍ−２）に代えて、縦軸に耐圧（Ｖ）をとったグラフを示す。
【００５５】
図１２では、図３のリサーフ層１０表面濃度を深さ方向の不純物濃度の積分値に変換し、さらにその積分値を試作における打ち込みのドーズ量となるように、積分値を高い方に約二桁シフトした補正をしている。
【００５６】
試作では、打ち込みのドーズ量に対し、不純物の蒸発率や活性化率を考慮する必要があり、実際に打ち込まれたドーズ量は打ち込みのドーズ量よりも低くなる。そのため、このような補正を行っている。
【００５７】
また、ＳｉＣを基板に用いた高耐圧半導体装置は、不純物の活性化率の制御が難しいため、リサーフ層１０の不純物濃度は大きくばらつく可能性がある。４Ｈ−ＳｉＣショットキーバリアダイオードの場合、図１０に示す従来のリサーフ構造では、理想耐圧の９０％以上が得られるリサーフ層１０の表面の不純物濃度範囲が図３から分かるように２×１０１７ｃｍ−３〜３×１０１７ｃｍ−３と非常に狭いが、図１に示す構造では、５×１０１６ｃｍ−３〜７×１０１７ｃｍ−３まで拡大されていることが分かる。
【００５８】
このように本発明では、リサーフ層１０の不純物濃度が最適値から高い方或いは低い方のどちらにずれたとしても不純物濃度のばらつきによる耐圧の劣化を防ぐ効果がある。
【００５９】
図４に、図１に示す高耐圧半導体装置のリサーフ層１０及びリサーフ層１０の外部に形成された第２ガードリング層１２の不純物濃度を低・最適・高としたときの表面付近での電界強度を示す。
【００６０】
図４中Ａに示すように、リサーフ層１０及び第２ガードリング層１２の不純物濃度が低い場合には、内側のリング（第１ガードリング層１１）での電界強度が高く、これら第１ガードリング層１１の効果で高耐圧を得ていることが分かる。
【００６１】
また、図４中Ｂに示すように、リサーフ層１０及び第２ガードリング層１２の不純物濃度が最適の場合には、リサーフ層１０及びフィールドプレート５の効果で耐圧を維持しており、特に内側のリング（第１ガードリング１１）及び外側のリング（第２ガードリング１２）は寄与していなくとも高耐圧が得られていることが分かる。
【００６２】
また、図４中Ｃに示すように、リサーフ層１０及び第２ガードリング層１２の不純物濃度が高い場合には、外側のリング（第２ガードリング１２）での電界強度が高く、これら第２ガードリング層１２の効果で高耐圧を得ていることが分かる。
【００６３】
以上の結果より、高耐圧の得られる濃度範囲を広げるためには、ガードリング数を増やすことであるので、リサーフ層１０の濃度が最適値よりも低い領域で高耐圧の得られる濃度範囲を広げるためには、リサーフ層１０内部の高不純物濃度層からなる第１ガードリング層１１の数を増やせばよい。
【００６４】
また、リサーフ層１０の濃度が最適値よりも高い領域での高耐圧の得られる濃度範囲を広げるためには、リサーフ層１０外部の低不純物濃度層からなる第２ガードリング層１２の数を増やせばよいことが分かる。
【００６５】
また、マスクずれなどの原因で、第１ガードリング層１１或いは第２ガードリング層１２の位置がずれ、ガードリングの効果が最大限に引き出せないとしても、耐圧の下限はリサーフ構造の耐圧となるため、従来のガードリング構造に比べ、寸法のばらつきによる耐圧の劣化が小さい構造となっている。
【００６６】
次に、図５を用いて、図１に示した高耐圧半導体装置の製造方法を説明する。ここでは４Ｈ−ＳｉＣ（シリコンカーバイド）を基板に用いたショットキーバリアダイオードの製造方法について説明する。
【００６７】
先ず、図５（ａ）に示すように、裏面にｎ＋型半導体層２が形成されたｎ−型半導体層１を具備する４Ｈ−ＳｉＣ基板を用意する。例えば、ｎ−型半導体層１の不純物濃度は５×１０１５ｃｍ−３、厚さは１０μｍとする。ｎ−型半導体層１の不純物濃度および厚さは、素子の耐圧系によって異なる。次に、この４Ｈ−ＳｉＣ基板のｎ−型半導体層１上に、酸化膜からなる絶縁膜６を形成する。
【００６８】
次に、図５（ｂ）に示すように、４Ｈ−ＳｉＣ基板の表面にマスク３０をパターニングして、ｎ＋型不純物をイオン注入しチャネルストッパ領域８を形成する。このイオン注入は、例えば、ドーズ量を１×１０１５ｃｍ−２とし、加速電圧を１０〜１００ｋｅＶの多段階に分けてリンをイオン注入し、ボックス型のプロファイルを形成する。この後マスク３０を除去する
次に、図５（ｃ）に示すように、４Ｈ−ＳｉＣ基板の表面に、マスク３１をパターニングして、ｐ−型不純物をイオン注入し、ｐ−型低不純物濃度層からなるリサーフ層１０及びｐ−型低不純物濃度層からなる第２ガードリング層１２を形成する。このイオン注入は、例えば、ドーズ量を１×１０１３ｃｍ−２とし、加速電圧を２０〜４００ｋｅＶの多段階に分けてアルミニウムをイオン注入し、ボックス型のプロファイルを形成する。この後マスク３１を除去する
次に、図５（ｄ）に示すように、４Ｈ−ＳｉＣ基板の表面に、マスク３２をパターニングして、ｐ＋型不純物をイオン注入し、リサーフ層１０内部にｐ＋型高不純物濃度層からなるエッジターミネーション層９及びｐ＋型高不純物層からなる第１ガードリング層１１を形成する。このイオン注入は、例えば、ドーズ量を５×１０１４ｃｍ−２とし、加速電圧を１０〜２００ｋｅＶの多段階に分けてアルミニウムをイオン注入し、ボックス型のプロファイルを形成する。この後マスク３２を除去する。
【００６９】
次に、図５（ｅ）に示すように、チャネルストッパ領域８上の絶縁膜６を除去する。次に、このチャネルストッパ領域８上に、ニッケルのオーミック電極７を形成する。このとき基板裏面に電極３を形成し、アニールにより同時に電極７、３を低抵抗化してもよい。電極３としては、基板側からニッケル層、チタン層の積層構造とすることができる。また、基板側からチタン層、ニッケル層、金層の積層構造とすることができる。また、基板側からニッケル層、金層の積層構造とすることができる。
【００７０】
次に、図５（ｆ）に示すように、エッジターミネーション層９及びリサーフ層１０の一部上の絶縁膜６を除去する。次に、このエッジターミネーション層９及びリサーフ層１０の一部上にチタンからなるショットキー電極４を形成する。ショットキー電極４端には、エッジターミネーション層９が接するようにする。この工程で同時にチタンからなるフィールドプレート５を絶縁膜６上まで伸びるように形成する。
【００７１】
次に、図５（ｇ）に示すように、４Ｈ−ＳｉＣ基板の裏面のｎ＋型半導体層２上にニッケルからなるオーミック電極３を形成する。ただし図５（ｅ）に示す段階で電極３を形成した場合は、この工程は必要ない。
【００７２】
この様にして図１に示す高耐圧半導体装置が完成する。
【００７３】
リサーフ層１０内部の第１ガードリング層１１はいくつであってもよく、個数が多いほど耐圧の劣化を防ぐ効果がある。本発明者らの実験の結果第１ガードリング層１１は、２〜３本とするのが効果的であった。
【００７４】
また、各第１ガードリング層１１の幅を３μｍとし、エッジターミネーション層９と最内郭の第１ガードリング層１１の間隔を１μｍとした。また、最内郭の第１ガードリング層１１と次に隣接する第１ガードリング１１の間隔を２μｍとした。これら第１ガードリング層１１の間隔及び幅は、最適化をおこなうことで、さらに理想耐圧の９０％以上の耐圧が得られる濃度範囲を広げることが可能である。
【００７５】
また、リサーフ層１０外部の第２ガードリング層１２はいくつであってもよく、個数が多いほど耐圧の劣化を防ぐ効果がある。本発明者らの実験の結果第２ガードリング層１２は、３〜５本とするのが効果的であった。図５の説明では簡単のため２つの第２ガードリング層１１としているが、４本の第２ガードリング層１２を形成した場合を説明する。
【００７６】
各第２ガードリング層１２の幅を３μｍとし、リサーフ層１０と最内郭の第２ガードリング層１２の間隔を１μｍとした。最内郭の第２ガードリング層１２と次に隣接する第２ガードリング層１２の間隔を１μｍとした。この第２ガードリング層１２と次に隣接する第２ガードリング層１２の間隔を２μｍとした。この第２ガードリング層１２と次に隣接する第２ガードリング層１２の間隔を３μｍとした。これら第２ガードリング層１２の間隔及び幅は、最適化をおこなうことで、理想耐圧の９０％以上の耐圧が得られる濃度範囲を広げることが可能である。
【００７７】
チャネルストッパ領域８はカソード電極３と電気的に接続され、半導体基板の表面電位を固定するために設けているが、空乏層が到達する場合に、耐圧劣化を防ぐ効果がある。ここでチャネルストッパ領域８の不純物ｎ＋はｐ＋であっても良い。ここでは、最外郭の第２ガードリング層１２端とチャネルストッパ領域８の距離を３０μｍ以上確保し、空乏層が到達しない距離にチャネルストッパ領域８を形成している。
【００７８】
フィールドプレート５は、ショットキー電極４と電気的に接続し、フィールドプレート５の端部がリサーフ層１０上に位置していることが好ましい。ここでは、フィールドプレート５の端部とリサーフ層１０の外周端との距離を１０μｍとした。また、絶縁膜６の厚さを１μｍとした。
【００７９】
また、このフィールドプレート５の端部とチャネルストッパ層９間の絶縁膜６を厚くし、第２フィールドプレートを形成しても良い。或いは第２ガードリング層１２上に、ショットキー電極とは電気的に接続されないフィールドプレートを形成しても良い。
【００８０】
本高耐圧半導体装置の製造方法では、リサーフ層１０内部の第１ガードリング１１をエッジターミネーション層９と同時にイオン注入によって形成している。また、リサーフ層１０外部の第２ガードリング１２をリサーフ層１０と同時にイオン注入によって形成している。したがって製造プロセスは従来のリサーフ構造のマスクレイアウトの変更のみでよく、工程数も同じである。
【００８１】
また、マスクを増やし、リサーフ層１０と第２ガードリング層１２を、不純物濃度を変えて別々に形成しても良い。また、エッジターミネーション層９と第１ガードリング層１１を、不純物濃度を変えて別々に形成しても良い。このように不純物濃度を変えることで、さらに耐圧の劣化を防ぐような最適設計をおこなうことも可能である。
【００８２】
次に、図６を用いて図１に示す高耐圧半導体装置の変形例を説明する。図６に示す高耐圧半導体装置と図１に示すものとの相違点は、フィールドプレート５の端部がリサーフ層１０上まで伸びていなく、エッジターミネーション層９上に留まっている点である。他の構造は図１に示すものと同様であり詳しい符号の説明は省略する。このような構造においても同様の効果を奏する。
【００８３】
次に、図７を用いて図１に示す高耐圧半導体装置の変形例を説明する。図７に示す高耐圧半導体装置と図１に示すものとの相違点は、フィールドプレート５と電気的に接続され、半導体層１と絶縁膜６を介して設けられた第２のフィールドプレート４０が設けられている点である。これは第１のフィールドプレート５下に形成された絶縁膜６の厚さよりも、第２のフィールドプレート４０下に形成された絶縁膜６の厚さのほうが厚く出来ている。他の構造は図１に示すものと同様であり詳しい符号の説明は省略する。このような構造においても同様の効果を奏する。
【００８４】
次に、図８を用いて図１に示す高耐圧半導体装置の変形例を説明する。図８に示す高耐圧半導体装置と図１に示すものとの相違点は、第２ガードリング層１２上に第６電極１３が設けられている点である。他の構造は図１に示すものと同様であり詳しい符号の説明は省略する。このような構造においても同様の効果を奏する。
【００８５】
次に、図９を用いて図１に示す高耐圧半導体装置の変形例を説明する。図９に示す高耐圧半導体装置と図１に示すものとの相違点は、エッジターミネーション層９が、リサーフ層１０からはみ出ており第１電極４とオーミック接続している点である。この構造はＰＮ接合ダイオードを構成している。他の構造は図１に示すものと同様であり詳しい符号の説明は省略する。このような構造においても同様の効果を奏する。
【００８６】
また、これらのダイオード構造のほかに、ＭＯＳトランジスタ、ＩＧＢＴ、サイリスタ等、各種高耐圧半導体素子の終端構造として適用することができる。
【００８７】
また、不純物がｐ型とｎ型を逆転した構造や、ＳｉＣ以外にＳｉやその他の半導体に対しても適用可能である。Ｓｉを用いる場合、リサーフ層１０の最適濃度が４Ｈ−ＳｉＣに比べ１桁低い値であるが、本発明の終端構造により、その最適値近辺での耐圧を安定に保つことが可能である。
【００８８】
図１３に、本発明の別の実施形態にかかる高耐圧半導体装置（ショットキーバリアダイオード）の断面図を示す。基板としては４Ｈ−ＳｉＣを用いている。
【００８９】
図１３に示すように、このショットキーバリアダイオードは、裏面にｎ＋型半導体層２が形成されたｎ−型半導体層１と、このｎ−型半導体層１の表面に形成されたｐ−型低不純物層からなるリサーフ層１０とを具備する。
【００９０】
ｎ−型半導体層１の表面の、リサーフ層１０の周囲にはｐ−型低不純物層からなるガードリング層１２が２つ形成されている。ガードリング層１２は、リサーフ層１０と不純物濃度が同程度である。
【００９１】
また、ｎ−型半導体層１及びリサーフ層１０上には、ショットキー電極として第１電極４が設けられている。第１電極４上には、これと電気的に接続されたフィールドプレート５が形成されている。フィールドプレート５は、ｎ−型半導体層１と絶縁膜６を介して形成されている。このフィールドプレート５は、端部がリサーフ層１０上に位置するように設けられている。このようにして形成されたフィールドプレート５は、電極端の電界集中を緩和し、耐圧の低下を抑制する効果を有する。
【００９２】
ここでリサーフ層１０には最適濃度があり、最適濃度以下になると急激に耐圧が低下する。一方最適濃度以上の濃度での耐圧低下はそれほど大きくない。リサーフ層１０はイオン注入により形成され、ドーズ量によりリサーフ層の濃度を設定する。上記のことを考慮すると耐圧が８００Ｖ以上を得るためには、ドーズ量の最適濃度範囲は０．９×１０１３ｃｍ−２以上１×１０１４ｃｍ−２ 以下である。特にこの最適濃度範囲は半導体としてシリコンカーバイド（ＳｉＣ）を用いるときにあてはまる。
【００９３】
プロセスより、不純物原子の外方拡散、表面エッチングにより注入されたイオンの一部が失われ、また活性化率の変動があるため、実際の注入量は大きめに設定し最適値より小さくならないようにする。例えば１．５×１０１３ｃｍ−２に設定すればよい。
【００９４】
ｎ−型半導体層１の裏面には、ｎ＋型半導体層２を介して第２電極３が形成されている。ｎ−型半導体層１の表面には、ガードリング層１２の周囲に位置するように、ｎ＋型高不純物濃度層からなるチャネルストッパ領域８が形成されている。チャネルストッパ領域８上には、第３電極７が設けられ、第２電極３と電気的に接続されている。このチャネルストッパ領域８によって、素子の外側にチャネルが広がるのを防ぐことができる。
【００９５】
この高耐圧半導体装置の構造は、第１電極４を中心とした円周構造となっている。
【００９６】
図１３に示す構造では、リサーフ層１０が最適値より高濃度になっても耐圧低下は小さいので高耐圧の半導体装置を得ることができる。このときリサーフ層１０の濃度対ガードリング層１２の比が１対０．５以上２以下であることが好ましい。
【００９７】
図１４に、本発明の別の実施形態にかかる高耐圧半導体装置（ショットキーバリアダイオード）の断面図を示す。基板としては４Ｈ−ＳｉＣを用いている。
【００９８】
図１４に示すように、このショットキーバリアダイオードは、裏面にｎ＋型半導体層が形成されたｎ−型半導体層１と、ｎ−型半導体層１の表面に形成されたｐ＋型高不純物濃度層からなるエッジターミネーション層９を具備している。
【００９９】
また、ｎ−型半導体層１の表面には、エッジターミネーション層９を内部に含むようにｐ−型低不純物層からなるリサーフ層１０が形成されている。リサーフ層１０は、エッジターミネーション層９よりも低い不純物濃度である。
【０１００】
ｎ−型半導体層１の表面の、リサーフ層１０の周囲にｐ−型低不純物層からなるガードリング層１２が形成されている。ガードリング層１２は、リサーフ層１０と不純物濃度が同程度である。
【０１０１】
エッジターミネーション層９上には、第１電極４が設けられている。第１電極４上には、これと電気的に接続されたフィールドプレート５が形成されている。フィールドプレート５は、半導体層１と絶縁膜６を介して形成されている。このフィールドプレート５は、端部がリサーフ層１０上に位置するように設けられている。このフィールドプレートは、電極端や、エッジターミネーション層端部の電界集中を緩和し、耐圧の低下を抑制する。
【０１０２】
リサーフ層１０には最適濃度があり，最適濃度以下になると急激に耐圧が低下する。一方最適濃度以上の濃度での耐圧低下はそれほど大きくない。リサーフ層１０はイオン注入により形成され、ドーズ量によりリサーフ層１０の濃度を設定する。典型的なドーズ量は１×１０１３ｃｍ−２である。
【０１０３】
プロセスより、不純物原子の外方拡散、表面エッチングにより注入されたイオンの一部が失われ、また活性化率の変動があるため、実際の注入量は大きめに設定し最適値より小さくならないようにする。例えば１．５×１０１３ｃｍ−２に設定する。
【０１０４】
ｎ−型半導体層１の裏面には、ｎ＋型半導体層２を介して第２電極３が形成されている。ｎ−型半導体層１の表面には、ガードリング層１２の周囲に位置するように、ｎ＋型高不純物濃度層からなるチャネルストッパ領域８が形成されている。チャネルストッパ領域８上には、第３電極７が設けられ、第２電極３と電気的に接続されている。このチャネルストッパ領域８によって、素子の外側にチャネルが広がるのを防ぐことができる。
【０１０５】
この高耐圧半導体装置の構造は、第１電極４を中心とした円周構造となっている。
【０１０６】
図１４の構造ではリサーフ層１０が最適値より高濃度になっても耐圧低下は小さいので高耐圧の半導体装置を得ることができる。このときリサーフ層１０の濃度対ガードリング層１２の比が１対０．５以上２以下であることが好ましい。
【０１０７】
図１５に、本発明の別の実施形態にかかる高耐圧半導体装置（ショットキーバリアダイオード）の断面図を示す。基板としては４Ｈ−ＳｉＣを用いている。
【０１０８】
図１５に示すように、このショットキーバリアダイオードは、裏面にｎ＋型半導体層２が形成されたｎ−型半導体層１と、ｎ−型半導体層１の表面に形成されたｐ＋型高不純物濃度層からなるエッジターミネーション層９を具備している。
【０１０９】
ｎ−型半導体層１の表面には、複数のｐ＋型高不純物濃度層からなる第１のガードリング層１１が形成されている。これら第１のガードリング層１１は、エッジターミネーション層９の周囲に位置するように形成されている。第１のガードリング層１１は、エッジターミネーション層９と不純物濃度も同程度である。
【０１１０】
ｎ−型半導体層１の表面には、エッジターミネーション層９及び第１のガードリング層１１を内部に含むようにｐ−型低不純物層からなるリサーフ層１０が形成されている。リサーフ層１０は、エッジターミネーション層９及び第１のガードリング層１１よりも低い不純物濃度である。
【０１１１】
ｎ−型半導体層１の表面の、リサーフ層１０の周囲にｐ−型低不純物層からなる第２のガードリング層１２が形成されている。第２のガードリング層１２は、リサーフ層１０と不純物濃度が同程度である。
【０１１２】
またショットキー電極として第１電極４が設けられている。第１電極４上には、これと電気的に接続されたフィールドプレート５が形成されている。フィールドプレート５の端部はエッジターミネーション層の内側に位置する。フィールドプレートと酸化膜とエッジターミネーションの電界は小さく、この構造では逆電圧印加時の酸化膜の絶縁破壊による素子不良が抑制される。
【０１１３】
ｎ−型半導体層１の裏面には、ｎ＋型半導体層２を介して第２電極３が形成されている。ｎ−型半導体層１の表面には、第２ガードリング層１２の周囲に位置するように、ｎ＋型高不純物濃度層からなるチャネルストッパ領域８が形成されている。チャネルストッパ領域８上には、第３電極７が設けられ、第２電極３と電気的に接続されている。このチャネルストッパ領域８によって、素子の外側にチャネルが広がるのを防ぐことができる。
【０１１４】
この高耐圧半導体装置の構造は、第１電極４を中心とした円周構造となっている。
【０１１５】
図１５の構造ではリサーフ層１０が最適値より高濃度になっても耐圧低下は小さいので高耐圧の半導体装置を得ることができる。このときリサーフ層１０の濃度対ガードリング層１２の比が１対０．５以上２以下であることが好ましい。
【０１１６】
図１６に、本発明の別の実施形態にかかる高耐圧半導体装置（ショットキーバリアダイオード）の断面図を示す。基板としては４Ｈ−ＳｉＣを用いている。
【０１１７】
図１６に示すように、このショットキーバリアダイオードは、裏面にｎ＋型半導体層２が形成されたｎ−型半導体層１と、ｎ−型半導体層１の表面に形成されたｐ＋型高不純物濃度層からなるエッジターミネーション層９を具備している。
【０１１８】
ｎ−型半導体層１の表面には、エッジターミネーション層９を内部に含むようにｐ−型低不純物層からなるリサーフ層１０が形成されている。リサーフ層１０は、エッジターミネーション層９よりも低い不純物濃度である。
【０１１９】
ｎ−型半導体層１の表面には、リサーフ層１０の周囲に位置するようにｐ−型低不純物層からなるガードリング層１２が形成されている。ガードリング層１２は、リサーフ層１０と不純物濃度が同程度である。
【０１２０】
また、ｎ−型半導体層１表面上にはショットキー電極として第１電極４が設けられている。第１電極４上には、これと電気的に接続されたフィールドプレート５が形成されている。フィールドプレート５の端部はエッジターミネーション層９の内側に位置する。フィールドプレート５と酸化膜６とエッジターミネーション９の電界は小さく、この構造では逆電圧印加時の酸化膜の絶縁破壊による素子不良が抑制される。
【０１２１】
ｎ−型半導体層１の裏面には、ｎ＋型半導体層２を介して第２電極３が形成されている。ｎ−型半導体層１の表面には、第２ガードリング層１２の周囲に位置するように、ｎ＋型高不純物濃度層からなるチャネルストッパ領域８が形成されている。チャネルストッパ領域８上には、第３電極７が設けられ、第２電極３と電気的に接続されている。このチャネルストッパ領域８によって、素子の外側にチャネルが広がるのを防ぐことができる。
【０１２２】
この高耐圧半導体装置の構造は、第１電極４を中心とした円周構造となっている。
【０１２３】
図１６の構造ではリサーフ層１０が最適値より高濃度になっても耐圧低下は小さいので高耐圧の半導体装置を得ることができる。このときリサーフ層１０の濃度対ガードリング層１２の比が１対０．５以上２以下であることが好ましい。
【０１２４】
図１７に、図１に示した構造のリサーフ層１０のドーズ量と耐圧の実測値の結果及び図１３に示した構造のリサーフ層１０のドーズ量と耐圧の実測値の結果及び図１０に示す従来のリサーフ構造のリサーフ層１０のドーズ量と耐圧の実測値の結果を示す。横軸はリサーフ層に打ち込まれたドーズ量（ｃｍ−２）をとり、縦軸は耐圧（Ｖ）を取っている。
【０１２５】
図１７に示すように、高濃度領域（１×１０１３ｃｍ−２より高い濃度領域）では、従来のリサーフ構造よりも本発明の構造のほうが高い耐圧を示すことが分かる。また、図１３に示すようにリサーフ層１０とこの外側に形成されたガードリング層１２のみでも高耐圧が得られることが分かる。
【０１２６】
一方、低濃度領域（１×１０１３ｃｍ−２より低い濃度領域）では、図１に示す構造の内側に形成されたガードリング層１１の効果は僅かしか見られない。これは、内側に形成されたガードリング層１１の間隔が、試作においてまだ十分に最適化されていないためである。
【０１２７】
また、ドーズ量１．５×１０１３ｃｍ−２で耐圧が下がっているのは、外側に形成されたガードリング１２の間隔がまだ十分に最適化されていないためである。
【０１２８】
図１７の実測値からの考察により、耐圧が８００Ｖ以上を得られるドーズ量（打ち込みの不純物量）は、０．９×１０１３ｃｍ−２以上１×１０１４ｃｍ−２ 以下が好ましいことが分かる。
【０１２９】
【発明の効果】
本発明によれば、不純物濃度のばらつきやマスクずれなどによる寸法のばらつきがあっても、耐圧の劣化を防ぐことができる高耐圧半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明に係る高耐圧半導体装置の断面図。
【図２】 本発明に係る高耐圧半導体装置の上面図。
【図３】 本発明の高耐圧半導体装置及び従来の高耐圧半導体装置のリサーフ層の表面濃度と耐圧を示すグラフ。
【図４】 本発明に係る高耐圧半導体装置のリサーフ層の濃度と表面電界強度を示すグラフ。
【図５】 本発明に係る高耐圧半導体装置の製造方法を説明するための各工程における断面図。
【図６】 本発明の変形例に係る高耐圧半導体装置の断面図。
【図７】 本発明の変形例に係る高耐圧半導体装置の断面図。
【図８】 本発明の変形例に係る高耐圧半導体装置の断面図。
【図９】 本発明の変形例に係る高耐圧半導体装置の断面図。
【図１０】 従来の高耐圧半導体装置の断面図。
【図１１】 従来の高耐圧半導体装置の断面図。
【図１２】 本発明に係る高耐圧半導体装置及び従来の高耐圧半導体装置のリサーフ層のドーズ量と耐圧を示すグラフ。
【図１３】 本発明に係る別の高耐圧半導体装置の断面図。
【図１４】 本発明に係る別の高耐圧半導体装置の断面図。
【図１５】 本発明に係る別の高耐圧半導体装置の断面図。
【図１６】 本発明に係る別の高耐圧半導体装置の断面図。
【図１７】 本発明に係る高耐圧半導体装置及び従来の高耐圧半導体装置のリサーフ層のドーズ量と耐圧を示す実測値のグラフ。
【符号の説明】
１・・・ｎ−型半導体層
２・・・ｎ＋型半導体層
３・・・第２電極
４・・・第１電極
５・・・フィールドプレート
６・・・絶縁膜
７・・・第３電極
８・・・チャネルストッパ領域
９・・・エッジターミネーション層
１０・・・リサーフ層
１１・・・第１ガードリング層
１２・・・第２ガードリング層

Claims (18)

  1. 第1導電型の第1半導体層と、
    前記第1半導体層の表面の一部に形成された第1の電極と、
    前記第1の半導体層の裏面に形成された第２の電極と、
    前記第１半導体層の表面に形成された第２導電型の第１低不純物濃度層と、
    前記第１低不純物濃度層の内部に形成され、前記第１の電極の端部が重なるように配置された第２導電型の第１高不純物濃度層と、
    前記第１低不純物濃度層の内部に形成され、前記第１高不純物濃度層の周囲を離間して囲むように配置された第２導電型の第２高不純物濃度層と、
    前記第１半導体層の表面に形成され、前記第１低不純物濃度層の周囲を離間して囲むように配置された第２導電型の第２低不純物濃度層とを具備することを特徴とする高耐圧半導体装置。
  2. 第１半導体層の表面に、前記第２低不純物濃度層の周囲を離間して囲むように形成され、第１導電型の第３高不純物濃度層と、前記第３高不純物濃度層上に形成され、前記第２電極と電気的に接続された第３電極とを具備することを特徴とする請求項１記載の高耐圧半導体装置。
  3. 前記第１低不純物濃度層の表面には絶縁膜が形成されており、前記絶縁膜表面に形成された第４電極を具備することを特徴とする請求項１記載の高耐圧半導体装置。
  4. 前記第４電極の端部が前記第１低不純物濃度層上に位置することを特徴とする請求項３記載の高耐圧半導体装置。
  5. 前記絶縁膜の表面には第２の絶縁膜が形成されており、前記第２の絶縁膜の表面に形成され前記第４電極と電気的に接続された第５電極を具備することを特徴とする請求項３記載の高耐圧半導体装置。
  6. 前記第２低不純物濃度層上に設けられ、前記第１電極とは電気的に接続されない第６電極を具備することを特徴とする請求項１記載の高耐圧半導体装置。
  7. 第１導電型の第１半導体層と、
    前記第１半導体層上の一部に形成された第１電極と、
    前記第１半導体層の裏面に形成された第２電極と、
    前記第１半導体層の表面に形成された第２導電型のリサーフ層と、
    前記リサーフ層の内部に形成され、前記第１の電極の端部が重なるように配置された第２導電型のエッジターミネーション層と、
    前記第１半導体層の表面に前記リサーフ層の周囲を離間して囲むように形成された第２導電型のガードリング層とを具備することを特徴とする高耐圧半導体装置。
  8. 第１半導体層の表面に形成され、前記ガードリング層の周囲を離間して囲むように配置された第１導電型のチャネルストッパ層と、前記チャネルストッパ層上に形成され、前記第２電極と電気的に接続された第３電極層とを具備することを特徴とする請求項７記載の高耐圧半導体装置。
  9. 前記リサーフ層の表面には絶縁膜が形成されており、前記絶縁膜の表面に形成され前記第１電極と電気的に接続された第1フィールドプレートを具備することを特徴とする請求項７記載の高耐圧半導体装置。
  10. 前記第１フィールドプレートの端部が前記リサーフ層上に位置することを特徴とする請求項９記載の高耐圧半導体装置。
  11. 前記絶縁膜表面には第２絶縁膜が形成されており、前記第２絶縁膜の表面に形成され前記第１フィールドプレートと電気的に接続された第２フィールドプレートを具備することを特徴とする請求項９記載の高耐圧半導体装置。
  12. 前記ガードリング層上に設けられ、前記第１電極とは電気的に接続されない第３フィールドプレートを具備することを特徴とする請求項７記載の高耐圧半導体装置。
  13. 前記第１半導体層がシリコンカーバイドであることを特徴とする請求項１乃至請求項１２のいずれかに記載の高耐圧半導体装置。
  14. 第１導電型の第１半導体層と、
    前記第１半導体層の表面の一部に形成された第１電極と、
    前記第１半導体層の裏面に形成された第２電極と、
    前記第１半導体層の表面に形成された第２導電型の第１低不純物濃度層と、
    前記第１半導体層の表面に形成され、前記第１低不純物濃度層の周囲を離間して囲むように配置された第２導電型の第２低不純物濃度層とを具備することを特徴とする高耐圧半導体装置。
  15. 前記第１低不純物濃度層の内部に形成され、前記第１電極の端部が重なるように配置された第２導電型の第１高不純物濃度層を具備することを特徴とする請求項１４記載の高耐圧半導体装置。
  16. 前記第１低不純物濃度層の表面には絶縁膜が形成されており、前記絶縁膜の表面に形成され一端が前記第１電極と電気的に接続され、他端が前記第１高不純物濃度層の上方に位置する如く形成された第４電極を具備することを特徴とする請求項１５記載の高耐圧半導体装置。
  17. 前記第１半導体層がシリコンカーバイドであることを特徴とする請求項１４乃至請求項１６のいずれかに記載の高耐圧半導体装置。
  18. 前記第１低不純物濃度層のドーズ量が０．９×１０１３ｃｍ−２以上１×１０１４ｃｍ−２以下であることを特徴とする請求項１７記載の高耐圧半導体装置。
JP2002049076A 2001-07-17 2002-02-26 高耐圧半導体装置 Expired - Lifetime JP3708057B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002049076A JP3708057B2 (ja) 2001-07-17 2002-02-26 高耐圧半導体装置
US10/196,448 US6831345B2 (en) 2001-07-17 2002-07-17 High withstand voltage semiconductor device
US10/795,270 US7049675B2 (en) 2001-07-17 2004-03-09 High withstand voltage semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001216668 2001-07-17
JP2001-216668 2001-07-17
JP2002049076A JP3708057B2 (ja) 2001-07-17 2002-02-26 高耐圧半導体装置

Publications (2)

Publication Number Publication Date
JP2003101039A JP2003101039A (ja) 2003-04-04
JP3708057B2 true JP3708057B2 (ja) 2005-10-19

Family

ID=26618863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002049076A Expired - Lifetime JP3708057B2 (ja) 2001-07-17 2002-02-26 高耐圧半導体装置

Country Status (2)

Country Link
US (2) US6831345B2 (ja)
JP (1) JP3708057B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2498292A2 (en) 2011-03-07 2012-09-12 Shindengen Electric Manufacturing Co., Ltd. Schottky barrier diode
US8716717B2 (en) 2010-10-15 2014-05-06 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
US9202940B2 (en) 2011-09-28 2015-12-01 Mitsubishi Electric Corporation Semiconductor device
US9536942B2 (en) 2012-03-15 2017-01-03 Mitsubishi Electric Corporation Semiconductor device having a plurality of electric field relaxation layers and method for manufacturing same

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1198011A4 (en) * 1999-07-15 2008-02-27 Rohm Co Ltd SEMICONDUCTOR ARRANGEMENT WITH A MOS FIELD EFFECT TRANSISTOR
US7026650B2 (en) * 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
US9515135B2 (en) * 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
JP5216183B2 (ja) 2004-04-13 2013-06-19 日産自動車株式会社 半導体装置
JP4585772B2 (ja) * 2004-02-06 2010-11-24 関西電力株式会社 高耐圧ワイドギャップ半導体装置及び電力装置
JP2005340550A (ja) * 2004-05-28 2005-12-08 Sanyo Electric Co Ltd 半導体装置
US20060006394A1 (en) * 2004-05-28 2006-01-12 Caracal, Inc. Silicon carbide Schottky diodes and fabrication method
JP2005353991A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 半導体装置
JP2006073710A (ja) * 2004-09-01 2006-03-16 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP2006140372A (ja) * 2004-11-15 2006-06-01 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006173437A (ja) * 2004-12-17 2006-06-29 Toshiba Corp 半導体装置
JP2006210667A (ja) * 2005-01-28 2006-08-10 Mitsubishi Electric Corp 半導体装置
JP4944460B2 (ja) * 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
CN100454582C (zh) * 2005-03-30 2009-01-21 三洋电机株式会社 半导体装置
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP2008543031A (ja) * 2005-05-24 2008-11-27 アーベーベー・シュバイツ・アーゲー カソードセル設計
JP4972293B2 (ja) * 2005-06-09 2012-07-11 ローム株式会社 半導体装置およびその製造方法
JP2007042836A (ja) * 2005-08-03 2007-02-15 Toyota Central Res & Dev Lab Inc 半導体装置
JP2007141986A (ja) * 2005-11-16 2007-06-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7541660B2 (en) * 2006-04-20 2009-06-02 Infineon Technologies Austria Ag Power semiconductor device
JP4189415B2 (ja) * 2006-06-30 2008-12-03 株式会社東芝 半導体装置
JP4921880B2 (ja) * 2006-07-28 2012-04-25 株式会社東芝 高耐圧半導体装置
KR20090048572A (ko) 2006-08-09 2009-05-14 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 탄화규소 반도체 장치 및 그 제조 방법
JP2008085187A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
JP2008103529A (ja) * 2006-10-19 2008-05-01 Toyota Central R&D Labs Inc 半導体装置
JP2008218700A (ja) * 2007-03-05 2008-09-18 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP4367508B2 (ja) 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2008227116A (ja) 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置およびその製造方法
JP4356764B2 (ja) * 2007-04-18 2009-11-04 株式会社デンソー 炭化珪素半導体装置
JP4420062B2 (ja) 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4375439B2 (ja) 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP5285874B2 (ja) * 2007-07-03 2013-09-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4501977B2 (ja) * 2007-09-13 2010-07-14 トヨタ自動車株式会社 半導体装置とワイヤボンディング方法
JP5104166B2 (ja) * 2007-09-27 2012-12-19 トヨタ自動車株式会社 ダイオード
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US8304901B2 (en) 2008-03-17 2012-11-06 Mitsubishi Electric Corporation Semiconductor device having a groove and a junction termination extension layer surrounding a guard ring layer
JP5415018B2 (ja) * 2008-05-13 2014-02-12 新電元工業株式会社 半導体装置
JP5276355B2 (ja) * 2008-05-13 2013-08-28 新電元工業株式会社 半導体装置
JP5276354B2 (ja) * 2008-05-13 2013-08-28 新電元工業株式会社 半導体装置
JP4945594B2 (ja) * 2009-03-16 2012-06-06 株式会社東芝 電力用半導体装置
DE102009018971A1 (de) * 2009-04-25 2010-11-04 Secos Halbleitertechnologie Gmbh Konstruktion einer Schottkydiode mit verbessertem Hochstromverhalten und Verfahren zu deren Herstellung
US10566462B2 (en) * 2009-07-30 2020-02-18 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
WO2011027523A1 (ja) 2009-09-03 2011-03-10 パナソニック株式会社 半導体装置およびその製造方法
JP5543758B2 (ja) 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
EP2341528A1 (en) * 2010-01-05 2011-07-06 ABB Technology AG Power Semiconductor Device and its manufacturing method
JP5544918B2 (ja) * 2010-02-16 2014-07-09 住友電気工業株式会社 炭化珪素絶縁ゲート型半導体素子およびその製造方法
JP5515922B2 (ja) 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
FR2958452B1 (fr) * 2010-03-30 2012-06-15 Alstom Transport Sa Anneaux d'extension de terminaison de jonction
JP2012174895A (ja) * 2011-02-22 2012-09-10 Shindengen Electric Mfg Co Ltd 高耐圧半導体装置
JP2012186318A (ja) * 2011-03-05 2012-09-27 Shindengen Electric Mfg Co Ltd 高耐圧半導体装置
JP5558393B2 (ja) * 2011-03-10 2014-07-23 株式会社東芝 半導体装置
JP5827020B2 (ja) * 2011-03-14 2015-12-02 新電元工業株式会社 高耐圧半導体装置
JP2012195519A (ja) * 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
JP5745954B2 (ja) * 2011-06-29 2015-07-08 三菱電機株式会社 半導体装置およびその製造方法
JP4964996B2 (ja) * 2011-07-15 2012-07-04 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2013038329A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
TWI496289B (zh) * 2012-01-10 2015-08-11 Univ Asia 具p型頂環及溝槽區之降低表面電場半導體元件及其製造方法
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
JP5600698B2 (ja) * 2012-03-14 2014-10-01 株式会社 日立パワーデバイス ＳｉＣ素子搭載パワー半導体モジュール
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP6206862B2 (ja) 2012-05-31 2017-10-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN102891173B (zh) * 2012-09-29 2015-02-18 西安理工大学 适用于gct器件的阶梯型平面终端结构及其制备方法
JP6029411B2 (ja) * 2012-10-02 2016-11-24 三菱電機株式会社 半導体装置
DE112013004981B4 (de) 2012-10-11 2024-05-29 Mitsubishi Electric Corporation Halbleiterbauteil und Verfahren zu dessen Herstellung
US9318624B2 (en) * 2012-11-27 2016-04-19 Cree, Inc. Schottky structure employing central implants between junction barrier elements
JP2014138048A (ja) 2013-01-16 2014-07-28 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5943846B2 (ja) * 2013-01-18 2016-07-05 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP5494848B2 (ja) * 2013-02-01 2014-05-21 日産自動車株式会社 半導体装置
JP6047429B2 (ja) * 2013-03-08 2016-12-21 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
JP6103038B2 (ja) * 2013-03-21 2017-03-29 富士電機株式会社 半導体装置
US9257511B2 (en) * 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
JP2014204038A (ja) * 2013-04-08 2014-10-27 三菱電機株式会社 半導体装置及びその製造方法
JP6028676B2 (ja) 2013-05-21 2016-11-16 住友電気工業株式会社 炭化珪素半導体装置
CN105283962B (zh) * 2013-06-12 2018-01-19 三菱电机株式会社 半导体装置
WO2015040675A1 (ja) * 2013-09-17 2015-03-26 株式会社日立製作所 半導体装置、電力変換装置、鉄道車両、および半導体装置の製造方法
JP6224454B2 (ja) * 2013-12-27 2017-11-01 株式会社豊田中央研究所 縦型半導体装置
JP2015126193A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
CN104779160B (zh) * 2014-01-13 2018-02-27 无锡华润上华科技有限公司 一种半导体制造方法
JP6513339B2 (ja) 2014-04-30 2019-05-15 三菱電機株式会社 炭化珪素半導体装置
CN106256024B (zh) * 2014-04-30 2019-11-26 三菱电机株式会社 碳化硅半导体装置
JP5872621B2 (ja) * 2014-05-09 2016-03-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2015220437A (ja) * 2014-05-21 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置
JP2015220438A (ja) * 2014-05-21 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置
DE102015207214A1 (de) 2014-05-21 2015-12-17 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Halbleitervorrichtung
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
JP6200864B2 (ja) * 2014-07-24 2017-09-20 株式会社日立製作所 高耐圧半導体装置
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
EP3012870A1 (en) 2014-10-20 2016-04-27 ABB Technology AG Edge termination for high voltage semiconductor devices
JP2016092168A (ja) * 2014-11-04 2016-05-23 三菱電機株式会社 炭化珪素半導体装置
JP2015079987A (ja) * 2014-12-17 2015-04-23 株式会社日立製作所 半導体装置
CN104616986B (zh) * 2015-01-08 2018-01-16 北京时代民芯科技有限公司 一种快恢复二极管的制备方法
JP6550802B2 (ja) * 2015-03-10 2019-07-31 富士電機株式会社 半導体素子
JP6363540B2 (ja) * 2015-03-16 2018-07-25 株式会社東芝 半導体装置
JP6592950B2 (ja) * 2015-04-24 2019-10-23 富士電機株式会社 炭化ケイ素半導体装置の製造方法
CN106340534A (zh) * 2015-07-09 2017-01-18 北大方正集团有限公司 场限环和结终端扩展复合分压结构及该结构的制造方法
JP6672764B2 (ja) 2015-12-16 2020-03-25 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6445480B2 (ja) * 2016-03-23 2018-12-26 トヨタ自動車株式会社 Ｓｏｉ基板の製造方法
JP2016167632A (ja) * 2016-05-17 2016-09-15 住友電気工業株式会社 炭化珪素半導体装置
JP2016195271A (ja) * 2016-07-04 2016-11-17 三菱電機株式会社 半導体装置
US11125803B2 (en) * 2016-09-01 2021-09-21 Mitsubishi Electric Corporation Method of measuring semiconductor device by applying voltage to the semiconductor device using probe needle
JP6887244B2 (ja) * 2016-12-09 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6872933B2 (ja) * 2017-03-01 2021-05-19 株式会社豊田中央研究所 半導体装置
JP2017152732A (ja) * 2017-05-01 2017-08-31 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102017110536B4 (de) 2017-05-15 2022-06-30 Infineon Technologies Ag Halbleitervorrichtung mit breiter Bandlücke, die Gatefinger zwischen Bondpads enthält, und Halbleitermodul
US11309412B1 (en) * 2017-05-17 2022-04-19 Northrop Grumman Systems Corporation Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring
JP6609283B2 (ja) * 2017-05-22 2019-11-20 富士電機株式会社 炭化珪素半導体装置
JP6824135B2 (ja) 2017-09-29 2021-02-03 三菱電機株式会社 半導体装置及びその製造方法
JP7113220B2 (ja) * 2018-02-06 2022-08-05 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
JP6597826B2 (ja) * 2018-04-05 2019-10-30 三菱電機株式会社 半導体装置
JP7388031B2 (ja) * 2019-07-26 2023-11-29 富士電機株式会社 半導体装置
WO2021261222A1 (ja) * 2020-06-26 2021-12-30 ローム株式会社 半導体装置
US20220157951A1 (en) * 2020-11-17 2022-05-19 Hamza Yilmaz High voltage edge termination structure for power semicondcutor devices and manufacturing method thereof
DE112022004091T5 (de) * 2021-08-25 2024-06-20 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
EP4340032A1 (en) * 2022-09-15 2024-03-20 Nexperia B.V. Semiconductor power device with improved ruggedness

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2753011B2 (ja) 1989-01-13 1998-05-18 株式会社東芝 高耐圧プレーナ型半導体素子およびその製造方法
JP3221673B2 (ja) 1989-11-01 2001-10-22 新電元工業株式会社 高耐圧半導体装置
US6097046A (en) * 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
US5969400A (en) * 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
JP3147331B2 (ja) 1996-04-02 2001-03-19 株式会社ワコール 補整機能を備えた股部を有する衣類
JP3632344B2 (ja) * 1997-01-06 2005-03-23 日産自動車株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716717B2 (en) 2010-10-15 2014-05-06 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
EP2498292A2 (en) 2011-03-07 2012-09-12 Shindengen Electric Manufacturing Co., Ltd. Schottky barrier diode
US8937319B2 (en) 2011-03-07 2015-01-20 Shindengen Electric Manufacturing Co., Ltd. Schottky barrier diode
US9202940B2 (en) 2011-09-28 2015-12-01 Mitsubishi Electric Corporation Semiconductor device
US9536942B2 (en) 2012-03-15 2017-01-03 Mitsubishi Electric Corporation Semiconductor device having a plurality of electric field relaxation layers and method for manufacturing same

Also Published As

Publication number Publication date
US7049675B2 (en) 2006-05-23
US20040173820A1 (en) 2004-09-09
US6831345B2 (en) 2004-12-14
JP2003101039A (ja) 2003-04-04
US20030067033A1 (en) 2003-04-10

Similar Documents

Publication Publication Date Title
JP3708057B2 (ja) 高耐圧半導体装置
US10396065B2 (en) Semiconductor device having a temperature-detecting diode
JP4189415B2 (ja) 半導体装置
JP5122810B2 (ja) 炭化ケイ素半導体デバイスのためのエッジ終端構造及びその製造方法
JP4621708B2 (ja) 半導体装置及びその製造方法
US7863682B2 (en) SIC semiconductor having junction barrier Schottky diode
JP5406171B2 (ja) ＳｉＣ半導体装置
US7915705B2 (en) SiC semiconductor device having outer periphery structure
US10468509B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
EP1394860B1 (en) Power devices with improved breakdown voltages
US9548294B2 (en) Semiconductor device with temperature-detecting diode
US7101739B2 (en) Method for forming a schottky diode on a silicon carbide substrate
JP2004127968A (ja) 半導体装置およびその製造方法
JPH0832031A (ja) 高電圧のプレーナ端部終端構造物とその製造方法
JP2013168549A (ja) 半導体装置およびその製造方法
US7709864B2 (en) High-efficiency Schottky rectifier and method of manufacturing same
JP7090073B2 (ja) 半導体装置
JP2008251925A (ja) ダイオード
US10439056B2 (en) Power semiconductor device and method of manufacturing power semiconductor device
JP2016092168A (ja) 炭化珪素半導体装置
JP2000133801A (ja) 高耐圧半導体素子
JP6289600B2 (ja) 半導体装置
JP4527550B2 (ja) ＳｉＣ半導体素子
JP2004221456A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050802

R151 Written notification of patent or utility model registration

Ref document number: 3708057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130812

Year of fee payment: 8

EXPY Cancellation because of completion of term