JP6103038B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6103038B2
JP6103038B2 JP2015506750A JP2015506750A JP6103038B2 JP 6103038 B2 JP6103038 B2 JP 6103038B2 JP 2015506750 A JP2015506750 A JP 2015506750A JP 2015506750 A JP2015506750 A JP 2015506750A JP 6103038 B2 JP6103038 B2 JP 6103038B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor region
conductivity type
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015506750A
Other languages
English (en)
Other versions
JPWO2014148400A1 (ja
Inventor
涼一 河野
涼一 河野
崇 椎木
崇 椎木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2014148400A1 publication Critical patent/JPWO2014148400A1/ja
Application granted granted Critical
Publication of JP6103038B2 publication Critical patent/JP6103038B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、パワー半導体モジュールなどの半導体装置に関する。
近年、省エネ化の要求に対して、パワー半導体モジュールの適用拡大が進んでいる。このパワー半導体モジュールの一例について説明する。図８は、パワー半導体モジュール５００の要部回路図である。このパワー半導体モジュール５００の回路は、コンバータ部８１、ブレーキ部８２およびインバータ部８３で構成されている。
コンバータ部８１は、Ｕ相、Ｖ相、Ｗ相の３相からなり、各相は上下アームで構成され、各アームはダイオード８４からなる。ブレーキ部８２は、ダイオード８５とＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）８６とからなる。ブレーキ部８２において、ダイオード８５とＩＧＢＴ８６とは、直列接続されている。
インバータ部８３は、Ｕ相、Ｖ相、Ｗ相の３相からなり、各相は上下アームで構成される。インバータ部８３における１アームは、ＩＧＢＴ８７とダイオードであるＦＷＤ（フリーホイーリングダイオード）８８とからなる。ＩＧＢＴ８７とＦＷＤ８８は、逆並列に接続されている。インバータ部８３において、ＩＧＢＴ８７およびＦＷＤ８８はそれぞれ単体または複数個並列接続される場合もある。インバータ部８３に用いられるＦＷＤ８８には、逆回復モードがあり、この逆回復モードで破壊が起こり易いので、高い逆回復耐量が求められる。
図９は、従来のＦＷＤ８８の要部断面図である。図９の断面図はエッジ終端構造付近を拡大した図であり、例えば特許文献４の図１に近い構造を示している。図９において、ＦＷＤ８８は、ｎ半導体基板５１に形成されたｎドリフト領域５２上に配置されるｐアノード領域５４およびアノード端部領域５５、ｎドリフト領域５２の延在部であるｎ-領域５３上に配置されるｐガードリング領域５８およびｐストッパ領域５９を備える。また、ＦＷＤ８８は、ｐアノード領域５４上とアノード端部領域５５上に配置されるアノード電極６０を備える。
また、ＦＷＤ８８は、ｐガードリング領域５８、ｐストッパ領域５９上に配置される絶縁膜６１を備える。また、ＦＷＤ８８は、ｐガードリング領域５８に電気的に接続するガードリング電極６２、ｐストッパ領域５９に電気的に接続するストップ電極６３を備える。前記のアノード端部領域５５の不純物濃度および拡散深さは、ｐガードリング領域５８の不純物濃度および拡散深さと同じである。
また、ＦＷＤ８８は、ｎドリフト領域５２の下に配置されるｎカソード領域６５と、ｎカソード領域６５に電気的に接続するカソード電極６６を備える。ＦＷＤ８８において、ｐアノード領域５４が形成される領域が活性部６４であり、ｐガードリング領域５８、ｐストッパ領域５９、絶縁膜６１が形成される領域がエッジ終端構造６７である。尚、図中の符号５２はｎドリフト領域を示し、符号５３はｎドリフト領域５２の延在部であるｎ-領域を示している。これらの領域５２、５３を総称して単にドリフト領域と呼ぶこともある。
つぎに、図８の３相のインバータ回路（インバータ部８３）に負荷として図示しないモータなどのインダクタンスを接続した場合のインバータ回路（インバータ部８３）の回路動作を説明する。ここでは、Ｕ相とＶ相に着目して、例えば、Ｕ相の上アームのＩＧＢＴ８７とＷ相の下アームのＩＧＢＴ８７が共にオンしてモータに電流を流してモータを回転させる場合について説明する。実際は、Ｗ相の上アームもしくは下アームにも電流が流れるが、ここでは説明を簡単にするために省き、Ｕ相とＶ相の単相のインバータにモータが接続した場合について説明する。
Ｕ相の上アームのＩＧＢＴ８７とＷ相の下アームのＩＧＢＴ８７はオン、オフを繰り返し、オンの期間を長くするとモータに流れる電流が増大し、オフの期間を長くするとモータに流れる電流が減少する。この電流の増減によって、モータの回転数やトルクが制御される。以下、ＦＷＤ８８がオンしているときを通電時、ＦＷＤ８８がオン状態からオフ状態に移行するときを逆回復時と呼ぶ。
図１０は、ＩＧＢＴ８７とＦＷＤ８８の電圧電流波形を示す説明図である。図１０を用いて、前記の動作を区間に分けて説明する。
（１）Ａ区間は、ＩＧＢＴ８７がオンしてモータに電流が供給された状態である。ＩＧＢＴ８７がオンしてモータに電流が供給された状態ではＦＷＤ８８には電流が流れていない。
（２）Ｂ区間は、ＩＧＢＴ８７がオフした状態である。このとき、モータに流れる電流は行き場を失い、他のアームのＦＷＤ８８を介して、インバータ部８３を流れる。この電流は、還流電流といわれ、ＦＷＤ８８にとっては順方向電流となる。このＦＷＤ８８に順方向電流が流れているときが「通電時」である。
（３）Ｃの区間は、ＩＧＢＴ８７を再度オンさせた状態である。ＩＧＢＴ８７のオンにより流れる電流は、モータに流れる電流とこのＩＧＢＴ８７に直列接続するＦＷＤ８８の逆電流となる。ＦＷＤ８８に流れる逆電流は、ＦＷＤ８８が逆回復した段階で停止し、全ての電流はモータに流れる。この一連の動作を繰り返してモータに流れる電流は制御される。ＦＷＤ８８に流れる逆電流が逆回復電流であり、この逆回復電流が流れているときが「逆回復時」である。
図１１は、ＦＷＤ８８に流れる正孔の挙動について説明する図であり、（ａ）は通電時の図、（ｂ）は逆回復時の図である。図１１においては、ＦＷＤ８８に流れる正孔の挙動、特に、活性部６４からエッジ終端構造６７における挙動を示している。尚、通電時には活性部６４の下部のｎドリフト領域５２においても正孔・電子対の蓄積が生じるが、図示は省略している。
図１１（ａ）の通電時においては、ｐアノード領域５４からｎドリフト領域５２およびｎドリフト領域５２の延在部のｎ-領域５３に正孔が注入（図１１（ａ）における符号７１を参照）される。この正孔を中和するように、ｎカソード領域６５からｎドリフト領域５２およびｎ-領域５３に電子が注入される。その結果、ｎドリフト領域５２およびｎ-領域５３には、過剰な正孔と過剰な電子が存在した状態（正孔・電子対の蓄積状態）で順方向電流が流れる。この過剰な正孔と電子が存在して順方向電流が流れている状態は、伝導度変調と呼ばれ、ｎドリフト領域５２およびｎ-領域５３の抵抗が大幅に低下している状態である。つまり、通電時には、ｎドリフト領域５２およびｎ-領域５３には過剰な正孔と電子が蓄積されている。
図１１（ｂ）の逆回復において、ＩＧＢＴ８７が再度オンし、ＦＷＤ８８が逆回復電流が流れる逆回復過程に移行する。この逆回復時では、ｎドリフト領域５２およびｎ-領域５３に蓄積した正孔と電子は、正孔の引き抜き（図１１（ｂ）における符号７３を参照）はｐアノード領域５４およびアノード端部領域５５で行われ、電子はｎカソード領域６５に引き抜かれて逆回復電流となる。過剰な正孔と電子がｎドリフト領域５２およびｎ-領域５３に存在しなくなった段階で逆回復電流がなくなり、ＦＷＤ８８はオフ状態になる。
前記のアノード端部領域５５とｎドリフト領域５２とのｐｎ接合は、深さ方向に凸状の形状を有している。そのため、ｐアノード領域５４の平坦な底部に比べると電流集中がし易い。また、エッジ終端構造６７下のｎ-領域５３に蓄積した正孔は、逆回復時にアノード端部領域５５に集中して流れるため、ＦＷＤ８８の破壊を引き起こす。
アノード端部領域５５への電流を集中し難くする方法として、ｐアノード領域５４とエッジ終端構造６７であるｐガードリング領域５８の間に抵抗領域５６を設ける延長構造６８とする方法（例えば、下記特許文献１の図１を参照）がある。また、局部的にｐアノード領域５４およびエッジ終端構造６７とｎドリフト領域５２およびその延在部のｎ-領域５３の接合付近のライフタイムを短くする方法なども開示されている（例えば、下記特許文献２の図１を参照）。
図１２は、延長構造６８を有するＦＷＤ８８の要部断面図である。図１２に示したＦＷＤ８８と図９に示したＦＷＤ８８との違いは、ｐアノード領域５４とエッジ終端構造６７であるｐガードリング領域５８の間に、ｐアノード領域５４を外周方向に延在させた抵抗領域５６が設けられている点である。この抵抗領域５６の上面では、アノード電極６０は絶縁膜を介して離間させている。この延長構造６８を適用することで逆回復時に延長端部領域５７への電流集中が緩和されるため、ＦＷＤ８８の破壊が防止される。
また、下記特許文献３の例えば図３には、ガードリングより低濃度で浅く、アノード低濃度層より高濃度で深い中間層について記載されている。但し、この中間層はガードリングとは繋がっていない。また、コンタクト端部と低濃度層は接触している。また、下記特許文献４の例えば図１、図５には、前記従来例と同じ構造で抵抗による作用が記載されている。また、下記特許文献５の例えば図１には、コンタクト端部がアノード層よりも深くて低濃度と示唆されるｐリングで覆っている構成が記載されている。
特許３４４４０８１号公報 特開２００５−３４０５２８号公報 特開２０００−１１４５５０号公報 特開２０００−４９３６０号公報 特開２００９−３８２１３号公報
しかしながら、前記の図１２に示すような延長構造にした場合、その抵抗領域５６の抵抗値Ｒｐｏの選択が重要になる。抵抗値Ｒｐｏを最適値に設定しないと、抵抗領域５６において、エッジ終端構造６７側または活性部６４側の端部で電流集中が起こり易くなりＦＷＤ８８の破壊が生じる。
図１３は、図１２のＦＷＤ８８において、抵抗領域５６の抵抗値Ｒｐｏが最適値より小さい場合の正孔の挙動を示し、（ａ）は通電時の図、（ｂ）は逆回復時の図である。図１３（ａ）に示すように、通電時には正孔の注入（図１３（ａ）における符号７１を参照）が広い領域で行われる。通電時は、定格電流と順方向電圧降下の積である電力損失は十分小さいので、発熱等の素子破壊は生じない。
しかし、図１３に示したＦＷＤ８８においては、逆回復時には、正孔の引き抜き（図１３（ｂ）における符号７３を参照）が行われ、抵抗値Ｒｐｏの低い抵抗領域５６の端部である延長端部領域５７に電流集中が生じる。エッジ終端構造６７の下部に蓄積したキャリアは、延長端部領域５７から低抵抗の抵抗領域５６に流入してｐアノード領域５４からアノード電極６０に通過する。このとき、延長端部領域５７よりも外周側のｎ-領域５３に蓄積したキャリアは、延長端部領域５７に集中する。この電流集中により、ポアソンの式に従って延長端部領域５７の電界強度が増強され、この延長端部領域５７で破壊が起こる。
図１４は、図１２のＦＷＤ８８において、抵抗領域５６の抵抗値Ｒｐｏが最適値より大きい場合の正孔の挙動を示し、（ａ）は通電時の図、（ｂ）は逆回復時の図である。図１４（ａ）に示すように、通電時には正孔の注入が広い領域で行われる（図１４（ａ）における符号７１を参照）。ただし、抵抗領域５６の抵抗Ｒｐｏが大きいため、コンタクト端３０からチップ外周側に向かうほど、正孔注入量は減少する。それでも、通電時は、定格電流と順方向電圧降下の積である電力損失は十分小さいので、発熱等の素子破壊は生じない。
しかし、図１４に示したＦＷＤ８８においては、逆回復時には、図１４（ｂ）に示すように、抵抗値Ｒｐｏの高い抵抗領域５６には正孔が流入しにくくなり、正孔の引き抜き（図１４（ｂ）における符号７３を参照）は抵抗領域５６を通過しない。このため、コンタクト端３０よりも外周に蓄積された正孔は全て、コンタクト端３０に向かって集中する。これにより、ｐアノード領域５４と抵抗領域５６の接続箇所であるコンタクト端３０に電流が過大に集中して、この箇所で素子破壊が起こる。このように、抵抗領域５６の抵抗値Ｒｐｏが小さ過ぎても大き過ぎても逆回復時に素子破壊を生じ易くなる。
特に、コンタクト端３０に電流が集中しやすい理由を説明する。図１５は、図１４（ｂ）のダイオードにおいて、逆回復時の等電位線と正孔の引き抜き（図１４（ｂ）における符号７３を参照）の関係を示した模式図である。図１５において、コンタクト端３０よりチップ外周方向では、等電位線４１は図のように活性部に向かって湾曲するため、その勾配はコンタクト端３０に向かって集中する。符号２３は正孔の引き抜きを示している。正孔は、この等電位線４１（ポテンシャル）の勾配に沿って空間電荷領域を駆け下りるため、コンタクト端３０よりチップ外周側に蓄積された正孔は、全てコンタクト端３０に集中することになる。
この発明は、上述した従来技術による問題点を解消するため、エッジ終端構造領域と活性部の境界で発生しやすい電流集中を回避し、高い逆回復耐量を有する半導体装置を提供することを目的とする。
前記の目的を達成するために、この発明の半導体装置は、第１導電型の半導体基板の第１主面に第２導電型の第１半導体領域を備え、該第１半導体領域を取り囲んで配置されるエッジ終端構造を構成する複数の第２導電型の第２半導体領域を備える。また、前記第１半導体領域に電気的に接続する第１主電極を前記第１主面上に備え、前記第２半導体領域と前記第１半導体領域の間に、前記第１主電極から深さ方向に絶縁膜を挟んで離間した抵抗領域となる第２導電型の第３半導体領域を備える。そして、この半導体装置において、前記第１主電極が前記半導体基板と接触する外周端部からさらに外周方向の該半導体基板表面に、前記第３半導体領域の他に抵抗の異なる２つ以上の第２導電型拡散領域を備えるとともに、前記第３半導体領域および前記２つ以上の第２導電型拡散領域のいずれか１つが前記第１半導体領域に接続する構成とする。
また、この発明の半導体装置は、上記の発明において、前記第３半導体領域および前記２つ以上の第２導電型拡散領域のうち少なくとも１つの領域の拡散深さが残余の領域の拡散深さよりも深く、かつ前記第１半導体領域の拡散深さよりも深いとよい。
また、この発明の半導体装置は、上記の発明において、前記２つ以上の第２導電型拡散領域のうち第１の拡散領域が、前記第３半導体領域と前記第１半導体領域の間に両方に連接する第２導電型の第４半導体領域であり、前記２つ以上の第２導電型拡散領域のうち第２の拡散領域が、前記第２半導体領域側で前記第３半導体領域より不純物濃度が高くかつ拡散深さが深い第２導電型の第５半導体領域であり、前記第４半導体領域の拡散深さが前記第３半導体領域の拡散深さより深く、前記第４半導体領域の不純物濃度が前記第３半導体領域の不純物濃度より低いとよい。
また、この発明の半導体装置は、上記の発明において、前記第４半導体領域の外周方向の幅は５μｍ以上５０μｍ以下であるとよい。
また、この発明の半導体装置は、上記の発明において、前記第３半導体領域の深さ方向の積分濃度が、前記第１半導体領域の不純物濃度より高く、前記２つ以上の第２導電型拡散領域のうち第１の拡散領域が、前記第３半導体領域よりも拡散深さが深く不純物濃度が高いとともに該第３半導体領域の外周側に接続する第２導電型の第５半導体領域であり、前記２つ以上の第２導電型拡散領域のうち第２の拡散領域が、前記第１半導体領域が前記第１主電極の外周端部から外周方向に延在した部分であるとともに前記第３半導体領域に接続するとよい。
また、この発明の半導体装置は、上記の発明において、前記第１半導体領域の延在部分の長さが２μｍ以上５０μｍ未満であるとよい。
また、この発明の半導体装置は、上記の発明において、前記第３半導体領域は、前記第１半導体領域が前記第１主電極の外周端部から外周方向に延在した部分であり、前記２つ以上の第２導電型拡散領域のうち第１の拡散領域が、前記第３半導体領域よりも拡散深さが深く不純物濃度が高いとともに該第３半導体領域の外周側に接続する第２導電型の第５半導体領域であり、前記２つ以上の第２導電型拡散領域のうち第２の拡散領域が、前記絶縁膜に接する前記第３半導体領域の表面から前記第３半導体領域を貫通して配置される第２導電型の第６半導体領域であり、該第６半導体領域の不純物濃度が前記第３半導体領域の不純物濃度より高いとよい。
また、この発明の半導体装置は、上記の発明において、前記第６半導体領域と前記第１半導体領域の間に配置される前記第３半導体領域の不純物濃度と拡散深さが前記第１半導体領域の不純物濃度と拡散深さに等しいとよい。
また、この発明の半導体装置は、上記の発明において、前記第３半導体領域の不純物濃度と拡散深さが前記第１半導体領域の不純物濃度と拡散深さに等しいとよい。
また、この発明の半導体装置は、上記の発明において、前記第２導電型拡散領域を備えることにより、前記第１主電極の外周端部よりも内周側に逆回復電流を分流させるとよい。
前記の目的を達成するために、この発明の半導体装置は、第１導電型の半導体基板と、該半導体基板の第１主面に形成され、主たる電流を流す活性領域と、該活性領域を取り囲んで配置されるエッジ終端構造と、を備える。前記活性領域に第２導電型の第１半導体領域を備え、前記エッジ終端構造を構成する複数の第２導電型の第２半導体領域を備える。前記第１半導体領域に電気的に接続する第１主電極を前記第１主面上に備え、前記第２半導体領域と前記第１半導体領域の間に、前記第１主電極から深さ方向に絶縁膜を挟んで離間した抵抗領域となる第２導電型の第３半導体領域を備える。前記第１主電極が前記半導体基板と接触する外周端部からさらに外周方向の前記半導体基板表面に、前記第３半導体領域の他に抵抗の異なる２つ以上の第２導電型拡散領域を備える。そして、この半導体装置において、前記第３半導体領域の深さ方向の積分濃度が、前記第１半導体領域の不純物濃度より高く、前記２つ以上の第２導電型拡散領域のうち第１の拡散領域が、前記第３半導体領域よりも拡散深さが深く不純物濃度が高いとともに該第３半導体領域の外周側に接続する第２導電型の第５半導体領域であり、前記２つ以上の第２導電型拡散領域のうち第２の拡散領域が、前記第１半導体領域が前記第１主電極の外周端部から外周方向に延在した部分であるとともに前記第３半導体領域に接続する構成とする。
前記の目的を達成するために、この発明の半導体装置は、第１導電型の半導体基板と、該半導体基板の第１主面に形成され、主たる電流を流す活性領域と、該活性領域を取り囲んで配置されるエッジ終端構造と、を備える。前記活性領域に第２導電型の第１半導体領域を備え、前記エッジ終端構造を構成する複数の第２導電型の第２半導体領域を備える。前記第１主面上に、前記第１半導体領域に電気的に接続する第１主電極を備え、前記第２半導体領域と前記第１半導体領域の間に、前記第１主電極から深さ方向に絶縁膜を挟んで離間した抵抗領域となる第２導電型の第３半導体領域を備える。前記第１主電極が前記半導体基板と接触する外周端部からさらに外周方向の前記半導体基板表面に、前記第３半導体領域の他に抵抗の異なる２つ以上の第２導電型拡散領域を備える。そして、この半導体装置において、前記第３半導体領域は、前記第１半導体領域が前記第１主電極の外周端部から外周方向に延在した部分であり、前記２つ以上の第２導電型拡散領域のうち第１の拡散領域が、前記第３半導体領域よりも拡散深さが深く不純物濃度が高いとともに該第３半導体領域の外周側に接続する第２導電型の第５半導体領域であり、前記２つ以上の第２導電型拡散領域のうち第２の拡散領域が、前記絶縁膜に接する前記第３半導体領域の表面から前記第３半導体領域を貫通して配置される第２導電型の第６半導体領域であり、該第６半導体領域の不純物濃度が前記第３半導体領域の不純物濃度より高い構成とする。
この発明によれば、ｐアノード領域とエッジ終端構造を構成するｐガードリング領域の間に抵抗領域を設け、さらに、ｐアノード領域と抵抗領域の間に両者に接する低濃度のｐ拡散領域を設ける。また、前記ｐ拡散領域の表面層に高濃度領域を設けることで、アノード電極のコンタクト端部近辺への電流集中を抑える。
また、この発明によれば、ｐアノード領域より拡散深さの深く、ｐガードリング領域の拡散深さより浅い抵抗領域を、ｐアノード領域とｐガードリング領域に接して配置し、さらに、ｐアノード領域がアノード電極に接する箇所の端部をｐアノード領域の端部から内部に向かって後退させ、この後退量を２μｍ〜５０μｍとすることで、アノード電極のコンタクト端部近辺への電流集中を抑える。
また、この発明によれば、抵抗領域に抵抗領域の不純物濃度より高く、拡散深さが深い高濃度領域を設けることで、アノード電極のコンタクト端部近辺への電流集中を抑える。
この発明によれば、エッジ終端構造領域と活性部の境界で発生しやすい電流集中を回避し、高い逆回復耐量を有する半導体装置を提供することができるという効果を奏する。
図１は、この発明の実施例１に係る半導体装置１００の要部断面図である。 図２は、図１の構造での正孔の挙動を説明する図であり、（ａ）は通電時の図、（ｂ）は逆回復時の図である。 図３は、この発明の実施例２に係る半導体装置２００の要部断面図である。 図４は、この発明の実施例３に係る半導体装置３００の要部断面図である。 図５は、アノードコンタクト後退量と電界強度の関係を示す図である。 図６は、この発明の実施例４に係る半導体装置４００の要部断面図である。 図７は、実施例１〜４の半導体装置１００〜４００のｐアノード領域４付近の要部構成図である。 図８は、パワー半導体モジュール５００の要部回路図である。 図９は、従来のＦＷＤ８８の要部断面図である。 図１０は、ＩＧＢＴ８７とＦＷＤ８８の電圧電流波形を示す説明図である。 図１１は、ＦＷＤ８８に流れる正孔の挙動について説明する図であり、（ａ）は通電時の図、（ｂ）は逆回復時の図である。 図１２は、延長構造６８を有するＦＷＤ８８の要部断面図である。 図１３は、図１２のＦＷＤ８８において、抵抗領域５６の抵抗値Ｒｐｏが最適値より小さい場合の正孔の挙動を示し、（ａ）は通電時の図、（ｂ）は逆回復時の図である。 図１４は、図１２のＦＷＤ８８において、抵抗領域５６の抵抗値Ｒｐｏが最適値より大きい場合の正孔の挙動を示し、（ａ）は通電時の図、（ｂ）は逆回復時の図である。 図１５は、図１４（ｂ）のダイオードにおいて、逆回復時の等電位線と正孔の引き抜き（図１４（ｂ）における符号７３を参照）の関係を示した模式図である。 図１６は、実施例１のダイオードの断面において、逆回復時の等電位線４１と正孔の引き抜き（図１６における符号２３を参照）の関係を示した模式図である。 図１７は、実施例３のダイオードの断面において、逆回復時の等電位線４１と正孔の引き抜き（図１７における符号２３を参照）の関係を示した模式図である。 図１８は、実施例４のダイオードの断面において、逆回復時の等電位線４１と正孔の引き抜き（図１８における符号２３を参照）の関係を示した模式図である。
実施の形態を以下の実施例で説明する。以下の説明において、領域の先頭に付されたｐは導電型がｐ型、ｎは導電型がｎ型であることを示す。また、以下の説明において、半導体基板となるウェハーを個々の半導体装置に断片化した状態を、適宜チップとして説明する。
図１は、この発明の実施例１に係る半導体装置１００の要部断面図である。図１においては、図８のＦＷＤ８８に相当するＦＷＤの要部断面であり、活性部端部付近から半導体基板の外周部までの半導体装置の要部断面を示している。図１において、半導体装置１００は、ｎドリフト領域２の上面に配置されるｐアノード領域４を備えている。ｎドリフト領域２上には、ｐアノード領域４と接して配置され、ｐアノード領域４よりも低濃度で拡散深さの深いｐ拡散領域５が設けられている。ｎドリフト領域２の外延部のｎ-領域３には、エッジ終端構造１７などが形成される。
ｎ-領域３上には、ｐ拡散領域５と接して配置される抵抗領域６と、抵抗領域６と接して配置される抵抗端部領域７と、抵抗端部領域７と離して配置される複数本のｐガードリング領域８と、ｐガードリング領域８と離して配置されるｐストッパ領域９と、が設けられている。ｎ半導体基板１に形成される各領域は、ｎ半導体基板１におけるｎドリフト領域２とその外延部のｎ-領域３には形成されない。
また、半導体装置１００は、ｐアノード領域４とｐ拡散領域５に電気的に接続して配置されるアノード電極１０を備える。以下の説明においては、アノード電極１０が、ｐアノード領域４またはそれに接続するｐ型の拡散層の表面に接続している接触面の端の部分を、コンタクト端３０と呼ぶ。また、以下の説明においては、さらに、コンタクト端３０からチップ外周側に向かって抵抗端部領域７の外周端部までの領域を、緩衝領域１８と呼ぶ。
半導体装置１００は、緩衝領域１８に電気抵抗（以下、単に抵抗と呼ぶ）の異なる３つかそれ以上のｐ型領域を有することを特徴の一つとしている。実施例１の半導体装置１００は、コンタクト端３０に接続しているｐ拡散領域５と、ｐ型拡散領域とその外周側で接続する抵抗領域６と、抵抗領域６とその外周側に接続する抵抗端部領域７の３つの領域を有している。
これらの抵抗が異なるとは、具体的には各３領域の不純物（ドーピング）濃度を半導体基板の表面から深さ方向に積分した積分濃度が異なることである。また、各３領域のシート抵抗は、積分濃度にキャリア移動度（ｐ型層の場合は正孔）と電荷素量を掛けた値の逆数であるので、各３領域のシート抵抗が異なると言っても良い。尚、各３領域のうち２つが同じ抵抗（積分濃度、シート抵抗）であってもよい。緩衝領域１８には、少なくとも異なる２種類の抵抗値を有する３つのｐ型領域があればよい。
半導体装置１００は、ｎ-領域３上、抵抗領域６上、抵抗端部領域７上、ｐガードリング領域８上、ｐストッパ領域９上に配置される絶縁膜１１を備える。また、半導体装置１００は、ｐガードリング領域８上に電気的に接続して絶縁膜１１上に配置されるガードリング電極１２と、ｐストッパ領域９上に電気的に接続して配置されるストップ電極１３を備える。絶縁膜１１としては、ＰＳＧ（リンガラス）膜、熱酸化膜（フィールド酸化膜も含む）、および酸化膜とＰＳＧ膜の積層膜などがある。図１は一層の絶縁膜で示したが、その中で、例えば、厚さが薄い箇所は熱酸化膜だけで、厚さが厚い箇所は熱酸化膜の上にＰＳＧ膜を堆積させた複合膜であってもよい。
半導体装置１００は、ｎドリフト領域２の下とその延在部のｎ-領域３下に配置されるｎカソード領域１５と、ｎカソード領域１５に電気的に接続して配置されるカソード電極１６を備える。前記のｎドリフト領域２と延在部のｎ-領域３は、ｎ半導体基板１で各拡散領域が形成されない。ｎドリフト領域２と延在部のｎ-領域３の不純物濃度は、ｎ半導体基板１の不純物濃度と同じであり、例えば１０13ｃｍ-3程度である。ｎドリフト領域２と延在部のｎ-領域３の不純物濃度は、ｎ半導体基板１の不純物濃度と異なっていてもよい。
前記のｐアノード領域４は、不純物濃度を例えば２×１０16ｃｍ-3程度（例えば３×１０15ｃｍ-3〜１×１０17ｃｍ-3）とし、その拡散深さを例えば５μｍ程度（例えば３μｍ〜７μｍ）とすることができる。この場合、ｐアノード領域４の積分濃度は、拡散分布がガウシアンであると仮定すると、積分濃度は約４×１０12ｃｍ-2（例えば４×１０11ｃｍ-2〜３×１０13ｃｍ-2）で、シート抵抗は約４０００Ω／□（１０００Ω／□〜３００００Ω／□）である。
前記のｐガードリング領域８は、不純物濃度が高いｐ領域（ｐ+）である。ｐガードリング領域８は、不純物濃度を例えば１０18ｃｍ-3〜１０19ｃｍ-3程度またはそれ以上とし、その拡散深さを例えば１０μｍ（例えば７μｍ〜１５μｍ）程度とすることができる。この場合、ｐガードリング領域８の積分濃度は約３×１０14ｃｍ-2（例えば２×１０14ｃｍ-2〜４×１０15ｃｍ-2）で、シート抵抗は約２２０Ω／□（例えば３０Ω／□〜３００Ω／□）である。
前記の抵抗端部領域７は、ｐガードリング領域８と不純物濃度および拡散深さが同じｐ領域である。この抵抗端部領域７は、ｐガードリング領域８の一部と見なすこともできる。前記の抵抗領域６は、不純物濃度を１０17ｃｍ-3程度（例えば３×１０16ｃｍ-3〜３×１０17ｃｍ-3）とし、その拡散深さを例えば７μｍ程度（例えば５μｍ〜１０μｍ）のｐ領域（ｐ）とすることができる。この場合、抵抗領域６の積分濃度は約２．５×１０13ｃｍ-2（例えば５×１０12ｃｍ-2〜１×１０14ｃｍ-2）で、シート抵抗は約１１００Ω／□（例えば４００Ω／□〜３０００Ω／□）である。
ｐ拡散領域５は、低濃度のｐ領域（ｐ-）である。ｐ拡散領域５は、不純物濃度を例えば３×１０15ｃｍ-3程度（例えば１０15ｃｍ-3〜１０16ｃｍ-3）とし、その拡散深さを例えば１０μｍ程度（８μｍ以上１５μｍ以下）の低濃度のｐ領域（ｐ-）とすることができる。この場合、ｐ拡散領域５の積分濃度は約１．４×１０12ｃｍ-2（例えば４×１０11ｃｍ-2〜６×１０12ｃｍ-2）で、シート抵抗は約１００００Ω／□（例えば２０００Ω／□〜３００００Ω／□）である。これは、前記の抵抗領域６の不純物濃度より低く、拡散深さは深い。このｐ拡散領域５はｎ-領域３への正孔の注入を抑えて蓄積する正孔量を少なくする働きがあり、逆回復時のｐアノード領域４での電流集中を緩和する働きがある。
このｐ拡散領域５の底部５ａを平坦化するために、その幅Ｗを５μｍ〜５０μｍの範囲にするとよい。５μｍ未満では平坦化の程度が小さ過ぎて、この箇所での電流集中が大きくなる。一方、５０μｍ超ではｐアノード領域４の面積が小さくなり、ＦＷＤのオン電圧を上昇させる。また、好ましくは、１０μｍ〜３０μｍの範囲がよい。半導体装置１００において、ｐアノード領域４と、ｐ拡散領域５のうちコンタクト端３０までを活性部１４とする。また、ｐガードリング領域８、ｐストッパ領域９、絶縁膜１１が形成される領域をエッジ終端構造１７とする。
ｎ半導体基板１の裏面には、ｎドリフト領域２の下とその延在部のｎ-領域３の下に不純物濃度が１０18ｃｍ-3程度で拡散深さが１μｍ程度の高濃度のｎカソード領域１５が配置され、このｎカソード領域１５に電気的に接続するカソード電極１６が配置される。カソード電極１６は、例えばＴｉ／Ｎｉ／Ａｕの３層金属膜で形成される。アノード電極１０、ガードリング電極１２およびストップ電極１３は、例えばＡｌ−Ｓｉ膜で形成される。
図２は、図１の構造での正孔の挙動を説明する図であり、（ａ）は通電時の図、（ｂ）は逆回復時の図である。図２においては、図１１と同様に、通電時には活性部１４の下部のｎドリフト領域２においても正孔・電子対の蓄積が生じるが、図示は省略している。図２（ａ）において、通電時は、抵抗領域６に接するｐ拡散領域５からの正孔の注入２１はｐアノード領域４よりも小さい。また、抵抗領域６からの正孔の注入２１は、コンタクト端３０からエッジ終端構造１７側に向かって小さくなる。
一方、抵抗領域６の外端部６ａと接するエッジ終端構造１７の最内周に隣接して設けられた抵抗端部領域７からの正孔の注入２１は、抵抗端部領域７の不純物濃度が高いため、抵抗領域６の内端部６ｂからの正孔の注入２１より大きくなる。そのため、正孔の注入２１が大きくなる箇所は抵抗領域６の外端部６ａおよび内端部６ｂに分散される。また、ｐ拡散領域５からの正孔の注入２１ａは、不純物濃度が低いため抑制される。また、不純物濃度が低いために、ｐ拡散領域５自体は、電流制限抵抗体Ｒとして機能する。そのため、抵抗領域６に接するｐ拡散領域５からの正孔の注入２１ａは、ｐ拡散領域５を設けない場合に比べて抑制されて、電流集中が抑えられる。
図２（ｂ）において、逆回復時は、エッジ終端構造１７の下部に蓄積した正孔の蓄積２２は、抵抗端部領域７や抵抗領域６から引き抜かれる。この正孔の引き抜き（図２（ｂ）における符号２３を参照）は抵抗端部領域７や抵抗領域６では抵抗値Ｒｐが高いため、正孔が抵抗領域６を通ってｐアノード領域４に異動するときに電位差が生じる。この電位差は、抵抗領域６の抵抗にもよるが、およそ１００〜２００Ｖである。
このため、正孔の引き抜き（図２（ｂ）における符号２３ａを参照）の量は少なく、蓄積した正孔の蓄積２２の殆どはｐ拡散領域５およびｐアノード領域４で引き抜かれる。また、ｐ拡散領域５の濃度は、ｐアノード領域４よりも低濃度で、かつ、拡散深さが深い。そのため、蓄積した正孔の蓄積２２は、コンタクト端３０へ向かうだけでなく、ｐ拡散領域５よりも内周側のｐアノード領域４に分流されるこの分流が、コンタクト端３０への電流集中を緩和するために、逆回復耐量が向上する。
この逆回復電流の「分流」が生じる理由について、図１６を用いて説明する。図１６は、実施例１のダイオードの断面において、逆回復時の等電位線４１と正孔の引き抜き（図１６における符号２３を参照）の関係を示した模式図である。等電位線４１は、特に低電圧側のみ記載し、高電圧側（ｎカソード領域１５側）の方は図示を省略する。
逆回復時に、ｐ拡散領域５におけるアノード電極１０と同電位の線（空乏層端となる）は、ｐアノード領域４よりも低濃度のために浅く分布する。一方、電位が高くなると、ｐ拡散領域５が深い拡散のため、等電位線４１は深さ方向に伸びる。すなわち、ｐアノード領域４および抵抗領域６よりも深く等電位線４１が分布する。これにより、このｐ拡散領域５のｐｎ接合近辺では、電位の勾配は緩やかになる。つまり電界強度が緩和される。正孔は、電位勾配に沿って空間電荷領域を駆け下りるので、正孔はこの緩和領域を避けて電位勾配の急な方、すなわちｐアノード領域４の側に落ちるようになる。
さらに、コンタクト端３０は、低濃度のｐ拡散領域５内部に位置している。そのため、正孔は、このｐ拡散領域５の高抵抗の影響を受け、それより低抵抗であるｐアノード領域４の方からアノード電極１０に流れるようになる。すなわち、正孔電流がｐ拡散領域５よりもｐアノード領域４の方に分流されるようになる。尚、緩衝領域１８の３つのｐ型拡散領域は、前述のように、積分濃度の他に少なくとも２つの異なる拡散深さを有するようにしてもよく、分流の効果を一層強くできる。
以上の理由により、正孔はコンタクト端３０に集中せずにｐアノード領域４からアノード電極１０に流れ、コンタクト端３０への電流集中が緩和され素子破壊は防止される。また、前記したように、ｐ拡散領域５を設けることで、通電時と共に逆回復時での電流集中を防止することができる。その結果、高い逆回復耐量を有する半導体装置１００を製作することができる。
図３は、この発明の実施例２に係る半導体装置２００の要部断面図である。実施例１との違いは、ｐアノード領域４上とｐ拡散領域５上に拡散深さの浅い高濃度のｐ領域２５（ｐ+）を形成した点である。ｐ拡散領域５の表面濃度が低い場合に、アノード電極１０とのオーミック接触が困難になり、接触抵抗が大きくなる。接触抵抗が大きくなると、ｐ拡散領域５からの正孔の引き抜き量が減少し、正孔の引き抜きの殆どがｐアノード領域４で行われる。そうすると、ｐアノード領域４で電流集中が発生し素子破壊を招く。
これを防止する方策として、ｐ拡散領域５の不純物濃度を低くしたまま、アノード電極１０との接触抵抗を小さくするために、ｐ拡散領域５より不純物濃度が高く拡散深さが浅いｐ領域２５を設けるとよい。ｐ領域２５を設けることで、ｐ拡散領域５で引き抜かれる正孔の量が多くなり、ｐアノード領域での電流集中が改善されて、素子破壊を防止することができる。
尚、前記の実施例１および実施例２ではｐガードリング領域８の不純物濃度が高く、ｐ拡散領域５の不純物濃度を低くしたが、ｐガードリング領域８の不純物濃度をｐ拡散領域５の不純物濃度に合わせる場合もある。このように合わせた場合には、両者を同時に形成できるので、半導体装置１００、２００の製造コストを低減できる。
図４は、この発明の実施例３に係る半導体装置３００の要部断面図である。この半導体装置３００の実施例１との違いは、以下の２点である。１点目は、ｐアノード領域４および抵抗領域６の拡散深さより深く、ｐガードリング領域８の拡散深さより浅い抵抗領域２６をｐアノード領域４と抵抗端部領域７に接して配置することである。２点目は、ｐアノード領域４がアノード電極１０と接触する箇所の端部を抵抗領域２６から離した（後退させた）ことである。図４においては、絶縁膜１１は、リンガラスのＰＳＧ膜１１ｂと熱酸化膜１１ａの二層絶縁膜で示した。
実施例３の緩衝領域１８も、３つの異なる抵抗領域を有する。第１の抵抗領域は、コンタクト端３０からチップ外周に距離Ｔだけ延在する（あるいは後退する）ｐアノード領域４である。第２の抵抗領域は、ｐアノード領域４の外延部と接続する抵抗領域２６である。第３の抵抗領域は、抵抗領域２６の外周側に接続する抵抗端部領域７である。
前記した抵抗領域２６を前記のｐアノード領域４の拡散深さより深くすることで、この抵抗領域２６で引き抜かれる正孔量は多くなり、ｐアノード領域４も含めて正孔の引き抜きが均等化される。また、前記の抵抗領域２６の表面不純物濃度を抵抗領域６の表面不純物濃度と等しくした場合には、抵抗領域２６の拡散深さが抵抗領域６の拡散深さより深いために、抵抗領域２６の抵抗値Ｒｐ１は抵抗領域６の抵抗値Ｒｐ（図３参照）より小さくなる。
すなわち、ｐアノード領域４と抵抗領域２６のそれぞれの積分濃度が異なる。抵抗端部領域７は、ｐガードリング領域８と同じ程度に高濃度で拡散深さが深いため、抵抗値は低くなる。その結果、抵抗領域６より抵抗領域２６の方が正孔の引き抜き効果が高くなり、ｐアノード領域４も含めて正孔の引き抜きが均等化される。
尚、抵抗領域２６を前記の抵抗領域６と拡散深さを同じにする場合もある。但し、抵抗領域２６を前記の抵抗領域６と拡散深さを同じにする場合、ｐアノード領域４の拡散深さよりは深くする。この素子構成においては、アノード電極１０と接触しないｐアノード領域４の外周部は抵抗体Ｒａとして働く。つまり、抵抗領域２６から後退したｐアノード領域４の後退箇所２７は、実施例１および２のｐ拡散領域５のような働きをする。
実施例３のダイオードが、コンタクト端３０への電流集中を緩和できる理由について、図１７を用いて説明する。図１７は、実施例３のダイオードの断面において、逆回復時の等電位線４１と正孔の引き抜き（図１７における符号２３を参照）の関係を示した模式図である。等電位線４１は、特に低電圧側のみ記載し、高電圧側（ｎカソード領域１５側）の方は図示を省略する。
逆回復時の等電位線４１は、ｐアノード領域４よりも拡散深さが深い抵抗領域２６において、ｎドリフト領域２の方に押し出される。すなわち、実施例１と同様に、ｐアノード領域４と抵抗領域２６の境界近傍で、等電位線４１の分布が広くなり、電位勾配が緩和される。その結果、正孔の引き抜き（図１７における符号２３を参照）は、コンタクト端３０よりもｐアノード領域４の方に分流される。さらに、コンタクト端３０を、ｐアノード領域４と抵抗領域２６の境界よりも後退させているために、コンタクト端３０への電流集中は回避されるようになる。これにより、正孔はコンタクト端３０に集中せずにｐアノード領域４からアノード電極に流れ、コンタクト端３０への電流集中が緩和され素子破壊は防止される。この後退箇所２７の幅（後退量Ｔとする）を適正な値に設定することで、逆回復時において、ｐアノード領域４での電流集中が抑制されて素子破壊を防止できる。
つぎに、後退量Ｔと電界強度Ｅの関係を説明する。図５は、アノードコンタクト後退量と電界強度の関係を示す図である。縦軸のＥは任意スケールである。電界強度Ｅは逆回復時の電界強度である。素子が破壊する電界強度は図の範囲外であるが、高い信頼性で確保するためには、図示した発明の範囲にする必要がある。つまり、後退量Ｔを２μｍ〜３５μｍの範囲にするとよい。この範囲を超えると電界強度が高くなり、高い信頼性が得られなくなる。また、さらに好ましい範囲は、３μｍ〜１０μｍである。
以上のように、緩衝領域１８の３つのｐ型拡散領域は、積分濃度の他に少なくとも２つの異なる拡散深さを有するようにしてもよく、分流の効果を一層強くできる。
図６は、この発明の実施例４に係る半導体装置４００の要部断面図である。前記の実施例１および実施例２との違いは、ｐ拡散領域５を除去し、抵抗領域６の中間付近に高濃度のｐ拡散領域２８を配置した点である。この高濃度のｐ拡散領域２８は抵抗領域６の不純物濃度より高く、その拡散深さを深くしている。この高濃度のｐ拡散領域２８は蓄積した正孔を効率よく引き抜けるため、電流集中が緩和されて、素子破壊を防止できる。
尚、この高濃度のｐ拡散領域２８は、抵抗領域６内であれば任意の箇所に配置することができる。また、ｐ拡散領域２８とｐアノード領域４との間に配置される抵抗領域６をｐアノード領域４と同時に形成して不純物濃度と拡散深さを同じにする場合もある。さらに、抵抗領域６全域をｐアノード領域４と同時に形成して不純物濃度と拡散深さを同じにする場合もある。この場合は製造工程が簡略化されるので製造コストを低減できる。
実施例４の緩衝領域１８も、３つの異なる抵抗領域を有する。第１の抵抗領域は、コンタクト端３０からｐアノード領域４がチップ外周側に延在する抵抗領域６である。第２の抵抗領域は、ｐアノード領域４の外延部と接続するｐ拡散領域２８である。第３の抵抗領域は、第１と同じ抵抗領域６である。この場合、緩衝領域１８の抵抗値は、ｐアノード領域４と同じ濃度分布の抵抗領域６と、ｐ拡散領域２８の２種類である。
実施例４のダイオードが、コンタクト端３０への電流集中を緩和できる理由について、図１８を用いて説明する。図１８は、実施例４のダイオードの断面において、逆回復時の等電位線４１と正孔の引き抜き（図１８における符号２３を参照）の関係を示した模式図である。等電位線４１は、特に低電圧側のみ記載し、高電圧側（ｎカソード領域１５側）の方は図示を省略する。
逆回復時の等電位線４１は、ｐアノード領域４および抵抗領域６よりも拡散深さが深いｐ拡散領域２８において、ｎドリフト領域２の方に押し出される。すなわち、実施例１と同様に、抵抗領域６とｐ拡散領域２８の境界近傍で、等電位線４１の分布が広くなり、電位勾配が緩和される。その結果、正孔の引き抜き２３は、コンタクト端３０よりもｐアノード領域４の方に分流される。これにより、正孔はコンタクト端３０に集中せずにｐアノード領域４からアノード電極１０に流れ、コンタクト端３０への電流集中が緩和され素子破壊は防止される。
また、ｐ拡散領域２８は、抵抗領域６のチップ外周方向における中間位置よりも、ｐアノード領域４側に形成すれば、分流の効果は大きくできる。さらに上述のように、緩衝領域１８の３つのｐ型拡散領域は、積分濃度の他に少なくとも２つの異なる拡散深さを有するようにしてもよく、分流の効果を一層強くできる。
上述した実施例１〜４における半導体装置１００〜４００のｐアノード領域４付近の構成は、例えばつぎのような構成がある。図７は、実施例１〜４の半導体装置１００〜４００のｐアノード領域４付近の要部構成図である。ここでは８種類の例を示した。
（１）ｎドリフト領域２上に不純物濃度が低いｐ-アノード領域３１を配置し、その上にアノード電極１０を配置する（同図（ａ））。
（２）（１）のｐ-アノード領域３１上全域に拡散深さの浅い高濃度のｐ領域３２を配置し、その上にアノード電極１０を配置する。この太線で示すｐ領域３２は図３に示すｐ領域２５に相当する。（同図（ｂ））。
（３）（２）のｐ領域３２をｐ-アノード領域３１上の全域でなく選択的に配置する（同図（ｃ））。
（４）（１）のｐ-アノード領域３１内に高濃度のｐ領域３３を選択的に配置する（同図（ｄ））。
（５）（１）のｐ-アノード領域３１を不純物濃度が高い、拡散深さが浅いｐアノード領域３４に置き換える（同図（ｅ））。
（６）（５）のｐアノード領域３４上の全域に拡散深さの浅い高濃度のｐ領域３２を配置し、その上にアノード電極１０を配置する（同図（ｆ））。
（７）（５）のｐアノード領域３４を選択的に配置する（同図（ｇ））。
（８）（７）のアノード電極１０下の全域に拡散深さの浅い高濃度のｐ領域３２を配置する（同図（ｈ））。
以上のように、本発明にかかる半導体装置は、パワー半導体モジュールに有用である。
１ ｎ半導体基板
２ ｎドリフト領域
３ ｎ-領域
４，５４ ｐアノード領域
５，２８ ｐ拡散領域
５ａ 底部
６，２６，５６ 抵抗領域
６ａ 外端部
６ｂ 内端部
７ 抵抗端部領域
８ ｐガードリング領域
９ ｐストッパ領域
１０，６０ アノード電極
１１ 絶縁膜
１１ａ 熱酸化膜
１１ｂ ＰＳＧ膜
１２ ガードリング電極
１３ ストップ電極
１４，６４ 活性部
１５ ｎカソード領域
１６ カソード電極
１７，６７ エッジ終端構造
１８ 緩衝領域
２１，２１ａ，７１ 正孔の注入
２２ 正孔の蓄積
２３，２３ａ，７３ 正孔の引き抜き
２５ ｐ領域
２７ 後退箇所
３０ コンタクト端
３１ ｐ-アノード領域
３２，３３ ｐ領域
３４ ｐアノード領域
４１ 等電位線
５７ 延長端部領域
６８ 延長構造
８７ ＩＧＢＴ
８８ ＦＷＤ
１００，２００，３００，４００ 半導体装置
Ｗ，Ｔ 幅
Ｒ，Ｒａ 抵抗体
Ｒｐ，Ｒｐ１ 抵抗値

Claims (10)

  1. 第１導電型の半導体基板と、
    該半導体基板の第１主面に形成され、主たる電流を流す活性領域と、
    該活性領域を取り囲んで配置されるエッジ終端構造と、
    前記活性領域に形成された第２導電型の第１半導体領域と、
    前記エッジ終端構造を構成する複数の第２導電型の第２半導体領域と、
    前記第１主面上に形成され、前記第１半導体領域に電気的に接続する第１主電極と、
    前記第２半導体領域と前記第１半導体領域の間に、前記第１主電極から深さ方向に絶縁膜を挟んで離間した抵抗領域となる第２導電型の第３半導体領域と、
    前記第１主電極が前記半導体基板と接触する外周端部からさらに外周方向の前記半導体基板表面に形成され、前記第３半導体領域の他に抵抗の異なる２つ以上の第２導電型拡散領域と、を備え、
    前記２つ以上の第２導電型拡散領域のうち第１の拡散領域が、前記第３半導体領域と前記第１半導体領域の間に両方に連接する第２導電型の第４半導体領域であり、
    前記２つ以上の第２導電型拡散領域のうち第２の拡散領域が、前記第２半導体領域側で前記第３半導体領域より不純物濃度が高くかつ拡散深さが深い第２導電型の第５半導体領域であり、
    前記第４半導体領域の拡散深さが前記第３半導体領域の拡散深さより深く、
    前記第４半導体領域の不純物濃度が前記第３半導体領域の不純物濃度より低いことを特徴とする半導体装置。
  2. 前記第４半導体領域は、前記第１主電極と接することを特徴とする請求項１に記載の半導体装置。
  3. 前記第４半導体領域および前記第５半導体領域のうち少なくとも１つの領域は前記第１半導体領域の拡散深さよりも深いことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第４半導体領域の外周方向の幅は５μｍ以上５０μｍ以下であることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  5. 第１導電型の半導体基板と、
    該半導体基板の第１主面に形成され、主たる電流を流す活性領域と、
    該活性領域を取り囲んで配置されるエッジ終端構造と、
    前記活性領域に形成された第２導電型の第１半導体領域と、
    前記エッジ終端構造を構成する複数の第２導電型の第２半導体領域と、
    前記第１主面上に形成され、前記第１半導体領域に電気的に接続する第１主電極と、
    前記第２半導体領域と前記第１半導体領域の間に、前記第１主電極から深さ方向に絶縁膜を挟んで離間した抵抗領域となる第２導電型の第３半導体領域と、
    前記第１主電極が前記半導体基板と接触する外周端部からさらに外周方向の前記半導体基板表面に形成され、前記第３半導体領域の他に抵抗の異なる２つ以上の第２導電型拡散領域と、を備え、
    前記第３半導体領域の深さ方向の積分濃度が、前記第１半導体領域の不純物濃度より高く、
    前記２つ以上の第２導電型拡散領域のうち第１の拡散領域が、前記第３半導体領域よりも拡散深さが深く不純物濃度が高いとともに該第３半導体領域の外周側に接続する第２導電型の第５半導体領域であり、
    前記２つ以上の第２導電型拡散領域のうち第２の拡散領域が、前記第１半導体領域が前記第１主電極の外周端部から外周方向に延在した部分であるとともに前記第３半導体領域に接続することを特徴とする半導体装置。
  6. 前記第１半導体領域の延在部分の長さが２μｍ以上３５μｍ以下であることを特徴とする請求項５に記載の半導体装置。
  7. 第１導電型の半導体基板と、
    該半導体基板の第１主面に形成され、主たる電流を流す活性領域と、
    該活性領域を取り囲んで配置されるエッジ終端構造と、
    前記活性領域に形成された第２導電型の第１半導体領域と、
    前記エッジ終端構造を構成する複数の第２導電型の第２半導体領域と、
    前記第１主面上に形成され、前記第１半導体領域に電気的に接続する第１主電極と、
    前記第２半導体領域と前記第１半導体領域の間に、前記第１主電極から深さ方向に絶縁膜を挟んで離間した抵抗領域となる第２導電型の第３半導体領域と、
    前記第１主電極が前記半導体基板と接触する外周端部からさらに外周方向の前記半導体基板表面に形成され、前記第３半導体領域の他に抵抗の異なる２つ以上の第２導電型拡散領域と、を備え、
    前記第３半導体領域は、前記第１半導体領域が前記第１主電極の外周端部から外周方向に延在した部分であり、
    前記２つ以上の第２導電型拡散領域のうち第１の拡散領域が、前記第３半導体領域よりも拡散深さが深く不純物濃度が高いとともに該第３半導体領域の外周側に接続する第２導電型の第５半導体領域であり、
    前記２つ以上の第２導電型拡散領域のうち第２の拡散領域が、前記絶縁膜に接する前記第３半導体領域の表面から前記第３半導体領域を貫通して配置される第２導電型の第６半導体領域であり、
    該第６半導体領域の不純物濃度が前記第３半導体領域の不純物濃度より高いことを特徴とする半導体装置。
  8. 前記第６半導体領域と前記第１半導体領域の間に配置される前記第３半導体領域の不純物濃度と拡散深さが前記第１半導体領域の不純物濃度と拡散深さに等しいことを特徴とする請求項７に記載の半導体装置。
  9. 前記第３半導体領域の不純物濃度と拡散深さが前記第１半導体領域の不純物濃度と拡散深さに等しいことを特徴とする請求項７に記載の半導体装置。
  10. 前記第２導電型拡散領域を備えることにより、前記第１主電極の外周端部よりも内周側に逆回復電流を分流させることを特徴とする請求項１〜９のいずれか一つに記載の半導体装置。
JP2015506750A 2013-03-21 2014-03-14 半導体装置 Active JP6103038B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013058528 2013-03-21
JP2013058528 2013-03-21
PCT/JP2014/057012 WO2014148400A1 (ja) 2013-03-21 2014-03-14 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2014148400A1 JPWO2014148400A1 (ja) 2017-02-16
JP6103038B2 true JP6103038B2 (ja) 2017-03-29

Family

ID=51580083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015506750A Active JP6103038B2 (ja) 2013-03-21 2014-03-14 半導体装置

Country Status (5)

Country Link
US (1) US9450110B2 (ja)
JP (1) JP6103038B2 (ja)
CN (1) CN104969359B (ja)
DE (1) DE112014001529T5 (ja)
WO (1) WO2014148400A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160020279A1 (en) * 2014-07-18 2016-01-21 International Rectifier Corporation Edge Termination Using Guard Rings Between Recessed Field Oxide Regions
JP6597102B2 (ja) 2015-09-16 2019-10-30 富士電機株式会社 半導体装置
JP7260682B2 (ja) * 2017-03-16 2023-04-18 ローム株式会社 半導体装置
JP6804379B2 (ja) 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP7257912B2 (ja) * 2019-08-01 2023-04-14 三菱電機株式会社 半導体装置
CN116195067A (zh) 2021-09-29 2023-05-30 丹尼克斯半导体有限公司 半导体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3185474B2 (ja) * 1993-05-18 2001-07-09 株式会社日立製作所 半導体装置
US5969400A (en) 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
JP3447884B2 (ja) * 1995-03-15 2003-09-16 株式会社東芝 高耐圧半導体素子
JP3444081B2 (ja) 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JP4017258B2 (ja) * 1998-07-29 2007-12-05 三菱電機株式会社 半導体装置
JP2000114550A (ja) * 1998-10-06 2000-04-21 Hitachi Ltd ダイオード及び電力変換装置
JP2000150859A (ja) * 1998-11-18 2000-05-30 Meidensha Corp ダイオード
JP2002270857A (ja) * 2001-03-07 2002-09-20 Toshiba Corp 半導体装置および電力変換装置
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP4469584B2 (ja) 2003-09-12 2010-05-26 株式会社東芝 半導体装置
JP2005340528A (ja) 2004-05-27 2005-12-08 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP5092610B2 (ja) 2007-08-01 2012-12-05 トヨタ自動車株式会社 半導体装置
JP2009164486A (ja) * 2008-01-09 2009-07-23 Toyota Motor Corp 縦型ダイオードとその製造方法
JP5003598B2 (ja) * 2008-06-05 2012-08-15 富士電機株式会社 半導体装置
WO2011013379A1 (en) * 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Semiconductor apparatus
JP5605230B2 (ja) * 2011-01-14 2014-10-15 トヨタ自動車株式会社 半導体装置
JP2012186318A (ja) * 2011-03-05 2012-09-27 Shindengen Electric Mfg Co Ltd 高耐圧半導体装置
EP2725623B1 (en) * 2011-09-08 2019-10-30 Fuji Electric Co., Ltd. Semiconductor device
JP2014038937A (ja) * 2012-08-16 2014-02-27 Mitsubishi Electric Corp 半導体装置
JP6029411B2 (ja) * 2012-10-02 2016-11-24 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN104969359B (zh) 2017-10-17
DE112014001529T5 (de) 2015-12-24
CN104969359A (zh) 2015-10-07
US20150349144A1 (en) 2015-12-03
WO2014148400A1 (ja) 2014-09-25
US9450110B2 (en) 2016-09-20
JPWO2014148400A1 (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
JP6103038B2 (ja) 半導体装置
CN106206698B (zh) 反向导通绝缘栅双极性晶体管
JP6119577B2 (ja) 半導体装置
JP6277814B2 (ja) 半導体装置
US9799648B2 (en) Semiconductor device
JP5725083B2 (ja) 半導体装置
TWI570929B (zh) 半導體元件
JP5135719B2 (ja) トレンチ型絶縁ゲート半導体装置
JP2010186805A (ja) 半導体装置
JP2013115223A (ja) 半導体装置
CN103426911A (zh) 半导体装置
JP2014229705A (ja) 半導体装置
JP5589342B2 (ja) 半導体装置
JP6673439B2 (ja) 半導体装置
US20170077089A1 (en) Semiconductor device
JP6790908B2 (ja) 半導体装置
CN109686789B (zh) 半导体装置
JP6598756B2 (ja) 電力用半導体装置およびその製造方法
JP6804379B2 (ja) 半導体装置
JP6550995B2 (ja) 半導体装置
JP4269863B2 (ja) 双方向高耐圧プレーナ型半導体装置
JP2018137392A (ja) 半導体装置
US11374091B2 (en) Semiconductor device
JP6002387B2 (ja) ダイオードおよびそれを用いた電力変換システム
JP6048003B2 (ja) Ｉｇｂｔとダイオードが同一半導体基板に形成されている半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170213

R150 Certificate of patent or registration of utility model

Ref document number: 6103038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250