JP2753011B2 - 高耐圧プレーナ型半導体素子およびその製造方法 - Google Patents
高耐圧プレーナ型半導体素子およびその製造方法Info
- Publication number
- JP2753011B2 JP2753011B2 JP1006211A JP621189A JP2753011B2 JP 2753011 B2 JP2753011 B2 JP 2753011B2 JP 1006211 A JP1006211 A JP 1006211A JP 621189 A JP621189 A JP 621189A JP 2753011 B2 JP2753011 B2 JP 2753011B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- breakdown voltage
- type
- impurity
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015556 catabolic process Effects 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 description 24
- 230000005684 electric field Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、pn接合構造を有する高耐圧プレーナ型半導
体素子とその製造方法に関する。
体素子とその製造方法に関する。
（従来の技術） 高耐圧プレーナ型pn接合ダイオードとして従来、第７
図に示す構造が知られている。これは、n-型層21の表面
に選択的に拡散形成されたp+型層22、このp+型層にコン
タクトするアノード電極23、およびn-型層21の裏面に低
抵抗のn+型層24を介して配設されたカソード電極25を基
本構造とする。この様なダイオードのp+型層22の周囲
に、これと連続するように第１の低不純物濃度層として
p-型層26が拡散形成され、更にその周囲にこれと連続す
るように第２の低不純物濃度層としてp--型層27が拡散
形成されている。p--型層27から更に所定距離離れた位
置にはn-型層21の表面電位を固定するためのn+型層29と
これにコンタクトする電極30が形成されている。p-型層
26およびp--型層27によってp+型層22のエッジ部に集中
する電界が緩和され、高い逆耐圧が得られる。
図に示す構造が知られている。これは、n-型層21の表面
に選択的に拡散形成されたp+型層22、このp+型層にコン
タクトするアノード電極23、およびn-型層21の裏面に低
抵抗のn+型層24を介して配設されたカソード電極25を基
本構造とする。この様なダイオードのp+型層22の周囲
に、これと連続するように第１の低不純物濃度層として
p-型層26が拡散形成され、更にその周囲にこれと連続す
るように第２の低不純物濃度層としてp--型層27が拡散
形成されている。p--型層27から更に所定距離離れた位
置にはn-型層21の表面電位を固定するためのn+型層29と
これにコンタクトする電極30が形成されている。p-型層
26およびp--型層27によってp+型層22のエッジ部に集中
する電界が緩和され、高い逆耐圧が得られる。
この第７図の構造は高い耐圧が得られるものの、高耐
圧化のためのプロセスとして、第１のマスクを用いて低
不純物濃度のp-型層26を形成し、更に第２のマスクを用
いてより低不純物濃度のp--型層27を形成する、という
２枚のマスク工程を必要とする。従って製造工程が複雑
であるという問題があった。
圧化のためのプロセスとして、第１のマスクを用いて低
不純物濃度のp-型層26を形成し、更に第２のマスクを用
いてより低不純物濃度のp--型層27を形成する、という
２枚のマスク工程を必要とする。従って製造工程が複雑
であるという問題があった。
同様の問題は、同様のpn接合ダイオード構造を含む他
の素子、例えばMOSトランジスタ，導電変調型MOSトラン
ジスタ，サイリスタ等にもある。
の素子、例えばMOSトランジスタ，導電変調型MOSトラン
ジスタ，サイリスタ等にもある。
（発明が解決しようとする課題） 以上のように従来の高耐圧プレーナ型半導体素子で
は、高耐圧化のために不純物濃度の異なる複数の低不純
物濃度層を形成するための複数のマスク工程を必要とす
るという問題があった。
は、高耐圧化のために不純物濃度の異なる複数の低不純
物濃度層を形成するための複数のマスク工程を必要とす
るという問題があった。
本発明は上記の点に鑑みなされたもので、簡単な工程
で従来と同程度の耐圧を得ることを可能とした高耐圧プ
レーナ型半導体素子とその製造方法を提供することを目
的とする。
で従来と同程度の耐圧を得ることを可能とした高耐圧プ
レーナ型半導体素子とその製造方法を提供することを目
的とする。
［発明の構成］ （課題を解決するための手段） 本発明は、第１導電型の高抵抗半導体層表面に選択的
に第２導電型の高不純物濃度層が形成されたpn接合構造
を有する高耐圧プレーナ型半導体素子において、前記高
不純物濃度層の周囲にこれと連続するように拡散形成さ
れた第２導電型の第１の低不純物濃度層を有し、前記第
１の低不純物濃度層の周囲にこれと連続するように、か
つ同じ不純物濃度をもって相互に一部重なるように拡散
形成された前記第１の低不純物拡散層と同じ深さの複数
の第２の低不純物濃度層を有することを特徴とする。
に第２導電型の高不純物濃度層が形成されたpn接合構造
を有する高耐圧プレーナ型半導体素子において、前記高
不純物濃度層の周囲にこれと連続するように拡散形成さ
れた第２導電型の第１の低不純物濃度層を有し、前記第
１の低不純物濃度層の周囲にこれと連続するように、か
つ同じ不純物濃度をもって相互に一部重なるように拡散
形成された前記第１の低不純物拡散層と同じ深さの複数
の第２の低不純物濃度層を有することを特徴とする。
本発明はまたこの様な半導体素子を製造するに際し、
第１の低不純物濃度層と複数の第２の低不純物濃度層と
を、幅の異なる開口を持つ一つのマスクを用いた一回の
不純物導入工程により形成することを特徴とする。
第１の低不純物濃度層と複数の第２の低不純物濃度層と
を、幅の異なる開口を持つ一つのマスクを用いた一回の
不純物導入工程により形成することを特徴とする。
（作用） 本発明によれば、多重に拡散形成された第２の低不純
物濃度層が、個々には第１の低不純物濃度層と同じ不純
物濃度でありながら、全体として見た時に単位面積当り
の不純物濃度は第１の低不純物濃度層のそれより低いも
のとなる。従って、従来のように不純物濃度の異なる第
1,第２の低不純物濃度層をpn接合部周囲に連続的に形成
した場合と等価になり、高い逆耐圧が得られる。しかも
本発明によれば、第1,第２の低不純物濃度層を一枚のマ
スクを用いた一回の不純物導入工程により形成すること
ができ、製造工程が簡単になる。
物濃度層が、個々には第１の低不純物濃度層と同じ不純
物濃度でありながら、全体として見た時に単位面積当り
の不純物濃度は第１の低不純物濃度層のそれより低いも
のとなる。従って、従来のように不純物濃度の異なる第
1,第２の低不純物濃度層をpn接合部周囲に連続的に形成
した場合と等価になり、高い逆耐圧が得られる。しかも
本発明によれば、第1,第２の低不純物濃度層を一枚のマ
スクを用いた一回の不純物導入工程により形成すること
ができ、製造工程が簡単になる。
（実施例） 以下、本発明の実施例を説明する。
第１図は、一実施例のp+n接合ダイオードの要部構造
を示す。n-型シリコン層１の表面にアノードとなる高不
純物濃度のp+型層２が選択的に形成されている。p+型層
２の拡散深さは約10μｍである。p+型層２の周囲にはこ
れと連続して第１の低不純物濃度層としてp-型層６が形
成され、このp-型層６の周囲には更にこれと連続して第
２の低不純物濃度層として４重のp-型層７（71〜74）が
形成されている。これらp-型層６および７は、一枚のマ
スクを用いた一回の不純物拡散により形成されたもので
ある。複数のp-型層７の相互間は、不純物の横方向拡散
により一部重なる状態となっている。
を示す。n-型シリコン層１の表面にアノードとなる高不
純物濃度のp+型層２が選択的に形成されている。p+型層
２の拡散深さは約10μｍである。p+型層２の周囲にはこ
れと連続して第１の低不純物濃度層としてp-型層６が形
成され、このp-型層６の周囲には更にこれと連続して第
２の低不純物濃度層として４重のp-型層７（71〜74）が
形成されている。これらp-型層６および７は、一枚のマ
スクを用いた一回の不純物拡散により形成されたもので
ある。複数のp-型層７の相互間は、不純物の横方向拡散
により一部重なる状態となっている。
p+型層２およびp-型層6,7が形成されたウェハ表面は
酸化膜８で覆われ、これにコンタクト孔が開けられてp+
型層２にコンタクトするアノード電極３が形成されてい
る。p-型層７から更に所定距離離れたウェハ表面には、
その表面電位を固定するためにn+型層９とこれにコンタ
クトする電極10が形成されている。n-型シリコン層１の
裏面には、n+型層４を介してカソード電極５が形成され
ている。
酸化膜８で覆われ、これにコンタクト孔が開けられてp+
型層２にコンタクトするアノード電極３が形成されてい
る。p-型層７から更に所定距離離れたウェハ表面には、
その表面電位を固定するためにn+型層９とこれにコンタ
クトする電極10が形成されている。n-型シリコン層１の
裏面には、n+型層４を介してカソード電極５が形成され
ている。
第２図は、第１図における４重のp-型層７の隣接する
もの同士が一部重なる状態を拡大して示している。図の
Ｗはp-型層７を形成する際のマスク幅である。幅Ｗの距
離をおいて形成されたマスク開口からｐ型不純物が導入
され、その後の熱拡散工程で横方向の不純物拡散により
その幅Ｗの範囲内で相互に拡散層が一部重なる状態が得
られる。場合によっては、拡散層の重なる範囲がマスク
幅Ｗより大きくなることもある。
もの同士が一部重なる状態を拡大して示している。図の
Ｗはp-型層７を形成する際のマスク幅である。幅Ｗの距
離をおいて形成されたマスク開口からｐ型不純物が導入
され、その後の熱拡散工程で横方向の不純物拡散により
その幅Ｗの範囲内で相互に拡散層が一部重なる状態が得
られる。場合によっては、拡散層の重なる範囲がマスク
幅Ｗより大きくなることもある。
第３図は、この実施例によるダイオードのp-型層６お
よび７の部分の形成工程を示す。第３図（ａ）に示すよ
うにp+型層２が形成されたウェハ表面に酸化膜マスク11
を形成する。酸化膜マスク11の開口12は、第１の低不純
物濃度層であるp-型層６を得るためのものであり、その
外側に設けられた複数の開口13は第２の低不純物濃度層
であるp-型層７を得るためのものである。このようにパ
ターン形成された酸化膜マスク11を用いてｐ型不純物イ
オン注入する。その後熱拡散を行うことにより、第３図
（ｂ）に示すように互いに一部重なるp-型層６および７
を得る。なお、p+型層２のイオン注入後の拡散をp-型層
６および７の拡散と同時に行うこともできる。酸化膜マ
スク11の開口12および13により挟まれた領域のマスク幅
の熱拡散による拡散深さがほぼ同程度となるように条件
を設定することにより、多重に拡散形成されたp-型層７
の領域は全体として単位面積当りの不純物濃度がp-型層
６より低く、しかも拡散層としては連続した状態とな
る。
よび７の部分の形成工程を示す。第３図（ａ）に示すよ
うにp+型層２が形成されたウェハ表面に酸化膜マスク11
を形成する。酸化膜マスク11の開口12は、第１の低不純
物濃度層であるp-型層６を得るためのものであり、その
外側に設けられた複数の開口13は第２の低不純物濃度層
であるp-型層７を得るためのものである。このようにパ
ターン形成された酸化膜マスク11を用いてｐ型不純物イ
オン注入する。その後熱拡散を行うことにより、第３図
（ｂ）に示すように互いに一部重なるp-型層６および７
を得る。なお、p+型層２のイオン注入後の拡散をp-型層
６および７の拡散と同時に行うこともできる。酸化膜マ
スク11の開口12および13により挟まれた領域のマスク幅
の熱拡散による拡散深さがほぼ同程度となるように条件
を設定することにより、多重に拡散形成されたp-型層７
の領域は全体として単位面積当りの不純物濃度がp-型層
６より低く、しかも拡散層としては連続した状態とな
る。
第４図は、この実施例によるp+n接合ダイオードにつ
いて、p-型層６および７の表面から見た単位面積当りの
不純物総量と耐圧の関係を数値解析により求めた結果で
ある。このデータは、p-型６および複数のp-型層７の相
互間を分離するマスク幅を５μｍに設定した場合のもの
である。不純物総量が1.87×1012/cm2以上になると耐圧
は急激に低下する。この不純物総量はn+型層２のそれと
等しくなる点であり、これ以上では、p+型層２に対して
低不純物濃度層を設けて電界集中を緩和するという効果
がなくなるのである。p-型層６および７の不純物総量が
1.87×1012/cm2の点では、p+型層２とn-型層１間の接合
のうちエッジ部を除く平坦接合部の耐圧に対して約85％
の耐圧が得られている。
いて、p-型層６および７の表面から見た単位面積当りの
不純物総量と耐圧の関係を数値解析により求めた結果で
ある。このデータは、p-型６および複数のp-型層７の相
互間を分離するマスク幅を５μｍに設定した場合のもの
である。不純物総量が1.87×1012/cm2以上になると耐圧
は急激に低下する。この不純物総量はn+型層２のそれと
等しくなる点であり、これ以上では、p+型層２に対して
低不純物濃度層を設けて電界集中を緩和するという効果
がなくなるのである。p-型層６および７の不純物総量が
1.87×1012/cm2の点では、p+型層２とn-型層１間の接合
のうちエッジ部を除く平坦接合部の耐圧に対して約85％
の耐圧が得られている。
第５図は、この実施例のダイオードの、p-型層６およ
び７相互間を分離するマスク幅と耐圧の関係をやはり数
値解析により求めた結果である。マスク幅／拡散深さが
１より僅かに小さい点（0.8〜1.0の点）に耐圧のピーク
が認められる。マスク幅がこれより小さいと、多重に形
成したp-型層７の重なりが大きくなり過ぎてその単位面
積当りの不純物濃度がp-型層６のそれと変わらなくな
り、不純物濃度が順次低くなる低不純物濃度層を高不純
物濃度層範囲に形成することによる効果がなくなるた
め、急激に耐圧は低くなる。マスク幅／拡散深さが0.92
の点で平坦接合部の耐圧に対して約85％の耐圧が得られ
る。マスク幅／拡散深さが約1.6以上になると、多重に
形成したp-型層７は相互の重なりがなくなって分離され
てしまう。例えば、マスク幅／拡散深さが1.9の場合、
耐圧は平坦接合部の約72％まで下がる。
び７相互間を分離するマスク幅と耐圧の関係をやはり数
値解析により求めた結果である。マスク幅／拡散深さが
１より僅かに小さい点（0.8〜1.0の点）に耐圧のピーク
が認められる。マスク幅がこれより小さいと、多重に形
成したp-型層７の重なりが大きくなり過ぎてその単位面
積当りの不純物濃度がp-型層６のそれと変わらなくな
り、不純物濃度が順次低くなる低不純物濃度層を高不純
物濃度層範囲に形成することによる効果がなくなるた
め、急激に耐圧は低くなる。マスク幅／拡散深さが0.92
の点で平坦接合部の耐圧に対して約85％の耐圧が得られ
る。マスク幅／拡散深さが約1.6以上になると、多重に
形成したp-型層７は相互の重なりがなくなって分離され
てしまう。例えば、マスク幅／拡散深さが1.9の場合、
耐圧は平坦接合部の約72％まで下がる。
第６図は、本発明の他の実施例のp+n接合ダイオード
の要部構造を示す。第１図と対応する部分には第１図と
同一符号を付して詳細な説明は省略する。第１図の実施
例と異なる点は、p+型層２からp-型層６および７、更に
その外側のn-型層１にまたがって、ウェハ表面の酸化膜
８上に半絶縁性多結晶シリコン等からなる高抵抗膜14を
配設していることである。高抵抗膜14の一端はアノード
電極３に接続され、他端は電極10に接続されている。p-
型層６および７は先の実施例と同様、一枚のマスクを用
いた一回の不純物導入工程により形成される。
の要部構造を示す。第１図と対応する部分には第１図と
同一符号を付して詳細な説明は省略する。第１図の実施
例と異なる点は、p+型層２からp-型層６および７、更に
その外側のn-型層１にまたがって、ウェハ表面の酸化膜
８上に半絶縁性多結晶シリコン等からなる高抵抗膜14を
配設していることである。高抵抗膜14の一端はアノード
電極３に接続され、他端は電極10に接続されている。p-
型層６および７は先の実施例と同様、一枚のマスクを用
いた一回の不純物導入工程により形成される。
この実施例によれば、pn接合に逆バイアスを印加した
時、高抵抗膜14内に一様な電位勾配が形成され、これに
より電界の局部的な集中が防止される結果、先の実施例
に比べてより高い逆耐圧が得られる。
時、高抵抗膜14内に一様な電位勾配が形成され、これに
より電界の局部的な集中が防止される結果、先の実施例
に比べてより高い逆耐圧が得られる。
以上の実施例では、第２の低不純物濃度層であるp-型
層７を４重に形成したが、これは２重あるいは３重でも
よく、また５重以上としてもよい。また実施例ではp+n
接合ダイオードを説明したが、本発明は同様のダイオー
ド構造を含むMOSトランジスタやサイリスタ、導電変調
型MOSトランジスタ等の各種高耐圧プレーナ型半導体素
子に適用することができる。
層７を４重に形成したが、これは２重あるいは３重でも
よく、また５重以上としてもよい。また実施例ではp+n
接合ダイオードを説明したが、本発明は同様のダイオー
ド構造を含むMOSトランジスタやサイリスタ、導電変調
型MOSトランジスタ等の各種高耐圧プレーナ型半導体素
子に適用することができる。
［発明の効果］ 以上述べたように本発明によれば、電界集中を緩和す
るための複数の低不純物濃度層を形成する不純物導入工
程を一枚のマスクで行なってしかも、従来と同程度の逆
耐圧を得ることのできる高耐圧プレーナ型半導体素子を
得ることができる。
るための複数の低不純物濃度層を形成する不純物導入工
程を一枚のマスクで行なってしかも、従来と同程度の逆
耐圧を得ることのできる高耐圧プレーナ型半導体素子を
得ることができる。
第１図は本発明の一実施例p+n接合ダイオードの要部構
造を示す図、第２図はそのp-型層７の重なりの様子を拡
大して示す図、第３図（ａ）（ｂ）は同じくp-型層６お
よび７の形成工程を説明するための図、第４図は上記実
施例の構造においてp-型層６および７の不純物総量と耐
圧の関係を数値解析により求めた結果を示す図、第５図
は同じくp-型層７を分離するマスク幅と耐圧の関係を数
値解析により求めた結果を示す図、第６図は本発明の他
の実施例のp+n接合ダイオードの要部構造を示す図、第
７図は従来の高耐圧p+n接合ダイオードの構造を示す図
である。 １……n-型シリコン層、２……p+型層、３……アノード
電極、４……n+型層、５……カソード電極、６……p-型
層（第１の低不純物濃度層）、７（71〜74）……p-型層
（第２の低不純物濃度層）、８……酸化膜、９……n+型
層、10……電極、11……酸化膜マスク、12,13……開
口、14……高抵抗膜。
造を示す図、第２図はそのp-型層７の重なりの様子を拡
大して示す図、第３図（ａ）（ｂ）は同じくp-型層６お
よび７の形成工程を説明するための図、第４図は上記実
施例の構造においてp-型層６および７の不純物総量と耐
圧の関係を数値解析により求めた結果を示す図、第５図
は同じくp-型層７を分離するマスク幅と耐圧の関係を数
値解析により求めた結果を示す図、第６図は本発明の他
の実施例のp+n接合ダイオードの要部構造を示す図、第
７図は従来の高耐圧p+n接合ダイオードの構造を示す図
である。 １……n-型シリコン層、２……p+型層、３……アノード
電極、４……n+型層、５……カソード電極、６……p-型
層（第１の低不純物濃度層）、７（71〜74）……p-型層
（第２の低不純物濃度層）、８……酸化膜、９……n+型
層、10……電極、11……酸化膜マスク、12,13……開
口、14……高抵抗膜。
Claims (3)
- 【請求項１】第１導電型の高抵抗半導体層表面に選択的
に第２導電型の高不純物濃度層が形成されたpn接合構造
を有する高耐圧プレーナ型半導体素子において、 前記高不純物濃度層の周囲にこれと連続するように拡散
形成された第２導電型の第１の低不純物濃度層を有し、 前記第１の低不純物濃度層の周囲にこれと連続するよう
に、かつ前記第１の低不純物濃度層と同じ不純物濃度を
もって相互に一部重なり、各々の最大の深さがほぼ同程
度となるように形成された複数の第２の低不純物濃度層
を有する、 ことを特徴とする高耐圧プレーナ型半導体素子。 - 【請求項２】前記第１および第２の低不純物濃度層の単
位面積当りの不純物総量が1.87×1012/cm2未満に設定さ
れていることを特徴とする請求項１記載の高耐圧プレー
ナ型半導体素子。 - 【請求項３】請求項１または請求項２記載の高耐圧プレ
ーナ型半導体素子を製造するに際し、前記第１の低不純
物濃度層および第２の低不純物濃度層を、幅の異なる開
口を持つ一つのマスクを用いた一回の不純物導入工程に
より形成することを特徴とする高耐圧プレーナ型半導体
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1006211A JP2753011B2 (ja) | 1989-01-13 | 1989-01-13 | 高耐圧プレーナ型半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1006211A JP2753011B2 (ja) | 1989-01-13 | 1989-01-13 | 高耐圧プレーナ型半導体素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02186675A JPH02186675A (ja) | 1990-07-20 |
| JP2753011B2 true JP2753011B2 (ja) | 1998-05-18 |
Family
ID=11632193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1006211A Expired - Fee Related JP2753011B2 (ja) | 1989-01-13 | 1989-01-13 | 高耐圧プレーナ型半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2753011B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6110763A (en) * | 1997-05-22 | 2000-08-29 | Intersil Corporation | One mask, power semiconductor device fabrication process |
| US5932894A (en) * | 1997-06-26 | 1999-08-03 | Abb Research Ltd. | SiC semiconductor device comprising a pn junction |
| JP3708057B2 (ja) | 2001-07-17 | 2005-10-19 | 株式会社東芝 | 高耐圧半導体装置 |
| JP3931138B2 (ja) * | 2002-12-25 | 2007-06-13 | 三菱電機株式会社 | 電力用半導体装置及び電力用半導体装置の製造方法 |
| JP2007134421A (ja) * | 2005-11-09 | 2007-05-31 | Sansha Electric Mfg Co Ltd | パワーｍｏｓｆｅｔ、ｉｇｂｔなどの縦型半導体装置とその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01270346A (ja) * | 1988-04-22 | 1989-10-27 | Fuji Electric Co Ltd | 半導体装置 |
-
1989
- 1989-01-13 JP JP1006211A patent/JP2753011B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02186675A (ja) | 1990-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0091686B1 (en) | Semiconductor device having a diffused region of reduced length and method of fabricating the same | |
| US5164804A (en) | Semiconductor device having high breakdown voltage and low resistance and method of fabricating the same | |
| US4707720A (en) | Semiconductor memory device | |
| EP0451286B1 (en) | Integrated circuit device | |
| JP2753011B2 (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| JP2001060685A (ja) | 高耐圧トランジスタ | |
| US5508545A (en) | Semiconductor device including a pair of transistors having a common channel region, and method of making the same | |
| US5246877A (en) | Method of manufacturing a semiconductor device having a polycrystalline electrode region | |
| US6040219A (en) | Method of fabricating power semiconductor device using semi-insulating polycrystalline silicon (SIPOS) film | |
| JP3738127B2 (ja) | 高耐圧半導体デバイス | |
| JP3307481B2 (ja) | 半導体装置 | |
| JP2000299457A (ja) | 半導体装置およびその製造方法 | |
| JPH0371673A (ja) | 縦型ｍｏｓｆｅｔ | |
| JP2002094046A (ja) | 半導体装置 | |
| JPS6394667A (ja) | 半導体集積回路 | |
| JPH11135783A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPH0464458B2 (ja) | ||
| EP0557705A2 (en) | Fabrication of lateral bipolar transistor | |
| JP2692292B2 (ja) | 集積回路装置用縦形バイポーラトランジスタ | |
| JPH02296342A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP2686125B2 (ja) | 静電誘導型スイッチング素子及びその製造方法 | |
| JP2001284585A (ja) | 電界効果トランジスタ | |
| JPS61129868A (ja) | 半導体装置 | |
| JP2002246595A (ja) | トランジスタ | |
| JPH11162993A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |