JP5216183B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5216183B2 JP5216183B2 JP2004117549A JP2004117549A JP5216183B2 JP 5216183 B2 JP5216183 B2 JP 5216183B2 JP 2004117549 A JP2004117549 A JP 2004117549A JP 2004117549 A JP2004117549 A JP 2004117549A JP 5216183 B2 JP5216183 B2 JP 5216183B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor region
- electric field
- field relaxation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 205
- 125000005842 heteroatom Chemical group 0.000 claims description 105
- 230000005684 electric field Effects 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 50
- 230000002265 prevention Effects 0.000 claims description 42
- 239000012535 impurity Substances 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 19
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 239000002344 surface layer Substances 0.000 claims description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 27
- 230000015556 catabolic process Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 11
- 239000002772 conduction electron Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- -1 for example Substances 0.000 description 2
- 229910000078 germane Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、ヘテロ接合を有する半導体装置に関する。
本発明の背景となる従来技術として、本出願人が出願した下記特許文献１がある。
従来技術は、Ｎ＋型の炭化珪素基板領域上にＮ−型のエピタキシャル領域が形成された半導体基体の一主面に、Ｎ型の多結晶シリコン領域が接するように形成されており、エピタキシャル領域とＮ型の多結晶シリコン領域とはヘテロ接合をしている。また、このヘテロ接合の端部に接するようにＰ型の電界緩和領域が形成されている。さらに、Ｎ＋型炭化珪素基板領域の裏面には裏面電極が、多結晶シリコン領域の表面には表面電極が形成されている。
従来技術は、Ｎ＋型の炭化珪素基板領域上にＮ−型のエピタキシャル領域が形成された半導体基体の一主面に、Ｎ型の多結晶シリコン領域が接するように形成されており、エピタキシャル領域とＮ型の多結晶シリコン領域とはヘテロ接合をしている。また、このヘテロ接合の端部に接するようにＰ型の電界緩和領域が形成されている。さらに、Ｎ＋型炭化珪素基板領域の裏面には裏面電極が、多結晶シリコン領域の表面には表面電極が形成されている。
上記のような構成の従来技術において、裏面電極をカソード、表面電極をアノードとすると、例えばカソードを接地してアノードに正電位を印加した場合は、ダイオードの順方向特性に相当する導通特性が得られる。逆にアノードに負電位を印加した場合は、ダイオードの逆方向特性に相当する素子特性が得られており、さらにＰ型の電界緩和領域をヘテロ接合の端部に接するように形成することによって、ヘテロ接合の端部にエピタキシャル領域から拡がる電界が集中しないように電界を緩和している。
この従来技術においては、多結晶シリコン領域の不純物濃度や導電型を変えることにより、例えば所定の逆方向特性（それに応じた順方向特性）を有するダイオードを任意に調整できるため、ショットキー接合によるダイオードに比べて、必要に応じて最適な耐圧系に調整できるという利点を持つ。
この従来技術においては、多結晶シリコン領域の不純物濃度や導電型を変えることにより、例えば所定の逆方向特性（それに応じた順方向特性）を有するダイオードを任意に調整できるため、ショットキー接合によるダイオードに比べて、必要に応じて最適な耐圧系に調整できるという利点を持つ。
多結晶シリコン領域とエピタキシャル領域との間で得られる逆方向特性すなわち耐圧を、１次元の接合面で得られる理想的な耐圧に近づけるためは、多面的な形状効果による耐圧低下を極力抑える必要があり、多結晶シリコン領域端部に形成された電界緩和領域の不純物濃度を小さくすることが有効である。
しかしながら、従来構造においては、電界緩和領域の不純物濃度を小さくしてエピタキシャル領域と電界緩和領域との間で保持できる耐圧を高めようとすると、電界緩和領域全域に空乏層が広がり、ヘテロ接合の端部がエピタキシャル領域に広がっていた電界にさらされるため、その端部におけるリーク電流が増大してしまう。すなわち、従来構造においては、電界緩和領域によってエピタキシャル領域の耐圧性能を向上する効果と、多結晶シリコン領域端部で生じる漏れ電流を防止する効果は相反する関係にあった。
本発明は、上記のような従来技術の問題を解決するためになされたものであり、第一の半導体領域の耐圧性能を向上する効果と、該第一の半導体領域とヘテロ接合を形成する第二の半導体領域端部で生じる漏れ電流を防止する効果を両立することが可能な半導体装置を提供することを目的とする。
しかしながら、従来構造においては、電界緩和領域の不純物濃度を小さくしてエピタキシャル領域と電界緩和領域との間で保持できる耐圧を高めようとすると、電界緩和領域全域に空乏層が広がり、ヘテロ接合の端部がエピタキシャル領域に広がっていた電界にさらされるため、その端部におけるリーク電流が増大してしまう。すなわち、従来構造においては、電界緩和領域によってエピタキシャル領域の耐圧性能を向上する効果と、多結晶シリコン領域端部で生じる漏れ電流を防止する効果は相反する関係にあった。
本発明は、上記のような従来技術の問題を解決するためになされたものであり、第一の半導体領域の耐圧性能を向上する効果と、該第一の半導体領域とヘテロ接合を形成する第二の半導体領域端部で生じる漏れ電流を防止する効果を両立することが可能な半導体装置を提供することを目的とする。
上記課題を解決するために、本発明は、第一導電型の第一の半導体領域を含んでなる半導体基体と、前記第一の半導体領域の表層に接して前記第一の半導体領域とはバンドギャップが異なりかつ第二導電型の第一のヘテロ半導体領域と、前記第一の半導体領域の表層に接して前記半導体基体とはバンドギャップが異なりかつ前記第一のヘテロ半導体領域とは導電型が異なるか或いは不純物濃度が異なる第二のヘテロ半導体領域とを有する半導体装置において、前記第一の半導体領域と前記第一のヘテロ半導体領域との接合面の端部に接するように、前記第一の半導体領域中に第二導電型のパンチスルー防止領域を介して第二導電型の電界緩和領域を有し、前記電界緩和領域が、前記第一の半導体領域の表層、かつ前記接合面の端部の全周囲に設けられ、前記パンチスルー防止領域が、前記電界緩和領域内でかつ前記電界緩和領域の表層、かつ前記接合面の端部の全周囲に設けられ、前記パンチスルー防止領域の不純物濃度が前記電界緩和領域の不純物濃度を超えており、さらに、前記電界緩和領域および前記パンチスルー防止領域が前記第二のヘテロ半導体領域の外側に形成されているという構成になっている。
本発明によれば、第一の半導体領域の耐圧性能を向上する効果と、該第一の半導体領域とヘテロ接合を形成する第二の半導体領域端部で生じる漏れ電流を防止する効果を両立することが可能な半導体装置を提供することができる。
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（第１の実施の形態）
図１は本発明による半導体装置の第１の実施の形態の断面構造を示し、図２はそのチップ表面を示している。図１に示す構造は、例えば図２に示すような半導体チップにおいて、線分Ａ−Ａ’の半導体チップの外周端部の周辺構造として形成される。本実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明する。
（第１の実施の形態）
図１は本発明による半導体装置の第１の実施の形態の断面構造を示し、図２はそのチップ表面を示している。図１に示す構造は、例えば図２に示すような半導体チップにおいて、線分Ａ−Ａ’の半導体チップの外周端部の周辺構造として形成される。本実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明する。
例えば炭化珪素のポリタイプが４ＨタイプのＮ＋型である基板領域１上にＮ−型のエピタキシャル領域２が形成されている。基板領域１としては、例えば抵抗率が数ｍから数１０ｍΩｃｍ、厚さが２００〜４００μｍ程度のものを用いる。エピタキシャル領域２としては、例えばＮ型の不純物濃度が１×１０１５〜１×１０１８ｃｍ−３、厚みが数〜数１０μｍのものを用いる。なお、本実施の形態では、一例として基板領域１上にエピタキシャル領域２を形成した半導体基体１００で説明するが、抵抗率の大きさに関わらず、基板領域１のみで形成された半導体基体１００を使用してもかまわない。
エピタキシャル領域２の基板領域１との接合面に対向する主面に接するように、第二の半導体層の一例として炭化珪素よりもバンドギャップの小さい第一のヘテロ半導体領域３が堆積されている。この第一のヘテロ半導体領域３には不純物が導入されており、ここではＰ型でかつ高不純物濃度にドープされている。エピタキシャル領域２と第一のヘテロ半導体領域３の接合部は、炭化珪素と多結晶シリコンのバンドギャップが異なる材料によるヘテロ接合からなっており、その接合界面にはエネルギー障壁が存在している。なお、図２においては、エピタキシャル領域２中に形成される各領域の位置関係を判りやすくするために、第一のヘテロ半導体領域３およびその上に積層される表面金属電極８は省略した構造を示している。
また、本実施の形態においては、エピタキシャル領域２と第一のヘテロ半導体領域３の接合部の外周端部に接するように、Ｐ＋型のパンチスルー防止領域４と、このパンチスルー防止領域４よりは不純物濃度が小さいＰ−型の電界緩和領域５とが形成されている。また、本実施の形態においては、第一のヘテロ半導体領域３とパンチスルー防止領域４とが共に高不純物濃度で形成されており、互いにオーミック接続している。また、本実施の形態においては、図２からも判るように、パンチスルー領域４並びに電界緩和領域５は環状に形成されている。なお、図１においては、パンチスルー防止領域４とエピタキシャル領域２とが接しない場合を例示しているが、パンチスルー防止領域４の一部がエピタキシャル領域２と接していても良い。また、電界緩和領域５の外周には、例えばＰ型のガードリング領域６が形成されている。本実施の形態においては、ガードリング領域６は２本のフローティングリングによって構成された場合を示しているが、特に何本で構成されていてもかまわないし、無くてもかまわない。また、ガードリング領域６の深さについても、電界緩和領域５と同等の場合を示しているが、電界緩和領域５に比べて、深くても浅くてもかまわない。ただし、ガードリング領域６を形成する場合、パンチスルー防止領域４と電界緩和領域５のいずれか、もしくは両方と同時に形成することで、製造工程を簡略化することが可能となる。
また、本実施の形態においては基板領域１の裏面側には裏面金属電極７が形成されている。裏面金属電極７は基板領域１とオーミック接続されており、金属材料としては、例えばＴｉ（チタン）とその上にＮｉ（ニッケル）を堆積したもの等を用いることができる。
また、第一のヘテロ半導体領域３表面には表面金属電極８が形成されている。表面金属電極８は第一のヘテロ半導体領域３とオーミック接続されており、金属材料としては、例えばＴｉ（チタン）とその上にＡｌ（アルミ）を堆積したもの等を用いることができる。
また、図１においては、第一のヘテロ半導体領域３の端部が層間絶縁膜９に乗り上げるように形成されているが、例えば図３に示すように、特に層間絶縁膜９が形成されていなくてもかまわない。
このように、本実施の形態では表面金属電極８をアノード、裏面金属電極７をカソードとした縦型のダイオードを構成する場合について説明する。
また、第一のヘテロ半導体領域３表面には表面金属電極８が形成されている。表面金属電極８は第一のヘテロ半導体領域３とオーミック接続されており、金属材料としては、例えばＴｉ（チタン）とその上にＡｌ（アルミ）を堆積したもの等を用いることができる。
また、図１においては、第一のヘテロ半導体領域３の端部が層間絶縁膜９に乗り上げるように形成されているが、例えば図３に示すように、特に層間絶縁膜９が形成されていなくてもかまわない。
このように、本実施の形態では表面金属電極８をアノード、裏面金属電極７をカソードとした縦型のダイオードを構成する場合について説明する。
次に、本実施の形態の動作について説明する。
まず、裏面金属電極７を接地電位とし、表面金属電極８に正電位を印加すると、ダイオードは順方向特性を示し、ショットキー接合ダイオードのごとく動作する。つまり、ヘテロ接合部からエピタキシャル領域２並びに第一のヘテロ半導体領域３にそれぞれ広がる内蔵電位の和から決まる電圧降下で電流を流すことができる。例えば本実施の形態においては、ヘテロ接合部からエピタキシャル領域２並びに第一のヘテロ半導体領域３にそれぞれ広がる内蔵電位の和が約１．３Ｖであり、それに応じた電圧降下で順方向電流が流れる。このとき、電界緩和領域５とエピタキシャル領域２との間にも順バイアスが印加されているが、ともに炭化珪素からなるＰＮ接合の内蔵電位が約３Ｖとヘテロ接合部より高いので、ＰＮ接合は動作しない。つまり、本実施の形態においては、順方向動作時においてはモノポーラ型のダイオードとして動作する。
まず、裏面金属電極７を接地電位とし、表面金属電極８に正電位を印加すると、ダイオードは順方向特性を示し、ショットキー接合ダイオードのごとく動作する。つまり、ヘテロ接合部からエピタキシャル領域２並びに第一のヘテロ半導体領域３にそれぞれ広がる内蔵電位の和から決まる電圧降下で電流を流すことができる。例えば本実施の形態においては、ヘテロ接合部からエピタキシャル領域２並びに第一のヘテロ半導体領域３にそれぞれ広がる内蔵電位の和が約１．３Ｖであり、それに応じた電圧降下で順方向電流が流れる。このとき、電界緩和領域５とエピタキシャル領域２との間にも順バイアスが印加されているが、ともに炭化珪素からなるＰＮ接合の内蔵電位が約３Ｖとヘテロ接合部より高いので、ＰＮ接合は動作しない。つまり、本実施の形態においては、順方向動作時においてはモノポーラ型のダイオードとして動作する。
次に、表面金属電極８を接地電位とし、裏面金属電極７に正電位を印加すると、ダイオードは逆方向特性を示し、遮断状態となる。つまり、裏面金属電極７に印加された電位に応じて、エピタキシャル領域２と第一のヘテロ半導体領域３とのヘテロ接合部、並びにエピタキシャル領域２と電界緩和領域５とのＰＮ接合部から空乏層が伸張する。このとき、本実施の形態においては、電界緩和領域５の不純物濃度を小さくしているため、エピタキシャル領域２側だけでなく、電界緩和領域５側にも空乏層が伸びるため、電界緩和領域５とエピタキシャル領域２との接合部で最大電界となる外周端部の曲率が緩和され、平坦部での耐圧により近づけることができる。
このとき、従来構造では、本実施の形態のように電界緩和領域５の不純物濃度を小さくした場合、電界緩和領域５が全域空乏化すると、第一のヘテロ半導体領域３に空乏層が到達し、第一のヘテロ半導体領域３の端部での漏れ電流が流れ出す。特に、本実施の形態のように、第一のヘテロ半導体領域３として、結晶粒のかたまりである多結晶シリコンを用いた場合、外周端部において電界にさらされてしまうと、単一金属のショットキー金属や単結晶のシリコンなどに比べて、漏れ電流が急激に増大してしまう。しかし、本実施の形態においては、第一のヘテロ半導体領域３に接するように、パンチスルー防止領域４が形成されているため、空乏層の到達を防ぐことができる。つまり、本実施の形態においては、エピタキシャル領域２での耐圧を向上させつつ、第一のヘテロ半導体領域３の端部でのリーク電流の増大を防ぐことができるため、従来に比べて高い耐圧（遮断性）を実現することができる。
さらに、本実施の形態においては、裏面金属電極７にさらに高い電位が印加され、エピタキシャル領域２と電界緩和領域５との間でアバランシェ降伏が生じた際に、生じた正孔はパンチスルー防止領域４を介してオーミック接続した第一のヘテロ半導体領域３に低抵抗で速やかに排出される。つまり、環状に形成されたパンチスルー防止領域４の外周全域でほぼ均一にアバランシェ降伏が起こるので、アバランシェ降伏電流の集中が起こりにくく、アバランシェ耐量を向上することができる。
このように、本実施の形態のような構造にすることによって、順方向特性は従来技術と同様の効果を有するのに加えて、逆方向特性の耐圧を向上することができる。なお、図１においては、図２のヘテロ半導体素子の中央部に形成されるヘテロダイオードが、外周部と同じＰ型高不純物濃度の第一のヘテロ半導体領域３で形成されている場合で説明してきたが、図４に示すように例えばＮ型の第二のヘテロ半導体領域１０が形成されていても良い。つまり、第二のヘテロ半導体領域１０は第一のヘテロ半導体領域３と導電型もしくは不純物濃度が異なっていても良い。
以上、本実施の形態ではパンチスルー防止領域４をヘテロ半導体素子の外周部に用いる場合を例に説明してきたが、例えば、図５に示すように、ヘテロ半導体素子の外周部以外にも、第一のヘテロ半導体領域３もしくは第二のヘテロ半導体領域（１０）の端部が形成された部分に接するように、パンチスルー防止領域４を形成することで、第一のヘテロ半導体領域３もしくは第二のヘテロ半導体領域（１０）の端部における遮断性能を向上することが可能である。
（第２の実施の形態）
図６は本発明による半導体装置の第２の実施の形態を示している。図６は第１の実施の形態の図１に対応した断面図である。本実施の形態においては、図１と同様の動作をする部分の説明は省略し、異なる特徴について詳しく説明する。
図６は図１で示したヘテロ接合ダイオードのヘテロ接合界面の一部に、ゲート絶縁膜１１を介してゲート電極１２を形成した、所謂トランジスタを構成している。図６に示すように、本実施の形態においてはエピタキシャル領域２に溝を形成した構成としているが、溝を形成しないいわゆるプレーナ型の構成でもかまわない。
図６は本発明による半導体装置の第２の実施の形態を示している。図６は第１の実施の形態の図１に対応した断面図である。本実施の形態においては、図１と同様の動作をする部分の説明は省略し、異なる特徴について詳しく説明する。
図６は図１で示したヘテロ接合ダイオードのヘテロ接合界面の一部に、ゲート絶縁膜１１を介してゲート電極１２を形成した、所謂トランジスタを構成している。図６に示すように、本実施の形態においてはエピタキシャル領域２に溝を形成した構成としているが、溝を形成しないいわゆるプレーナ型の構成でもかまわない。
次に、本実施の形態の動作について説明する。
本実施の形態においては、例えば表面金属電極８を接地し、裏面金属電極７に正電位を印加して使用する。
まず、ゲート電極１２を例えば接地電位もしくは負電位とした場合、遮断状態を保持する。すなわち、第一のヘテロ半導体領域３とエピタキシャル領域２とのヘテロ接合界面には、それぞれ伝導電子に対するエネルギー障壁が形成されているためである。このとき、本実施の形態においては、第１の実施の形態で説明したように、第一のヘテロ半導体領域３の端部における漏れ電流特性が発生しないように、パンチスルー防止領域４を形成し、かつエピタキシャル領域２の平坦部の耐圧に近づけるように、電界緩和領域５が低不純物濃度で形成されているため、より高い遮断性を保持できる。
本実施の形態においては、例えば表面金属電極８を接地し、裏面金属電極７に正電位を印加して使用する。
まず、ゲート電極１２を例えば接地電位もしくは負電位とした場合、遮断状態を保持する。すなわち、第一のヘテロ半導体領域３とエピタキシャル領域２とのヘテロ接合界面には、それぞれ伝導電子に対するエネルギー障壁が形成されているためである。このとき、本実施の形態においては、第１の実施の形態で説明したように、第一のヘテロ半導体領域３の端部における漏れ電流特性が発生しないように、パンチスルー防止領域４を形成し、かつエピタキシャル領域２の平坦部の耐圧に近づけるように、電界緩和領域５が低不純物濃度で形成されているため、より高い遮断性を保持できる。
次に、遮断状態から導通状態へと転じるべくゲート電極１２に正電位を印加した場合、ゲート絶縁膜１１を介して第一のヘテロ半導体領域３とエピタキシャル領域２が接するヘテロ接合界面までゲート電界が及ぶため、ゲート電極１２近傍の第一のヘテロ半導体領域３並びにエピタキシャル領域２には伝導電子の反転層が形成される。すなわち、ゲート電極１２近傍の第一のヘテロ半導体領域３とエピタキシャル領域２との接合界面における第一のヘテロ半導体領域３側のポテンシャルが押し下げられ、かつ、エピタキシャル領域２側のエネルギー障壁が急峻になることからエネルギー障壁中を伝導電子が導通することが可能となる。図６においては一例として、ゲート絶縁膜１１に接するように第一のヘテロ半導体領域３を形成しているが、図７に示すように、ゲート絶縁膜１１と第一のヘテロ半導体領域３との間に、第二のヘテロ半導体領域１０を介していても良い。第二のヘテロ半導体領域１０の導電型並びに不純物濃度はいずれでも良いが、例えばＮ型の高不純物濃度とすれば、電流が導通するチャネル部がより蓄積しやすく、駆動力が向上する。
次に、導通状態から遮断状態に移行すべく、再びゲート電極１２を接地電位とすると、第一のヘテロ半導体領域３並びにエピタキシャル領域２のヘテロ接合界面に形成されていた伝導電子の反転状態が解除され、エネルギー障壁中のトンネリングが止まる。そして、第一のヘテロ半導体領域３からエピタキシャル領域２への伝導電子の流れが止まり、さらにエピタキシャル領域２中にあった伝導電子は炭化珪素基板１に流れ、枯渇すると、エピタキシャル領域２側にはヘテロ接合部から空乏層が広がり遮断状態となる。
また、本実施の形態においては、従来構造と同様に、例えば表面金属電極８を接地し、裏面金属電極７に負電位が印加された逆方向導通（還流動作）も可能である。
例えば表面金属電極８並びにゲート電極１２を接地電位とし、裏面金属電極７に所定の正電位が印加されると、伝導電子に対するエネルギー障壁は消滅し、エピタキシャル領域２側から第一のヘテロ半導体領域３側に伝導電子が流れ、逆導通状態となる。このとき、正孔の注入はなく、伝導電子のみで導通するため、逆導通状態から遮断状態に移行する際の逆回復電流による損失も小さい。なお、上述したゲート電極１２を接地にせずに制御電極として使用する場合も可能である。
また、本実施の形態においては、従来構造と同様に、例えば表面金属電極８を接地し、裏面金属電極７に負電位が印加された逆方向導通（還流動作）も可能である。
例えば表面金属電極８並びにゲート電極１２を接地電位とし、裏面金属電極７に所定の正電位が印加されると、伝導電子に対するエネルギー障壁は消滅し、エピタキシャル領域２側から第一のヘテロ半導体領域３側に伝導電子が流れ、逆導通状態となる。このとき、正孔の注入はなく、伝導電子のみで導通するため、逆導通状態から遮断状態に移行する際の逆回復電流による損失も小さい。なお、上述したゲート電極１２を接地にせずに制御電極として使用する場合も可能である。
（第３の実施の形態）
図８は本発明による半導体装置の第３の実施の形態を示している。図８は第２の実施の形態の図６に対応した断面図である。本実施の形態においては、図６と同様の動作をする部分の説明は省略し、異なる特徴について詳しく説明する。
第２の実施の形態においては、一例としてヘテロ接合部をゲート駆動するスイッチの一部に、第２の実施の形態で説明した漏れ電流を低減する構成を使用した場合を説明してきたが、図８のようにヘテロ接合部をスイッチ素子の一部に内蔵された還流ダイオードとして使用しても良い。図８は炭化珪素からなるＭＯＳＦＥＴにヘテロダイオードを内蔵した構成をしている。つまり、炭化珪素からなる第一導電型の基板領域２１並びにエピタキシャル領域２２からなる半導体基体１００に、第二導電型のベース領域２３と第一導電型のソース領域２４が形成されており、エピタキシャル領域２２並びにベース領域２３並びにソース領域２４に接するようにゲート絶縁膜２５を介してゲート電極２６が形成されている。また、ベース領域２３とソース領域２４はソース電極２７に接続されており、基板領域２１はドレイン電極２８に接続されている。さらに、エピタキシャル領域２２とはバンドギャップが異なり、例えば多結晶シリコンからなる第一のヘテロ半導体領域２９がエピタキシャル領域２２とヘテロ接合を形成するように配置されている。なお、第一のヘテロ半導体領域２９はソース電極２７に接続されている。さらに、本実施の形態においては、第一のヘテロ半導体領域２９の端部に接するようにパンチスルー防止領域３０と電界緩和領域３１が形成されている。なお、図８においては、電界緩和領域３１とベース領域２３を同時に形成し、共通化した構造を示しているが、別構造であっても良い。このように、ＭＯＳＦＥＴの内蔵還流ダイオードとしてヘテロ接合を形成した場合においてもパンチスルー防止領域３０を形成することによって、漏れ電流を防止することができる。したがって、第２の実施の形態と同様に、遮断状態におけるヘテロ接合部での漏れ電流を低減することができるため、遮断性が高い半導体装置を提供することができる。
以上のように、いずれにしても、トランジスタを構成する各部において、少なくとも一部でも本実施の形態で説明した例えば多結晶シリコンからなる第一のヘテロ半導体領域２９の端部にパンチスルー防止領域３０が含まれていれば、漏れ電流低減の効果をもたらすことが可能である。
図８は本発明による半導体装置の第３の実施の形態を示している。図８は第２の実施の形態の図６に対応した断面図である。本実施の形態においては、図６と同様の動作をする部分の説明は省略し、異なる特徴について詳しく説明する。
第２の実施の形態においては、一例としてヘテロ接合部をゲート駆動するスイッチの一部に、第２の実施の形態で説明した漏れ電流を低減する構成を使用した場合を説明してきたが、図８のようにヘテロ接合部をスイッチ素子の一部に内蔵された還流ダイオードとして使用しても良い。図８は炭化珪素からなるＭＯＳＦＥＴにヘテロダイオードを内蔵した構成をしている。つまり、炭化珪素からなる第一導電型の基板領域２１並びにエピタキシャル領域２２からなる半導体基体１００に、第二導電型のベース領域２３と第一導電型のソース領域２４が形成されており、エピタキシャル領域２２並びにベース領域２３並びにソース領域２４に接するようにゲート絶縁膜２５を介してゲート電極２６が形成されている。また、ベース領域２３とソース領域２４はソース電極２７に接続されており、基板領域２１はドレイン電極２８に接続されている。さらに、エピタキシャル領域２２とはバンドギャップが異なり、例えば多結晶シリコンからなる第一のヘテロ半導体領域２９がエピタキシャル領域２２とヘテロ接合を形成するように配置されている。なお、第一のヘテロ半導体領域２９はソース電極２７に接続されている。さらに、本実施の形態においては、第一のヘテロ半導体領域２９の端部に接するようにパンチスルー防止領域３０と電界緩和領域３１が形成されている。なお、図８においては、電界緩和領域３１とベース領域２３を同時に形成し、共通化した構造を示しているが、別構造であっても良い。このように、ＭＯＳＦＥＴの内蔵還流ダイオードとしてヘテロ接合を形成した場合においてもパンチスルー防止領域３０を形成することによって、漏れ電流を防止することができる。したがって、第２の実施の形態と同様に、遮断状態におけるヘテロ接合部での漏れ電流を低減することができるため、遮断性が高い半導体装置を提供することができる。
以上のように、いずれにしても、トランジスタを構成する各部において、少なくとも一部でも本実施の形態で説明した例えば多結晶シリコンからなる第一のヘテロ半導体領域２９の端部にパンチスルー防止領域３０が含まれていれば、漏れ電流低減の効果をもたらすことが可能である。
なお、図８においては、ヘテロ半導体素子の中央部に形成されるヘテロダイオードが、外周部と同じＰ型高不純物濃度の第一のヘテロ半導体領域２９で形成されている場合で説明してきたが、図９に示すように例えばＮ型の第二のヘテロ半導体領域３２が形成されていても良い。つまり、第二のヘテロ半導体領域３２は第一のヘテロ半導体領域２９と導電型もしくは不純物濃度が異なっていても良い。
以上説明したように第１の実施の形態から第３の実施の形態では、エピタキシャル領域２（もしくは２２）と、該エピタキシャル領域２（もしくは２２）とはバンドギャップの異なる第一のヘテロ半導体領域３（もしくは２９）からなるヘテロ接合を有し、エピタキシャル領域２（もしくは２２）と第一のヘテロ半導体領域３（もしくは２９）との接合面の端部に接するように、エピタキシャル領域２（もしくは２２）中に第二導電型のパンチスルー防止領域４（もしくは３０）を介して第二導電型の電界緩和領域５（もしくは３１）を有し、少なくともパンチスルー防止領域４（もしくは３０）は電界緩和領域５（もしくは３１）よりも不純物濃度が同等以上になっている。このような構成によりエピタキシャル領域２（もしくは２２）の耐圧性能を向上する効果と、多結晶シリコン領域からなる第一のヘテロ半導体領域３（もしくは２９）の端部で生じる漏れ電流を防止する効果を両立することが可能であり、遮断時の特性を向上することができる。
また、少なくともエピタキシャル領域２（もしくは２２）と接する第一のヘテロ半導体領域３（もしくは２９）の端部が第二導電型になっている。このような構成によりエピタキシャル領域２（もしくは２２）でアバランシェ降伏が起こった場合、生じた少数キャリアをパンチスルー防止領域４（もしくは３０）並びに第一のヘテロ半導体領域３（もしくは２９）を通して、速やかに排出できるため、アバランシェ耐量が向上する。
また、少なくともエピタキシャル領域２（もしくは２２）と接する第一のヘテロ半導体領域３（もしくは２９）の端部が、パンチスルー防止領域４（もしくは３０）とオーミック接続している。このような構成によりエピタキシャル領域２（もしくは２２）でアバランシェ降伏が起こった場合、生じた少数キャリアをパンチスルー防止領域４（もしくは３０）並びに第一のヘテロ半導体領域３（もしくは２９）を通して、さらに速やかに排出できるため、さらにアバランシェ耐量が向上する。
また、エピタキシャル領域２（もしくは２２）を含んでなる半導体基体１００と、半導体基体１００の一主面に接して該半導体基体１００とはバンドギャップの異なる第二のヘテロ半導体領域１０（図４）とを有し、半導体基体１００と第二のヘテロ半導体領域１０との接合端部の少なくとも最外周部近傍において、第一のヘテロ半導体領域３（もしくは２９）並びにパンチスルー防止領域４（もしくは３０）並びに電界緩和領域５（もしくは３１）がそれぞれ形成されている。このような構成により前述の構成をヘテロ半導体素子の外周部に適用することによって、具体的な構造として前述の効果が得られる。
また、第２および第３の実施の形態では、第一のヘテロ半導体領域３（もしくは２９）（もしくは図４の第二のヘテロ半導体領域１０）と半導体基体１００との接合部の一部にゲート絶縁膜１１または２５を介してゲート電極１２または２６が形成されている。このような構成により前述の構成を三端子ヘテロ半導体素子の外周部に適用することによって、具体的な構造として前述の効果が得られる。
また、第３の実施の形態では、エピタキシャル領域２２を含んでなる半導体基体１００と、該半導体基体１００の所定領域に、第二導電型のベース領域２３並びに第一導電型のソース領域２４とを有し、少なくとも半導体基体１００並びにソース領域２４に接するようにゲート絶縁膜２５を介してゲート電極２６を有し、半導体基体１００と第一のヘテロ半導体領域２９との接合端部の少なくとも最外周部近傍において、パンチスルー防止領域３０並びに電界緩和領域３１がそれぞれ形成されている。このような構成により前述の構成を三端子半導体素子の内蔵ダイオードとして適用することによって、具体的な構造として前述の効果が得られる。
また、第３の実施の形態では、エピタキシャル領域２２を含んでなる半導体基体１００と、該半導体基体１００の所定領域に、第二導電型のベース領域２３並びに第一導電型のソース領域２４とを有し、少なくとも半導体基体１００並びにソース領域２４に接するようにゲート絶縁膜２５を介してゲート電極２６を有し、半導体基体１００と第一のヘテロ半導体領域２９との接合端部の少なくとも最外周部近傍において、パンチスルー防止領域３０並びに電界緩和領域３１がそれぞれ形成されている。このような構成により前述の構成を三端子半導体素子の内蔵ダイオードとして適用することによって、具体的な構造として前述の効果が得られる。
また、第３の実施の形態では、エピタキシャル領域２２を含んでなる半導体基体１００と、該半導体基体１００の所定領域に、第二導電型のベース領域２３並びに第一導電型のソース領域２４とを有し、少なくとも半導体基体１００並びにソース領域２４に接するようにゲート絶縁膜２５を介してゲート電極２６を有し、半導体基体１００に接して該半導体基体１００とはバンドギャップの異なる第二のヘテロ半導体領域３２（図９）を有し、半導体基体１００と第二のヘテロ半導体領域１０との接合端部の少なくとも最外周部近傍において、第一のヘテロ半導体領域２９並びにパンチスルー防止領域３０並びに電界緩和領域３１がそれぞれ形成されている。このような構成により前述の構成を三端子半導体素子の内蔵ダイオードとして適用することによって、具体的な構造として前述の効果が得られる。
また、第１から第３の実施の形態では、エピタキシャル領域２（もしくは２２）が炭化珪素からなっている。このような構成により一般的な材料で容易に実現可能である。
さらに、第一のヘテロ半導体領域３（もしくは２９）、第二のヘテロ半導体領域１０が単結晶シリコン、アモルファスシリコン、多結晶シリコンの少なくともいずれかからなっている。このような構成により一般的な材料かつプロセスで容易に実現可能である。
なお、上記実施の形態のエピタキシャル領域２、２２が特許請求の範囲の第一の半導体領域に、第一のヘテロ半導体領域３、２９が第二の半導体領域に、第二のヘテロ半導体領域１０がヘテロ半導体領域に相当する。
さらに、第一のヘテロ半導体領域３（もしくは２９）、第二のヘテロ半導体領域１０が単結晶シリコン、アモルファスシリコン、多結晶シリコンの少なくともいずれかからなっている。このような構成により一般的な材料かつプロセスで容易に実現可能である。
なお、上記実施の形態のエピタキシャル領域２、２２が特許請求の範囲の第一の半導体領域に、第一のヘテロ半導体領域３、２９が第二の半導体領域に、第二のヘテロ半導体領域１０がヘテロ半導体領域に相当する。
なお、第１の実施の形態から第３の実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明したが、基板材料はシリコン、シリコンゲルマン、窒化ガリウム、ダイヤモンドなどその他の半導体材料でもかまわない。また、全ての実施の形態において、炭化珪素のポリタイプとして４Ｈタイプを用いて説明したが、６Ｈ、３Ｃ等その他のポリタイプでも構わない。また、全ての実施の形態において、裏面金属電極７（もしくはドレイン電極２８）と表面金属電極８（もしくはソース電極２７）とをエピタキシャル領域２（もしくはエピタキシャル領域２２）を挟んで対向するように配置し、両者間の電流を縦方向に流す所謂縦型構造で説明してきたが、例えば裏面金属電極７（もしくはドレイン電極２８）と表面金属電極８（もしくはソース電極２７）とを同一主面上に配置し、両者間の電流を横方向に流す所謂横型構造であってもかまわない。また、第一のヘテロ半導体領域３、２９、第二のヘテロ半導体領域１０に用いる材料として多結晶シリコンを用いた例で説明したが、炭化珪素とヘテロ接合を形成する半導体材料（例えば、単結晶シリコン、ゲルマニウム、シリコンゲルマンなど）であれば、各々別々の材料でも、どの材料でもかまわない。また、一例として、エピタキシャル領域２、２２としてＮ型の炭化珪素を、第一のヘテロ半導体領域３、２９としてＰ型の多結晶シリコンを用いて説明しているが、Ｎ型の炭化珪素とＮ型の多結晶シリコン、Ｐ型の炭化珪素とＮ型の多結晶シリコン、Ｐ型の炭化珪素とＰ型の多結晶シリコンという組み合わせでもよい。
さらに本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
なお、以上説明した実施の形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施の形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
さらに本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
なお、以上説明した実施の形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施の形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
１…基板領域 ２…エピタキシャル領域
３…第一のヘテロ半導体領域 ４…パンチスルー防止領域
５…電界緩和領域 ６…ガードリング領域
７…裏面金属電極 ８…表面金属電極
９…層間絶縁膜 １０…第二のヘテロ半導体領域
１１…ゲート絶縁膜 １２…ゲート電極
２１…基板領域 ２２…エピタキシャル領域
２３…ベース領域 ２４…ソース領域
２５…ゲート絶縁膜 ２６…ゲート電極
２７…ソース電極 ２８…ドレイン電極
２９…第一のヘテロ半導体領域 ３０…パンチスルー防止領域
３１…電界緩和領域（ベース領域２３と共通）
３２…第二のヘテロ半導体領域
１００…半導体基体
３…第一のヘテロ半導体領域 ４…パンチスルー防止領域
５…電界緩和領域 ６…ガードリング領域
７…裏面金属電極 ８…表面金属電極
９…層間絶縁膜 １０…第二のヘテロ半導体領域
１１…ゲート絶縁膜 １２…ゲート電極
２１…基板領域 ２２…エピタキシャル領域
２３…ベース領域 ２４…ソース領域
２５…ゲート絶縁膜 ２６…ゲート電極
２７…ソース電極 ２８…ドレイン電極
２９…第一のヘテロ半導体領域 ３０…パンチスルー防止領域
３１…電界緩和領域（ベース領域２３と共通）
３２…第二のヘテロ半導体領域
１００…半導体基体
Claims (8)
- 第一導電型の第一の半導体領域を含んでなる半導体基体と、
前記第一の半導体領域の表層に接して前記第一の半導体領域とはバンドギャップが異なりかつ第二導電型の第一のヘテロ半導体領域と、前記第一の半導体領域の表層に接して前記半導体基体とはバンドギャップが異なりかつ前記第一のヘテロ半導体領域とは導電型が異なるか或いは不純物濃度が異なる第二のヘテロ半導体領域とを有する半導体装置において、
前記第一の半導体領域と前記第一のヘテロ半導体領域との接合面の端部に接するように、前記第一の半導体領域中に第二導電型のパンチスルー防止領域を介して第二導電型の電界緩和領域を有し、
前記電界緩和領域が、前記第一の半導体領域の表層、かつ前記接合面の端部の全周囲に設けられ、
前記パンチスルー防止領域が、前記電界緩和領域内でかつ前記電界緩和領域の表層、かつ前記接合面の端部の全周囲に設けられ、
前記パンチスルー防止領域の不純物濃度が前記電界緩和領域の不純物濃度を超えており、
さらに、前記電界緩和領域および前記パンチスルー防止領域が前記第二のヘテロ半導体領域の外側に形成されていることを特徴とする半導体装置。 - 第一導電型の第一の半導体領域と、前記第一の半導体領域とはバンドギャップが異なりかつ前記第一の半導体領域の表層にてヘテロ接合する第二導電型の第二の半導体領域を有する半導体装置において、
前記第一の半導体領域と前記第二の半導体領域との接合面の端部に接するように、前記第一の半導体領域中に第二導電型のパンチスルー防止領域を介して第二導電型の電界緩和領域を有し、
前記電界緩和領域が、前記第一の半導体領域の表層、かつ前記接合面の端部の全周囲に設けられ、
前記パンチスルー防止領域が、前記電界緩和領域内でかつ前記電界緩和領域の表層、かつ前記接合面の端部の全周囲に設けられ、
前記パンチスルー防止領域の不純物濃度が前記電界緩和領域の不純物濃度を超えているように形成され、
さらに、前記第二の半導体領域と前記第一の半導体領域との接合部の一部にゲート絶縁膜を介してゲート電極が形成され、前記ゲート絶縁膜が前記第二の半導体領域を貫通していることを特徴とする半導体装置。 - 第一導電型の第一の半導体領域を含んでなる半導体基体と、
前記第一の半導体領域の表層に接して前記第一の半導体領域とはバンドギャップが異なりかつ第二導電型の第一のヘテロ半導体領域と、前記第一の半導体領域の表層に接して前記半導体基体とはバンドギャップが異なりかつ前記第一のヘテロ半導体領域とは導電型が異なるか或いは不純物濃度が異なる第二のヘテロ半導体領域とを有する半導体装置において、
前記第一の半導体領域と前記第一のヘテロ半導体領域との接合面の端部に接するように、前記第一の半導体領域中に第二導電型のパンチスルー防止領域を介して第二導電型の電界緩和領域を有し、
前記電界緩和領域が、前記第一の半導体領域の表層、かつ前記接合面の端部の全周囲に設けられ、
前記パンチスルー防止領域が、前記電界緩和領域内でかつ前記電界緩和領域の表層、かつ前記接合面の端部の全周囲に設けられ、
前記パンチスルー防止領域の不純物濃度が前記電界緩和領域の不純物濃度を超えるように形成され、
さらに、前記半導体基体の所定領域に、第二導電型のベース領域並びに第一導電型のソース領域とを有し、少なくとも前記半導体基体並びに前記ソース領域に接するようにゲート絶縁膜を介してゲート電極を有し、前記半導体基体と前記第一のヘテロ半導体領域との接合端部の少なくとも最外周部近傍において、前記第二のヘテロ半導体領域並びに前記パンチスルー防止領域並びに前記電界緩和領域がそれぞれ形成され、前記パンチスルー防止領域の外側の前記半導体基体の一主面に前記ソース領域が形成され、前記ソース領域を取り囲むように前記半導体基体の一主面に前記ベース領域が形成され、前記半導体基体および前記ソース領域に接して前記ゲート絶縁膜が形成され、前記ゲート絶縁膜に接して前記ゲート電極が形成されていることを特徴とする半導体装置。 - 少なくとも前記第一の半導体領域と接する前記第一のヘテロ半導体領域の前記端部が、前記パンチスルー防止領域とオーミック接続していることを特徴とする請求項１または３に記載の半導体装置。
- 少なくとも前記第一の半導体領域と接する前記第二の半導体領域の前記端部が、前記パンチスルー防止領域とオーミック接続していることを特徴とする請求項２に記載の半導体装置。
- 前記第一及び第二のヘテロ半導体領域が単結晶シリコン、アモルファスシリコン、多結晶シリコンの少なくともいずれかからなることを特徴とする請求項１または３または４に記載の半導体装置。
- 前記第二の半導体領域が単結晶シリコン、アモルファスシリコン、多結晶シリコンの少なくともいずれかからなることを特徴とする請求項２または５に記載の半導体装置。
- 前記第一の半導体領域または前記半導体基体が炭化珪素からなることを特徴とする請求項１ないし７のいずれかに記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004117549A JP5216183B2 (ja) | 2004-04-13 | 2004-04-13 | 半導体装置 |
| US10/898,224 US7138668B2 (en) | 2003-07-30 | 2004-07-26 | Heterojunction diode with reduced leakage current |
| EP04017889.9A EP1503425B1 (en) | 2003-07-30 | 2004-07-28 | Heterojunction semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004117549A JP5216183B2 (ja) | 2004-04-13 | 2004-04-13 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013018447A Division JP5494848B2 (ja) | 2013-02-01 | 2013-02-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005303025A JP2005303025A (ja) | 2005-10-27 |
| JP5216183B2 true JP5216183B2 (ja) | 2013-06-19 |
Family
ID=35334163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004117549A Expired - Lifetime JP5216183B2 (ja) | 2003-07-30 | 2004-04-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5216183B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245243A (ja) * | 2005-03-02 | 2006-09-14 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| JP5092244B2 (ja) * | 2006-02-09 | 2012-12-05 | 日産自動車株式会社 | 半導体装置 |
| JP5560519B2 (ja) | 2006-04-11 | 2014-07-30 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| JP5194388B2 (ja) * | 2006-06-13 | 2013-05-08 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| JP4916247B2 (ja) * | 2006-08-08 | 2012-04-11 | トヨタ自動車株式会社 | 炭化珪素半導体装置及びその製造方法 |
| JP5211479B2 (ja) * | 2006-12-22 | 2013-06-12 | 日産自動車株式会社 | 半導体装置および半導体装置の製造方法 |
| US8304901B2 (en) | 2008-03-17 | 2012-11-06 | Mitsubishi Electric Corporation | Semiconductor device having a groove and a junction termination extension layer surrounding a guard ring layer |
| JP5476737B2 (ja) * | 2009-02-24 | 2014-04-23 | 日産自動車株式会社 | 半導体装置 |
| JP5476747B2 (ja) * | 2009-03-05 | 2014-04-23 | 日産自動車株式会社 | 半導体装置 |
| JP5636752B2 (ja) * | 2010-06-15 | 2014-12-10 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| JP5678943B2 (ja) * | 2012-11-20 | 2015-03-04 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| DE102017212799A1 (de) * | 2017-07-26 | 2019-01-31 | Siltronic Ag | Epitaktisch beschichtete Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0671075B2 (ja) | 1987-06-11 | 1994-09-07 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0620125B2 (ja) * | 1989-03-28 | 1994-03-16 | サンケン電気株式会社 | 半導体装置 |
| JP3523156B2 (ja) | 2000-06-30 | 2004-04-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP3708057B2 (ja) | 2001-07-17 | 2005-10-19 | 株式会社東芝 | 高耐圧半導体装置 |
| JP4282972B2 (ja) * | 2002-02-19 | 2009-06-24 | 日産自動車株式会社 | 高耐圧ダイオード |
-
2004
- 2004-04-13 JP JP2004117549A patent/JP5216183B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005303025A (ja) | 2005-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6666224B2 (ja) | 半導体装置 | |
| JP5560519B2 (ja) | 半導体装置及びその製造方法 | |
| JP5452914B2 (ja) | 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード | |
| EP1204145B1 (en) | Semiconductor element | |
| JP6649183B2 (ja) | 半導体装置 | |
| KR101416361B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| JP6833848B2 (ja) | 面積効率の良いフローティングフィールドリング終端 | |
| JP2016174029A (ja) | 半導体装置 | |
| JP5216183B2 (ja) | 半導体装置 | |
| JP2005011846A (ja) | 半導体装置 | |
| JP7030665B2 (ja) | 半導体装置 | |
| KR101427948B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| US10083956B2 (en) | Semiconductor device | |
| JP4742539B2 (ja) | 半導体装置 | |
| JP4211642B2 (ja) | 半導体装置 | |
| TWI776173B (zh) | 碳化矽半導體元件 | |
| JP5865860B2 (ja) | 半導体装置 | |
| JP2008244312A (ja) | 半導体装置 | |
| JP7196265B2 (ja) | 半導体装置 | |
| JPWO2017010164A1 (ja) | 電力用半導体装置 | |
| JP5465937B2 (ja) | 半導体装置、半導体装置の制御方法、半導体モジュール | |
| JP5494848B2 (ja) | 半導体装置 | |
| CN112216746A (zh) | 碳化硅半导体器件 | |
| JP2008235588A (ja) | ショットキーバリアダイオード | |
| JP5114865B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100618 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101018 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101028 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110916 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110927 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20111014 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5216183 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |