JP4375439B2 - ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 - Google Patents

ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 Download PDF

Info

Publication number
JP4375439B2
JP4375439B2 JP2007143328A JP2007143328A JP4375439B2 JP 4375439 B2 JP4375439 B2 JP 4375439B2 JP 2007143328 A JP2007143328 A JP 2007143328A JP 2007143328 A JP2007143328 A JP 2007143328A JP 4375439 B2 JP4375439 B2 JP 4375439B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
drift layer
type
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007143328A
Other languages
English (en)
Other versions
JP2008300506A (ja
Inventor
武雄 山本
英一 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007143328A priority Critical patent/JP4375439B2/ja
Priority to US12/153,825 priority patent/US7893467B2/en
Priority to DE102008026140.8A priority patent/DE102008026140B4/de
Publication of JP2008300506A publication Critical patent/JP2008300506A/ja
Application granted granted Critical
Publication of JP4375439B2 publication Critical patent/JP4375439B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素（以下、ＳｉＣという）を用いて構成されたジャンクションバリアショットキーダイオード（以下、ＪＢＳという）を備えるＳｉＣ半導体装置に関するものである。
従来より、ショットキーバリアダイオード（以下、ＳＢＤという）では、ショットキー電極と半導体と界面において、電極材料となる金属と半導体との仕事関数差が小さいため、物性上、ＰＮダイオードと比べて逆方向電圧印加時のリーク電流が大きくなるという問題を有している。
これに対し、従来、特許文献１において、ショットキー接合の一部にＰＮダイオードを作り込み、逆方向電圧印加時のリーク電流を抑制する構造が提案されている。図８は、特許文献１に提案されているＪＢＳを備えた半導体装置の断面構造を示したものである。この図に示されるように、ショットキー電極Ｊ１とｎ-型ドリフト層Ｊ２とが接触する領域、つまり終端構造（外周耐圧領域）を構成するリサーフ層Ｊ３よりも内側に、ドリフト層Ｊ２の表面部や内部にストライプ状に延設されたｐ型層Ｊ４を配置することで、ショットキー接合の一部にＰＮダイオードを作り込んだＪＢＳとしている。
特開２０００−２９４８０４号公報
しかしながら、上記特許文献１に示されるＪＢＳでは、ｐ型層Ｊ４がリサーフ層Ｊ３と同じ深さとされているため、サージ発生時に空乏層の広がりが図中破線で示したような状態となり、ｐ型層Ｊ４が配置された領域において空乏層がｐ型層Ｊ４側に近づいた状態となる。このため、サージ発生時に、図中の点Ｂの場所、つまりｐ型層Ｊ４とリサーフ層Ｊ３との境界位置において電界集中が発生し易くなり、素子破壊に至るという問題が発生する。
本発明は上記点に鑑みて、サージ発生時に電界集中による素子破壊を防止できるＪＢＳを備えたＳｉＣ半導体装置を提供することを目的とする。
上記目的を達成するため、本発明では、絶縁膜（３）の開口部（３ａ）を通じて、ドリフト層（２）の表面とショットキー接触するように形成されたショットキー電極（４）と、基板（１）の裏面（１ｂ）に形成されたオーミック電極（５）とを備えてなるショットキーバリアダイオード（１０）がセル部に形成されている共に、ドリフト層（２）の表層部において、セル部を囲むように形成された第２導電型のリサーフ層（６）を含む終端構造がセル部の外周領域に形成され、さらに、リサーフ層（６）の内側となるショットキー電極（４）のうちドリフト層（２）と接する領域の下方に、ドリフト層（２）の表面においてショットキー電極（４）と接続されるように、かつ、互いに離間するように配置された複数の第２導電型層（８）が形成され、複数の第２導電型層（８）とドリフト層（２）とによりＰＮダイオードが構成されたジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置において、複数の第２導電型層（８）は、リサーフ層（６）よりも深く形成されており、かつ、ショットキー電極（４）のうちドリフト層（２）と接する領域の中心部側に配置されるものの方が外周部側に配置されるものと比べて、中心部を中心とした径方向の寸法が大きくされていることを特徴としている。
このように、複数の第２導電型層（８）に関して、ショットキー電極（４）のうちドリフト層（２）と接する領域の中心部側に配置されるものの方が外周部側に配置されるものと比べて、中心部を中心とした径方向の寸法が大きくされるようにしている。このため、中心部においてサージ電流が流れる際の第２導電型領域（８）の断面積を大きくして抵抗値を下げることができ、第２導電型領域（８）のうち中心部寄りの部分に多くのサージ電流が流れるようにできる。これにより、終端構造と第２導電型領域（８）との境界位置で電界集中し難くなる構造にでき、より高いサージ耐圧を得ることが可能となる。
また、複数の第２導電型層（８）がリサーフ層（６）よりも深く形成されることにより、複数の第２導電型層（８）の下方位置において電界集中を受けることになり、ＰＮダイオード部の広い範囲でサージ電流を流せるようにできる。このため、高いサージ耐圧を得ることが可能となる。
この場合、ショットキー電極（４）のうちドリフト層（２）と接する領域の中心部に近づくに連れて、中心部を中心とした径方向の寸法が大きくなるように複数の第２導電型層（８）を構成すると好ましい。
さらに、複数の第２導電型層（８）は、ショットキー電極（４）のうちドリフト層（２）と接する領域の中心部に配置されたものの方が該中心部よりも外側に配置されたものよりも深く形成されるようにすることもできる。
このようにすれば、ショットキー電極（４）のうちドリフト層（２）と接する領域の中心部において、空乏層の高電界領域をよりドリフト層（２）の深い位置に下げることが可能となる。これにより、終端構造と複数の第２導電型層（８）との境界位置でより電界集中がし難くなる構造にでき、より高いサージ耐圧を得ることが可能となる。
また、複数の第２導電型層（８）は、少なくともショットキー電極（４）のうちドリフト層（２）と接する領域の中心部において、深さが均一とされていると好ましい。
これにより、複数の第２導電型層（８）のうち深さが均一とされている部分全面において電界集中を受けることになり、ＰＮダイオード部の広い範囲でサージ電流を流せるようにできる。このため、高いサージ耐圧を得ることが可能となる。
このような複数の第２導電型層（８）としては、例えば、ショットキー電極（４）のうちドリフト層（２）と接する領域の中心に位置する中心部（８ａ）と、該中心部（８ａ）を中心として囲むように配置されていると共に該中心部（８ａ）を中心として点対称とされた複数の環状部（８ｂ〜８ｄ）とを有した構造とし、複数の環状部（８ｂ〜８ｄ）の最も中心部（８ａ）の外周側に配置されるものを外周部（８ｄ）とすると、中心部（８ａ）を中心として径方向に切断した断面において、複数の環状部（８ｂ、８ｃ）のうち中心部（８ａ）と外周部（８ｄ）の間に位置する内周部（８ｂ、８ｃ）が、中心部（８ａ）と外周部（８ｅ）の間で対称となる形状とすることができる。
この場合、複数の第２導電型層（８）は、中心部（８ａ）を中心とした同心円状に並べたレイアウトとしても良いし、中心部（８ａ）を角を丸めた正多角形とし、環状部（８ｂ〜８ｅ）も中心部（８ａ）と同じ角を丸めた正多角形としたレイアウトとしても良い。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。図１に、本実施形態にかかるＪＢＳを備えたＳｉＣ半導体装置の断面図を示す。また、図２に、図１に示すＳｉＣ半導体装置の上面レイアウト図を示す。図１は、図２のＡ−Ａ断面に相当する断面図である。以下、これらを参照して、本実施形態のＳｉＣ半導体装置について説明する。
図１に示すように、ＳｉＣ半導体装置は、例えば２×１０18〜１×１０21ｃｍ-3程度不純物濃度とされた炭化珪素からなるｎ+型基板１を用いて形成されている。ｎ+型基板１の上面を主表面１ａ、主表面１ａの反対面である下面を裏面１ｂとすると、主表面１ａ上には、基板１よりも低いドーパント濃度、例えば５×１０15（±５０％）ｃｍ-3程度不純物濃度とされた炭化珪素からなるｎ-型ドリフト層２が積層されている。これらｎ+型基板１およびｎ-型ドリフト層２のセル部にＳＢＤ１０が形成されていると共に、その外周領域に終端構造が形成されることでＳｉＣ半導体装置が構成されている。
具体的には、ｎ-型ドリフト層２の表面には、セル部において部分的に開口部３ａが形成されたシリコン酸化膜などで構成された絶縁膜３が形成され、この絶縁膜３の開口部３ａにおいてｎ-型ドリフト層２と接触するように、例えばＭｏ（モリブデン）もしくはＴｉ（チタン）にて構成されたショットキー電極４が形成されている。絶縁膜３に形成された開口部３ａは、図２に示すように円形状とされており、ショットキー電極４はこの円形状の開口部３ａにおいてｎ-型ドリフト層２にショットキー接続されている。そして、ｎ+型基板１の裏面と接触するように、例えばＮｉ（ニッケル）、Ｔｉ、Ｍｏ、Ｗ（タングステン）等により構成されたオーミック電極５が形成されている。これにより、ＳＢＤ１０が構成されている。
また、ＳＢＤ１０の外周領域に形成された終端構造として、ショットキー電極４の両端位置において、ショットキー電極４と接するように、ｎ-型ドリフト層２の表層部にｐ型リサーフ層６が形成されていると共に、ｐ型リサーフ層６の外周をさらに囲むように複数個のｐ型ガードリング層７等が配置され、終端構造が構成されている。ｐ型リサーフ層６は、例えばＡｌを不純物として用いて構成されたものであり、例えば、５×１０16〜１×１０18ｃｍ-3程度の不純物濃度で構成されている。これらｐ型リサーフ層６やｐ型ガードリング層７は、図２に示すようにセル部を囲むように円環状とされ、これらを配置することにより、ＳＢＤ１０の外周において電界が広範囲に延びるようにでき、電界集中を緩和できるため、耐圧を向上させることができる。
さらに、終端構造を構成する部分のうち最もセル部側に位置しているｐ型リサーフ層６の内側（内周側）の端部よりもさらに内側に、ショットキー電極４と接するように構成されたｐ型層８が形成されることで、ｐ型層８とｎ-型ドリフト層２によるＰＮダイオードが作り込まれたＪＢＳを構成している。ｐ型層８は、図２に示すように、セル部の外縁（ショットキー電極４の外縁）に沿うような円環状とされ、ショットキー電極４のうちｎ-型ドリフト層２と接触する領域の中心に位置する円形状の中心部８ａを中心として、同心円状に複数個（本実施形態では３個）の円環状部８ｂ〜８ｄが配置されている。また、複数のｐ型層８のうちの最も外周側に位置する外周部８ｄがｐ型リサーフ層６の内側の端部と接触もしくはリサーフ層６の内部に含まれるように配置されている。そして、中心部８ａと外周部８ｄとの間に配置される内周部８ｂ、８ｃが、中心部８ａを中心とする径方向に切断する断面において、対称的に配置されるように、各ｐ型層８ａ〜８ｄが等しい間隔Ｗ１だけ空けた配置とされ、かつ、ショットキー電極４のうちｎ-型ドリフト層２と接触する領域の中心部に近づくほどｐ型層８ａ〜８ｄの幅、つまりｎ+型基板１の平面方向の寸法が広くなるようにしている。このようなｐ型層８は、例えば、５×１０17〜１×１０20ｃｍ-3程度の不純物濃度で構成され、各ｐ型層８の間隔Ｗ１が２．０±０．５μｍ程度とされている。
このようにすれば、中心部においてサージ電流が流れる際のｐ型層８の断面積を大きくして抵抗値を下げることができるため、中心部のｐ型層８に多くのサージ電流が流れるようにできる。これにより、終端構造とｐ型層８との境界位置で電界集中し難くなる構造にでき、より高いサージ耐圧を得ることが可能となる。
このような構造のＪＢＳを備えたＳｉＣ半導体装置では、ショットキー電極４をアノードとオーミック電極５をカソードとして、ショットキー電極４に対してショットキー障壁を超える電圧を印加すると、ショットキー電極４とオーミック電極の間に電流が流れる。
一方、外周部領域に関しては、オフ時にショットキー電極４の下方に配置した複数個のｐ型層８からｎ-型ドリフト層２に向かって伸びる空乏層により、ｐ型層８に挟まれたｎ-型ドリフト層２が完全空乏化する。このため、逆方向電圧印加時のリーク電流を低減することが可能となる。
このとき、本実施形態では、ショットキー電極４のうちｎ-型ドリフト層２と接触する領域の中心部に近づくほどｐ型層８ａ〜８ｄの幅、つまりｎ+型基板１の平面方向の寸法が広くなるようにしている。このため、中心部においてサージ電流が流れる際のｐ型層８の断面積を大きくして抵抗値を下げることができ、ｐ型層８のうち外周部８ｄよりも中心部８ａ寄りの部分に多くのサージ電流が流れるようにできる。これにより、終端構造とｐ型層８との境界位置で電界集中し難くなる構造にでき、より高いサージ耐圧を得ることが可能となる。
次に、本実施形態にかかるＳｉＣ半導体装置の製造方法について説明する。図３は、図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。なお、図３中では図を簡略化してｐ型ガードリング層７を省略してある。
まず、図３（ａ）に示す工程では、ｎ+型基板１の主表面１ａにｎ-型ドリフト層２をエピタキシャル成長させる。続いて、図３（ｂ）に示す工程では、ＬＴＯ（low-temperature oxide）等で構成されたマスク１１を配置したのち、フォトリソグラフィ・エッチング工程にてマスク１１のうちｐ型リサーフ層６およびｐ型ガードリング層７の形成予定領域を開口させる。そして、このマスク１１を用いて例えばＡｌなどのｐ型不純物をイオン注入し、熱処理などによって活性化することでｐ型リサーフ層６およびｐ型ガードリング層７を形成する。
次に、図３（ｃ）に示す工程では、マスク１１を除去したのち、再びＬＴＯ等で構成されたマスク１２を配置し、フォトリソグラフィ・エッチング工程にてマスク１２のうちｐ型層８の形成予定領域を開口させる。そして、このマスク１２を用いて例えばＡｌなどのｐ型不純物をイオン注入し、熱処理などによって活性化することでｐ型層８を形成する。なお、ここでは図３（ｂ）に示す工程と図３（ｃ）に示す工程を別工程としたが、マスク１１、１２を１つのマスクとし、このマスクのうちｐ型リサーフ層６、ｐ型ガードリング層７およびｐ型層８の形成予定領域を開口させたのち、マスク上からｐ型不純物をイオン注入すると共に活性化することでｐ型リサーフ層６、ｐ型ガードリング層７およびｐ型層８を同時に形成することもできる。
その後、図３（ｄ）に示す工程では、マスク１２を除去したのち、ｎ+型基板１の裏面１ｂ側にニッケル、チタン、モリブデン、タングステン等により構成される金属層を形成することにより、オーミック電極５を形成する。さらに、例えば、犠牲酸化でＳｉＣ表面を清浄化した後、プラズマＣＶＤによりシリコン酸化膜を成膜したのち、これをリフロー処理することで絶縁膜３を成膜し、フォトリソグラフィ・エッチング工程を経て、絶縁膜３に対して開口部３ａを形成する。
そして、図３（ｅ）に示す工程では、開口部３ａ内を含めて絶縁膜３の上にＭｏもしくはＴｉで構成される金属層を形成したのち、この金属層をパターニングすることでショットキー電極４を形成する。これにより、図１に示したＪＢＳを備えたＳｉＣ半導体装置が完成する。
以上説明したように、本実施形態のＳｉＣ半導体装置では、ショットキー電極４のうちｎ-型ドリフト層２と接触する領域の中心部に近づくほどｐ型層８ａ〜８ｄの幅、つまりｎ+型基板１の平面方向の寸法が広くなるようにしている。このため、中心部においてサージ電流が流れる際のｐ型層８の断面積を大きくして抵抗値を下げることができ、ｐ型層８のうち外周部８ｄよりも中心部８ａ寄りの部分に多くのサージ電流が流れるようにできる。これにより、終端構造とｐ型層８との境界位置で電界集中がし難くなる構造にでき、より高いサージ耐圧を得ることが可能となる。
（第２実施形態）
本発明の第２実施形態について説明する。図４は、本実施形態にかかるＪＢＳを備えたＳｉＣ半導体装置の断面図である。本実施形態は、ｐ型層８の形状を第１実施形態に対して変更したものであり、その他に関しては、第１実施形態と同様である。
図４に示すように、本実施形態では、終端構造を構成するｐ型リサーフ層６やｐ型ガードリング層７よりも深くなるように各ｐ型層８を形成している。例えば、各ｐ型層８の深さは、０．７〜１．５μｍ程度とされ、ｐ型リサーフ層６やｐ型ガードリング層７よりも０．２〜１．０μｍ程度深くされている。
このような構成においては、各ｐ型層８が終端構造を構成するｐ型リサーフ層６やｐ型ガードリング層７よりも深くされているため、定格以上の電圧または電流が印加された、所謂サージ発生時におけるＳＢＤ１０近傍の空乏層が図５に示す断面図のようになる。このように、ｐ型層８が形成された領域において空乏層がｎ-型ドリフト層２の深い位置となり、図８に示した従来の空乏層と比較して、ショットキー電極４から離れた位置に移動させることが可能となる。これにより、図５の領域Ｒで示したｐ型層８の下方位置全面において電界集中を受けることになり、ＰＮダイオード部に全体でほぼ均等にサージ電流を流せるようにできるため、高いサージ耐圧を得ることが可能となる。したがって、より高いサージ耐圧を得ることが可能となる。
（第３実施形態）
本発明の第３実施形態について説明する。図６は、本実施形態にかかるＪＢＳを備えたＳｉＣ半導体装置の断面図である。本実施形態は、ｐ型層８の深さを第１、第２実施形態に対して変更したものであり、その他に関しては、第１、第２実施形態と同様である。
図６に示すように、本実施形態では、ショットキー電極４のうちｎ-型ドリフト層２と接触する領域の中心部に近づくほどｐ型層８の深さが深くなるようにしている。そして、中心部近傍ではｐ型層８の深さが揃えられた状態とされている。このようにすれば、ショットキー電極４のうちｎ-型ドリフト層２と接触する領域の中心部において、空乏層をよりｎ-型ドリフト層２の深い位置に下げることが可能となる。これにより、終端構造とｐ型層８との境界位置でより電界集中がし難くなる構造にでき、より高いサージ耐圧を得ることが可能となる。
なお、本実施形態のＳｉＣ半導体装置の製造方法は、基本的には第１実施形態と同様であるが、図３（ｃ）に示す工程において、例えば、深さが異なるｐ型層８ごとにマスク１２を複数個用意し、順番にイオン注入を行えば良い。
（第４実施形態）
本発明の第４実施形態について説明する。図７は、本実施形態にかかるＪＢＳを備えたＳｉＣ半導体装置の上面レイアウト図である。この図のＢ−Ｂ断面が図１、図４および図５に相当する。本実施形態のＳｉＣ半導体装置は、第１〜第３実施形態に対してＪＢＳおよび終端構造のレイアウト構成を変更したものであり、その他に関しては第１〜第３実施形態と同様であるため、異なる部分についてのみ説明する。
図７に示すように、本実施形態では、ｐ型リサーフ層６の内側の端部を角を丸めた正方形とし、各ｐ型層８ａ〜８ｄもその形状に合わせて角を丸めた正方形状としている。換言すると、中心部８ａが角を丸めた正方形とされ、それを囲むように他のｐ型層８ｂ〜８ｄも角を丸めた正方形の枠状とされている。このような構成にしても、上記第１、第２実施形態と同様の効果を得ることができる。
（他の実施形態）
上記各実施形態では、各図においてｐ型層８の数の一例を示したが、これに限るものではない。また、第３実施形態において、ｐ型リサーフ層６の内側の端部の形状やｐ型層８の形状として、角を丸めた正方形を例に挙げて説明したが、その他の角を丸めた正多角形としても構わない。また、ｐ型層８の対称性を高めるために、円形もしくは角を丸めた正方向にてｐ型層８を形成する場合について説明したが、ｐ型層８が複数個の円形や六角形に分断し、ショットキー電極４のうちｎ-型ドリフト層２と接触する領域の中心部を中心として各ｐ型層８を対照的に配置すると共に、中心部のｐ型層８が最も径方向の幅が広く、中心部のｐ型層８から遠ざかるに連れてｐ型層８の径方向の幅が狭くなるような構造としても構わない。
また、上記各実施形態では、ショットキー電極４のうちｎ-型ドリフト層２と接触する領域の中心部に近づくに連れてｐ型層８ａ〜８ｄの幅が徐々に広くなるようにしているが、少なくとも外周部８ｄよりも中心部８ａ側の方が広くなっていれば良い。
また、上記実施形態では、第１導電型をｎ型とし、第２導電型をｐ型とするＳｉＣ半導体装置について説明したが、各導電型を反転させた構造としても良い。
本発明の第１実施形態にかかるＪＢＳを備えたＳｉＣ半導体装置の断面図である。 図１に示すＳｉＣ半導体装置の上面レイアウト図を示す。 図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。 本発明の第２実施形態にかかるＪＢＳを備えたＳｉＣ半導体装置の断面図である。 図４に示すＳｉＣ半導体装置のサージ発生時の空乏層の広がる様子を示した断面図である。 本発明の第３実施形態にかかるＪＢＳを備えたＳｉＣ半導体装置の断面図である。 本発明の第４実施形態にかかるＪＢＳを備えたＳｉＣ半導体装置の断面図である。 従来のＪＢＳを備えた半導体装置の断面図である。
符号の説明
１…ｎ+型基板、１ａ…主表面、１ｂ…裏面、２…ｎ-型ドリフト層、３…絶縁膜、３ａ…開口部、４…ショットキー電極、５…オーミック電極、６…ｐ型リサーフ層、７…ｐ型ガードリング層、８…ｐ型層、８ａ…中心部、８ｂ、８ｃ…内周部、８ｄ…外周部、１０…ＳＢＤ、１１…マスク、１２…マスク

Claims (7)

  1. 主表面（１ａ）および裏面（１ｂ）を有し、第１導電型の炭化珪素からなる基板（１）と、
    前記基板（１）の前記主表面（１ａ）上に形成され、前記基板（１）よりも低不純物濃度とされた第１導電型の炭化珪素からなるドリフト層（２）と、
    前記ドリフト層（２）の上に配置され、該ドリフト層（２）におけるセル部に開口部（３ａ）が形成された絶縁膜（３）と、
    前記セル部に形成され、前記絶縁膜（３）の開口部（３ａ）を通じて、前記ドリフト層（２）の表面とショットキー接触するように形成されたショットキー電極（４）と、前記基板（１）の裏面（１ｂ）に形成されたオーミック電極（５）とを備えてなるショットキーバリアダイオード（１０）と、
    前記セル部の外周領域に形成され、前記ドリフト層（２）の表層部において、前記セル部を囲むように形成された第２導電型のリサーフ層（６）を含む終端構造と、
    前記リサーフ層（６）の内側となる前記ショットキー電極（４）のうち前記ドリフト層（２）と接する領域の下方に、前記ドリフト層（２）の表面において前記ショットキー電極（４）と接続されるように形成され、かつ、互いに離間して配置された複数の第２導電型層（８）とを備え、
    前記複数の第２導電型層（８）と前記ドリフト層（２）とによりＰＮダイオードが構成され、
    前記複数の第２導電型層（８）は、前記リサーフ層（６）よりも深く形成されており、かつ、前記ショットキー電極（４）のうち前記ドリフト層（２）と接する領域の中心部側に配置されるものの方が外周部側に配置されるものと比べて、前記中心部を中心とした径方向の寸法が大きくされていることを特徴とするジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置。
  2. 前記複数の第２導電型層（８）は、前記ショットキー電極（４）のうち前記ドリフト層（２）と接する領域の中心部に近づくに連れて、前記中心部を中心とした径方向の寸法が大きくされていることを特徴とする請求項１に記載のジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置。
  3. 前記複数の第２導電型層（８）は、前記ショットキー電極（４）のうち前記ドリフト層（２）と接する領域の中心部に配置されたものの方が該中心部よりも外側に配置されたものよりも深く形成されていることを特徴とする請求項１に記載のジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置。
  4. 前記複数の第２導電型層（８）は、少なくとも前記ショットキー電極（４）のうち前記ドリフト層（２）と接する領域の中心部において、深さが均一とされていることを特徴とする請求項１ないし３のいずれか１つに記載のジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置。
  5. 前記複数の第２導電型層（８）は、前記ショットキー電極（４）のうち前記ドリフト層（２）と接する領域の中心に位置する中心部（８ａ）と、該中心部（８ａ）を中心として囲むように配置されていると共に該中心部（８ａ）を中心として点対称とされた複数の環状部（８ｂ〜８ｄ）とを有し、前記複数の環状部（８ｂ〜８ｄ）の最も前記中心部（８ａ）の外周側に配置されるものを外周部（８ｄ）とすると、前記中心部（８ａ）を中心として径方向に切断した断面において、前記複数の環状部（８ｂ〜８ｄ）のうち前記中心部（８ａ）と前記外周部（８ｄ）の間に位置する内周部（８ｂ、８ｃ）が、前記中心部（８ａ）と前記外周部（８ｄ）の間で対称となる形状とされていることを特徴とする請求項１ないし４のいずれか１つに記載のジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置。
  6. 前記複数の第２導電型層（８）は、前記中心部（８ａ）を中心とした同心円状に並べられていることを特徴とする請求項５に記載のジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置。
  7. 前記複数の第２導電型層（８）は、前記中心部（８ａ）が角を丸めた正多角形で構成されていると共に、前記環状部（８ｂ〜８ｄ）も前記中心部（８ａ）と同じ角を丸めた正多角形とされていることを特徴とする請求項５に記載のジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置。
JP2007143328A 2007-05-30 2007-05-30 ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 Expired - Fee Related JP4375439B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007143328A JP4375439B2 (ja) 2007-05-30 2007-05-30 ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US12/153,825 US7893467B2 (en) 2007-05-30 2008-05-27 Silicon carbide semiconductor device having junction barrier Schottky diode
DE102008026140.8A DE102008026140B4 (de) 2007-05-30 2008-05-30 Siliciumcarbid-Halbleitervorrichtung mit Schottky-Sperrschichtdiode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007143328A JP4375439B2 (ja) 2007-05-30 2007-05-30 ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2008300506A JP2008300506A (ja) 2008-12-11
JP4375439B2 true JP4375439B2 (ja) 2009-12-02

Family

ID=39917612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007143328A Expired - Fee Related JP4375439B2 (ja) 2007-05-30 2007-05-30 ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置

Country Status (3)

Country Link
US (1) US7893467B2 (ja)
JP (1) JP4375439B2 (ja)
DE (1) DE102008026140B4 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8232558B2 (en) * 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP4569698B2 (ja) 2008-06-20 2010-10-27 ソニー株式会社 物体認識装置、物体認識方法及び物体認識方法のプログラム
JP5453867B2 (ja) * 2009-03-24 2014-03-26 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
JP5175872B2 (ja) * 2010-01-21 2013-04-03 株式会社東芝 半導体整流装置
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP5558901B2 (ja) * 2010-04-28 2014-07-23 株式会社東芝 ダイオード及びその製造方法
US20130140584A1 (en) * 2010-06-02 2013-06-06 Norifumi Kameshiro Semiconductor device
JP5644536B2 (ja) * 2011-01-21 2014-12-24 三菱電機株式会社 電力用半導体装置
JP5306392B2 (ja) * 2011-03-03 2013-10-02 株式会社東芝 半導体整流装置
JP5377548B2 (ja) 2011-03-03 2013-12-25 株式会社東芝 半導体整流装置
US8937319B2 (en) * 2011-03-07 2015-01-20 Shindengen Electric Manufacturing Co., Ltd. Schottky barrier diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8618582B2 (en) * 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
WO2013121532A1 (ja) 2012-02-15 2013-08-22 富士電機株式会社 ワイドバンドギャップ半導体装置
US9496344B2 (en) * 2012-03-30 2016-11-15 Mitsubishi Electric Corporation Semiconductor device including well regions with different impurity densities
KR101416361B1 (ko) 2012-09-14 2014-08-06 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
JP6029397B2 (ja) 2012-09-14 2016-11-24 三菱電機株式会社 炭化珪素半導体装置
KR101427948B1 (ko) * 2012-12-18 2014-08-08 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
JP5888465B2 (ja) * 2013-02-15 2016-03-22 トヨタ自動車株式会社 半導体装置とその製造方法
JP6296445B2 (ja) * 2014-02-10 2018-03-20 ローム株式会社 ショットキーバリアダイオード
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6745458B2 (ja) * 2015-04-15 2020-08-26 パナソニックＩｐマネジメント株式会社 半導体素子
JPWO2016185645A1 (ja) * 2015-05-21 2018-03-15 パナソニック株式会社 窒化物半導体装置
JP6400544B2 (ja) * 2015-09-11 2018-10-03 株式会社東芝 半導体装置
CN106898638B (zh) * 2017-01-16 2019-09-10 中国电子科技集团公司第五十五研究所 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法
CN106847922A (zh) * 2017-01-24 2017-06-13 深圳基本半导体有限公司 一种宽禁带半导体器件
JP2018186160A (ja) 2017-04-25 2018-11-22 パナソニックＩｐマネジメント株式会社 半導体素子
CN107170836A (zh) * 2017-05-17 2017-09-15 扬州扬杰电子科技股份有限公司 元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法
US20210399143A1 (en) * 2018-12-03 2021-12-23 Macom Technology Solutions Holdings, Inc. Pin diodes with multi-thickness intrinsic regions
US11127737B2 (en) 2019-02-12 2021-09-21 Macom Technology Solutions Holdings, Inc. Monolithic multi-I region diode limiters
EP3931964A1 (en) 2019-02-28 2022-01-05 MACOM Technology Solutions Holdings, Inc. Monolithic multi-i region diode switches
CN111916440A (zh) * 2019-05-07 2020-11-10 创能动力科技有限公司 半导体器件
CN111916441A (zh) * 2019-05-07 2020-11-10 创能动力科技有限公司 半导体器件
CN111785785B (zh) * 2020-08-03 2022-02-22 中国科学院长春光学精密机械与物理研究所 Sbd器件结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137368A (ja) 1988-11-18 1990-05-25 Toshiba Corp 半導体整流装置
CN1040814C (zh) 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
JP3628613B2 (ja) * 1997-11-03 2005-03-16 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体構成素子のための耐高圧縁部構造
JP3943749B2 (ja) 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
JP4006879B2 (ja) 1999-04-07 2007-11-14 富士電機ホールディングス株式会社 ショットキーバリアダイオードおよびその製造方法
JP3708057B2 (ja) 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP2003158259A (ja) 2001-09-07 2003-05-30 Toshiba Corp 半導体装置及びその製造方法
US20050045982A1 (en) * 2002-03-22 2005-03-03 Krishna Shenai Semiconductor device with novel junction termination
US6855970B2 (en) * 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
US20060006394A1 (en) * 2004-05-28 2006-01-12 Caracal, Inc. Silicon carbide Schottky diodes and fabrication method
CN101405871A (zh) * 2004-11-24 2009-04-08 美高森美公司 用于宽禁带功率器件的结终端结构
JP2006196652A (ja) * 2005-01-13 2006-07-27 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体素子
US7279390B2 (en) * 2005-03-21 2007-10-09 Semiconductor Components Industries, L.L.C. Schottky diode and method of manufacture
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP4314277B2 (ja) 2007-01-11 2009-08-12 株式会社東芝 ＳｉＣショットキー障壁半導体装置

Also Published As

Publication number Publication date
DE102008026140B4 (de) 2022-08-25
JP2008300506A (ja) 2008-12-11
US7893467B2 (en) 2011-02-22
US20080296587A1 (en) 2008-12-04
DE102008026140A1 (de) 2008-12-04

Similar Documents

Publication Publication Date Title
JP4375439B2 (ja) ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4356767B2 (ja) ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4333782B2 (ja) ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4420062B2 (ja) ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4396724B2 (ja) ショットキーバリアダイオードを備えた炭化珪素半導体装置
JP4356764B2 (ja) 炭化珪素半導体装置
JP4500891B1 (ja) Ｐｉｎダイオード
JP2009094203A (ja) 炭化珪素半導体装置
US9391136B1 (en) Semiconductor device
JP7113230B2 (ja) 半導体素子
JP6010773B2 (ja) 半導体素子及びその製造方法
WO2019054459A1 (ja) 半導体装置およびその製造方法
JP7113220B2 (ja) 半導体素子およびその製造方法
JP2006196652A (ja) ＳｉＣ半導体素子
JP7420485B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2017187856A1 (ja) 半導体装置
JP6267108B2 (ja) ショットキーバリアダイオードとその製造方法
JP2009224642A (ja) 炭化珪素半導体装置およびその製造方法
JP2018067690A (ja) 半導体装置とその製造方法
JP2007324428A (ja) 半導体装置
JP6554614B1 (ja) ワイドギャップ半導体装置
JP4527550B2 (ja) ＳｉＣ半導体素子
JP2009164237A (ja) ショットキーバリアダイオード
JP6163922B2 (ja) 半導体装置およびその製造方法
JP4860146B2 (ja) サージ保護用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090831

R151 Written notification of patent or utility model registration

Ref document number: 4375439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees