JP2004309961A

JP2004309961A - 液晶表示装置

Info

Publication number: JP2004309961A
Application number: JP2003106516A
Authority: JP
Inventors: Jiro Takagi; 二朗鷹木; Akihiro Minami; 昭宏南
Original assignee: Advanced Display Inc
Current assignee: Advanced Display Inc
Priority date: 2003-04-10
Filing date: 2003-04-10
Publication date: 2004-11-04

Abstract

【課題】部品点数を増やすことなくコストを現状のままにして画面センタリング機能を付加することができる液晶表示装置を得る。
【解決手段】外部からの入力信号を受けて、ゲートドライバＩＣ１６とソースドライバＩＣ１５に、表示データＤＡＴＡ１１、ソースドライバＩＣ用駆動クロックＣＬＫＨ１０、垂直同期信号ＳＴＶ６、水平同期信号ＳＴＨ８、ラッチパルスＬＰ９、走査線イネーブル信号ＯＦＦＥＶ１２、ゲートドライバＩＣ用駆動クロックＣＬＫＶ７等を出力するタイミングコントローラ１４に、液晶パネル１７の表示解像度より小さい解像度の表示データが外部から入力された場合には、垂直同期信号ＳＴＶ６及び水平同期信号ＳＴＨ８の出力タイミングを制御することにより、表示データを液晶パネルの中央部に表示させるようにして、良好な画面表示が得られるようにした。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
この発明は、高解像度の液晶パネルに低解像度の表示データが入力された場合の表示画面センタリングするようにした液晶表示装置に関するものである。
【０００２】
【従来の技術】
表示パネルの解像度に比べて小さい解像度の表示データが入力された場合、特別な制御を行わなければ、表示データが画面左上に表示されたり、場合によっては画面左上と左下に表示データの一部が表示されることとなり、良好な表示状態とは言い難い表示が行われるものであった。
【０００３】
【特許文献１】
特開平８−８７２４９号公報（第４〜６頁、図１）
【特許文献２】
特開平７−１４７６５９号公報（第３頁、図２）
【０００４】
【発明が解決しようとする課題】
画面のセンタリング方法として、特許文献１に、メモリ回路を有し、水平同期信号及び垂直同期信号のタイミングをコントロールすることにより、画面をセンタリングする方法が報告されている。但し、非表示期間が短い場合には、充分に画面センタリングができないことが考えられる上、メモリを必要とすることにより、部品点数が増え、コストアップにもつながる。
また、別の方法として、特許文献２に、非表示期間の駆動クロック周波数を上げて非表示期間の液晶パネルへの書き込み時間を短くして画面をセンタリングする方法などが報告されている。しかし、この方法では、非表示期間が短い場合でも画面センタリングができることになるが、非表示部の書き込み時間が短くなることにより、非表示部の書き込み時間不足が懸念される。
【０００５】
この発明は、上述のような課題を解決するためになされたものであり、部品点数を増やすことなくコストを現状のままにして画面センタリング機能を付加することができ、入力信号に充分な非表示期間がない場合でも非表示部の書き込み時間を確保しながら画面センタリングすることができる液晶表示装置を得ることを目的にしている。
【０００６】
【課題を解決するための手段】
この発明に係わる液晶表示装置においては、複数の走査線及び複数の信号線を有する液晶パネルに外部から入力される表示データを含む入力信号に応じた表示を行う液晶表示装置において、入力信号を受けて、信号線駆動クロックと走査線駆動クロックと垂直同期信号と水平同期信号と表示データとを出力する制御回路、この制御回路の出力する垂直同期信号と走査線駆動クロックとを受けて走査線に走査線信号を出力する走査線駆動回路、及び制御回路の出力する信号線駆動クロックと水平同期信号と表示データとを受けて信号線に画像信号を出力する信号線駆動回路を備え、制御回路は、液晶パネルの表示解像度より小さい解像度の表示データが入力された場合には、表示データの表示期間の水平画素数に応じて水平同期信号の出力タイミングを制御し、表示データの表示期間のライン数に応じて垂直同期信号の出力タイミングを制御することにより、表示データを液晶パネルの中央部に表示させるものである。
【０００７】
【発明の実施の形態】
この発明は、液晶パネルの表示解像度より小さい解像度の表示データが入力された場合について、実施の形態１〜４で水平方向のセンタリングについて述べ、実施の形態５、６で垂直方向のセンタリングについて述べ、その両方を同時に用いることにより、画面中央部に表示するようにしたものである。
【０００８】
実施の形態１．
図１は、この発明の実施の形態１による液晶表示装置を示すブロック図である。
図１において、タイミングコントローラ１４（制御回路）は、一垂直期間の同期信号ＶＤ、一水平期間の同期信号ＨＤ、データイネーブル信号ＤＥＮＡ及びクロックＣＬＫの入力信号１３を受けて、表示データＤＡＴＡ１１、ソースドライバＩＣ用駆動クロックＣＬＫＨ１０（信号線駆動クロック）、垂直同期信号ＳＴＶ６、水平同期信号ＳＴＨ８、ソースドライバＩＣ１５に表示データをラッチさせるラッチパルスＬＰ９、走査線イネーブル信号ＯＦＦＥＶ１２、ゲートドライバＩＣ用駆動クロックＣＬＫＶ７（走査線駆動クロック）等を出力する。
ソースドライバＩＣ１５（信号線駆動回路）は、水平同期信号ＳＴＨ８、ソースドライバＩＣ用駆動クロックＣＬＫＨ１０、ラッチパルスＬＰ９及び表示データを受けて、液晶パネル１７の信号線に画像信号（表示データ）を出力する。
ゲートドライバＩＣ１６（走査線駆動回路）は、垂直同期信号ＳＴＶ６、ゲートドライバＩＣ用駆動クロックＣＬＫＶ７を受けて、液晶パネル１７の走査線に走査線信号を出力する。
【０００９】
図２は、この発明の実施の形態１による液晶表示装置のタイミングコントローラを示すブロック図である。
図２において、内部ＤＥＮＡ生成回路２１は、入力信号１３を受けて、データイネーブル信号である内部ＤＥＮＡを生成する。このＤＥＮＡは、垂直非表示期間も表示期間と同様に出力されるＤＥＮＡ信号である。水平期間ＣＬＫ数カウンター２２は、内部ＤＥＮＡとＣＬＫ（クロック）を受けて、水平表示期間のクロック数すなわち水平画素数をカウントする。このカウント値を水平期間ＣＬＫ数保持回路２３で保持し、この水平期間ＣＬＫ数カウンター２２及び水平期間ＣＬＫ数保持回路２３の出力に基づき、ＳＴＨ発生回路２４で、水平同期信号ＳＴＨ８を発生し、ＬＰ発生回路２５で、ラッチパルスＬＰ９を発生する。逓倍回路３１は、クロックＣＬＫを逓倍し、ＣＬＫＨ発生回路３２は、ＣＬＫ及び逓倍されたＣＬＫが入力され、ソースドライバＩＣ用駆動クロックＣＬＫＨ１０を発生する。
また、垂直期間ライン数カウンター２６は、内部ＤＥＮＡとＣＬＫを受けて、垂直表示期間のライン数をカウントし、カウント値を垂直期間ライン数保持回路２７で保持し、この垂直期間ライン数カウンター２６と垂直期間ライン数保持回路２７と水平期間ＣＬＫ数カウンター２２との出力に基づき、ＣＬＫＶ発生回路２８で、ゲートドライバＩＣ用駆動クロックＣＬＫＶ７を発生し、ＯＥ発生回路２９で、走査線イネーブル信号ＯＦＦＥＶ１２を発生し、ＳＴＶ発生回路３０で垂直同期信号ＳＴＶ６を発生する。
【００１０】
図３は、この発明の実施の形態１による液晶表示装置の表示解像度よりも小さい解像度の信号が入力された時、センタリング処理した画面を示す図である。
図３において、ゲートライン１とソースライン２によってマトリックス状に画素が配置された表示パネル１７に、単色の非表示部４と、表示データがセンタリングされて表示された表示画面５がある。
図４は、この発明の実施の形態１による液晶表示装置の水平方向のセンタリングを示す図である。
図４において、８、９、１１は図１におけるものと同一のものである。
【００１１】
次に動作について説明する。
実施の形態１は、水平方向のセンタリングに関するものである。水平方向の位置制御は、図４に示されるように、水平同期信号ＳＴＨ８で行う。通常、水平同期信号ＳＴＨ８は、表示データＤＡＴＡ１１の１ＣＬＫＨ前に出力される。画面の水平方向にセンタリングするには、水平同期信号ＳＴＨ８を
｛（表示画面の水平画素数）−（ＤＡＴＡの水平画素数（ＤＥＮＡのｈｉｇｈ期間））｝／２
ＣＬＫＨ分だけ最初の表示データＤＡＴＡ１１から前の位置にずらせばよい。（厳密にはシリアル出力の場合は、上式のとおりだが、パラレル出力の場合は、（表示画面の水平画素数）、（ＤＡＴＡの水平画素数）は１／２になる）。タイミングコントローラ１４内で表示データＤＡＴＡ１１（表示期間）の水平画素数を水平期間ＣＬＫ数カウンター２２によってカウントし、その値を水平期間ＣＬＫ数保持回路２３で保持する。同様に、非表示期間の水平画素数をカウントし、保持する。表示画面の水平画素数は既知数である。保持していた非表示期間の水平ドット数から、上式の計算結果を引いた値と、非表示期間の水平画素数のカウンタとのＡＮＤ回路をとることにより、水平同期信号ＳＴＨ８をつくる。このことにより、図３のような、水平方向のセンタリングが実現できる。
【００１２】
実施の形態１によれば、液晶パネルの表示解像度より小さい解像度の表示データが入力された場合に、水平方向のセンタリングを実現することができる。
また、現状の液晶表示装置に新たに部品を追加することなく、タイミングコントローラに制御機能を付加するだけで、水平方向のセンタリングを実現でき、コストアップにならない。
【００１３】
実施の形態２．
非表示期間の不定である非表示データは、液晶パネル１７がノーマリブラックの場合は黒、ノーマリホワイトの場合は白になるようにデータ変換をしておけば、図３の非表示部４が黒もしくは白の単色となり、良好な画面表示が得られる。もし、その他の単色としたい場合は、非表示データを好みの色にデータ変換するとともに、ラッチパルスＬＰ９の位置も同様に表示データＤＡＴＡ１１の後方にずらせばよい。
【００１４】
実施の形態２によれば、非表示部の単色を制御することができる。
【００１５】
実施の形態３．
非表示期間の水平画素数が、実施の形態１で述べた式による計算結果より小さい場合、タイミングコントローラ１４内にＰＬＬ回路をもたせ、数逓倍させたクロックと通常のクロックを表示期間と非表示期間の条件により選択するＸＯＲ回路をとり、ソースドライバＩＣ用駆動クロックＣＬＫＨ１０とする。このようにして、非表示期間の水平画素数があたかも数倍になったごとくして、実施の形態１と同様に水平同期信号ＳＴＨ８をつくる。
【００１６】
実施の形態３によれば、表示解像度よりも小さい解像度の信号が入力され、十分な非表示期間がなくても、非表示期間の水平画素数があたかも数倍になったようにすることができ、良好な画面表示が得られる。
【００１７】
実施の形態４．
図５は、この発明の実施の形態４による液晶表示装置の水平方向のセンタリングの波形イメージを示す図であり、図５（ａ）は、通常の水平同期信号ＳＴＨ８とラッチパルスＬＰ９の出力を示す図、図５（ｂ）は、画面を右と左に分け、１水平期間にラッチパルスＬＰを各２本（ＬＰ１、ＬＰ２）出力するようにした図、図５（ｃ）は、図５（ｂ）のパルス波形を示している。
図５において、８、９、１４、１５は図１におけるものと同一のものである。図５（ｂ）、図５（ｃ）では、ラッチパルスＬＰ９が、ＬＰ１とＬＰ２の２本形成される。
【００１８】
実施の形態４は、水平同期信号ＳＴＨ８とラッチパルスＬＰ９が重なる場合や、ラッチパルスＬＰ９の前に水平同期信号ＳＴＨ８がくる等の場合は、画面を右と左に分け、１水平期間にラッチパルスＬＰを各２本（ＬＰ１、ＬＰ２）出力すればよい。図５（ｂ）では、ソースドライバＩＣ１〜３と、ソースドライバＩＣ４〜６との二つに分かれ、それぞれラッチパルスＬＰ１、ＬＰ２が入力されている。
通常、タイミングコントローラ１４からソースドライバＩＣ１５への水平同期信号ＳＴＨ８及びラッチパルスＬＰ９の接続は、図５（ａ）に示されるように、水平同期信号ＳＴＨ８は、先頭のソースドライバＩＣ１５に接続（入力）され、以降はソースドライバＩＣ内のシフトレジスタによってシフトされた水平同期信号ＳＴＨ８が、順次、後段のソースドライバＩＣ１５に入力される。ラッチパルスＬＰ９は、各ソースドライバＩＣ１５に接続（入力）されている。
【００１９】
ソースドライバＩＣ１５の入力タイミングとして、ラッチパルスＬＰ９の立上がりから数ＣＬＫＨ後に、水平同期信号ＳＴＨ８を入力しなくてはならない。よって、実施の形態３のように、水平同期信号ＳＴＨ８のタイミングを制御する場合、非表示期間が短いときなどに水平同期信号ＳＴＨ８とラッチパルスＬＰ９が重なり、ソースドライバＩＣ１５の入力タイミングを満たさなくなる可能性がある。
よって、図５（ｂ）に示されるように、タイミングコントローラ１４からラッチパルスＬＰ１、ＬＰ２を右用と左用に２本出力し、ソースドライバＩＣ１５を右用、左用に分けて、ラッチパルスＬＰ１、ＬＰ２を接続（入力）することにより、図５（ｃ）に示されるように、ソースドライバＩＣ１５の入力タイミングを満たすことができ、水平方向のセンタリングを実現することができる。
さらには、実施の形態３の非表示期間のソースドライバＩＣ用駆動クロックＣＬＫＨ１０を数逓倍させる方法と併用することにより、さらに短い水平非表示期間でもセンタリングが可能になる。
【００２０】
実施の形態４によれば、非表示期間が短いときなどに水平同期信号ＳＴＨ８とラッチパルスＬＰ９が重なり、ソースドライバＩＣ１５の入力タイミングを満たさなくなる可能性がある場合にも、水平方向のセンタリングをすることができる。
【００２１】
実施の形態５．
図６は、この発明の実施の形態５による液晶表示装置の垂直方向のセンタリングの波形イメージを示す図である。
図６において、６、７は図１におけるものと同一のものである。ゲートライン１毎のタイミングが示されている。
実施の形態５は、垂直方向の制御をする方法についてのものである。
垂直方向への位置制御は、垂直同期信号ＳＴＶ６により行う。画面の垂直方向にセンタリングするには、垂直同期信号ＳＴＶ６を
｛（表示画面の垂直ライン数）−（表示期間のライン数）｝／２
ライン数分、最初のデータイネーブル信号ＤＥＮＡから前の位置にずらせばよい。タイミングコントローラ１４内で表示期間のライン数を垂直期間ライン数カウンター２６によりカウントし、その値を垂直期間ライン数保持回路２７で保持する。非表示期間も表示期間と同じドット数単位で区切り、同様に非表示期間のライン数を垂直期間ライン数カウンター２６によりカウントし、垂直期間ライン数保持回路２７で保持する。表示画面の垂直ライン数は既知数である。保持していた非表示期間のライン数から、上式の計算結果を引いた値と非表示期間の水平ドット数のカウンタとのＡＮＤ回路をとることにより、図６に示されるような垂直同期信号ＳＴＶ６を作る。このことにより、垂直方向のセンタリングが実現できる。
【００２２】
実施の形態５によれば、垂直方向のセンタリングを実現することができる。
【００２３】
実施の形態６．
図７は、この発明の実施の形態６による液晶表示装置の非表示期間のライン数が少ない場合のＣＬＫＶ及びその他の制御信号の波形イメージを示す図である。
図７では、非表示期間のゲートドライバＩＣ用駆動クロックＣＬＫＶ７を数逓倍し、垂直同期信号ＳＴＶ６に数ライン分のＨｉｇｈ幅をもたせる。
図８は、この発明の実施の形態６による液晶表示装置の非表示期間のライン数が少ない場合のＣＬＫＶ及びその他の制御信号の波形イメージを示す別の図である。
図８では、非表示期間のゲートドライバＩＣ用駆動クロックＣＬＫＶ７を数逓倍し、垂直同期信号ＳＴＶ６として１ライン毎の複数のパルスを生成する。
【００２４】
実施の形態６は、非表示期間のライン数が、実施の形態５の式の計算結果より小さい場合についてのものである。この場合には、図７、図８に示されるように、非表示期間のゲートドライバＩＣ用駆動クロックＣＬＫＶ７を数逓倍して、非表示期間のライン数があたかも数倍になったごとくして、実施の形態５と同様に垂直同期信号ＳＴＶ６をつくる。但し、この場合、非表示期間の１ラインの期間が短くなることになるので、液晶パネル（画素）への書き込み時間不足が懸念され、垂直同期信号ＳＴＶ６は、図７のように、数ライン分のＨｉｇｈ幅をもたせる。Ｈｉｇｈ幅のもたせ方は連続したものであってもよいし、図８のように、１ライン毎の複数のパルスを生成するものであってもよい。こうすることによりゲートのオン期間が、従来どおりとなり、液晶パネル１７への書き込み時間も充分にとれる。
【００２５】
しかし、このままでは常にゲートが、数ライン分オンすることになるので、表示期間では表示不良をきたす。よって対策として、図７、図８に示されるように、表示期間に走査線イネーブル信号ＯＦＦＥＶ１２信号を発生させ、余分なゲートオン期間を削除し、１ライン分のゲートオン期間にしてやる。
【００２６】
実施の形態６によれば、非表示期間のライン数が、実施の形態５の式の計算結果より小さい場合でも、非表示期間のライン数があたかも数倍になったようにすることができる。
【００２７】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
複数の走査線及び複数の信号線を有する液晶パネルに外部から入力される表示データを含む入力信号に応じた表示を行う液晶表示装置において、入力信号を受けて、信号線駆動クロックと走査線駆動クロックと垂直同期信号と水平同期信号と表示データとを出力する制御回路、この制御回路の出力する垂直同期信号と走査線駆動クロックとを受けて走査線に走査線信号を出力する走査線駆動回路、及び制御回路の出力する信号線駆動クロックと水平同期信号と表示データとを受けて信号線に画像信号を出力する信号線駆動回路を備え、制御回路は、液晶パネルの表示解像度より小さい解像度の表示データが入力された場合には、表示データの表示期間の水平画素数に応じて水平同期信号の出力タイミングを制御し、表示データの表示期間のライン数に応じて垂直同期信号の出力タイミングを制御することにより、表示データを液晶パネルの中央部に表示させるので、液晶パネルの表示解像度よりも小さい解像度の表示データが入力されても、部品点数を増やすことなく表示画面のセンタリングができ、良好な画面表示が得られる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による液晶表示装置を示すブロック図である。
【図２】この発明の実施の形態１による液晶表示装置のタイミングコントローラを示すブロック図である。
【図３】この発明の実施の形態１による液晶表示装置の表示解像度よりも小さい解像度の信号が入力された時、センタリング処理した画面を示す図である。
【図４】この発明の実施の形態１による液晶表示装置の水平方向のセンタリングを示す図である。
【図５】この発明の実施の形態４による液晶表示装置の水平方向のセンタリングの波形イメージを示す図である。
【図６】この発明の実施の形態５による液晶表示装置の垂直方向のセンタリングの波形イメージを示す図である。
【図７】この発明の実施の形態６による液晶表示装置の非表示期間のライン数が少ない場合のＣＬＫＶ及びその他の制御信号の波形イメージを示す図である。
【図８】この発明の実施の形態６による液晶表示装置の非表示期間のライン数が少ない場合のＣＬＫＶ及びその他の制御信号の波形イメージを示す別の図である。
【符号の説明】
１ゲートライン、２ソースライン（画素）、４非表示部、
５表示画面、６垂直同期信号、７ゲートドライバＩＣ用駆動クロック、
８水平同期信号、９ソースドライバＩＣ用ラッチパルス、
１０ソースドライバＩＣ用駆動クロック、１１表示データ、
１２ゲートドライバＩＣ用ゲートＯＦＦ信号、１３入力信号、
１４タイミングコントローラ、１５ソースドライバＩＣ、
１６ゲートドライバＩＣ、１７液晶パネル、
２１内部ＤＥＮＡ生成回路、２２水平期間ＣＬＫ数カウンター、
２３水平期間ＣＬＫ数保持回路、２４ＳＴＨ発生回路、
２５ＬＰ発生回路２５、２６垂直期間ライン数カウンター、
２７垂直期間ライン数保持回路、２８ＣＬＫＶ発生回路、
２９ＯＥ発生回路、３０ＳＴＶ発生回路、３１逓倍回路、
３２ＣＬＫＨ発生回路。

Claims

複数の走査線及び複数の信号線を有する液晶パネルに外部から入力される表示データを含む入力信号に応じた表示を行う液晶表示装置において、上記入力信号を受けて、信号線駆動クロックと走査線駆動クロックと垂直同期信号と水平同期信号と表示データとを出力する制御回路、この制御回路の出力する垂直同期信号と走査線駆動クロックとを受けて上記走査線に走査線信号を出力する走査線駆動回路、及び上記制御回路の出力する信号線駆動クロックと水平同期信号と表示データとを受けて上記信号線に画像信号を出力する信号線駆動回路を備え、上記制御回路は、上記液晶パネルの表示解像度より小さい解像度の表示データが入力された場合には、上記表示データの表示期間の水平画素数に応じて水平同期信号の出力タイミングを制御し、上記表示データの表示期間のライン数に応じて垂直同期信号の出力タイミングを制御することにより、上記表示データを上記液晶パネルの中央部に表示させることを特徴とする液晶表示装置。
上記制御回路は、表示データが液晶パネルの中央部に表示されたときの上記液晶パネルの非表示部を単色になるように制御することを特徴とする請求項１記載の液晶表示装置。
上記制御回路は、水平方向の非表示期間が短い場合には、非表示期間の信号線駆動クロックを制御することにより上記表示データを上記液晶パネルの中央部に表示させることを特徴とする請求項１または請求項２記載の液晶表示装置。
上記制御回路は、上記信号線駆動回路に表示データをラッチさせるラッチパルスを出力すると共に、上記液晶パネルの水平方向の表示解像度より小さい解像度の表示データが入力された場合には、１水平期間に上記ラッチパルスを二つ以上出力するよう制御することにより上記表示データを上記液晶パネルの中央部に表示させることを特徴とする請求項１〜請求項３のいずれかに記載の液晶表示装置。
上記制御回路は、垂直方向の非表示期間が短い場合には、非表示期間の走査線駆動クロックを制御することにより上記表示データを上記液晶パネルの中央部に表示させることを特徴とする請求項１〜請求項４のいずれかに記載の液晶表示装置。
上記制御回路は、上記走査線駆動回路に走査線信号を制御する走査線イネーブル信号を出力すると共に、上記液晶パネルの垂直方向の表示解像度より小さい解像度の表示データが入力された場合には、１フレーム期間に垂直同期信号を二つ以上出力し、上記走査線イネーブル信号を制御することにより上記表示データを上記液晶パネルの中央部に表示させることを特徴とする請求項５記載の液晶表示装置。
上記制御回路は、上記走査線駆動回路に走査線信号を制御する走査線イネーブル信号を出力すると共に、上記液晶パネルの垂直方向の表示解像度より小さい解像度の表示データが入力された場合には、垂直同期信号のハイ期間を長くし、上記走査線イネーブル信号を制御することにより上記表示データを上記液晶パネルの中央部に表示させることを特徴とする請求項５記載の液晶表示装置。