KR100512512B1

KR100512512B1 - 반도체 장치

Info

Publication number: KR100512512B1
Application number: KR10-2002-0070417A
Authority: KR
Inventors: 마쯔모또쇼이찌로
Original assignee: 산요덴키가부시키가이샤
Priority date: 2001-11-14
Filing date: 2002-11-13
Publication date: 2005-09-07
Also published as: KR20030040143A; JP3643808B2; US20030089916A1; CN100343889C; US7084862B2; CN1419229A; JP2003150125A

Abstract

화소부 또는 센서부를 포함하는 반도체 장치를 소형화한 경우에도 반도체 장치와 외부 IC를 접속하는 커넥터부를 반도체 장치의 소형화에 대응하도록 축소하는 것이 가능한 반도체 장치를 제공한다. 이 반도체 장치(표시 장치)는 매트릭스형으로 배치된 화소부(50)와, 드레인선을 구동하는 데이터계 구동 회로(51)와, 게이트선을 구동하는 주사계 구동 회로(52)와, 주사계 구동 회로(52)의 제어 신호를 생성하는 주사계 동기 신호 발생 회로(4) 및 주사계 스타트 신호 발생 회로(5)가 동일 패널(100) 상에 형성되어 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치에 관한 것으로, 특히, 화소부나 센서부를 포함하는 액티브 매트릭스형 반도체 장치에 관한 것이다.

최근, 표시 장치나 센서의 휴대 기기에의 탑재가 진행되고 있다. 도 10은 종래의 표시 장치의 패널 부분과 외부 IC 부분을 도시하는 블록도이다. 도 10을 참조하면, 종래의 표시 장치에서는 화소부(150)와, 데이터계 구동 회로(151)와, 주사계 구동 회로(152)와, 레벨 변환 회로(101, 102, 103, 104 및 105)가 동일한 패널(200) 상에 형성되어 있다. 화소부(150)에는 드레인선(drain 선)과 게이트선(gate 선)이 매트릭스형으로 배치되어 있다. 또한, 데이터계 구동 회로(151)는 드레인선을 구동하기 위해서 설치되어 있다. 주사계 구동 회로(152)는 게이트선을 구동하기 위해서 설치되어 있다.

또한, 레벨 변환 회로(101, 102, 103, 104 및 105)는, 각각 외부 신호 HST, HCK, VCK, VST 및 RST의 진폭(3 ∼ 5V)을, 8 ∼ 15V로 레벨 변환하기 위한 회로이다. 또, 외부 IC(120)로부터 입력되는 각 신호(RST, VST, VCK, HCK, HST)는 외부로부터 패널(200)에 입력되는 구동 신호군에서의 주요한 신호를 나타내고 있으나, 화소부(150)의 구동에 필요한 모든 신호를 망라하고 있는 것은 아니다. 또한, 각 신호는 상보적인 신호로, 항상 2개(예를 들면, RST과 /RST)가 존재한다. 또한, 외부 IC(120)내에는 수정 발진기를 포함하는 클럭 발생 회로(121)가 내장되어 있다.

도 11 내지 도 14는 도 10에 도시한 종래의 표시 장치의 각 신호의 타이밍도이다. 다음에, 도 10 내지 도 14를 참조하여, 종래의 표시 장치의 동작에 대하여 설명한다.

우선, HCK1, HCK2 클럭과, VCK1, VCK2 클럭이 항상 임의의 타이밍으로 외부로부터 패널(200)에 입력되고 있다. 그리고, 리세트 신호(RST)가 해제되어 H 레벨로 된 후, 화소부(150)에의 데이터의 기입이 개시된다. 이 종래의 구동 시퀀스의 개략을 이하에 설명한다.

(1) 우선, 리세트 신호(RST)가 해제되어 H 레벨로 된 후, VCK 신호에 동기하여, 최초의 게이트선(gate 1)이 활성화된다.

(2) 다음에, HCK 클럭에 타이밍을 동기하여, HST 펄스 신호를 발생한다. 이에 의해, 드레인선 선택 신호(h-sw1)가 활성화한다. 이 드레인선 선택 신호(h-sw1)가 활성화되어 있는 동안에, 도 14에 도시한 바와 같이, 영상 신호를 드레인선에 입력한다.

(3) 최종의 데이터선 선택 신호(h-swn)가 활성화되면, 데이터계 주사가 종료한 것을 나타내는 신호 hout가 발생된다.

(4) hout 신호의 발생을 기점로 하여, 다음의 게이트선(gate 2)의 활성화와, HST 신호의 발생으로 이어져 간다.

(5) 상기 (2) 및 (3)의 조작이 반복됨으로써, 최후의 게이트선(gate N)이 활성화되면, 도 12에 도시한 바와 같이, 1 화면 주사 종료를 의미하는 vout 신호가 발생한다. 또, 도 12에는 VST과 VCK1, VCK2와 vout와의 관계가 되시되어 있다.

(6) 상기 vout 신호를 기점로 하여, 다시, 게이트선 1(gate 1)의 활성화와, HST 신호의 발생으로 이어져 간다.

또, 도 13에는 도트 클럭(dotclk)과 HCK 또는 HST와의 관계가 도시되어 있다. 도 13에 도시한 바와 같이, 도트 클럭 6 주기가 HCK1 주기로 되어 있다.

전술한 종래의 표시 장치의 구동 방식에서는, 데이터계 구동 회로(151) 및 주사계 구동 회로(152)를 구동하기 위한 주요한 제어 신호(RST, VST, VCK, HCK, HST)는 패널(200)의 외부로부터 입력됨과 함께, 각 신호는 상보적인 신호쌍으로 되어 있기 때문에, 패널(200)과 외부 IC(120)를 접속하는 커넥터부에 배선되는 신호선의 수가 많다고 하는 문제점이 있었다.

도 15 및 도 16은 패널을 소형화한 경우의 문제점을 설명하기 위한 개략도이다. 도 15에 도시한 바와 같이, 패널(200)에는 외부와의 접속을 위한 커넥터부(201)가 접속되어 있다. 이 상태에서 화소부를 포함하는 패널(200)을 소형화하였다고 해도, 도 16에 도시한 바와 같이, 소형화된 패널(200a)에 커넥터부(201)의 축소 정도가 뒤따르지 못하는 문제점이 생긴다. 이 때문에, 커넥터부(201)가 표시부를 포함하는 패널부(200a)보다도 커지게 된다고 하는 문제점이 있다.

본 발명은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 본 발명의 하나의 목적은 화소부 또는 센서부를 포함하는 반도체 장치를 소형화한 경우에도 커넥터부를 반도체 장치의 소형화에 대응하도록 축소화하는 것이 가능한 반도체 장치를 제공하는 것이다.

본 발명의 또 하나의 목적은, 상기한 반도체 장치에서 적어도 주사계 제어 신호를 기판 내부에서 생성하는 것이다.

본 발명에 따른 반도체 장치는, 매트릭스형으로 배치된 화소부 또는 센서부와, 게이트선을 구동하는 주사계 구동 회로와, 드레인선을 구동하는 데이터계 구동 회로와, 주사계 구동 회로의 제어 신호를 생성하는 주사계 제어 신호 발생 회로가 동일 기판 상에 형성되고, 주사계 제어 신호 발생 회로는, 상기 화소부에의 데이터의 기입 동작 시 또는 상기 센서부로부터 신호의 검출 동작 시에, 상기 화소부의 데이터의 기입 동작 개시 시의 상태 또는 상기 센서부로부터의 신호의 검출 동작 개시 시의 상태로 리세트하기 위한 리세트 신호와, 데이터계 주사가 최종에 도달한 것을 의미하는 신호의 2개의 신호에 기초하여 주사계 동기 신호를 생성하는 주사계 동기 신호 발생 회로와, 리세트 신호, 주사계 동기 신호, 2번째로 활성화되는 게이트선 활성화 신호에 관계하는 신호, 및 게이트계 주사가 최종에 도달한 것을 의미하는 신호로 이루어지는 그룹에서 선택되는 적어도 1개의 신호에 기초하여, 스타트 신호를 생성하는 주사계 스타트 신호 발생 회로를 포함한다.

본 발명에 따르면, 화소부 또는 센서부, 주사계 구동 회로 및 데이터계 구동 회로 외에, 주사계 구동 회로의 제어 신호를 생성하는 주사계 제어 신호 발생 회로를 동일 기판상에 형성함으로써, 주사계 제어 신호를 기판 내부에서 발생할 수 있기 때문에, 그 만큼, 외부로부터의 입력 신호를 감소시킬 수 있다. 이에 의해, 반도체 장치에 접속되는 커넥터부에 배선하는 신호선의 수를 감소시킬 수 있기 때문에, 커넥터부를 축소화할 수 있다. 그 결과, 화소부 또는 센서부를 포함하는 반도체 장치를 소형화한 경우에도 커넥터부를 반도체 장치의 소형화에 대응하도록 축소화할 수 있다.

삭제

본 발명에 따른 반도체 장치에서, 데이터계 구동 회로의 제어 신호를 생성하는 데이터계 제어 신호 발생 회로의 적어도 일부가 상기 동일 기판 상에 형성되어 있다. 이와 같이 구성하면, 주사계 제어 신호뿐만 아니라, 데이터계 제어 신호 중 적어도 일부를 기판 내부에서 발생할 수 있기 때문에, 외부로부터의 입력 신호를 보다 감소시킬 수 있다. 이에 의해, 반도체 장치에 접속되는 커넥터부에 배선하는 신호선의 수를 보다 감소시킬 수 있기 때문에, 커넥터부를 보다 축소화할 수 있다. 그 결과, 화소부 또는 센서부를 포함하는 반도체 장치를 소형화한 경우에도 커넥터부를 반도체 장치의 소형화에 대응하도록 용이하게 축소화할 수 있다.

본 발명에 따른 반도체 장치에서, 데이터계 제어 신호 발생 회로는, 제어 신호의 기본 클럭을 생성하기 위한 기본 클럭 발생 회로와, 기본 클럭에 기초하여 데이터계 동기 신호를 생성하는 데이터계 동기 신호 발생 회로와, 기본 클럭과 데이터계 동기 신호에 기초하여 스타트 신호를 생성하는 데이터계 스타트 신호 발생 회로를 포함하고, 적어도 데이터계 동기 신호 발생 회로와 데이터계 스타트 신호 발생 회로가 동일 기판 상에 형성되어 있다. 이와 같이 구성하면, 용이하게, 데이터계 제어 신호 중 적어도 일부를 기판 내부에서 발생할 수 있다.

또, 본 발명에 따른 반도체 장치는, 데이터계 동기 신호 발생 회로와 데이터계 스타트 신호 발생 회로 외에, 기본 클럭 발생 회로도 동일 기판 상에 형성되어 있어도 된다. 이와 같이 구성하면, 데이터계 제어 신호의 모두를 기판 내부에서 발생할 수 있기 때문에, 외부로부터의 입력 신호를 더 감소시킬 수 있다.

<발명의 실시 형태>

이하, 본 발명의 실시 형태를 도면에 기초하여 설명한다.

(제1 실시 형태)

도 1은 본 발명의 제1 실시 형태에 따른 표시 장치의 전체 구성을 도시하는 블록도이다. 도 2는 도 1에 도시한 제1 실시 형태에 따른 표시 장치의 데이터계 구동 회로의 주변 부분을 도시하는 블록도이다. 또한, 도 3은 데이터계 구동 신호의 타이밍도이다. 도 4는 도 1에 도시한 제1 실시 형태에 따른 표시 장치의 주사계 구동 회로의 주변 부분을 도시하는 블록도이다. 도 5는 도 4에 도시한 주사계 구동 신호의 타이밍도이다. 도 6은 도 4에 도시한 주사계 구동 회로 및 주사계 동기 신호 발생 회로의 내부 구성을 도시하는 회로도이다.

우선, 도 1을 참조하여, 제1 실시 형태에 따른 표시 장치의 전체 구성에 대하여 설명한다. 이 제1 실시 형태에 따른 표시 장치에서는 패널(100) 상에 도트 클럭 발생 회로(1)와, 데이터계 동기 신호 발생 회로(2)와, 데이터계 스타트 신호 발생 회로(3)와, 주사계 동기 신호 발생 회로(4)와, 주사계 스타트 신호 발생 회로(5)와, 레벨 변환 회로(6)와, 화소부(50)와, 데이터계 구동 회로(51)와, 주사계 구동 회로(52)가 형성되어 있다. 또, 패널(100)은 본 발명의 「기판」의 일례이다. 화소부(50)에는 드레인선과 게이트선이 매트릭스형으로 배치되어 있다. 데이터계 구동 회로(51)는 드레인선을 구동하기 위한 것이고, 주사계 구동 회로(52)는 게이트선을 구동하기 위한 것이다. 레벨 변환 회로(6)는 외부로부터 입력되는 리세트 신호(RST)의 진폭(3 ∼ 5V)을 8 ∼ 15V로 레벨 변환하기 위한 회로이다.

또한, 도트 클럭 발생 회로(1)와 데이터계 동기 신호 발생 회로(2)와 데이터계 스타트 신호 발생 회로(3)에 의해, 데이터계 구동 회로(51)를 제어하는 데이터계 제어 신호를 발생하기 위한 데이터계 제어 신호 발생 회로가 구성되어 있다. 또한, 주사계 동기 신호 발생 회로(4)와 주사계 스타트 신호 발생 회로(5)에 의해, 주사계 구동 회로(52)를 제어하는 주사계 제어 신호를 발생하기 위한 주사계 제어 신호 발생 회로가 구성되어 있다. 이와 같이, 제1 실시 형태에서는 데이터계 구동 회로(51)를 제어하는 제어 신호를 발생하기 위한 데이터계 제어 신호 발생 회로와, 주사계 구동 회로(52)를 제어하는 주사계 제어 신호를 발생하기 위한 주사계 제어 신호 발생 회로가 패널(100)의 내부에 설치되어 있다. 따라서, 외부 IC(20)로부터 패널(100)에 입력되는 신호는, RST 신호, 수정 발진기 출력 및 영상 신호만이다.

즉, 상기 제1 실시 형태에서는, 이하와 같은 점에 주목하고 있다. 즉, 외부 신호 중, 영상 신호나 리세트 신호는 필요 불가결한 신호이다. 그 한편, 주사계나 데이터계의 신호는 스타트 신호나 동기 신호이기 때문에, 고속 동작을 필요로 하지 않는 경우(1㎒ 미만), 패널(100)의 내부에서 생성 가능한 점에 주목하고 있다.

이하, 도트 클럭 발생 회로(1), 데이터계 동기 신호 발생 회로(2), 데이터계 스타트 신호 발생 회로(3), 주사계 동기 신호 발생 회로(4) 및 주사계 스타트 신호 발생 회로(5)의 상세에 대하여 설명한다. 도트 클럭 발생 회로(1)는 수정 발진기 출력에 기초하여 제어 신호의 기본 클럭(도트 클럭; dotclk)을 발생하기 위한 것이다. 이 도트 클럭은 도 3에 도시한 바와 같이, 리세트 신호(RST)가 해제되어 H 레벨로 됨으로써 출력되는 신호이다. 또한, 데이터계 동기 신호 발생 회로(2)는 도트 클럭 발생 회로(1)의 출력 주기를 몇배(본 실시 형태에서는 3배)로 분주하는 기능을 갖는다. 또한, 데이터계 스타트 신호 발생 회로(3)는 도트 클럭 발생 회로(1)로부터의 출력과 데이터계 동기 신호 발생 회로(2)로부터의 출력에 기초하여 스타트 신호(hst)를 생성한다.

또한, 주사계 동기 신호 발생 회로(4)는 리세트 신호(RST)와 데이터계 주사가 최종에 도달한 것을 의미하는 신호(hout)를 입력 신호로 하여, 주사계 동기 신호(vck)를 발생시킨다. 이 주사계 동기 신호 발생 회로(4)는, 도 6에 도시한 바와 같이 두개의 클럭드 인버터(41, 42)와, 3개의 인버터(43a, 43b, 43c)에 의해 홀수단(5단)의 주기가 되도록 구성되어 있다. 또한, 주사계 동기 신호 발생 회로(4)는 드라이버(44)와, 인버터(45, 46)를 포함하고 있다. 또한, 주사계 구동 회로(52)에는 각 게이트선에 대응하여, 클럭드 인버터(53), NAND 회로(54) 및 인버터(55)가 설치되어 있다.

주사계 스타트 신호 발생 회로(5)는 리세트 신호(RST), 주사계 동기 신호(vck), 2번째로 활성화되는 게이트선 활성화 신호에 관계하는 신호(gate 2), 및 게이트 주사계 주사가 최종에 도달한 것을 의미하는 신호(hout)를 입력 신호로 하여, 주사계 스타트 신호를 생성하는 기능을 갖는다. 이 주사계 스타트 신호 발생 회로(5)는 리세트 신호가 불활성화함으로써, 1번째의 게이트선을 활성화시키는 기능을 갖는다. 또한, 주사계 스타트 신호 발생 회로(5)는 게이트 주사계 주사가 최종에 도달한 것을 의미하는 신호(hout)를 이용함으로써, 2 화면째의 주사를 행할지의 여부를 판단할 수 있는 기능을 갖는다. 또, 본 실시 형태에서는 도 3에 도시한 바와 같이 최종 드레인선의 활성화에 응답하여, hout 신호가 발생된다.

제1 실시 형태에서의 주사계 스타트 신호(vst)는, 도 5에 도시한 바와 같이, 리세트 신호(RST)에 의해서 H 레벨로 됨과 함께, 게이트 2의 활성화에 따라서 L 레벨이 된다. 주사계 최초의 게이트선인 게이트 1은, 리세트 신호(RST)가 해제됨으로써 RST가 H 레벨이 됨으로써 활성화되고, 최초의 hout 신호의 활성화에 따라서 비활성화되도록 설계되어 있다.

게이트 1은 RST 신호, vst 신호, vck1 신호가 전부 H 레벨일 때에 활성화된다. 각 게이트선(gate 2 ∼ gate N)은 주사계 동기 신호 VCK1, VCK2에 따라 순서대로 활성화된다.

다음에, 도 1 내지 도 6을 참조하여, 제1 실시 형태에 따른 표시 장치의 동작에 대하여 설명한다.

(1) 리세트 신호(RST)가 해제되어 H 레벨로 되는 것에 의해서, 최초의 게이트선(gate 1)이 활성화된다.

(2) 다음에, hck 클럭에 타이밍을 동기하여, hst 펄스 신호가 발생된다. 이에 의해, 드레인선 선택 신호(h-sw1)가 활성화한다. 이 드레인선 선택 신호(h-sw1)가 활성화되어 있는 동안에, 영상 신호를 드레인선에 입력한다.

(3) 최종의 드레인선 선택 신호(h-swn)가 활성화되면, 데이터계 주사가 종료한 것을 나타내는 신호 hout가 발생된다.

(4) hout 신호의 발생을 기점로 하여, 다음의 게이트선(gate 2)의 활성화와 hst 신호의 발생으로 이어진다.

(5) 상기 (2) 및( 3)의 조작이 반복됨으로써 최후의 게이트선(gate N)이 활성화되면, 1 화면 주사 종료를 의미하는 vout 신호가 발생된다.

(6) 이 vout 신호를 기점로 하여, 게이트선(gate 1)의 활성화와 hst 신호의 발생으로 이어진다.

제1 실시 형태에서는, 상기한 바와 같이, 데이터계 구동 회로(51)를 제어하는 신호를 발생시키기 위한 데이터계 제어 신호 발생 회로(도트 클럭 발생 회로(1), 데이터계 동기 신호 발생 회로(2), 데이터계 스타트 신호 발생 회로(3))와, 주사계 구동 회로(52)를 제어하는 신호를 발생하기 위한 주사계 제어 신호 발생 회로(주사계 동기 신호 발생 회로(4), 주사계 스타트 신호 발생 회로(5))를, 패널(100)에 내장하도록 구성함으로써, 패널(100)과 외부 IC(20)를 접속하는 커넥터부의 배선수를 저감할 수 있기 때문에, 커넥터부를 축소화할 수 있다. 이에 의해, 화소부(50)를 포함하는 패널(100)이 소형화된 경우에도 그 패널(100)의 소형화에 대응하도록 용이하게 커넥터부를 축소화할 수 있다.

또한, 제1 실시 형태에서는 커넥터부의 배선수를 저감할 수 있기 때문에, 커넥터부의 비용을 저감하는 것이 가능하다. 또한, 외부 IC(20)의 출력 핀수를 저감할 수 있기 때문에, 패키지의 저비용화가 가능하게 된다. 또한, 배선용 스페이스가 적어지기 때문에, 외부 IC(20)를 탑재하는 보드 자체를 소형화할 수 있어, 그 결과 저비용화가 가능하게 된다. 또한, 배선수가 적어지기 때문에, 외부 IC(20)의 설계가 용이하게 되어, 그 결과 설계 비용도 저감할 수 있다.

상기한 바와 같은 효과에 의해서, 소형 및 저가격의 제1 실시 형태에 따른 액티브 매트릭스형 표시 장치를 실현할 수 있게 된다. 이에 의해, 소형·고정밀의 비디오 카메라의 뷰파인더나 휴대 전화, PDA(Personal Display Assistants) 등에 사용되는 표시 장치 등에 응용할 수 있다.

(제2 실시 형태)

도 7은 본 발명의 제2 실시 형태에 따른 표시 장치의 전체 구성을 도시하는 블록도이다. 도 7을 참조하면, 이 제2 실시 형태에서는 상기한 제1 실시 형태와 달리, 도트 클럭(dotclk)과 데이터계 스타트 신호(HST)를 외부 IC(20a)로부터 입력하는 경우의 회로 구성을 나타내고 있다. 이 때문에, 패널(110)에는 상기한 제1 실시 형태의 클럭 발생 회로(1) 및 데이터계 스타트 신호 발생 회로(3)는 내장되어 있지 않고, 데이터계 동기 신호 발생 회로(2), 주사계 동기 신호 발생 회로(4), 주사계 스타트 신호 발생 회로(5), 레벨 변환 회로(6, 7)가 내장되어 있다.

레벨 변환 회로(6)는 외부로부터의 RST 신호의 진폭(3 ∼ 5V)을, 8 ∼ 15V로 레벨 변환하기 위한 회로이고, 레벨 변환 회로(7)는 외부로부터의 HST 신호의 진폭(3 ∼ 5V)을 8 ∼ 15V로 레벨 변환하기 위한 회로이다.

이 제2 실시 형태에서는, 도트 클럭(dotclk)를 외부 IC(20a)로부터 공급하기 위해서, 외부 IC(20a) 내에는 수정 발진기를 포함하는 클럭 발생 회로(21)가 내장되어 있다.

제2 실시 형태에서는, 상기한 바와 같이, 데이터계 구동 회로(51)를 제어하기 위한 제어 신호를 생성하는 데이터계 제어 신호 발생 회로 중의 데이터계 동기 신호 발생 회로(2)와, 주사계 구동 회로(52)의 제어 신호를 발생하는 주사계 제어 신호 발생 회로(주사계 동기 신호 발생 회로(4) 및 주사계 스타트 신호 발생 회로(5))를 패널(110) 내에 내장함으로써, 데이터계 제어 신호 및 주사계 제어 신호의 전부를 외부로부터 패널(110)에 입력하는 경우와 비교하여, 패널(110)과 외부 IC(20a)를 접속하는 커넥터부의 배선수를 감소시킬 수 있다. 이에 의해, 화소부(50)를 포함하는 패널(110)을 소형화한 경우에도 커넥터부를 그 패널(110)의 소형화에 대응하여 축소화할 수 있다. 단, 커넥터부의 축소 정도는 제1 실시 형태쪽이 크다.

(제3 실시 형태)

도 8은 본 발명의 제3 실시 형태에 따른 표시 장치의 전체 구성을 도시하는 블록도이다. 도 8을 참조하면, 이 제3 실시 형태에서는 데이터계 제어 신호(HCK, HST)의 전부를 외부로부터 패널(120) 내에 입력함과 함께, 패널(120) 내에 내장된 주사계 동기 신호 발생 회로(4) 및 주사계 스타트 신호 발생 회로(5)에 의해서 주사계 제어 신호를 생성하는 예를 나타내고 있다.

이 때문에, 제3 실시 형태에서는, 패널(120) 내에, 외부로부터의 HST 신호의 진폭(3 ∼ 5V)을 8 ∼ 15V로 레벨 변환하기 위한 레벨 변환 회로(7)와, 외부로부터의 HCK 신호의 진폭(3 ∼ 5V)을 8 ∼ 15V로 레벨 변환하기 위한 레벨 변환 회로(8)가 내장되어 있다. 또한, 상기 제1 및 제2 실시 형태와 마찬가지로, 패널(120) 내에 외부로부터의 RST 신호의 진폭(3 ∼ 5V)을 8 ∼ 15V로 레벨 변환하기 위한 레벨 변환 회로(6)도 내장되어 있다.

제3 실시 형태에서는, 상기한 바와 같이, 주사계 구동 회로(52)를 구동하는 제어 신호를 발생하기 위한 주사계 동기 신호 발생 회로(4) 및 주사계 스타트 신호 발생 회로(5)를 패널(120) 내에 형성함으로써, 주사계 제어 신호를 외부로부터 패널(120) 내에 공급하는 경우와 비교하여, 외부 IC(20a)와 패널(120)을 접속하기 위한 커넥터부의 배선수를 감소시킬 수 있다. 이에 의해, 화소부(50)를 포함하는 패널(120)을 소형화한 경우에도 커넥터부를 그 패널(120)의 소형화에 대응하여 축소화할 수 있다.

(제4 실시 형태)

도 9는 본 발명의 제4 실시 형태에 따른 신호 검출 장치를 도시하는 블록도이다. 도 9를 참조하면, 이 제4 실시 형태에서는 상기한 제1 실시 형태 내지 제3 실시 형태의 화소부(50) 대신에, 센서부(60)를 설치한 신호 검출 장치(센서)를 나타내고 있다. 구체적으로는, 빛이나 온도, 압력을 전기 신호로서 검출하고, 면상(面狀)의 모양을 검출할 수 있는 장치이다. 그 외의 구성은, 제1 실시 형태와 마찬가지이다.

즉, 이 제4 실시 형태에 따른 센서에서는 데이터계 구동 회로(61)를 구동하는 제어 신호를 발생하기 위한 데이터계 제어 신호 발생 회로(도트 클럭 발생 회로(1), 데이터계 동기 신호 발생 회로(2), 데이터계 스타트 신호 발생 회로)와, 주사계 구동 회로(62)를 구동하기 위한 제어 신호를 발생하기 위한 주사계 제어 신호 발생 회로(주사계 동기 신호 발생 회로(4), 주사계 스타트 신호 발생 회로(5))를 패널(130) 내에 내장하고 있다. 이에 의해, 외부 IC(20)와 패널(130)을 접속하기 위한 커넥터부의 배선수를 감소시킬 수 있다. 그 결과, 센서부(60)를 포함하는 패널(130)을 소형화한 경우에도 외부 IC(20)와 패널(130)을 접속하기 위한 커넥터부를 패널(130)의 소형화에 대응하도록 용이하게 축소화할 수 있다.

또, 금회 개시된 실시 형태는 모든 점에서 예시이고, 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 실시 형태의 설명이 아니라 특허 청구범위에 의해서 정해지며, 또한 특허청구범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함된다.

예를 들면, 상기 실시 형태에서는, 주사계 동기 신호 발생 회로(4)를 두 개의 클럭드 인버터(41)와 3개의 인버터(43a ∼ 43c)를 포함하는 5단의 구성으로 하였지만, 본 발명은 이것에 한하지 않고, 홀수단이면 그 밖의 구성이어도 된다.

이상과 같이, 본 발명에 따르면, 화소부 또는 센서부를 포함하는 반도체 장치를 소형화한 경우에도, 반도체 장치와 외부 IC를 접속하는 커넥터부를 반도체 장치의 소형화에 대응하도록 축소화할 수 있다.

도 1은 본 발명의 제1 실시 형태에 따른 표시 장치의 전체 구성을 도시하는 블록도.

도 2는 도 1에 도시한 제1 실시 형태에 따른 표시 장치의 데이터계 구동 회로의 주변 부분을 도시하는 블록도.

도 3은 본 발명의 제1 실시 형태에 따른 표시 장치의 데이터계 구동 신호의 타이밍도.

도 4는 도 1에 도시한 제1 실시 형태에 따른 표시 장치의 주사계 구동 회로의 주변 부분을 도시하는 블록도.

도 5는 본 발명의 제1 실시 형태에 따른 표시 장치의 주사계 구동 신호의 타이밍도.

도 6은 도 4에 도시한 주사계 구동 회로 및 주사계 동기 신호 발생 회로의 내부 구성을 도시하는 회로도.

도 7은 본 발명의 제2 실시 형태에 따른 표시 장치의 전체 구성을 도시하는 블록도.

도 8은 본 발명의 제3 실시 형태에 따른 표시 장치의 전체 구성을 도시하는 블록도.

도 9는 본 발명의 제4 실시 형태에 따른 신호 검출 장치(센서)의 전체 구성을 도시하는 블록도.

도 10은 종래의 표시 장치의 전체 구성을 도시하는 블록도.

도 11은 종래의 표시 장치의 제어 신호를 도시하는 타이밍도.

도 12는 종래의 표시 장치의 제어 신호를 도시하는 타이밍도.

도 13은 종래의 표시 장치의 제어 신호를 도시하는 타이밍도.

도 14는 종래의 표시 장치의 데이터 취득 신호와 영상 데이터와의 관계를 설명하기 위한 타이밍도.

도 15는 종래의 소형화전의 표시 장치의 패널부와 커넥터부와의 관계를 도시하는 개략도.

도 16은 종래의 소형화된 표시 장치의 패널부와 커넥터부와의 관계를 도시하는 개략도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 도트 클럭 발생 회로(기본 클럭 발생 회로: 데이터계 제어 신호 발생 회로)

2 : 데이터계 동기 신호 발생 회로(데이터계 제어 신호 발생 회로)

3 : 데이터계 스타트 신호 발생 회로(데이터계 제어 신호 발생 회로)

4 : 주사계 동기 신호 발생 회로(주사계 제어 신호 발생 회로)

5 : 주사계 스타트 신호 발생 회로(주사계 제어 신호 발생 회로)

20 : 외부 IC

50 : 화소부

51, 61 : 데이터계 구동 회로

52, 62 : 주사계 구동 회로

60 : 센서부

100, 110, 120, 130 : 패널(기판)

Claims

매트릭스형으로 배치된 화소부 또는 센서부와,

게이트선을 구동하는 주사계 구동 회로와,

드레인선을 구동하는 데이터계 구동 회로와,

상기 주사계 구동 회로의 제어 신호를 생성하는 주사계 제어 신호 발생 회로가 동일 기판 상에 형성되고,

상기 주사계 제어 신호 발생 회로는,

상기 화소부에의 데이터의 기입 동작 시 또는 상기 센서부로부터 신호의 검출 동작 시에, 상기 화소부에의 데이터 기입 동작 개시 시의 상태 또는 상기 센서부로부터의 신호의 검출 동작 개시 시의 상태로 리세트하기 위한 리세트 신호와, 데이터계 주사가 최종에 도달한 것을 의미하는 신호의 2개의 신호에 기초하여 주사계 동기 신호를 생성하는 주사계 동기 신호 발생 회로와,

상기 리세트 신호, 상기 주사계 동기 신호, 2번째로 활성화되는 게이트선 활성화 신호에 관계하는 신호, 및 게이트계 주사가 최종에 도달한 것을 의미하는 신호로 이루어지는 그룹에서 선택되는 적어도 1개의 신호에 기초하여, 스타트 신호를 생성하는 주사계 스타트 신호 발생 회로

를 포함하는 반도체 장치.
삭제
제1항에 있어서,

데이터계 구동 회로의 제어 신호를 생성하는 데이터계 제어 신호 발생 회로 중 적어도 일부가 상기 동일 기판상에 형성되어 있는 반도체 장치.
제3항에 있어서,

상기 데이터계 제어 신호 발생 회로는,

제어 신호의 기본 클럭을 생성하기 위한 기본 클럭 발생 회로와,

상기 기본 클럭에 기초하여 데이터계 동기 신호를 생성하는 데이터계 동기 신호 발생 회로와,

상기 기본 클럭과 상기 데이터계 동기 신호에 기초하여 스타트 신호를 생성하는 데이터계 스타트 신호 발생 회로를 포함하고,

적어도 상기 데이터계 동기 신호 발생 회로와 상기 데이터계 스타트 신호 발생 회로가 상기 동일 기판 상에 형성되어 있는 반도체 장치.