KR20060003968A - 어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및방법 - Google Patents

어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및방법 Download PDF

Info

Publication number
KR20060003968A
KR20060003968A KR1020040051899A KR20040051899A KR20060003968A KR 20060003968 A KR20060003968 A KR 20060003968A KR 1020040051899 A KR1020040051899 A KR 1020040051899A KR 20040051899 A KR20040051899 A KR 20040051899A KR 20060003968 A KR20060003968 A KR 20060003968A
Authority
KR
South Korea
Prior art keywords
signal
scan
data
stage
output
Prior art date
Application number
KR1020040051899A
Other languages
English (en)
Inventor
전진
안보영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040051899A priority Critical patent/KR20060003968A/ko
Priority to JP2004363014A priority patent/JP2006023705A/ja
Priority to US11/173,846 priority patent/US20060001638A1/en
Priority to TW094122748A priority patent/TW200615670A/zh
Priority to CNA2005100807666A priority patent/CN1744184A/zh
Publication of KR20060003968A publication Critical patent/KR20060003968A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

소비 전력을 저감하기 위한 표시 패널의 어레이 기판과, 이를 갖는 표시 장치와, 이의 구동장치 및 방법이 개시된다. 어레이 기판은 데이터 라인과 스캔 라인에 의해 정의되는 영역에 형성된 화소부와, 복수의 스테이지들이 연결되고, 각 스테이지들의 출력신호들을 스캔 라인들에 출력하는 쉬프트 레지스터를 포함한다. 4K-3번째 스테이지의 출력단은 4K-3번째 스캔 라인에 연결되고(여기서, K는 자연수), 4K-2번째 스테이지의 출력단은 4K-1번째 스캔 라인에 연결되며, 4K-1번째 스테이지의 출력단은 4K-2번째 스테이지에 연결되고, 4K번째 스테이지의 출력단은 4K번째 스캔 라인에 연결된다. 따라서, 4H의 펄스 주기를 갖는 공통전압을 이용한 1-라인 반전 방식을 적용함으로써 표시 장치의 소비 전력을 소모를 절감할 수 있다.
공통전압, 4H, 라인 반전, 소비 전력 감소, 반전 주파수

Description

어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및 방법{ARRAY SUBSTRATE AND DISPLAY DEVICE HAVING THEREOF, APPARATUS AND METHOD OF DRIVING FOR THE DISPLAY DEVICE}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치를 설명하기 위한 도이다.
도 2는 도 1의 구동부에 대한 상세한 블록도이다.
도 3은 도 2의 데이터 구동부에 대한 상세한 블록도이다.
도 4는 도 1의 스캔 구동부에 대한 상세한 블록도이다.
도 5는 도 4의 단위 스테이지에 대한 상세한 블록도이다.
도 6은 도 1의 액정 표시 장치의 스캔 구동부의 출력단자와 표시부의 스캔 라인과의 연결관계를 설명하기 위한 도이다.
도 7은 도 6의 I-I' 라인으로 절단한 단면도이다.
도 8은 도 1의 액정 표시 장치의 입출력신호들에 대한 타이밍 도이다.
도 9는 본 발명의 제2 실시예에 따른 액정 표시 장치를 설명하기 위한 도이다.
도 10은 도 9의 구동부에 대한 상세한 블록도이다.
도 11은 도 9의 제1 및 제2 스캔 구동부를 설명하기 위한 도이다.
도 12는 본 발명의 제3 실시예에 따른 액정 표시 장치를 설명하기 위한 도이다.
도 13은 도 12의 데이터 구동부에 대한 상세한 블록도이다.
도 14는 도 12의 액정 표시 장치의 입출력신호에 대한 타이밍 도이다.
도 15는 본 발명의 제4 실시예에 따른 액정 표시 장치를 설명하기 위한 도이다.
도 16은 본 발명의 제5 실시예에 따른 액정 표시 장치를 설명하기 위한 도이다.
도 17은 본 발명의 제6 실시예에 따른 액정 표시 장치를 설명하기 위한 도이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 구동부 111 : 인터페이스
112 : 제어부 113 : 메모리
114 : 데이터 구동부 115: 레벨 쉬프터
116 : 공통전압 발생부 130 : 표시부
150 : 스캔 구동부
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 소비 전력을 저감하기 위한 표시 패널의 어레이 기판과 이를 갖는 표시 장치와 이의 구동 장치 및 방법에 관한 것이다.
일반적인 액정 표시 장치는 액정 표시 패널과, 상기 액정 표시 패널을 구동하는 구동부를 갖는다. 액정 표시 패널은 어레이 기판과 상부 기판 및 상기 어레이 기판과 상부 기판 사이에 개재된 액정층을 갖는다.
상기 어레이 기판은 상호 교차하는 다수개의 데이터 라인 및 스캔 라인을 가지며, 상기 데이터 라인 및 스캔 라인에 의해 정의되는 다수개의 화소를 갖는다.
상기 화소는 스위칭 소자, 액정 캐패시터 및 스토리지 캐패시터를 가지며, 상기 스위칭 소자의 게이트 전극은 스캔 라인과 연결되고, 소오스 전극은 상기 데이터 라인에 연결되며, 드레인 전극은 상기 액정 캐패시터의 제1 전극인 화소 전극과 연결된다.
상기 스토리지 캐패시터는 상기 게이트 전극과 상기 화소 전극에 의해 정의된다. 상기 상부 기판은 상기 화소에 대응하여 색상을 갖는 컬러 필터를 가지며, 상기 액정 캐패시터의 제2 전극인 공통 전극을 갖는다.
한편, 액정 표시 장치에 채용되는 액정층에 지속적으로 일방향의 전압이 인가되면 상기 액정층은 열화되는 특성을 갖는다. 이러한 열화를 방지하기 위해 액정 표시 장치는 일정 주기, 예를 들어 하나의 프레임 단위로 극성을 반전하는 반전 방식을 채용하고 있다. 중소형 액정 표시 장치에서는 인접하는 수평 라인간에는 서로 다른 극성의 공통 전압을 공급하는 1-라인 반전 방식을 채용하고 있다.
상기 1-라인 반전 방식은, 공통전압의 레벨을 매 1H 마다 반전시키고, 라인 데이터 신호의 레벨을 상기 공통전압의 레벨에 대해 반전시키는 방식이다.
여기서, 1H 시간은 하나의 수평 라인(또는 스캔 라인)을 액티브 시키는데 소용되는 시간으로 하기 하는 수학식 1에 의해 정의된다.
Figure 112004029572171-PAT00001
예를 들어, 구동 주파수가 60㎐이고, 해상도가 XGA(1024*768)라면, 1H의 시간은 1/60 * 1/768 = 21.7㎲이다.
상기한 1-라인 반전 방식을 수행하는 경우, 최근 개발되는 높은 해상도의 액정 표시 장치에서는 해상도의 증가에 따라 공통전압의 반전 주파수 역시 증가하게 된다.
상기 공통전압의 반전 주파수가 커짐에 따라서 액정 표시 장치의 소비 전력이 증가하는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 저소비전력으로 구동이 가능한 어레이 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 어레이 기판을 갖고서 저소비전력의 구동이 가능한 표시 장치를 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 상기한 표시 장치의 구동장치를 제공하는 것이다.
또한, 본 발명의 더욱 다른 목적은 상기한 표시 장치의 구동방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여, 본 발명의 실시예에 따른 어레이 기판은 제1 방향으로 형성된 복수의 데이터 라인들; 제2 방향으로 형성된 복수의 스캔 라인들; 상기 데이터 라인과 상기 스캔 라인에 의해 정의되는 영역에 형성된 화소부; 및 복수의 스테이지들이 연결되고, 스캔개시신호의 입력에 따라 각 스테이지들의 출력신호들을 상기 복수의 스캔 라인들에 출력하는 쉬프트 레지스터를 포함하고, 4K-3번째 스테이지의 출력단은 4K-3번째 스캔 라인에 연결되고(여기서, K는 자연수), 4K-2번째 스테이지의 출력단은 4K-1번째 스캔 라인에 연결되며, 4K-1번째 스테이지의 출력단은 4K-2번째 스테이지에 연결되고, 4K번째 스테이지의 출력단은 4K번째 스캔 라인에 연결되는 것을 특징으로 한다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 장치는 표시부, 전압 발생부, 제1 구동부 및 제2 구동부를 포함한다. 상기 표시부는 다수의 데이터 라인과, 다수의 스캔 라인과, 상기 데이터 라인과 스캔 라인에 연결된 스위칭 소자와, 일단은 상기 스위칭 소자에 연결되고 타단은 공통전압을 공급받는 액정 캐패시터를 포함한다.
상기 전압 발생부는 상기 타단에 제1 레벨의 공통전압을 제1 구간 동안 출력하고, 계속해서 상기 제1 레벨에 대해 반전된 제2 레벨의 공통전압을 제2 구간 동 안 출력한다.
상기 제1 구동부는 상기 제1 구간 동안 상기 제2 레벨을 기준레벨로 하여 4K-3번째 및 4K-1번째 스캔 라인에 대응하는 데이터신호를 상기 데이터 라인에 순차적으로 출력하고, 상기 제2 구간 동안 상기 제1 레벨을 기준레벨로 하여 4K-2번째 및 4K번째 스캔 라인에 대응하는 데이터신호를 상기 데이터 라인에 순차적으로 출력한다.
상기 제2 구동부는 상기 제1 구간 동안 4K-3번째 및 4K-1번째 스캔 라인을 순차적으로 액티브 시키는 스캔 신호를 출력하고, 계속해서 상기 제2 구간 동안 4K-2번째 및 4K번째 스캔 라인을 순차적으로 액티브 시키는 스캔 신호를 출력한다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 실시예예 따른 다수의 데이터 라인과, 다수의 스캔 라인과, 상기 데이터 라인과 스캔 라인에 연결된 스위칭 소자와, 일단은 상기 스위칭 소자에 연결되고 타단은 공통전압을 공급받는 액정 캐패시터를 포함하는 표시 장치의 구동 장치는 전압 발생부, 제1 구동부 및 제2 구동부를 포함한다.
상기 전압 발생부는 상기 타단에 제1 레벨의 공통전압을 제1 구간 동안 출력하고, 계속해서 상기 제1 레벨에 대해 반전된 제2 레벨의 공통전압을 제2 구간 동안 출력한다.
상기 제1 구동부는 상기 제1 구간 동안 상기 제2 레벨을 기준레벨로 하여 4K-3번째 및 4K-1번째 스캔 라인에 대응하는 데이터신호를 상기 데이터 라인에 순차적으로 출력하고, 상기 제2 구간 동안 상기 제1 레벨을 기준레벨로 하여 4K-2번 째 및 4K번째 스캔 라인에 대응하는 데이터신호를 상기 데이터 라인에 순차적으로 출력한다.
상기 제2 구동부는 상기 제1 구간 동안 4K-3번째 및 4K-1번째 스캔 라인을 순차적으로 액티브시키는 스캔 신호를 출력하고, 계속해서 상기 제2 구간 동안 4K-2번째 및 4K번째 스캔 라인을 순차적으로 액티브시키는 스캔 신호를 출력한다.
상기한 본 발명의 더욱 다른 목적을 실현하기 위하여, 하나의 특징에 따른 다수의 데이터 라인과, 다수의 스캔 라인과, 상기 데이터 라인과 스캔 라인에 연결된 스위칭 소자와, 일단이 상기 스위칭 소자에 연결된 액정 캐패시터를 포함하는 표시 장치의 구동 방법은 (a) 상기 액정 캐패시터의 타단에 제1 레벨을 갖는 공통전압이 인가되는 제1 구간 동안 상기 데이터 라인에 상기 제1 레벨에 대해 반전된 제2 레벨을 기준레벨로 하는 데이터신호를 인가하면서 4K-3번째 및 4K-1번째 스캔라인을 순차적으로 구동하는 단계(여기서, K는 자연수); 및 (b) 상기 타단에 상기 제2 레벨을 갖는 공통전압이 인가되는 제2 구간 동안 상기 데이터 라인에는 상기 제1 레벨을 기준레벨로 하는 데이터신호를 인가하면서 4K-2번째 및 4K번째 스캔라인을 순차적으로 구동하는 단계를 포함한다.
상기한 본 발명의 더욱 다른 목적을 실현하기 위하여, 다른 하나의 특징에 따른 다수의 데이터 라인과, 다수의 스캔 라인과, 상기 데이터 라인과 스캔 라인에 연결된 스위칭 소자와, 일단이 상기 스위칭 소자에 연결된 액정 캐패시터를 포함하는 표시 장치의 구동 방법은, (a) 상기 액정 캐패시터의 타단에는 4H의 주기를 갖는 공통전압이 공급하는 단계; (b) 상기 공통전압의 제1 레벨이 인가되는 초기 2H 구간 동안, 상기 제1 레벨에 대해 반전된 제2 레벨을 기준레벨로 하는 데이터신호를 상기 데이터 라인에 공급하는 단계; (c) 상기 초기 2H 구간 동안, 4K-3번째 스캔라인과 4K-1번째 스캔라인을 순차적으로 액티브하는 단계(여기서, K는 자연수); (d) 상기 공통전압의 제2 레벨이 인가되는 잔여 2H 구간 동안, 상기 제1 레벨을 기준레벨로 하는 데이터신호를 상기 데이터 라인에 공급하는 단계; 및 (e) 상기 잔여 2H 구간동안, 4K-2번째 스캔 라인과 4K번째 스캔라인을 순차적으로 액티브하는 단계를 포함한다.
이러한 어레이 기판과 이를 갖는 표시 장치와, 이의 구동 장치 및 방법에 의하면, 4H의 주기를 갖는 공통전압을 이용하여 1-라인 반전을 수행함으로써 표시 장치의 소비 전력 절감할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치를 설명하기 위한 개략적인 도면으로서, 상기 액정 표시 장치는 주기가 4H인 공통전압을 이용하여 1-라인 반전을 수행한다.
도 1을 참조하면, 액정 표시 장치는 구동부(110), 표시부(130) 및 스캔 구동부(150)를 갖는다.
구동부(110)는 액정 표시 장치의 외부에 마련된 외부장치로부터 입력되는 제1 화상신호 및 제1 제어신호에 기초하여 상기 액정 표시 장치의 전반적인 구동을 제어한다.
구동부(110)는 표시부(130)에 데이터신호 및 공통전압을 출력하고, 스캔 구 동부(150)에 제어신호를 출력한다.
즉, 구동부(110)는 제1 레벨의 공통전압이 인가되는 초기 2H 구간 동안에는 제1 레벨에 대해 반전된 제2 레벨을 기준레벨로 하는 데이터신호를 데이터 라인으로 출력하고 제2 레벨의 공통전압이 인가되는 잔여 2H 구간 동안, 제1 레벨을 기준레벨로 하는 데이터신호를 데이터 라인으로 출력한다. 상기 제1 레벨은 정극성 또는 부극성 레벨일 수 있으며, 또한, 상기 제2 레벨은 상기 제1 레벨에 반전된 부극성 또는 정극성 레벨을 수 있다.
구동부(110)는 상기 초기 2H 구간 동안에는 4K-3번째 스캔라인과 4K-1번째 스캔라인을 순차적으로 액티브되고, 상기 잔여 2H 구간 동안에는 4K-2번째 스캔라인과 4K번째 스캔라인이 순차적으로 액티브되도록 스캔 구동부(150)를 제어한다.
표시부(130)는 다수의 데이터 라인(DL1,DL2,...DLm)과 상기 데이터 라인과 교차로 배선된 다수개의 스캔 라인(SL1,SL2,...SLn)을 가지며, 상기 데이터 라인 및 스캔 라인에 의해 정의되는 mㅧn 개의 화소를 갖는다. 화소에는 스위칭 소자(TFT), 액정 캐패시터(CLC) 및 스토리지 캐패시터(CS)를 형성된다.
스위칭 소자(TFT)의 게이트 전극은 스캔 라인과 연결되고, 소오스 전극은 상기 데이터 라인에 연결되며, 드레인 전극은 액정 캐패시터(CLC)의 제1 전극인 화소 전극과 연결된다. 스토리지 캐패시터(CS)는 상기 게이트 전극과 상기 화소 전극에 의해 정의된다.
이에 의해 구동부(110)로부터 출력되는 주기가 4H인 공통전압은 액정 캐패시터(CLC)의 제2 전극과 스토리지 캐패시터(CS)의 공통 전극에 인가된다.
스캔 구동부(150)는 구동부(110)로부터 제공되는 제어신호에 기초하여 스캔 신호들(S1,S2,...Sn)을 순차적으로 발생하여, 표시부(130)의 스캔 라인(SL1,SL2,...SLn)으로 출력한다.
이때, 상기 스캔 신호들은 주기가 4H인 공통전압을 이용하여 1-라인 반전을 수행하기 위해, 4K-3번째 스캔 신호(예컨대, S1)는 4K-3번째 스캔 라인(예컨대, SL1)으로 출력하고, 4K-2번째 스캔 신호(예컨대, S2)는 4K-1번째 스캔 라인(예컨대, SL3)으로 출력한다.
또한, 4K-1번째 스캔 신호(예컨대, S3)는 4K-2번째 스캔 라인(예컨대, SL2)으로 출력하고, 4K번째 스캔 신호(예컨대, S4)는 4K번째 스캔 라인(예컨대, SL4)으로 출력한다. 여기서, K는 1,2,3,...인 자연수이며, 이하 동일하게 적용된다.
도 2는 도 1에 도시된 구동부(110)에 대한 상세한 블록도이다.
도 2를 참조하면, 구동부(110)는 인터페이스(111), 제어부(112), 메모리(113), 데이터 구동부(140), 레벨 쉬프터(115) 및 공통전압 발생부(116)를 포함한다.
인터페이스(111)는 외부장치로부터 제1 화상신호(111a) 및 제1 제어신호(111b)를 제어부(112)로 인터페이싱한다. 인터페이스(111)는 CPU 인터페이스, 비디오 그래픽 보드(VGD) 인터페이스 및 미디어-큐(Media-Q) 인터페이스 등에 대해 호환성을 갖는다.
제어부(112)는 인터페이싱된 제1 화상신호(111a)를 데이터 구동부(140)에서 처리가능한 제2 화상신호로 처리하여 출력하며, 제1 제어신호(111b)에 기초하여 생 성된 제2 제어신호 내지 제4 제어신호(112a 내지 112c)를 출력한다.
제1 제어신호(111b)는 수평 및 수직동기신호(HSYNC,VSYNC), 메인클럭신호(MCK) 및 데이터 인에이블 신호(DE) 등을 포함한다.
제2 제어신호(112a)는 데이터 구동부(140)를 제어하는 신호로서, 수평시작신호(STH), 로드신호(TP) 및 반전신호(RVS) 등을 포함한다.
제3 제어신호(112b)는 레벨 쉬프터(115)를 제어하는 신호로서, 수직시작신호(STV) 및 클럭신호(CK) 등을 포함한다.
제4 제어신호(112c)는 공통전압 발생부(116)를 제어하는 신호로서, 공통전압(VCOM)의 주기를 4H로 제어한다.
또한, 메모리(113)에 제1 화상신호의 기록을 제어하며, 메모리(113)에 기록된 제1 화상신호의 독출을 제어한다. 제어부(112)는 메모리(113)에 기록된 제1 화상신호 중 상기 공통전압에 대해 반전되는 기준레벨을 갖는 제1 화상신호를 독출한다.
제1 레벨의 공통전압이 인가되는 초기 2H 구간 동안에는 제2 레벨을 기준레벨로 하는 데이터신호를 인가되는 4K-3번째 및 4K-1번째 스캔라인에 대응하는 제1 화상신호를 순차적으로 독출하고, 상기 제2 레벨의 공통전압이 인가되는 잔여 2H 구간 동안에는 상기 제1 레벨을 기준레벨로 하는 데이터신호를 인가되는4K-2번째 및 4K번째 스캔라인에 대응하는 제1 화상신호를 독출한다.
바람직하게 메모리(113)는 제1 화상신호를 프레임(frame) 단위로 저장하거나, 또는 1 라인 단위로 저장하며, 상기 메모리의 크기는 적어도 2 라인 이상의 데 이터를 저장할 수 있는 공간을 갖는다.
이와 같이 메모리(113)에서 독출된 제1 화상신호는 제어부(112)에서 제2 화상신호로 신호처리되어 데이터 구동부(140)로 출력된다.
데이터 구동부(140)는 제어부(112)로부터 입력된 제2 화상신호를 아날로그 전압 신호인 데이터 신호(D1,D2,...Dm)로 변환하여 표시부(130)의 데이터 라인(DL1,DL2,...DLm)으로 출력한다.
데이터 구동부(140)의 출력단자는 상기 데이터 라인들과 연결된다. 또한, 출력되는 데이터신호(D1,D2,...Dm)는 제2 제어신호인 반전신호(RVS)에 의해 공통전압의 레벨과 반대되는 레벨로 출력된다.
레벨 쉬프터(115)는 제어부(112)로부터 제공되는 제2 제어신호인, 수직시작신호(STV)를 레벨 쉬프팅하여 스캔개시신호(STV), 제1 클럭신호(CK), 제2 클럭신호(CKB), 제1 전원전압(VOFF) 및 제2 전원전압(VON) 등을 출력한다.
공통전압 발생부(116)는 표시부(130)내의 액정 캐패시터 및 스토리지 캐패시터의 공통 전극에 공급되는 공통전압(VCOM)을 발생한다. 이때, 공통전압의 주기는 제4 제어신호(112c)에 따라서 4H가 된다.
도 3은 도 2에 도시된 데이터 구동부(140)에 대한 상세한 블록도이다.
도 3을 참조하면, 데이터 구동부(140)는 쉬프트 레지스터(141), 도트 래치(142), 라인 래치(143), DA(Digital TO Analog) 변환기(144) 및 출력 버퍼(145)를 갖는다.
쉬프트 레지스터(141)는 제어부(110)로부터 제공되는 제2 제어신호에 기초하 여 래치 펄스를 라인 래치(143)에 출력한다.
도트 래치(142)는 제어부(110)로부터 제2 제어신호에 기초하여 순차적으로 입력되는 제2 화상 신호, 즉, R,G,B 데이터를 래치하고, 쉬프트 레지스터(141)로부터 래치 펄스가 입력되면 R,G,B 데이터를 라인 래치(143)로 출력한다.
라인 래치(143)는 1-라인 단위의 R,G,B 데이터를 래치한다. 제2 제어신호 인 로드신호(TP)가 입력되면 래치된 1-라인 데이터를 출력한다.
DA 변환기(144)는 라인 래치(143)로부터 출력되는 1-라인 데이터를 반전 신호(RVS)에 기초하여 극성을 반전시키고, 아날로그 형태의 데이터 신호(D1,D2,...Dm)로 변환하여 출력한다.
출력 버퍼(145)는 아날로그 형태로 변환된 데이터 신호(D1,D2,...Dm)를 증폭하여 출력한다. 즉, 데이터 신호(D1,D2,...Dm)는 도 1에 도시된 표시부(130)의 데이터 라인(DL1,DL2,...DLm)으로 출력된다.
도 4는 도 1에 도시된 스캔 구동부(150)에 대한 상세한 블록도이다.
도 4를 참조하면, 스캔 구동부(150)는 복수의 스테이지들(SRC1~SRCn)이 종속 연결된 하나의 제1 쉬프트 레지스터(151)로 구성된다. 즉, 각 스테이지의 출력단자(OUT)가 다음 스테이지의 입력단자(IN)에 연결됨으로써, 상기 각 스테이지가 종속적으로 연결된다.
상기 제1 쉬프트 레지스터(151)는 스캔 라인들(SL1~SLn)에 대응하는 n개의 스테이지들(SRC1~SRCn)과 하나의 더미 스테이지(SRCD)로 구성된다. 각 스테이지는 입력단자(IN), 출력단자(OUT), 제어단자(CT), 클럭신호 입력단자(CK), 제1 전원전 압단자(VOFF) 및 제2 전원전압단자(VON)를 갖는다.
첫 번째 스테이지의 입력단자(IN)에는 동작 개시신호로서 스캔개시신호(STV)가 입력되고, 나머지 스테이지의 입력단자(IN)에는 상기 개시신호로서 이전 스테이지의 출력신호가 입력된다. 물론, 매 스테이지에 캐리신호를 발생하는 캐리신호발생부를 더 구비시켜 상기 캐리신호를 나머지 스테이지의 입력단자(IN)에 공급할 수도 있다.
각 스테이지의 출력단자(OUT1~OUTn)는 스캔 라인(SL1~SLn)에 연결된다. 홀수번째 스테이지들(SRC1,SRC3)에는 제1 클럭신호(CK)가 제공되고, 짝수번째 스테이지들(SRC2,SRC4)에는 제2 클럭신호(CKB)가 제공된다. 이때, 제1 클럭신호(CK)와 제2 클럭신호(CKB)는 서로 반대되는 위상을 갖는다.
각 스테이지(SRC1, SRC2, SRC3)의 각 제어단자(CT)에는 다음 스테이지(SRC2, SRC3, SRC4)의 출력신호(OUT2, OUT3, OUT4)가 제어신호로 입력된다. 즉, 제어단자(CT)에 입력되는 제어신호는 이전 스테이지의 출력신호를 로우 레벨로 다운시키기는 리셋 기능을 수행한다.
따라서, 각 스테이지의 출력신호들이 순차적으로 액티브 구간(하이상태)을 가짐으로써, 각 출력신호의 액티브 구간에서 대응되는 게이트 라인이 순차적으로 선택된다.
도 5는 도 4에 도시한 쉬프트 레지스터의 단위 스테이지에 대한 상세한 회로도이다.
도 5를 참조하면, 단위 스테이지(160)는 풀업부(162), 풀다운부(164), 풀업 구동부(166) 및 풀다운구동부(168)을 갖는다.
풀업부(162)는 클럭신호 입력단자(CK)에 드레인이 연결되고, 제3 노드(N3)에 게이트가 연결되고, 출력단자(OUT)에 소오스가 연결된 제1 트랜지스터(Q1)로 구성된다.
풀다운부(164)는 출력단자(OUT)에 드레인이 연결되고, 제4 노드(N4)에 게이트가 연결되고, 소오스가 제1 전원전압(VOFF)에 연결된 제2 트랜지스터(Q2)로 구성된다.
풀업구동부(166)는 캐패시터(C), 제3 내지 제5 트랜지스터(Q3~Q5)로 구성된다. 캐패시터(C)는 제3 노드(N3)와 출력단자(OUT) 사이에 연결된다. 제3 트랜지스터(Q3)는 제2 전원 전압(VON)에 드레인이 연결되고, 입력단자(IN1)에 게이트가 연결되고, 제3 노드(N3)에 소오스가 연결된다.
제4 트랜지스터(Q4)는 제3 노드(N3)에 드레인이 연결되고, 제어단자(IN2)에 게이트가 연결되고, 소오스가 제1 전원전압(VOFF)에 연결된다. 제5 트랜지스터(Q5)는 제3 노드(N3)에 드레인이 연결되고, 제4 노드(N4)에 게이트가 연결되고, 소오스가 제1 전원전압(VOFF)에 연결된다. 이때, 제3 트랜지스터(Q3)의 사이즈는 제5 트랜지스터(Q5)의 사이즈보다 약 2배 정도 크게 형성된다.
풀다운구동부(168)는 제6 및 제7 트랜지스터들(Q6, Q7)로 구성된다. 제6 트랜지스터(Q6)는 제2 전원전압(VON)에 드레인과 게이트가 공통으로 연결되고, 제4 노드(N4)에 소오스가 연결된다. 제7 트랜지스터(Q7)는 제4 노드(N4)에 드레인이 연결되고, 제3 노드(N3)에 게이트가 연결되고, 소오스가 제1 전원전압(VOFF)에 연결 된다. 이때, 제6 트랜지스터(Q6)의 사이즈는 제7 트랜지스터(Q7)의 사이즈보다 약 16배 정도 크게 형성된다.
상기한 제1 내지 제7 트랜지스터(Q1~Q7)는 유효 디스플레이 영역에 형성되어 ITO와 같은 화소 전극과 연결되는 스위칭 소자와 동일한 특성을 갖는다. 즉, 상기 제1 내지 제7 트랜지스터(Q1~Q7)는 하부에 형성된 아몰퍼스-실리콘(a-Si)층과 상부에 형성된 N+ 도핑된 아몰퍼스-실리콘(a-Si)층으로 채널층을 정의하는 아몰퍼스-실리콘 박막 트랜지스터(a-Si TFT)로 형성된다.
도 6은 도 1의 액정 표시 장치에서 스캔 구동부(150)의 출력단과 표시부(130)의 스캔 라인과의 연결관계를 설명하기 위한 도면이다.
도 6을 참고하면, 스캔 구동부(150)는 복수의 스테이지가 종속 연결된 구조로서, 각 스테이지의 출력단자(OUT1,OUT2,...OUTn)는 각각의 다음 스테이지의 입력단자(IN1)에 연결된다. 또한, 복수의 스테이지 출력단(OUT1,OUT2,...OUTn)은 표시부(130)의 복수의 스캔 라인(SL1,SL2,..SLn)과 연결된다.
4K-3번째 스테이지의 출력단(OUT1)은 4K-3번째 스캔 라인(SL1)과 연결되며, 4K-2번째 스테이지의 출력단(OUT2)은 4K-1번째 스캔 라인(SL3)과 연결되고, 4K-1 번째 스테이지의 출력단(OUT3)은 4K-2번째 스캔 라인(SL2)과 연결되며, 4K번째 스테이지의 출력단(OUT4)은 4K번째 스캔 라인(SL4)과 연결된다.
즉, 4K-2번째 스테이지의 출력단(OUT2)과 4K-1번째 스테이지의 출력단(OUT3)은 4K-1번째 스캔 라인(SL3)과 4K-2번째 스캔 라인(SL2)과 교호로 연결되는 구조를 갖는다. 4K-2번째 스테이지의 출력단(OUT2)과 4K-1번째 스캔 라인(SL3)을 연결하는 제1 연결라인(171)과, 4K-1 번째 스테이지의 출력단(OUT3)과 4K-2번째 스캔 라인(SL2)을 연결하는 제2 연결라인(173)은 서로 다른 금속층으로 이루어진다.
예컨대, 제2 연결라인(173)은 4K-1번째 스테이지의 출력단(OUT3)과 4K-2번째 스캔 라인(SL2)과 동일한 제1 금속층으로 형성한다. 반면, 제1 연결라인(171)은 4K-2번째 스테이지의 출력단(OUT2)과 4K-1번째 스캔 라인(SL3)의 입력단에 제1 콘택홀(181) 및 제2 콘텍홀(183)을 형성하여 상기 제1 금속층의 상부에 형성되는 제2 금속층으로 형성한다.
이에 의해 상호 교호하는 제1 연결라인(171) 및 제2 연결라인(173) 간에 쇼트 현상을 막을 수 있다. 물론, 당업자라면 상기한 방법이외의 다양한 방법으로 교호하는 연결라인간의 쇼트되지 않는 배선 구조로 구현할 수 있음은 당연한다.
도 7은 도 6의 I-I' 라인으로 절단한 단면도를 도시한 것이다.
도 7을 참조하면, 투명 기판(101)상에 스캔 라인(SL3) 및 데이터 라인(DL1)을 형성하면서 박막 트랜지스터(TFT) 및 이외의 배선들을 형성한다. 이하에서는 박막 트랜지스터(TFT)의 형성 과정을 통해 제1 연결라인(171) 및 제2 연결라인(173)의 형성과정을 설명한다.
투명 기판(101)상에 박막 트랜지스터(TFT)의 게이트 전극(102)을 형성하기 위해 제1 금속층(102)을 형성한다. 제1 금속층(102)을 통해 스캔 라인(SL3), 제2 연결라인(173) 및 스테이지 출력단(OUT2)을 형성한다. 스테이지 출력단(OUT2)은 도 6에 도시된 4K-2번째 스테이지의 출력단(OUT2)이며, 제2 연결라인(173)은 상기 출 력단(OUT3)과 4K-2번째 스캔 라인(SL2)의 입력단을 연결하는 배선이다.
게이트 전극(102) 상에 게이트 절연막(103)이 형성되며, 게이트 절연막(103)은 제1 금속층에 의해 형성된 스캔 라인(SL3), 제2 연결라인(413) 및 스테이지 출력단(OUT2) 상에도 형성된다.
게이트 절연막(103)상에는 박막 트랜지스터(TFT)를 형성하기 위한 활성층(104) 및 오믹 접촉층(105)이 형성된다. 상기 활성층은 아몰퍼스-실리콘층이며, 상기 오믹 접촉층은 N+ 도핑된 아몰퍼스-실리콘(a-Si)층이다.
게이트 절연막(103)을 패터닝하여 스테이지 출력단(OUT2) 및 제1 연결라인(171)을 연결하기 위한 제1 콘텍홀(181)과, 스캔 라인(SL3) 및 제1 연결라인(171)을 연결하기 위한 제2 콘텍홀(183)을 형성한다. 여기서, 제1 연결라인(171)은 도 6에 도시된 4K-2번째 스테이지의 출력단(OUT2)과 4K-1번째 스캔 라인(SL3)의 입력단을 연결하는 배선이다.
박막 트랜지스터(TFT)의 소오스 전극(106) 및 드레인 전극(107)을 형성하기 위한 제2 금속층이 오믹 접촉층(105)을 커버하도록 형성된다. 이때, 제1 연결라인(171) 및 데이터 라인(DL1)이 형성된다. 즉, 제1 연결라인(171)은 제1 콘텍홀(181) 및 제2 콘텍홀(183)을 통해 4K-2번째 스테이지의 출력단(OUT2)과 4K-1번째 스캔 라인(SL3)의 입력단에 연결된다.
제2 금속층으로 형성된 소오스/드레인 전극(106,107), 데이터 라인(DL1) 및 제1 연결라인(171)을 포함하는 기판 상에는 유기 절연막(108)이 형성된다.
유기 절연막(108)을 패터닝하여 드레인 전극(107)의 일정부분에 제3 콘텍홀(185)을 형성하여 화소 전극(10)을 드레인 전극(107)과 연결한다.
상기와 같이 제1 연결라인(171) 및 제2 연결라인(173)을 교호하도록 형성한다.
도 8은 도 1에 도시된 액정 표시 장치의 구동 방법을 설명하기 위한 입출력 신호들의 타이밍 도이다.
도 8을 참조하면, 제어부(112)는 외부로부터 입력되는 제1 제어신호인, 데이터 인에이블 신호에 기초하여 제1 화상신호를 메모리(113)에 기록한다. 이하에서는 보다 상세한 설명을 위해서, 메모리(113)의 제1 어드레스에 데이터가 기록되는 타이밍 도는 "WRITE_1" 이며, 제2 어드레스에 데이터가 기록되는 타이밍 도는 "WRITE_2" 이다.
제어부(112)는 데이터 인에이블 신호에 동기를 맞추어 메모리(113)에 제1 화상신호를 라인 단위로 저장한다. 즉, 첫 번째 라인데이터(1L_DATA)를 제1 어드레스에 기록되고, 두 번째 라인데이터(2L_DATA)를 제2 어드레스에 기록한다.
두 번째 라인데이터(2L_DATA)가 제2 어드레스에 기록되면, 제어부(112)는 데이터 인에이블 신호(DE)에 기초하여 로드신호(TP)를 발생한다.
첫 번째 로드신호(TP)가 발생될 때, 제어부(112)는 제1 어드레스에서 첫 번째 라인데이터(1L_DATA)를 독출하고, 이어 제1 어드레스에 세 번째 라인데이터(3L_DATA)를 기록한다.
즉, 제어부(112)는 4H의 주기를 갖는 공통전압을 이용하여 1-라인 반전 방식 을 수행하기 위해, 메모리(133)에 기록된 데이터 중 동일레벨을 갖는 인접한 두 라인의 데이터를 순차적으로 독출한다.
도시된 바와 같이, 초기 2H 구간 동안 제1레벨의 공통전압에 대응해서는 제2 레벨의 기준레벨을 갖는 4K-3번째 및 4K-1번째 라인의 데이터를 순차적으로 독출하고, 이어서, 잔여 2H 구간 동안 제2레벨의 공통전압에 대응해서는 제1레벨의 기준레벨을 갖는 4K-2번째 및 4K번째 라인의 데이터를 순차적으로 독출한다.
한편, 메모리(113)로부터 상기 라인의 데이터가 독출됨과 동시에 빈 어드레스에는 계속해서 다음 라인의 데이터가 기록된다.
메모리(133)로부터 독출되는 라인데이터는 도시된 바와 같이, 첫 번째 라인데이터(1L_DATA), 세 번째 라인데이터(3L_DATA), 두 번째 라인데이터(2L_DATA) 및 네 번째 라인데이터(4L_DATA) 순서로 독출된다.
상기와 같이 독출된 데이터는 아날로그 형태의 데이터신호로 신호처리되어, 첫 번째 라인데이터(1L_DATA), 세 번째 라인데이터(3L_DATA), 두 번째 라인데이터(2L_DATA) 및 네 번째 라인데이터(4L_DATA)는 데이터 라인(D1,D2,...,Dm)으로 출력된다.
스캔 신호는 출력되는 라인 데이터의 순서에 대응하여 스캔 라인으로 출력된다.
4K-3번째 스캔 신호(S1)는 4K-3번째 스캔 라인(SL1)으로 출력되고, 4K-2번째 스캔 신호(S2)는 4K-1번째 스캔 라인(SL3)으로 출력되고, 4K-1번째 스캔 신호(S3)는 4K-2번째 스캔 라인(SL2)으로 출력되고, 4K번째 스캔 신호(S4)는 4K번째 스캔 라인(SL4)으로 출력된다.
도 9는 본 발명의 제2 실시예에 따른 액정 표시 장치를 설명하기 위한 개략적인 도면이다.
도 9를 참조하면, 액정 표시 장치는 구동부(210), 표시부(230), 제1 스캔 구동부(250) 및 제2 스캔 구동부(270)를 갖는다.
구동부(210)는 표시부(230)에 데이터신호 및 공통전압을 출력하고, 제1 및 제2 스캔 구동부(250,270)에 제어신호를 출력한다.
구동부(210)는 제1 레벨의 공통전압이 인가되는 초기 2H 구간 동안에는 제1 레벨에 대해 반전된 제2 레벨을 기준레벨로 하는 데이터신호를 데이터 라인으로 출력하고 제2 레벨의 공통전압이 인가되는 잔여 2H 구간 동안, 제1 레벨을 기준레벨로 하는 데이터신호를 데이터 라인으로 출력한다.
구동부(210)는 상기 초기 2H 구간 동안에는 4K-3번째 스캔라인과 4K-1번째 스캔라인을 순차적으로 액티브되고, 상기 잔여 2H 구간 동안에는 4K-2번째 스캔라인과 4K번째 스캔라인이 순차적으로 액티브되도록 제1 및 제2 스캔 구동부(250,270)를 제어한다.
표시부(230)는 다수의 데이터 라인(DL1,DL2,...DLm)과 상기 데이터 라인과 교차로 배선된 다수개의 스캔 라인(SL1,SL2,...SL2n)을 가지며, 상기 데이터 라인 및 스캔 라인에 의해 정의되는 mㅧn 개의 화소를 갖는다. 화소는 스위칭 소자(TFT), 액정 캐패시터(CLC) 및 스토리지 캐패시터(CS)를 갖는다.
스위칭 소자(TFT)의 게이트 전극은 스캔 라인과 연결되고, 소오스 전극은 상 기 데이터 라인에 연결되며, 드레인 전극은 액정 캐패시터(CLC)의 제1 전극인 화소 전극과 연결된다. 스토리지 캐패시터(CS)는 상기 게이트 전극과 상기 화소 전극에 의해 정의된다.
이에 의해 구동부(210)로부터 출력되는 주기가 4H인 공통전압은 액정 캐패시터(CLC)의 제2 전극과 스토리지 캐패시터(CS)의 공통 전극에 인가된다.
제1 스캔 구동부(250)는 구동부(210)로부터 제공되는 제어신호에 기초하여 홀수번째 스캔 신호들(S1,S3,...S2n-1)을 순차적으로 발생하여 표시부(230)의 스캔 라인으로 출력한다.
홀수번째 스캔 신호들(S1,S3,...S2n-1)은 펄스 주기가 4H인 공통전압을 이용한 1-라인 반전 방식에 따라서, 4K-3번째 스캔 신호(예컨대, S1)를 4K-3번째 스캔 라인(예컨대, SL1)으로 출력하고, 4K-1번째 스캔 신호(예컨대, S3)를 4K-2번째 스캔 라인(예컨대, SL2)으로 출력한다.
제2 스캔 구동부(270)는 구동부(210)로부터 제공되는 제어신호에 기초하여 짝수번째 스캔 신호들(S2,S4,...S2n)을 순차적으로 발생하여 표시부(230)의 스캔 라인으로 출력한다.
짝수번째 스캔 신호들(S2,S4,...S2n)은 펄스 주기가 4H인 공통전압을 이용한 1-라인 반전 방식에 따라서, 4K-2번째 스캔 신호(예컨대, S2)를 4K-1번째 스캔 라인(예컨대, SL3)으로 출력하고, 4K번째 스캔 신호(예컨대, S4)를 4K번째 스캔 라인(예컨대, SL4)으로 출력한다.
상기 제1 스캔 구동부(250) 및 제2 스캔 구동부(270)는 표시부(230)의 어레 이 기판상에 상기 스위칭 소자(TFT)가 어레이 기판상에 집적될 때 동시에 집적되는 것으로, 상기 스위칭 소자(TFT)는 아몰퍼스-실리콘 박막 트랜지스터(a-Si TFT)이다.
도 10은 도9에 도시된 구동부(210)에 대한 상세한 블록도이다.
도 10을 참조하면, 구동부(210)는 인터페이스(211), 제어부(212), 메모리(213), 데이터 구동부(214), 레벨 쉬프터(215) 및 공통전압 발생부(216)를 포함한다.
인터페이스(211)는 외부장치로부터 제1 화상신호(211a) 및 제1 제어신호(211b)를 제어부(112)로 인터페이싱한다.
제어부(212)는 제1 화상신호(211a)를 제2 화상신호로 처리하여 출력하고, 제1 제어신호(211b)에 기초하여 제2 제어신호 내지 제4 제어신호(212a 내지 212c)를 생성하여 출력한다.
제1 제어신호(211b)는 수평 및 수직동기신호(HSYNC,VSYNC), 메인클럭신호(MCK) 및 데이터 인에이블 신호(DE) 등을 포함하며, 제2 제어신호(212a)는 데이터 구동부(214)를 제어하는 수평시작신호(STH), 로드신호(TP) 및 반전신호(RVS) 등을 포함한다.
제3 제어신호(212b)는 레벨 쉬프터(115)를 제어하는 수직시작신호(STV) 및 클럭신호(CK) 등을 포함하며, 제4 제어신호(212c)는 공통전압 발생부(216)에서 발생되는 공통전압(VCOM)의 펄스 주기를 4H로 제어한다.
또한, 메모리(213)에 제1 화상신호의 기록을 제어하며, 메모리(213)에 기록 된 제1 화상신호의 독출을 제어한다. 제어부(212)는 메모리(213)에 기록된 제1 화상신호 중 상기 공통전압에 대해 반전되는 기준레벨을 갖는 제1 화상신호를 독출한다.
제1 레벨의 공통전압이 인가되는 초기 2H 구간 동안에는 제2 레벨을 기준레벨로 하는 데이터신호를 인가되는 4K-3번째 및 4K-1번째 스캔라인에 대응하는 제1 화상신호를 순차적으로 독출하고, 상기 제2 레벨의 공통전압이 인가되는 잔여 2H 구간 동안에는 상기 제1 레벨을 기준레벨로 하는 데이터신호를 인가되는4K-2번째 및 4K번째 스캔라인에 대응하는 제1 화상신호를 독출한다.
메모리(213)에는 프레임(frame) 단위로 제1 화상신호가 저장되거나, 또는 1 라인 단위로 저장되며, 메모리 크기는 적어도 2 라인 이상의 데이터를 저장할 수 있는 공간을 갖는다.
이와 같이 메모리(213)에서 독출된 제1 화상신호는 제어부(212)에서 제2 화상신호로 신호처리되어 데이터 구동부(214)로 출력된다.
데이터 구동부(214)는 제어부(212)로부터 입력된 제2 화상신호를 아날로그 전압 신호인 데이터 신호(D1,D2,...Dm)로 변환하여 표시부(230)의 데이터 라인(DL1,DL2,...DLm)으로 출력한다.
즉, 데이터 구동부(214)의 출력단자는 상기 데이터 라인들과 연결된다. 또한, 출력되는 데이터신호(D1,D2,...Dm)는 제2 제어신호인 반전신호(RVS)에 의해 공통전압의 레벨과 반대되는 레벨로 출력된다.
레벨 쉬프터(215)는 제어부(212)로부터 제공되는 제2 제어신호인, 수직시작 신호(STV)를 레벨 쉬프팅하여 스캔개시신호(STV), 제1 클럭신호(CK), 제2 클럭신호(CKB), 제1 전원전압(VOFF) 및 제2 전원전압(VON)을 제1 및 제2 스캔 구동부(250,270)에 출력한다. 이때, 제1 스캔 구동부(250)에 제1 스캔제어신호(250a)가 출력되고, 제2 스캔 구동부(270)에는 제2 스캔제어신호(270a)가 출력된다.
제1 스캔제어신호(250a)에는 스캔개시신호(STV), 제1 클럭신호(CK), 제2 클럭신호(CKB), 제1 전원전압(VOFF) 및 제2 전원전압(VON)이며, 제2 스캔제어신호(270a)는 제1 클럭신호(CK), 제2 클럭신호(CKB), 제1 전원전압(XOFF) 및 제2 전원전압(VON)이다.
공통전압 발생부(216)는 표시부(230)내의 액정 캐패시터 및 스토리지 캐패시터의 공통 전극에 공급되는 공통전압(VCOM)을 발생한다. 이때, 공통전압의 펄스 주기는 제4 제어신호(212c)에 따라서 4H 이다.
도 11은 도 9에 도시된 제1 스캔 구동부(250) 및 제2 스캔 구동부(270)에 대한 상세한 블록도이다.
도 11을 참조하면, 제1 스캔 구동부(250)는 홀수번째 스캔 신호를 출력하는 복수의 단위 스테이지(SRC1,SRC3,..,SCRD)를 갖는 제1 쉬프트 레지스터(251)를 갖는다. 제2 스캔 구동부(270)는 짝수번째 스캔 신호를 출력하는 복수의 단위 스테이지(SRC2,SRC4,..SRC2n)를 갖는 제2 쉬프트 레지스터(271)로 구성된다. 상기 제1 및 제2 쉬프트 레지스터(251,271)는 표시부(230)의 어레이 기판상에 아몰퍼스-실리콘 박막트랜지스터(a-Si TFT)가 집적될 때 상기 어레이 기판상에 같이 집적되어 형성된다.
여기서, 제1 쉬프트 레지스터(251)의 마지막 스테이지(SRCD)는 제2 쉬프트 레지스터(171)의 마지막 스테이지(SRC2n)에 제어신호를 입력하기 위한 더미 스테이지이다.
제1 쉬프트 레지스터(251)의 4K-3번째 스테이지(SRC1)의 출력신호는 4K-3번째 스캔 라인(SL1)을 통하여 제2 쉬프트 레지스터(271)의 4K-2번째 스테이지(SRC2)의 입력단자에 입력된다.
제2 쉬프트 레지스터(271)의 4K-2번째 스테이지(SRC2)의 출력신호는 4K-1번째 스캔 라인(SL3)을 통하여 제1 쉬프트 레지스터(251)의 4K-1번째 스테이지(SCR3)의 입력단자에 입력되고, 동시에 4K-3번째 스테이지(SRC1)의 제어단자에 제어신호로 입력된다.
제1 쉬프트 레지스터(251)의 4K-1번째 스테이지(SCR3)의 출력신호는 4K-2번째 스캔 라인(SL2)을 통하여 제2 쉬프트 레지스터(271)의 4K번째 스테이지(SCR4)의 입력단자에 입력되고, 동시에, 4K-2번째 스테이지(SCR2)의 제어단자에 제어신호로 입력된다.
제2 쉬프트 레지스터(271)의 4K번째 스테이지(SCR4)의 출력신호는 4K번째 스캔 라인(SL4)을 통하여 제1 쉬프트 레지스터(251)의 4K+1번째 스테이지(SCR5)의 입력단자에 입력되고, 동시에, 4K-1번째 스테이지(SCR3)의 제어단자에 제어신호로 입력된다.
이와 같은 방식으로, 제1 및 제2 스캔 구동부(250,270)의 제1 및 제2 쉬프트 레지스터(251,271)는 동작하여 스캔 신호(S1,S2,...S2n)를 생성하고, 각 스테이지 의 출력단과 스캔 라인과의 연결관계에 대응하여 스캔 라인의 액티브 순서를 4K-3, 4K-1, 4K-2 및 4K번째 라인 순으로 액티브 시킨다.
상기 도 9에 도시된 본 발명의 제2 실시예에 따른 액정 표시 장치의 구동 방법은 본 발명의 제1 실시예에 따른 액정 표시 장치의 구동 방법과 동일하므로 상세한 설명은 도 8을 참조하여 설명한 부분으로 대신한다.
도 12는 본 발명의 제3 실시예에 따른 액정 표시 장치를 설명하기 위한 도면이다.
도 12를 참조하면, 액정 표시 장치는 타이밍 제어부(310), 데이터 구동부(330), 구동전압 발생부(350), 스캔 구동부(370) 및 액정 표시 패널(390)을 가지고 있다.
타이밍 제어부(310)는 그래픽 기기와 같은 외부 장치(미도시)로부터 입력되는 제1 화상신호(DATA1)를 데이터 구동부(330)에서 처리가능한 소정의 포맷을 갖는 제2 화상신호(DATA2)로 신호처리한다. 또한, 타이밍 제어부(310)는 상기 외부 장치로부터 입력되는 제1 제어신호에 기초하여 제2 내지 제4 제어신호를 생성한다.
상기 제1 제어신호는 메인클럭신호(MCK), 수평동기신호(HSYNC), 수직동기신호(VSYNC) 및 데이터 인에이블 신호(DE)를 포함한다. 상기 제2 제어신호는 데이터 구동부(330)를 제어하는 수평시작신호(STH), 반전신호(RVS), 로드 신호(TP) 및 선택신호(SELECT)를 포함한다.
상기 제3 제어신호는 구동 전압 발생부(350)를 제어하는 신호로, 예를 들면, 반전하는 펄스를 갖는 공통전압의 주기를 4H로 제어한다. 상기 제4 제어신호는 스 캔 구동부(370)를 제어하는 스캔개시신호(STV), 클럭신호(CK) 및 출력 인에이블 신호(OE)를 포함한다.
데이터 구동부(330)는 제2 제어신호에 기초하여 제2 화상신호를 아날로그 형태의 데이터신호(D1,D2,..Dm)로 변환하여 액정 표시 패널(390)의 데이터 라인(DL1,DL2,...DLm)으로 출력한다. 또한, 데이터 구동부(330)는 두 개의 수평 라인에 해당하는 제2 화상신호를 저장할 수 있는 저장공간을 갖는다. 저장된 제2 화상신호 중 선택신호(SELECT)에 기초하여 소정 라인의 제2 화상신호를 선택하여 아날로그 형태의 데이터신호로 처리되어 출력된다. 상기 선택신호(SELECT)는 저장된 제2 화상신호 중 상기 공통전압에 대해 반전되는 기준 레벨을 갖는 제2 화상신호를 선택하기 위한 제어신호이다.
따라서, 데이터 구동부(330)는 제1 레벨의 공통전압이 출력되는 초기 2H 구간동안에는 제2 레벨을 기준레벨로 하는 4K-3번째 및 4K-1번째 라인의 데이터신호를 순차적으로 출력한다. 계속해서, 제2 레벨의 공통전압이 출력되는 잔여 2H 구간에는 상기 제1 레벨을 기준레벨로 하는 4K-2번째 및 4K번째 라인의 데이터신호를 순차적으로 출력한다.
구동 전압 발생부(350)는 제3 제어신호에 기초하여 스캔 전압(VON,VOFF) 및 공통전압(VCOM)을 발생한다. 이때, 발생되는 공통전압의 주기는 4H 이다.
스캔 구동부(370)는 제4 제어신호에 기초하여 스캔 신호(S1,S2,..Sn)를 액정 표시 패널(190)의 스캔 라인(SL1,SL2,..SLn)에 출력한다.
상기 주기가 4H인 공통전압을 이용한 1-라인 반전 방식에 따라서, 초기 2H 구간 동안은 4K-3번째 및 4K-1번째 스캔 라인을 순차적으로 액티브시키는 스캔 신호를 출력하고, 계속해서 잔여 2H 동안은 4K-2번째 및 4K번째 스캔 라인을 순차적으로 액티브시키는 스캔 신호를 출력한다.
액정 표시 패널(190)은 어레이 기판, 상부 기판 및 상기 기판들 사이에 개재된 액정층을 갖는다.
상기 어레이 기판은 다수의 데이터 라인(DL1,DL2,...DLm)과 상기 데이터 라인과 교차로 배선된 다수개의 스캔 라인(SL1,SL2,...SLn)을 가지며, 상기 데이터 라인 및 스캔 라인에 의해 정의되는 mㅧn 개의 화소를 갖는다.
상기 화소는 스위칭 소자(TFT), 액정 캐패시터(CLC) 및 스토리지 캐패시터(CS)를 갖는다. 스위칭 소자(TFT)의 게이트 전극은 스캔 라인과 연결되고, 소오스 전극은 상기 데이터 라인에 연결되며, 드레인 전극은 액정 캐패시터(CLC)의 제1 전극인 화소 전극과 연결된다. 스토리지 캐패시터(CS)는 상기 게이트 전극과 상기 화소 전극에 의해 정의된다.
상기 상부 기판은 상기 화소에 대응하는 위치에 컬러를 갖는 컬러 필터를 가지며 상기 액정 캐패시터(CLC)의 제2 전극인 공통 전극을 갖는다.
상기 액정 캐패시터의 제2 전극과 상기 스토리지 캐패시터의 공통 전극에는 구동 전압 발생부(350)로부터 발생된 펄스 주기가 4H 인 공통전압(VCOM)이 인가된다.
도 13은 도 12에 도시된 액정 표시 장치의 데이터 구동부(330)에 대한 상세한 블록도이다.
도 13을 참조하면, 데이터 구동부(330)는 쉬프트 레지스터(331), 도트 래치(332), 라인 래치부(333), DA(Digital TO Analog) 변환기(334) 및 출력 버퍼(335)를 갖는다.
쉬프트 레지스터(331)는 타이밍 제어부(310)로부터 제공되는 소정의 제어신호에 기초하여 래치 펄스를 라인 데이터 래치(333)에 출력한다.
도트 래치(332)는 타이밍 제어부(310)로부터 도트 클럭에 맞추어 순차적으로 입력되는 제2 데이터신호, 즉, R,G,B 데이터를 래치하고, 쉬프트 레지스터(331)로부터 제공되는 래치 신호에 기초하여 라인 래치부(333)로 출력한다.
라인 래치부(333)는 라인 단위의 데이터를 래치하는 제1 라인래치(333-1) 및 제2 라인래치(333-2)를 갖는다. 제1 라인래치(333-1) 및 제2 라인래치(333-2)에는 도트 래치(332)로부터 출력되는 라인 단위의 데이터를 각각 래치한다.
라인 래치부(333)는 선택신호(SELECT)에 기초하여 제1 라인래치(333-1) 및 제2 라인래치(333-2)에 래치된 두 개 라인의 데이터 중 해당하는 라인의 데이터를 출력하고, 동시에, 다음 라인의 데이터를 데이터가 출력된 빈 래치에 래치한다.
선택신호(SELECT)는 라인 래치부(333)에 래치된 데이터 중 초기 2H 구간 동안 제1레벨의 공통전압에 대응해서는 제2 레벨의 기준레벨을 갖는 4K-3번째 및 4K-1번째 라인의 데이터를 순차적으로 선택한다. 계속해서, 잔여 2H 구간 동안 제2레벨의 공통전압에 대응해서는 제1레벨의 기준레벨을 갖는 4K-2번째 및 4K번째 라인의 데이터를 순차적으로 선택한다.
DA 변환기(334)는 라인 래치부(333)로부터 출력되는 데이터신호를 타이밍 제 어부(310)로부터 제공되는 반전신호(RVS)에 기초하여 공통전압에 대해 반전된 기준레벨을 적용하고, 아날로그 형태의 데이터신호로 변환하여 출력한다.
출력 버퍼(335)는 아날로그 형태로 변환된 데이터신호(D1,D2,...Dm)를 증폭하여 액정 표시 패널(390)의 데이터 라인(DL1,DL2,...DLm)으로 출력한다.
도 14는 도 12에 도시된 액정 표시 장치의 구동 방법을 설명하기 위한 입출력 신호들의 타이밍 도이다.
도 14를 참조하면, 타이밍 제어부(310)는 외부 장치로부터 입력되는 제1 화상신호 및 제1 제어신호에 기초하여 데이터 구동부(330)에 제2 화상신호 및 제2 제어신호를 출력한다.
데이터 구동부(330)에 입력되는 도트 단위의 데이터를 쉬프트 레지스터(331) 및 도트 래치(332)를 통해서 라인 단위의 데이터로 라인 래치부(333)에 래치한다. 라인 래치부(333)는 제1 및 제2 라인래치(333-1,333-2)에 두 라인의 데이터를 래치한다.
타이밍 제어부(310)는 라인 래치부(333)에 래치된 두 라인의 데이터를 로드신호(TP) 및 선택신호(SELECT)에 기초하여 출력한다.
예컨대, 도시된 바와 같이 선택신호(SELECT)가 '로우'이면 제1 라인래치(333-1)에 래치된 라인데이터를 출력하고, '하이'이면 제2 라인래치(333-2)에 래치된 라인데이터를 출력한다.
라인 래치부(333)는 선택신호(SELECT)에 기초하여 래치된 라인 데이터 중 초기 2H 구간 동안 제1 레벨("로우")의 공통전압에 대응해서는 제2 레벨("하이")의 기준레벨을 갖는 4K-3번째 및 4K-1번째 라인의 데이터를 순차적으로 출력하고, 계속해서, 잔여 2H 구간 동안 제2 레벨("하이")의 공통전압에 대응해서는 제1 레벨("로우")의 기준레벨을 갖는 4K-2번째 및 4K번째 라인의 데이터를 순차적으로 출력한다.
한편, 제1 및 제2 라인래치(333-1,333-2)에 래치된 라인데이터 중 하나의 라인데이터가 출력되면, 빈 라인래치에는 입력되는 다음 라인의 데이터가 래치된다.
상기와 같이 라인 래치부(333)로부터 출력된 라인 데이터는 공통전압의 레벨과 반전된 레벨의 기준레벨이 적용되어, 아날로그 형태의 데이터신호로 신호처리된다.
출력 버퍼(335)로부터 출력되는 데이터는 도시된 바와 같이, 첫 번째 라인데이터(1L_DATA), 세 번째 라인데이터(3L_DATA), 두 번째 라인데이터(2L_DATA) 및 네 번째 라인데이터(4L_DATA)는 데이터 라인(D1,D2,...,Dm)으로 출력된다.
스캔 신호는 출력되는 라인 데이터의 순서에 대응하여 스캔 라인으로 출력된다.
4K-3번째 스캔 신호(S1)는 4K-3번째 스캔 라인(SL1)으로 출력되고, 4K-2번째 스캔 신호(S2)는 4K-1번째 스캔 라인(SL3)으로 출력되고, 4K-1번째 스캔 신호(S3)는 4K-2번째 스캔 라인(SL2)으로 출력되고, 4K번째 스캔 신호(S4)는 4K번째 스캔 라인(SL4)으로 출력된다.
도 15는 본 발명의 제4 실시예에 따른 액정 표시 장치를 설명하기 위한 도면이다.
도 15를 참조하면, 액정 표시 장치는 타이밍 제어부(410), 데이터 구동부(430), 구동전압 발생부(450), 제1 스캔 구동부(470), 제2 스캔 구동부(480) 및 액정 표시 패널(490)을 가지고 있다.
타이밍 제어부(410)는 외부 장치(미도시)로부터 입력되는 제1 데이터신호(DATA1)를 제2 데이터신호(DATA2)로 신호처리 데이터 구동부(430)로 출력한다. 또한, 상기 외부 장치로부터 입력되는 제1 제어신호에 기초하여 제2 내지 제4 제어신호를 생성한다.
데이터 구동부(430)는 제2 제어신호에 기초하여 제2 데이터신호(DATA2)를 아날로그 형태의 제3 데이터신호(D1,D2,..Dm)로 변환하여 액정 표시 패널(290)의 데이터 라인(DL1,DL2,...DLm)으로 출력한다.
데이터 구동부(430)는 두 개 이상이 라인 데이터를 저장하기 위한 래치를 갖는다. 상기 래치에 두 개의 라인 데이터는 제2 제어신호인 선택신호(SELECT)에 기초하여 소정 라인의 데이터를 선택하고, 선택된 라인의 데이터를 아날로그 형태의 데이터신호로 변환하여 출력한다. 상기 선택신호(SELECT)는 저장된 제2 화상신호 중 상기 공통전압에 대해 반전되는 기준 레벨을 갖는 제2 화상신호를 선택하기 위한 제어신호이다.
따라서, 데이터 구동부(430)는 제1 레벨의 공통전압이 출력되는 초기 2H 구간동안에는 제2 레벨을 기준레벨로 하는 4K-3번째 및 4K-1번째 라인의 데이터신호를 순차적으로 출력한다. 계속해서, 제2 레벨의 공통전압이 출력되는 잔여 2H 구간에는 상기 제1 레벨을 기준레벨로 하는 4K-2번째 및 4K번째 라인의 데이터신호를 순차적으로 출력한다.
데이터 구동부(430)의 상세한 블록도는 앞서 설명된 도 13에 도시된 데이터 구동부(330)와 그 구성 및 작용이 동일하므로, 상세한 설명은 생략한다.
구동 전압 발생부(450)는 제3 제어신호에 기초하여 스캔 전압(VON,VOFF) 및 공통전압(VCOM)을 발생한다. 이때, 발생되는 공통전압의 주기는 4H 이다.
제1 및 제2 스캔 구동부(470,480)는 제4 제어신호에 기초하여 스캔 신호(S1,S2,..S2n)를 액정 표시 패널(490)의 스캔 라인(SL1,SL2,..SL2n)으로 출력한다. 제1 스캔 구동부(470)는 홀수번째 스캔 신호(S1,S3,..S2n-1)를 출력하며, 제2 스캔 구동부(480)는 짝수번째 스캔 신호(S2,S4,...S2n)를 출력한다.
상기 주기가 4H인 공통전압을 이용한 1-라인 반전 방식에 따라서, 초기 2H 구간 동안은 4K-3번째 및 4K-1번째 스캔 라인을 순차적으로 액티브시키는 스캔 신호를 출력하고, 계속해서 잔여 2H 동안은 4K-2번째 및 4K번째 스캔 라인을 순차적으로 액티브시키는 스캔 신호를 출력한다.
액정 표시 패널(490)은 어레이 기판, 상부 기판 및 상기 기판들 사이에 개재된 액정층을 갖는다.
상기 어레이 기판은 다수의 데이터 라인(DL1,DL2,...DLm)과 상기 데이터 라인과 교차로 배선된 다수개의 스캔 라인(SL1,SL2,...SL2n)을 가지며, mㅧn 개의 화소를 갖는다. 상기 화소는 스위칭 소자(TFT), 액정 캐패시터(CLC) 및 스토리지 캐패시터(CS)를 갖는다.
상기 상부 기판은 상기 화소에 대응하는 위치에 컬러를 갖는 컬러 필터를 가 지며 상기 액정 캐패시터(CLC)의 제2 전극인 공통 전극을 갖는다. 상기 액정 캐패시터 및 스토리지 캐패시터의 공통 전극에 구동 전압 발생부(450)로부터 발생된 펄스 주기가 4H인 공통전압(VCOM)이 인가된다.
상기한 제4 실시예에 따른 액정 표시 장치의 구동 방법은 도 14를 참고하여 설명된 제3 실시예에 따른 액정 표시 장치의 구동 방법과 동일하므로 생략한다.
도 16은 본 발명의 제5 실시예에 따른 액정 표시 장치를 설명하기 위한 도면이다.
도 16을 참조하면, 액정 표시 장치는 타이밍 제어부(510), 데이터 구동부(530), 구동전압 발생부(550), 스캔 구동부(597)가 집적화된 액정 표시 패널(590)을 가지고 있다.
타이밍 제어부(510)는 외부 장치(미도시)로부터 입력되는 제1 화상신호(DATA1)를 제2 화상신호(DATA2)로 신호처리 데이터 구동부(530)로 출력한다. 또한, 상기 외부 장치로부터 입력되는 제1 제어신호에 기초하여 제2 내지 제4 제어신호를 생성한다.
데이터 구동부(530)는 제2 제어신호에 기초하여 제2 화상신호(DATA2)를 아날로그 형태의 데이터신호(D1,D2,..Dm)로 변환하여 액정 표시 패널(590)의 데이터 라인(DL1,DL2,...DLm)으로 출력한다.
데이터 구동부(530)는 두 개의 수평 라인에 해당하는 제2 화상신호를 저장할 수 있는 저장공간을 갖는다. 저장된 제2 화상신호 중 선택신호(SELECT)에 기초하여 소정 라인의 제2 화상신호를 선택하여 아날로그 형태의 데이터신호로 처리되어 출 력된다. 상기 선택신호(SELECT)는 저장된 제2 화상신호 중 상기 공통전압에 대해 반전되는 기준 레벨을 갖는 제2 화상신호를 선택하기 위한 제어신호이다.
따라서, 데이터 구동부(530)는 제1 레벨의 공통전압이 출력되는 초기 2H 구간동안에는 제2 레벨을 기준레벨로 하는 4K-3번째 및 4K-1번째 라인의 데이터신호를 순차적으로 출력한다. 계속해서, 제2 레벨의 공통전압이 출력되는 잔여 2H 구간에는 상기 제1 레벨을 기준레벨로 하는 4K-2번째 및 4K번째 라인의 데이터신호를 순차적으로 출력한다.
데이터 구동부(530)의 상세한 블록도는 앞서 설명된 도 13에 도시된 데이터 구동부(330)와 그 구성 및 작용이 동일하므로, 상세한 설명은 생략한다.
구동 전압 발생부(550)는 제3 제어신호에 기초하여 스캔 전압(VON,VOFF) 및 공통전압(VCOM)을 발생한다. 이때, 발생되는 공통전압의 주기는 4H 이다.
액정 표시 패널(590)은 어레이 기판, 상부 기판 및 상기 기판들 사이에 개재된 액정층을 갖는다.
상기 어레이 기판은 다수의 데이터 라인(DL1,DL2,...DLm)과 상기 데이터 라인과 교차로 배선된 다수개의 스캔 라인(SL1,SL2,...SL2n)을 가지며, mㅧn 개의 화소를 갖는다. 상기 화소는 스위칭 소자(TFT), 액정 캐패시터(CLC) 및 스토리지 캐패시터(CS)를 갖는다. 상기 스캔 라인(SL1,SL2,...SL2n)과 연결되며, 스캔 신호(S1,S2,...Sn)를 생성하는 스캔 구동부(597)를 갖는다.
스캔 구동부(597)는 상기 주기가 4H인 공통전압을 이용한 1-라인 반전 방식에 따라서, 초기 2H 구간 동안은 4K-3번째 및 4K-1번째 스캔 라인을 순차적으로 액 티브시키는 스캔 신호를 출력하고, 계속해서 잔여 2H 동안은 4K-2번째 및 4K번째 스캔 라인을 순차적으로 액티브시키는 스캔 신호를 출력한다.
스캔 구동부(597)는 앞서 설명된 도 4에 도시된 바와 같이, 복수의 스테이지들(SRC1~SRCn)이 종속 연결된 하나의 제1 쉬프트 레지스터(151)로 구성된다. 각 스테이지의 출력단자(OUT)가 다음 스테이지의 입력단자(IN)에 연결됨으로써, 상기 각 스테이지가 종속적으로 연결되는 구조를 갖는다.
상기 제1 쉬프트 레지스터를 갖는 스캔 구동부(597)에 대한 구성 및 작용은 도 4를 참조하여 설명된 바와 동일하므로 상세한 설명은 생략한다.
상기 상부 기판은 상기 화소에 대응하는 위치에 색상을 갖는 컬러 필터를 가지며 상기 액정 캐패시터(CLC)의 제2 전극인 공통 전극을 갖는다. 상기 액정 캐패시터 및 상기 스토리지 캐패시터의 공통 전극에는 구동 전압 발생부(550)로부터 발생된 펄스 주기가 4H인 공통전압(VCOM)이 인가된다.
상기한 제5 실시예에 따른 액정 표시 장치의 구동 방법은 도 14를 참고하여 설명된 제3 실시예에 따른 액정 표시 장치의 구동 방법과 동일하므로 생략한다.
도 17은 본 발명의 제6 실시예에 따른 액정 표시 장치를 설명하기 위한 도면이다.
도 17을 참조하면, 액정 표시 장치는 타이밍 제어부(610), 데이터 구동부(630), 구동전압 발생부(650) 및 제1 및 제2 스캔 구동부(697,698)가 집적화된 액정 표시 패널(690)을 가지고 있다.
타이밍 제어부(610)는 외부 장치(미도시)로부터 입력되는 제1 화상신호(DATA1)를 제2 화상신호(DATA2)로 신호처리하여 데이터 구동부(630)로 출력한다. 또한, 상기 외부 장치로부터 입력되는 제1 제어신호에 기초하여 제2 내지 제4 제어신호를 생성하여 출력한다.
데이터 구동부(630)는 제2 제어신호에 기초하여 제2 화상신호(DATA2)를 아날로그 형태의 데이터신호(D1,D2,..Dm)로 변환하여 액정 표시 패널(690)의 데이터 라인(DL1,DL2,...DLm)으로 출력한다.
데이터 구동부(630)는 두 개의 이상의 수평 라인에 해당하는 제2 화상신호를 저장할 수 있는 저장공간을 갖는다. 저장된 제2 화상신호 중 선택신호(SELECT)에 기초하여 소정 라인의 제2 화상신호를 선택하여 아날로그 형태의 데이터신호로 처리되어 출력된다. 상기 선택신호(SELECT)는 저장된 제2 화상신호 중 상기 공통전압에 대해 반전되는 기준 레벨을 갖는 제2 화상신호를 선택하기 위한 제어신호이다.
따라서, 데이터 구동부(630)는 제1 레벨의 공통전압이 출력되는 초기 2H 구간동안에는 제2 레벨을 기준레벨로 하는 4K-3번째 및 4K-1번째 라인의 데이터신호를 순차적으로 출력한다. 계속해서, 제2 레벨의 공통전압이 출력되는 잔여 2H 구간에는 상기 제1 레벨을 기준레벨로 하는 4K-2번째 및 4K번째 라인의 데이터신호를 순차적으로 출력한다.
데이터 구동부(630)의 상세한 블록도는 앞서 설명된 도 13에 도시된 데이터 구동부(330)와 그 구성 및 작용이 동일하므로, 상세한 설명은 생략한다.
구동 전압 발생부(650)는 제3 제어신호에 기초하여 스캔 전압(VON,VOFF) 및 공통전압(VCOM)을 발생한다. 상기 공통전압(VCOM)의 주기는 4H 이다.
액정 표시 패널(690)은 어레이 기판, 상부 기판 및 상기 기판들 사이에 개재된 액정층을 갖는다.
상기 어레이 기판은 다수의 데이터 라인(DL1,DL2,...DLm)과 상기 데이터 라인과 교차로 배선된 다수개의 스캔 라인(SL1,SL2,...SL2n)을 가지며, mㅧn 개의 화소를 갖는다. 상기 화소는 스위칭 소자(TFT), 액정 캐패시터(CLC) 및 스토리지 캐패시터(CS)를 갖는다.
상기 스캔 라인(SL1,SL2,...SL2n)과 연결되며, 홀수번째 스캔 신호(S1,S3,...S2n-1)를 생성하는 제1 스캔 구동부(697)와, 짝수번째 스캔 신호(S2,S4,...S2n)를 생성하는 제2 스캔 구동부(698)를 갖는다.
제1 및 제2 스캔 구동부(697,698)는 상기 주기가 4H인 공통전압을 이용한 1-라인 반전 방식에 따라서, 초기 2H 구간 동안은 4K-3번째 및 4K-1번째 스캔 라인을 순차적으로 액티브시키는 스캔 신호를 출력하고, 계속해서 잔여 2H 동안은 4K-2번째 및 4K번째 스캔 라인을 순차적으로 액티브시키는 스캔 신호를 출력한다.
제1 및 제2 스캔 구동부(697,698)는 앞서 설명된 도 11에 도시된 바와 같이, 홀수번째 스캔 신호를 출력하는 복수의 스테이지(SRC1,SRC3,..,SCRD)를 갖는 제1 쉬프트 레지스터(251)를 갖으며, 짝수번째 스캔 신호를 출력하는 복수의 스테이지(SRC2,SRC4,..SRC2n)를 갖는 제2 쉬프트 레지스터(271)로 각각 구성된다.
상기 제1 및 제 쉬프트 레지스터를 갖는 제1 및 제2 스캔 구동부(697,698)에 대한 구성 및 작용은 도 11을 참조하여 설명된 바와 동일하므로 상세한 설명은 생략한다.
상기 상부 기판은 상기 화소에 대응하는 위치에 색상을 갖는 컬러 필터를 가지며 상기 액정 캐패시터(CLC)의 제2 전극인 공통 전극을 갖는다. 상기 액정 캐패시터 및 상기 스토리지 캐패시터의 공통 전극에는 구동 전압 발생부(650)로부터 발생된 주기가 4H인 공통전압(VCOM)이 인가된다.
상기한 제6 실시예에 따른 액정 표시 장치의 구동 방법은 도 14를 참고하여 설명된 제3 실시예에 따른 액정 표시 장치의 구동 방법과 동일하므로 생략한다.
이상에서 설명한 바와 같이, 본 발명에 따르면 4H의 펄스 주기를 갖는 공통전압을 이용한 1-라인 반전 방식을 적용함으로써 표시 장치의 소비 전력을 소모를 절감할 수 있다.
기존의 2H의 펄스 주기를 갖는 공통전압을 이용한 1-라인 반전 방식을 적용한 표시 장치에 비해 주기가 1/2로 줄어들게 됨으로써 표시 장치의 소비 전력도 상대적으로 절감할 수 있게 된다.
특히, 한정된 밧데리를 사용하는 중소형에서는 불필요한 전력 낭비를 줄일 수 있음으로서 사용효율을 보다 향상시킬 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (33)

  1. 제1 방향으로 형성된 복수의 데이터 라인들;
    제2 방향으로 형성된 복수의 스캔 라인들;
    상기 데이터 라인과 상기 스캔 라인에 의해 정의되는 영역에 형성된 화소부; 및
    복수의 스테이지들이 연결되고, 스캔개시신호의 입력에 따라 각 스테이지들의 출력신호들을 상기 복수의 스캔 라인들에 출력하는 쉬프트 레지스터를 포함하고,
    4K-3번째 스테이지의 출력단은 4K-3번째 스캔 라인에 연결되고(여기서, K는 자연수), 4K-2번째 스테이지의 출력단은 4K-1번째 스캔 라인에 연결되며, 4K-1번째 스테이지의 출력단은 4K-2번째 스테이지에 연결되고, 4K번째 스테이지의 출력단은 4K번째 스캔 라인에 연결되는 것을 특징으로 하는 어레이 기판.
  2. 제1항에 있어서, 상기 화소부에는 제1 전류전극이 상기 데이터 라인에 연결되고, 제어전극이 상기 스캔 라인에 연결된 스위칭 소자가 형성되며, 상기 스위칭 소자는 아몰퍼스-실리콘 박막 트랜지스터인 것을 특징으로 하는 어레이 기판.
  3. 제2항에 있어서, 상기 쉬프트 레지스터는 복수의 아몰퍼스-실리콘 박막 트랜지스터들을 포함하는 것을 특징으로 하는 어레이 기판.
  4. 제1항에 있어서, 상기 쉬프트레지스터는
    홀수번째 스캔신호를 출력하는 복수의 스테이지를 갖는 제1 쉬프트레지스터와, 짝수번째 스캔신호를 출력하는 복수의 스테이지를 갖는 제2 쉬프트레지스터를 포함하며,
    상기 제1 쉬프트레지스터의 4K-3번째 스테이지의 출력단은 4K-3번째 스캔 라인에 연결되고, 4K-1번째 스테이지의 출력단은 4K-2번째 스테이지에 연결되며,
    상기 제2 쉬프트레지스터의 4K-2번째 스테이지의 출력단은 4K-1번째 스캔 라인에 연결되고, 4K번째 스테이지의 출력단은 4K번째 스캔 라인에 연결되는 것을 특징으로 하는 어레이 기판.
  5. 제4항에 있어서, 상기 제1 쉬프트레지스터는 상기 스캔 라인의 일방에 구비되고, 상기 제2 쉬프트레지스터는 상기 스캔 라인의 타방에 구비되는 것을 특징으로 하는 어레이 기판.
  6. 복수의 데이터 라인과, 복수의 스캔 라인과, 상기 데이터 라인과 스캔 라인에 연결된 스위칭 소자와, 일단은 상기 스위칭 소자에 연결되고 타단은 공통전압을 공급받는 액정 캐패시터를 포함하는 표시부;
    상기 타단에 제1 레벨의 공통전압을 제1 구간 동안 출력하고, 계속해서 상기 제1 레벨에 대해 반전된 제2 레벨의 공통전압을 제2 구간 동안 출력하는 전압 발생 부;
    상기 제1 구간 동안 상기 제2 레벨을 기준레벨로 하여 4K-3번째 및 4K-1번째 스캔 라인에 대응하는 데이터신호를 상기 데이터 라인에 순차적으로 출력하고, 상기 제2 구간 동안 상기 제1 레벨을 기준레벨로 하여 4K-2번째 및 4K번째 스캔 라인에 대응하는 데이터신호를 상기 데이터 라인에 순차적으로 출력하는 제1 구동부(여기서, K는 자연수); 및
    상기 제1 구간 동안 4K-3번째 및 4K-1번째 스캔 라인을 순차적으로 액티브시키는 스캔 신호를 출력하고, 계속해서 상기 제2 구간 동안 4K-2번째 및 4K번째 스캔 라인을 순차적으로 액티브시키는 스캔 신호를 출력하는 제2 구동부를 포함하는 표시 장치.
  7. 제6항에 있어서, 상기 표시부는 일단이 상기 액정 캐패시터의 일단에 연결된 스토리지 캐패시터를 더 포함하고,
    상기 공통전압은 상기 스토리지 캐패시터의 타단에 공급되는 것을 특징으로 하는 표시 장치.
  8. 제6항에 있어서, 상기 제1 구동부는,
    외부로부터 입력되는 제1 화상신호를 저장하는 저장부;
    상기 제1 화상신호를 상기 저장부에 저장하고, 저장된 상기 제1 화상신호 중 상기 공통전압과 반전되는 기준레벨을 갖는 제1 화상신호를 독출하여 제2 화상신호 로 신호처리하는 제어부; 및
    상기 제2 화상신호를 아날로그 형태의 데이터신호로 처리하여 상기 데이터 라인으로 출력하는 데이터 구동부를 포함하는 표시 장치.
  9. 제8항에 있어서, 상기 데이터 구동부는,
    래치신호를 출력하는 쉬프트레지스터;
    상기 제2 화상신호를 도트 단위로 래치하고, 래치된 상기 화상신호를 상기 래치신호가 입력되면 출력하는 도트 래치;
    상기 도트 래치로부터 출력된 상기 제2 화상신호를 라인 단위로 래치하고, 로드 신호가 입력되면 출력하는 라인 래치; 및
    상기 제2 화상신호를 상기 기준레벨을 적용하여 아날로그 형태의 데이터신호로 출력하는 디지털-아날로그 변환기를 포함하는 표시 장치.
  10. 제6항에 있어서, 상기 제1 구동부는,
    래치신호를 출력하는 쉬프트레지스터;
    외부로부터 입력되는 제1 화상신호를 도트 단위로 래치하고, 래치된 상기 제1 화상신호를 상기 래치신호가 입력되면 출력하는 도트 래치;
    상기 제1 화상신호를 래치하고, 상기 래치된 제1 화상신호 중 상기 공통전압과 반전되는 기준레벨을 갖는 제2 화상신호를 선택하여 출력하는 라인 래치; 및
    선택된 상기 제2 화상신호를 상기 기준레벨을 적용하여 아날로그 형태의 데 이터신호로 출력하는 디지털-아날로그 변환기를 포함하는 표시 장치.
  11. 제6항에 있어서, 상기 제2 구동부는 복수의 스테이지를 갖는 하나의 쉬프트 레지스터로 구비되며,
    스캔개시신호 또는 이전 스테이지로부터 출력되는 개시신호를 입력하고, 4K-3번째 스캔라인에 출력신호를 출력하는 제1 스테이지;
    상기 제1 스테이지의 출력신호를 입력하고, 4K-1번째 스캔라인에 출력신호를 출력하는 제2 스테이지;
    상기 제2 스테이지의 출력신호를 입력하고, 4K-2번째 스캔 라인에 출력신호를 출력하는 제3 스테이지; 및
    상기 제3 스테이지의 출력신호를 입력하고, 4K번째 스캔라인에 출력신호를 출력하는 제4 스테이지를 포함하는 표시 장치.
  12. 제6항에 있어서, 상기 제2 구동부는,
    홀수번째 스캔신호를 생성하는 제1 스캔 구동부; 및
    짝수번째 스캔신호를 생성하는 제2 스캔 구동부를 포함하는 표시 장치.
  13. 제12항에 있어서, 상기 제1 및 제2 스캔 구동부는 복수의 스테이지를 갖는 제1 및 제2 쉬프트 레지스터를 각각 구비하며,
    상기 제1 쉬프트 레지스터는,
    스캔개시신호 또는 이전 스테이지로부터 출력되는 개시신호를 입력하고, 4K-3번째 스캔라인에 출력신호를 출력하는 제1 스테이지; 및
    제2 스테이지의 출력신호를 입력하고, 4K-2번째 스캔 라인에 출력신호를 출력하는 제3 스테이지를 포함하며,
    상기 제2 스캔 구동부는,
    상기 제1 스테이지의 출력신호를 입력하고, 4K-1번째 스캔라인에 출력신호를 출력하는 제2 스테이지; 및
    상기 제3 스테이지의 출력신호를 입력하고, 4K번째 스캔라인에 출력신호를 출력하는 제4 스테이지를 포함하는 표시 장치.
  14. 복수의 데이터 라인과, 복수의 스캔 라인과, 상기 데이터 라인과 스캔 라인에 연결된 스위칭 소자와, 일단은 상기 스위칭 소자에 연결되고 타단은 공통전압을 공급받는 액정 캐패시터를 포함하는 표시 장치의 구동 장치에 있어서,
    상기 타단에 제1 레벨의 공통전압을 제1 구간 동안 출력하고, 계속해서 상기 제1 레벨에 대해 반전된 제2 레벨의 공통전압을 제2 구간 동안 출력하는 전압 발생부;
    상기 제1 구간 동안 상기 제2 레벨을 기준레벨로 하여 4K-3번째 및 4K-1번째 스캔 라인에 대응하는 데이터신호를 상기 데이터 라인에 순차적으로 출력하고, 상기 제2 구간 동안 상기 제1 레벨을 기준레벨로 하여 4K-2번째 및 4K번째 스캔 라인에 대응하는 데이터신호를 상기 데이터 라인에 순차적으로 출력하는 제1 구동부(여 기서, K는 자연수); 및
    상기 제1 구간 동안 4K-3번째 및 4K-1번째 스캔 라인을 순차적으로 액티브시키는 스캔 신호를 출력하고, 계속해서 상기 제2 구간 동안 4K-2번째 및 4K번째 스캔 라인을 순차적으로 액티브시키는 스캔 신호를 출력하는 제2 구동부를 포함하는 표시 장치.
  15. 제14항에 있어서, 상기 표시부는 일단이 상기 액정 캐패시터의 일단에 연결된 스토리지 캐패시터를 더 포함하고,
    상기 공통전압은 상기 스토리지 캐패시터의 타단에 공급되는 것을 특징으로 하는 표시 장치의 구동 장치.
  16. 제14항에 있어서, 상기 제1 구동부는, 외부로부터 입력되는 제1 화상신호를 저장하는 저장부;
    상기 제1 화상신호를 상기 저장부에 저장하고, 저장된 상기 제1 화상신호 중 상기 공통전압과 반전되는 기준레벨을 갖는 제1 화상신호를 독출하여 제2 화상신호로 신호처리하는 제어부; 및
    상기 제2 화상신호를 아날로그 형태의 데이터신호로 처리하여 상기 데이터 라인으로 출력하는 데이터 구동부를 포함하는 표시 장치의 구동 장치.
  17. 제14항에 있어서, 상기 데이터 구동부는,
    래치신호를 출력하는 쉬프트레지스터;
    상기 제2 화상신호를 도트 단위로 래치하고, 래치된 상기 화상신호를 상기 래치신호가 입력되면 출력하는 도트 래치;
    상기 도트 래치로부터 출력된 상기 제2 화상신호를 라인 단위로 래치하고, 로드 신호가 입력되면 출력하는 라인 래치; 및
    상기 제2 화상신호를 상기 기준레벨을 적용하여 아날로그 형태의 데이터신호로 출력하는 디지털-아날로그 변환기를 포함하는 표시 장치의 구동 장치.
  18. 제14항에 있어서, 상기 제1 구동부는,
    래치신호를 출력하는 쉬프트레지스터;
    외부로부터 입력되는 제1 화상신호를 도트 단위로 래치하고, 래치된 상기 제1 화상신호를 상기 래치신호가 입력되면 출력하는 도트 래치;
    상기 제1 화상신호를 래치하고, 상기 래치된 제1 화상신호 중 상기 공통전압과 반전되는 기준레벨을 갖는 제2 화상신호를 선택하여 출력하는 라인 래치; 및
    선택된 상기 제2 화상신호를 상기 기준레벨을 적용하여 아날로그 형태의 데이터신호로 출력하는 디지털-아날로그 변환기를 포함하는 표시 장치의 구동 장치.
  19. 제14항에 있어서, 상기 제2 구동부는 복수의 스테이지를 갖는 하나의 쉬프트 레지스터로 구비되며,
    스캔개시신호 또는 이전 스테이지로부터 출력되는 개시신호를 입력하고, 4K- 3번째 스캔라인에 출력신호를 출력하는 제1 스테이지;
    상기 제1 스테이지의 출력신호를 입력하고, 4K-1번째 스캔라인에 출력신호를 출력하는 제2 스테이지;
    상기 제2 스테이지의 출력신호를 입력하고, 4K-2번째 스캔 라인에 출력신호를 출력하는 제3 스테이지; 및
    상기 제3 스테이지의 출력신호를 입력하고, 4K번째 스캔라인에 출력신호를 출력하는 제4 스테이지를 포함하는 표시 장치의 구동 장치.
  20. 제14항에 있어서, 상기 제2 구동부는,
    홀수번째 스캔신호를 생성하는 제1 스캔 구동부; 및
    짝수번째 스캔신호를 생성하는 제2 스캔 구동부를 포함하는 표시 장치의 구동 장치.
  21. 제20항에 있어서, 상기 제1 및 제2 스캔 구동부는 복수의 스테이지를 갖는 제1 및 제2 쉬프트 레지스터를 각각 구비하며,
    상기 제1 쉬프트 레지스터는,
    스캔개시신호 또는 이전 스테이지로부터 출력되는 개시신호를 입력하고, 4K-3번째 스캔라인에 출력신호를 출력하는 제1 스테이지; 및
    제2 스테이지의 출력신호를 입력하고, 4K-2번째 스캔 라인에 출력신호를 출력하는 제3 스테이지를 포함하며,
    상기 제2 스캔 구동부는,
    상기 제1 스테이지의 출력신호를 입력하고, 4K-1번째 스캔라인에 출력신호를 출력하는 제2 스테이지; 및
    상기 제3 스테이지의 출력신호를 입력하고, 4K번째 스캔라인에 출력신호를 출력하는 제4 스테이지를 포함하는 표시 장치의 구동 장치.
  22. 복수의 데이터 라인과, 복수의 스캔 라인과, 상기 데이터 라인과 스캔 라인에 연결된 스위칭 소자와, 일단이 상기 스위칭 소자에 연결된 액정 캐패시터를 포함하는 표시 장치의 구동 방법에 있어서,
    (a) 상기 액정 캐패시터의 타단에 제1 레벨을 갖는 공통전압이 인가되는 제1 구간 동안 상기 데이터 라인에 상기 제1 레벨에 대해 반전된 제2 레벨을 기준레벨로 하는 데이터신호를 인가하면서 4K-3번째 및 4K-1번째 스캔라인을 순차적으로 구동하는 단계(여기서, K는 자연수); 및
    (b) 상기 타단에 상기 제2 레벨을 갖는 공통전압이 인가되는 제2 구간 동안 상기 데이터 라인에는 상기 제1 레벨을 기준레벨로 하는 데이터신호를 인가하면서 4K-2번째 및 4K번째 스캔라인을 순차적으로 구동하는 단계를 포함하는 표시 장치의 구동 방법.
  23. 제22항에 있어서, 상기 4K-3번째 스캔라인에는 4K-3번째 스캔신호가 인가되고, 상기 4K-1번째 스캔라인에는 4K-2번째 스캔신호가 인가되는 것을 특징으로 하 는 표시 장치의 구동 방법.
  24. 제22항에 있어서, 상기 4K-2번째 스캔 라인에는 4K-1번째 스캔 신호가 인가되고, 상기 4K번째 스캔 라인에는 4K번째 스캔 신호가 인가되는 것을 특징으로 하는 표시 장치의 구동 방법.
  25. 제22항에 있어서, 상기 단계(a) 및 단계(b)는,
    (a-1) 외부로부터 입력되는 제1 화상신호를 저장하는 단계;
    (a-2) 저장된 상기 제1 화상신호 중 상기 공통전압에 대해 반전되는 기준레벨을 갖는 제1 화상신호를 독출하여 제2 화상신호로 신호처리하는 단계; 및
    (a-3) 상기 제2 화상신호를 아날로그 형태의 데이터신호로 변환하여 상기 데이터 라인으로 출력하는 단계를 포함하는 표시 장치의 구동 방법.
  26. 제22항에 있어서, 상기 단계(a-3)는,
    (a-31) 래치신호를 출력하는 단계;
    (a-32) 상기 제2 화상신호를 도트 단위로 래치하고, 래치된 상기 제2 화상신호를 상기 래치펄스가 입력되면 출력하는 단계;
    (a-33) 상기 제2 화상신호를 라인 단위로 래치하고, 로드신호가 입력되면 출력하는 단계; 및
    (a-34) 상기 라인 단위의 상기 제2 화상신호를 아날로그 형태의 데이터신호 로 변환하는 단계를 포함하는 표시 장치의 구동 방법.
  27. 복수의 데이터 라인과, 복수의 스캔 라인과, 상기 데이터 라인과 스캔 라인에 연결된 스위칭 소자와, 일단이 상기 스위칭 소자에 연결된 액정 캐패시터를 포함하는 표시 장치의 구동 방법에 있어서,
    (a) 상기 액정캐패시터의 타단에는 4H의 주기를 갖는 공통전압이 공급하는 단계;
    (b) 상기 공통전압의 제1 레벨이 인가되는 초기 2H 구간 동안, 상기 제1 레벨에 대해 반전된 제2 레벨을 기준레벨로 하는 데이터신호를 상기 데이터 라인에 공급하는 단계;
    (c) 상기 초기 2H 구간 동안, 4K-3번째 스캔라인과 4K-1번째 스캔라인을 순차적으로 액티브하는 단계(여기서, K는 자연수);
    (d) 상기 공통전압의 제2 레벨이 인가되는 잔여 2H 구간 동안, 상기 제1 레벨을 기준레벨로 하는 데이터신호를 상기 데이터 라인에 공급하는 단계; 및
    (e) 상기 잔여 2H 구간동안, 4K-2번째 스캔 라인과 4K번째 스캔라인을 순차적으로 액티브하는 단계를 포함하는 표시 장치의 구동 방법.
  28. 제27항에 있어서, 상기 4K-3번째 스캔라인에는 4K-3번째 스캔신호가 인가되고, 상기 4K-1번째 스캔라인에는 4K-2번째 스캔신호가 인가되는 것을 특징으로 하는 표시 장치의 구동 방법.
  29. 제27항에 있어서, 상기 4K-2번째 스캔 라인에는 4K-1번째 스캔 신호가 인가되고, 상기 4K번째 스캔 라인에는 4K번째 스캔 신호가 인가되는 것을 특징으로 하는 표시 장치의 구동 방법.
  30. 제27항에 있어서, 상기 초기 2H 구간 동안, 상기 4K-3번째 스캔라인과 4K-1번째 스캔라인에 대응하는 액정 캐패시터의 일단 및 타단에는 상대적으로 정극성의 데이터신호 및 상대적으로 부극성의 공통전압이 각각 인가되는 것을 특징으로 하는 표시 장치의 구동 방법.
  31. 제27항에 있어서, 상기 잔여 2H 구간 동안, 상기 4K-3번째 스캔라인과 4K-1번째 스캔라인에 대응하는 액정 캐패시터의 일단 및 타단에는 상대적으로 부극성의 데이터신호 및 상대적으로 정극성의 공통전압이 인가되는 것을 특징으로 하는 표시 장치의 구동 방법.
  32. 제27항에 있어서, 상기 초기 2H 구간 동안, 상기 4K-2번째 스캔 라인과 4K번째 스캔라인에 대응하는 액정 캐패시터의 일단 및 타단에는 상대적으로 부극성의 데이터신호 및 상대적으로 정극성의 공통전압이 각각 인가되는 것을 특징으로 하는 표시 장치의 구동 방법.
  33. 제27항에 있어서, 상기 잔여 2H 구간 동안, 상기 4K-2번째 스캔 라인과 4K번째 스캔라인에 대응하는 액정 캐패시터의 일단 및 타단에는 상대적으로 정극성의 데이터신호 및 상대적으로 부극성의 공통전압이 각각 인가되는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020040051899A 2004-07-05 2004-07-05 어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및방법 KR20060003968A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040051899A KR20060003968A (ko) 2004-07-05 2004-07-05 어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및방법
JP2004363014A JP2006023705A (ja) 2004-07-05 2004-12-15 アレイ基板とこれを有する表示装置と、その駆動装置及び方法
US11/173,846 US20060001638A1 (en) 2004-07-05 2005-07-01 TFT substrate, display device having the same and method of driving the display device
TW094122748A TW200615670A (en) 2004-07-05 2005-07-05 TFT substrate, display device having the same and method of driving the display device
CNA2005100807666A CN1744184A (zh) 2004-07-05 2005-07-05 Tft基板、具有其的显示装置及驱动该显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040051899A KR20060003968A (ko) 2004-07-05 2004-07-05 어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및방법

Publications (1)

Publication Number Publication Date
KR20060003968A true KR20060003968A (ko) 2006-01-12

Family

ID=36139530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040051899A KR20060003968A (ko) 2004-07-05 2004-07-05 어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및방법

Country Status (5)

Country Link
US (1) US20060001638A1 (ko)
JP (1) JP2006023705A (ko)
KR (1) KR20060003968A (ko)
CN (1) CN1744184A (ko)
TW (1) TW200615670A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099997B2 (en) 2011-10-17 2015-08-04 Pixtronix, Inc. Latch circuit and display device

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
JP2007248553A (ja) * 2006-03-14 2007-09-27 Hitachi Displays Ltd 画像表示装置を備える情報端末
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR100836472B1 (ko) 2007-03-22 2008-06-09 삼성에스디아이 주식회사 반도체장치 및 그 제조방법
CN101339809B (zh) * 2007-07-02 2011-01-05 上海天马微电子有限公司 移位寄存器以及使用该移位寄存器的液晶显示器
TWI392908B (zh) * 2008-05-16 2013-04-11 Au Optronics Corp 顯示裝置
CN101587685A (zh) * 2008-05-23 2009-11-25 群康科技(深圳)有限公司 液晶显示装置及其驱动方法
TWI405172B (zh) * 2008-06-06 2013-08-11 Chimei Innolux Corp 液晶顯示裝置及其驅動方法
KR101513271B1 (ko) * 2008-10-30 2015-04-17 삼성디스플레이 주식회사 표시장치
CN102097132B (zh) * 2009-12-14 2013-11-20 群康科技(深圳)有限公司 移位寄存器及液晶面板驱动电路
CN102222456B (zh) * 2010-04-16 2013-05-29 北京京东方光电科技有限公司 公共电极驱动方法和电路以及液晶显示器
TWI421848B (zh) * 2010-11-11 2014-01-01 Au Optronics Corp 液晶面板
KR101871993B1 (ko) * 2011-08-23 2018-06-28 삼성디스플레이 주식회사 표시 장치
KR101915754B1 (ko) 2012-05-08 2018-11-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 표시 장치
CN103969900B (zh) 2013-01-25 2017-07-21 乐金显示有限公司 液晶显示装置及其驱动方法
TWI490847B (zh) 2013-04-26 2015-07-01 Chunghwa Picture Tubes Ltd 閘極驅動電路
CN103474039B (zh) * 2013-08-20 2016-09-28 北京京东方光电科技有限公司 栅线驱动方法、栅极驱动电路以及显示装置
CN103943054B (zh) * 2014-01-27 2016-07-13 上海中航光电子有限公司 栅极驱动电路、tft阵列基板、显示面板及显示装置
CN104505044B (zh) * 2014-12-29 2017-07-28 上海天马微电子有限公司 一种栅极驱动电路、阵列基板、显示面板和显示装置
KR102544566B1 (ko) * 2016-05-27 2023-06-19 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US10685619B2 (en) * 2017-05-10 2020-06-16 Himax Display, Inc. Display apparatus and related driving method utilizing common voltage modulation
KR102399178B1 (ko) * 2017-08-11 2022-05-19 삼성디스플레이 주식회사 데이터 드라이버 및 이를 갖는 표시장치
CN108320692B (zh) 2018-02-14 2022-01-07 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示面板
CN108564916A (zh) * 2018-04-27 2018-09-21 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN208141792U (zh) * 2018-05-28 2018-11-23 北京京东方技术开发有限公司 移位寄存器单元、电路结构、驱动电路及显示装置
CN108831391A (zh) * 2018-06-21 2018-11-16 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板的驱动电路及液晶显示器
CN109166544B (zh) * 2018-09-27 2021-01-26 京东方科技集团股份有限公司 栅极驱动电路及驱动方法、阵列基板、显示装置
TWI696021B (zh) * 2018-11-16 2020-06-11 友達光電股份有限公司 顯示裝置
KR20200102607A (ko) * 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3641556A1 (de) * 1985-12-09 1987-06-11 Sharp Kk Steuerschaltung fuer eine fluessigkristallanzeige
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
KR100312755B1 (ko) * 1999-06-03 2001-11-03 윤종용 멀티싱크를 위한 액정 표시 장치 및 디스플레이 장치와 각각의 구동 장치
KR100752602B1 (ko) * 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
JP2003114647A (ja) * 2001-09-28 2003-04-18 Koninkl Philips Electronics Nv マトリクス駆動方法及び回路並びに液晶表示装置
KR100438785B1 (ko) * 2002-02-23 2004-07-05 삼성전자주식회사 슬루 레이트 (ｓｌｅｗ ｒａｔｅ)를 감소시키는 박막트랜지스터형 액정 표시 장치의 소스 드라이버 회로 및 방법
JP2004086146A (ja) * 2002-06-27 2004-03-18 Fujitsu Display Technologies Corp 液晶表示装置の駆動方法及び駆動制御回路、及びそれを備えた液晶表示装置
JP3821111B2 (ja) * 2003-05-12 2006-09-13 セイコーエプソン株式会社 データドライバ及び電気光学装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099997B2 (en) 2011-10-17 2015-08-04 Pixtronix, Inc. Latch circuit and display device

Also Published As

Publication number Publication date
TW200615670A (en) 2006-05-16
US20060001638A1 (en) 2006-01-05
CN1744184A (zh) 2006-03-08
JP2006023705A (ja) 2006-01-26

Similar Documents

Publication Publication Date Title
KR20060003968A (ko) 어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및방법
JP5312750B2 (ja) 液晶表示装置
JP5420072B2 (ja) シフトレジスタ
JP2006039542A (ja) アレイ基板とこれを有する表示装置、その駆動装置、及び駆動方法
JP5122396B2 (ja) ドライバ及び表示装置
EP2444954A1 (en) Display driving circuit, display device and display driving method
US8542177B2 (en) Data driving apparatus and display device comprising the same
JP2008020675A (ja) 画像表示装置
JP2008116556A (ja) 液晶表示装置の駆動方法およびそのデータ側駆動回路
KR20060097819A (ko) 쉬프트 레지스터 및 이를 구비한 표시 장치
JP5442732B2 (ja) 表示駆動回路、表示装置及び表示駆動方法
JP5236816B2 (ja) 表示駆動回路、表示装置及び表示駆動方法
KR20090113079A (ko) 액정표시장치의 구동회로
WO2012053466A1 (ja) 表示装置およびその駆動方法
JP2008242144A (ja) 液晶表示装置ならびにその駆動回路および駆動方法
JP2006154088A (ja) アクティブマトリクス型液晶表示装置
US6727876B2 (en) TFT LCD driver capable of reducing current consumption
JP2007140192A (ja) アクティブマトリクス型液晶表示装置
JP2009069562A (ja) 液晶表示装置
JP2010102151A (ja) 電気光学装置、電子機器および電気光学装置の駆動方法
JP2007065135A (ja) 液晶表示装置
KR20080086060A (ko) 액정표시장치 및 이의 구동방법
JP3750722B2 (ja) 液晶装置、その駆動装置及びその駆動方法、並びに電子機器
KR100811321B1 (ko) 액정 표시 장치
JP2007140191A (ja) アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid