JP3856232B2 - 遅延時間補正回路、ビデオデータ処理回路及びフラットディスプレイ装置 - Google Patents
遅延時間補正回路、ビデオデータ処理回路及びフラットディスプレイ装置 Download PDFInfo
- Publication number
- JP3856232B2 JP3856232B2 JP2003347803A JP2003347803A JP3856232B2 JP 3856232 B2 JP3856232 B2 JP 3856232B2 JP 2003347803 A JP2003347803 A JP 2003347803A JP 2003347803 A JP2003347803 A JP 2003347803A JP 3856232 B2 JP3856232 B2 JP 3856232B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- logic level
- delay time
- circuit
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Pulse Circuits (AREA)
- Logic Circuits (AREA)
Description
図1は、図11との対比により本発明に係る遅延時間補正原理の説明に供するブロック図である。この補正原理においては、一定の周期で、一定期間の間、一定の論理レベルに保持される入力データを処理するデータ処理回路に対して、この一定の論理レベルに保持される期間の間の所定のタイミングで、この一定の論理レベルとは逆の論理レベルによるダミーデータを入力データに介挿する。なおここでこのように一定の周期で、一定期間の間、一定の論理レベルに保持される期間は、例えばビデオデータにおける水平ブランキング期間のように、有意なデータの伝送に供していない期間であり、以下においては、この期間を適宜、休止期間と呼ぶ。
ち上がりのタイミングを詳細に検討したところ、入力データD1が長時間論理Lレベルに保持された場合、立ち上がりのタイミングにあっては、図11との対比により図4に示すように、立ち下がりのタイミングとは逆に、遅延時間が短くなることが判った(図4(A)〜(C2))。これにより入力データD1をサンプリングするタイミングが、論理レベルが切り換わる直前に設定されている場合であって、サンプリングに係る位相余裕が少ない場合、この立ち上がりのタイミングに係る遅延時間の変化によっても、データを正しく処理できなくなる。
図5は、本発明の実施例に係る液晶表示装置を示すブロック図である。この液晶表示装置11においては、この図5に示す各駆動回路が表示部12の絶縁基板であるガラス基板上に一体に作成され、後述する水平駆動回路、タイミングジェネレータ等の駆動回路においては、低温ポリシリコンによるTFTにより作成される。
以上の構成において、この液晶表示装置11では(図5)、ラスタ走査順に入力される階調データD1が、シリアルパラレル変換回路16により偶数列及び奇数列の階調データDod及びDevに分離され、この偶数列及び奇数列の階調データDod及びDevにより水平駆動回路15O及び15Eでそれぞれ表示部12の偶数列及び奇数列の信号線が駆動される。またこの階調データD1に対応するタイミング信号により垂直駆動回路13で表示部12のゲート線を駆動することにより、このようにして水平駆動回路15O及び15Eで信号線が駆動されてなる表示部12の画素がライン単位で順次選択され、これらにより配線パターンを効率良くレイアウトして高精細に画素を配置してなる表示部12に階調データD1による画像が表示される。
以上の構成によれば、入力データである階調データD1にダミーデータDDを介挿して階調データD1の論理レベルを強制的に切り換えることにより、TFTによる論理回路において遅延時間の変化を有効に回避することができる。これによりビデオデータの処理に適用してビデオデータを正しく処理し得、液晶表示装置においては、正しい階調により所望する画像を表示することができる。
Claims (9)
- 一定の周期で、一定期間の間、一定の論理レベルに保持される休止期間を有する入力データをレベルシフタにより増幅し、ラッチ回路でラッチ処理するデータ処理回路に対して、
前記休止期間の間の所定のタイミングで、前記入力データに前記一定の論理レベルとは逆の論理レベルによるダミーデータを介挿する
ことを特徴とする遅延時間補正回路。 - 前記ダミーデータを介挿する箇所が、前記レベルシフタの入力段又は出力段である
ことを特徴とする請求項1に記載の遅延時間補正回路。 - 一定の周期で、一定期間の間、一定の論理レベルに保持される休止期間を有する入力データをレベルシフタにより増幅し、ラッチ回路でラッチ処理するデータ処理回路において、
前記休止期間の間の所定のタイミングで、前記入力データに前記一定の論理レベルとは逆の論理レベルによるダミーデータを介挿する
ことを特徴とするデータ処理回路。 - 前記入力データがビデオデータであり、
前記休止期間が、水平ブランキング期間又は垂直ブランキング期間である
ことを特徴とする請求項3に記載のデータ処理回路。 - 前記ダミーデータを介挿する箇所が、前記レベルシフタの入力段又は出力段である
ことを特徴とする請求項3に記載のデータ処理回路。 - マトリックス状に画素を配置してなる表示部と、
前記表示部の画素をゲート線により順次選択する垂直駆動回路と、
前記画素の階調を示す階調データを順次サンプリングしてアナログ信号に変換し、前記表示部の信号線を前記アナログ信号により駆動することにより、前記ゲート線により選択された画素を駆動する水平駆動回路とを一体に基板上に形成してなるフラットディスプレイ装置において、
前記階調データをレベルシフタにより増幅し、ラッチ回路でラッチ処理して前記階調データをサンプリングし、
前記階調データの水平ブランキング期間の間の所定のタイミングで、前記階調データに前記水平ブランキング期間の論理レベルとは逆の論理レベルによるダミーデータを介挿する
ことを特徴とするフラットディスプレイ装置。 - 前記ダミーデータを介挿する箇所が、前記レベルシフタの入力段又は出力段である
ことを特徴とする請求項6に記載のフラットディスプレイ装置。 - 低温ポリシリコンにより前記階調データを処理する能動素子が形成されてなる
ことを特徴とする請求項6に記載のフラットディスプレイ装置。 - CGSにより前記階調データを処理する能動素子が形成されてなる
ことを特徴とする請求項6に記載のフラットディスプレイ装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003347803A JP3856232B2 (ja) | 2003-07-28 | 2003-10-07 | 遅延時間補正回路、ビデオデータ処理回路及びフラットディスプレイ装置 |
PCT/JP2004/011029 WO2005015534A1 (ja) | 2003-07-28 | 2004-07-27 | 遅延時間補正回路、ビデオデータ処理回路及びフラットディスプレイ装置 |
KR1020067000666A KR101075250B1 (ko) | 2003-07-28 | 2004-07-27 | 지연시간 보정회로, 비디오데이터처리회로 및 평면디스플레이장치 |
US10/564,473 US20060164364A1 (en) | 2003-07-08 | 2004-07-27 | Delay time correction circuit, video data processing circuit, and flat display device |
EP04748180A EP1650737A4 (en) | 2003-07-28 | 2004-07-27 | DELAY TIME CORRECTION, VIDEO DATA PROCESSING AND FLAT DISPLAY DEVICE |
TW093122597A TW200523864A (en) | 2003-07-28 | 2004-07-28 | Delay time correction circuit, video data processing circuit, and flat-type display apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003280583 | 2003-07-28 | ||
JP2003347803A JP3856232B2 (ja) | 2003-07-28 | 2003-10-07 | 遅延時間補正回路、ビデオデータ処理回路及びフラットディスプレイ装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005065208A JP2005065208A (ja) | 2005-03-10 |
JP2005065208A5 JP2005065208A5 (ja) | 2005-08-04 |
JP3856232B2 true JP3856232B2 (ja) | 2006-12-13 |
Family
ID=34137908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003347803A Expired - Fee Related JP3856232B2 (ja) | 2003-07-08 | 2003-10-07 | 遅延時間補正回路、ビデオデータ処理回路及びフラットディスプレイ装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20060164364A1 (ja) |
EP (1) | EP1650737A4 (ja) |
JP (1) | JP3856232B2 (ja) |
KR (1) | KR101075250B1 (ja) |
TW (1) | TW200523864A (ja) |
WO (1) | WO2005015534A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100866952B1 (ko) | 2006-05-09 | 2008-11-05 | 삼성전자주식회사 | 홀드 타입의 디스플레이 패널 구동 장치 및 방법 |
JP4860488B2 (ja) * | 2007-01-04 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 画像表示制御装置 |
KR101324577B1 (ko) * | 2007-07-16 | 2013-11-04 | 삼성전자주식회사 | 지연된 신호에 avc를 적용하는 신호 처리장치 및 방법 |
JP2017219586A (ja) * | 2016-06-03 | 2017-12-14 | 株式会社ジャパンディスプレイ | 信号供給回路及び表示装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2660566B2 (ja) * | 1988-12-15 | 1997-10-08 | キヤノン株式会社 | 強誘電性液晶装置およびその駆動法 |
JPH0594156A (ja) * | 1991-10-03 | 1993-04-16 | Hitachi Ltd | 液晶表示装置 |
JPH07175454A (ja) * | 1993-10-25 | 1995-07-14 | Toshiba Corp | 表示制御装置および表示制御方法 |
US5736972A (en) * | 1994-07-15 | 1998-04-07 | Sanyo Electric Co., Ltd. | Liquid crystal display apparatus capable of displaying a complete picture in response to an insufficient video signal |
JP3379289B2 (ja) * | 1995-07-03 | 2003-02-24 | 松下電器産業株式会社 | テレビジョン受信機 |
JP3318667B2 (ja) * | 1996-02-06 | 2002-08-26 | シャープ株式会社 | 液晶表示装置 |
JP3514067B2 (ja) * | 1997-04-03 | 2004-03-31 | 松下電器産業株式会社 | 半導体集積回路 |
JP2001027887A (ja) | 1999-05-11 | 2001-01-30 | Toshiba Corp | 平面表示装置の駆動方法 |
JP2001109438A (ja) * | 1999-10-12 | 2001-04-20 | Toshiba Corp | 平面表示装置の駆動方法 |
JP2002189456A (ja) * | 2000-12-20 | 2002-07-05 | Fujitsu Ltd | 液晶表示装置 |
JP4019697B2 (ja) * | 2001-11-15 | 2007-12-12 | 株式会社日立製作所 | 液晶表示装置 |
KR100853772B1 (ko) * | 2002-04-20 | 2008-08-25 | 엘지디스플레이 주식회사 | 액정표시장치의 구동방법 및 장치 |
-
2003
- 2003-10-07 JP JP2003347803A patent/JP3856232B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-27 US US10/564,473 patent/US20060164364A1/en not_active Abandoned
- 2004-07-27 KR KR1020067000666A patent/KR101075250B1/ko active IP Right Grant
- 2004-07-27 EP EP04748180A patent/EP1650737A4/en not_active Withdrawn
- 2004-07-27 WO PCT/JP2004/011029 patent/WO2005015534A1/ja active Application Filing
- 2004-07-28 TW TW093122597A patent/TW200523864A/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR101075250B1 (ko) | 2011-10-19 |
WO2005015534A1 (ja) | 2005-02-17 |
TW200523864A (en) | 2005-07-16 |
US20060164364A1 (en) | 2006-07-27 |
KR20060040675A (ko) | 2006-05-10 |
EP1650737A4 (en) | 2012-05-23 |
JP2005065208A (ja) | 2005-03-10 |
EP1650737A1 (en) | 2006-04-26 |
TWI296402B (ja) | 2008-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10490133B2 (en) | Shift register module and display driving circuit thereof | |
US11227524B2 (en) | Shift register unit and driving method thereof, gate driving circuit and driving method thereof, and display device | |
US7463234B2 (en) | Liquid crystal display and data latch circuit | |
US7852311B2 (en) | Liquid crystal display and drive circuit thereof | |
KR102383363B1 (ko) | 게이트 구동 회로 및 이를 포함하는 표시 장치 | |
US10068542B2 (en) | Gate driver on array circuit and liquid crystal display using the same | |
US8456408B2 (en) | Shift register | |
US7746314B2 (en) | Liquid crystal display and shift register unit thereof | |
KR20180001714A (ko) | 표시장치 | |
US6639576B2 (en) | Display device | |
KR101227342B1 (ko) | 반도체집적회로 및 액정표시 구동용 반도체집적회로 | |
US7038643B2 (en) | Bi-directional driving circuit for liquid crystal display device | |
CN111566721A (zh) | 液晶显示装置及其驱动方法 | |
JP2009025428A (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
US11049469B2 (en) | Data signal line drive circuit and liquid crystal display device provided with same | |
CN110969998B (zh) | 源极驱动器及复合准位转换电路 | |
US7283117B2 (en) | Shift register and display device | |
JP3856232B2 (ja) | 遅延時間補正回路、ビデオデータ処理回路及びフラットディスプレイ装置 | |
CN109360533B (zh) | 液晶面板及其栅极驱动电路 | |
CN107680552B (zh) | 移位暂存器电路及其操作方法 | |
US20090154628A1 (en) | Scan signal generating circuit and scan signal generating method thereof | |
JP4147480B2 (ja) | データ転送回路及びフラットディスプレイ装置 | |
CN100442347C (zh) | 延迟时间校正电路、视频数据处理电路以及平板显示设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050304 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060906 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3856232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |