JP3472430B2 - アンテナ一体化高周波回路 - Google Patents
アンテナ一体化高周波回路Info
- Publication number
- JP3472430B2 JP3472430B2 JP06847797A JP6847797A JP3472430B2 JP 3472430 B2 JP3472430 B2 JP 3472430B2 JP 06847797 A JP06847797 A JP 06847797A JP 6847797 A JP6847797 A JP 6847797A JP 3472430 B2 JP3472430 B2 JP 3472430B2
- Authority
- JP
- Japan
- Prior art keywords
- antenna
- conductor layer
- dielectric substrate
- integrated
- frequency circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
- H01Q9/04—Resonant antennas
- H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
- H01Q9/045—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means
- H01Q9/0457—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means electromagnetically coupled to the feed line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Waveguide Aerials (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Aerials With Secondary Devices (AREA)
Description
性に優れたアンテナ一体化高周波回路に関し、特に、高
周波特性に優れたアンテナ一体化高周波回路に関する。
や、画像処理装置の高解像度化等に伴い、マイクロ波や
ミリ波のような高周波での高速、大容量のパーソナル通
信が注目されている。このような通信においては、アン
テナとマイクロ波・ミリ波回路とを単に一体化するだけ
でなく、その一体化構造を使用するマイクロ波・ミリ波
の高周波特性を活かすことのできる構造に構成すること
により、初めて小型、軽量かつ高性能のマイクロ波・ミ
リ波送受信機が実現できる。このような、アンテナ一体
化マイクロ波・ミリ波回路の1つとして、特開平8−5
6113号公報に開示された発明がある。
開示されたアンテナ一体型マイクロ波・ミリ波回路の構
造を示す図である。アンテナ一体型マイクロ波・ミリ波
回路は、接地導体膜102と、二酸化シリコン膜で構成
される誘電体膜103と、平面アンテナ104と、検波
回路が形成される半導体基板105と、平面アンテナ1
04に給電するためのマイクロストリップ線路107
と、検波された信号を取出すための出力信号端子108
と、誘電体基板113と、スロット116とを含む。誘
電体基板113の一方の面には平面アンテナ104が形
成されている。また、誘電体基板113の他方の面には
スロット116を含む接地導体膜102が形成されてお
り、この接地導体膜102を介して誘電体膜103が積
層される。誘電体膜103の他方の面にはマイクロスト
リップ線路107と出力信号端子108とが形成されて
いる。そして、マイクロストリップ線路107と出力信
号端子108とに検波回路を含む半導体基板105が接
続される。
プ線路107と平面アンテナ104とを電磁界の作用で
結合させることにより、アンテナ一体型マイクロ波回路
を構成している。
平8−56113号公報に開示された発明には以下の問
題点がある。
体が存在しない。このため、平面アンテナ104の電位
は不安定となり、平面アンテナ104の近くにある金属
等の導体によって放射パターンが乱されたり、放射効率
が低下したり、雑音発生源の原因となったりする。
導体を接地導体膜102としても、マイクロ波・ミリ波
回路の接地導体がアンテナの接地導体と、マイクロ波・
ミリ波回路の間近で接続されていない。このため、アン
テナの接地導体は、マイクロ波・ミリ波回路105の接
地導体に対して真の接地とはなり得ない。この理由は、
後述する。これにより、半導体基板105に形成される
検波回路側では、雑音の低い安定した動作が得られず、
寄生発振などの不安定動作や寄生容量が悪化する原因と
なる。一方、平面アンテナ104側では、半導体基板1
05に形成される検波回路の接地導体と平面アンテナ1
04の接地導体に起電力が生じることになり、サイドロ
ーブの高い不要な放射パターンが生じる原因となる。ま
た、平面アンテナ104の入力インピーダンスも変動す
るため、平面アンテナ104の放射効率の低下の原因や
共振周波数が変動する原因となる。
113のうち、半導体基板105に接続される誘電体膜
103は膜状であり薄い。このため、マイクロ波やミリ
波の周波数領域では、マイクロストリップ線路107の
導体幅を細くせざるを得ない。そうすると、大きな伝送
損失が生ずる原因となる。また、アンテナ一体型マイク
ロ波・ミリ波回路全体の強度は、ほとんど誘電体基板1
13のみによっている。マイクロ波やミリ波の周波数領
域では、所望の特性インピーダンス(通常50Ω)を得
るためには、誘電体基板113の厚さを薄くせざるを得
ない。そのため、取扱いが難しく、生産において高い歩
留りは期待できない。特に図23に示されているような
半導体基板105のフリップチップ接続では、一般に高
温や高荷重でなされるため、実用的でない。なお、誘電
体膜103の例として、二酸化シリコン、窒化シリコ
ン、またはポリイミドが挙げられている。しかし、二酸
化シリコンと窒化シリコンは、耐熱性はあるが耐衝撃性
は低くフリップチップボンディング時にクラックが生じ
やすい。ポリイミドは、耐熱性に劣るため熱圧着による
フリップチップ接続は難しく、半導体基板105と誘電
体膜103との間に樹脂を介してその接着力により接続
を得るという手法などを取らざるを得ない。したがっ
て、半導体基板105と出力信号端子108またはマイ
クロストリップ線路107との間で信号を伝える導体に
おいて接合が不十分なため、DC(DirectCurrent)あ
るいは低周波においては問題はなくても高周波において
反射が発生しやすい。また、樹脂を介すれば、誘電体膜
103の見掛け上の誘電率が上がるため、回路設計上の
制約が大きくなる。また、樹脂ゆえに信頼性において大
きな問題となる可能性がある。さらに、ポリイミドは、
比較的柔らかく塑性変形するためリペアが困難である。
の面には1層(平面アンテナ104の層)のみを、他方
の面には3層(接地導体膜102、誘電体膜103およ
びマイクロストリップ線路107の層)を、それぞれ積
み重ねている。このため、製作工程が多く、工程を経る
ごとに一方の面と他方の面との膜の内部応力の差が拡大
していくことになり、反りなどの問題が生じ、良好な高
周波特性を得ることは困難となる。
れを実装する誘電体基板113(接地導体膜102、誘
電体膜103、マイクロストリップ線路107、出力信
号端子108、誘電体基板113、平面アンテナ104
およびスロット116を含めて)も、半導体プロセスに
より製作されるため、たとえば、厚膜印刷プロセスに比
べて、設備導入費が高く、ランニングコストも高くなり
量産性も劣る。なお、放射パターン精度においては、半
導体プロセスによる方が優れるが、実用上厚膜印刷プロ
セスによるものでも十分なレベルにある。また、フリッ
プチップ実装の精度については、むしろフリップチップ
ボンダーの精度に依存する。しかし、最近のボンダーは
必要な精度レベルに達している。
されたもので、請求項1に記載の発明の目的は、高周波
回路が安定して動作するアンテナ一体化高周波回路を提
供することである。
項1に記載の発明の目的に加えてさらにアンテナの放射
特性を向上させることが可能なアンテナ一体化高周波回
路を提供することである。
製造工程の簡略化が可能なアンテナ一体化高周波回路を
提供することである。
抵抗の導体層であっても安定して動作するアンテナ一体
化高周波回路を提供することである。
不要放射あるいは外部からの不要入射を防止することが
可能なアンテナ一体化高周波回路を提供することであ
る。
伝達される接続部を特殊な方法にする必要のないアンテ
ナ一体化高周波回路を提供することである。
ナ一体化高周波回路は、ミリ波帯で使用されるアンテナ
一体化高周波回路であって、マイクロストリップアンテ
ナが形成された第1の導体層と、第1のスロット結合孔
が形成された第1の接地部を含む第2の導体層と、第1
のスロット結合孔を介してマイクロストリップアンテナ
との間で電磁的に結合される給電回路および第2の接地
部を含む第3の導体層と、給電回路に接続される入出力
端子部と第2の接地部に接続される第3の接地部とを含
む第4の導体層、および第4の導体層上に形成される高
周波回路を含む半導体装置と、第1の導体層および第2
の導体層の間に積層される第1の誘電体基板と、第2の
導体層および第3の導体層の間に積層される第2の誘電
体基板と、第1の接地部および第2の接地部を接続する
ための第1の接続手段とを含み、第1の接地部から第1
の接続手段と第2の接地部とを経て第3の接地部までの
長さは、高周波回路の実効波長の1/4未満である。
の接続手段と第2の接地部とを経て第3の接地部までの
長さが高周波回路の実効波長の1/4未満となるように
第1の接地部と第2の接地部とを接続するので、高周波
回路のグランドが安定し、高周波回路は安定した動作が
可能となる。
路は、請求項1記載のアンテナ一体化高周波回路であっ
て、第1の導体層はさらにマイクロストリップアンテナ
を囲むように配置される第4の接地部を含み、アンテナ
一体化高周波回路はさらに第1の接地部と第4の接地部
とを接続するための第2の接続手段を含む。
地部に囲まれているため、近くにある導体の影響を受け
ることがなくなり、放射特性を向上させることができ
る。
路は、請求項1記載のアンテナ一体化高周波回路であっ
て、第1の導体層はさらにマイクロストリップアンテナ
を囲むように配置される第4の接地部を含み、アンテナ
一体化高周波回路はさらに第1の誘電体基板と第2の導
体層との間に配設され、第2のスロット結合孔が形成さ
れた第5の接地部を含む第5の導体層と、第4の接地部
と第5の接地部とを接続するための第3の接続手段とを
含む。
層、第1の誘電体基板および第5の導体層を含む第1の
基板部と、第2の導体層、第2の誘電体基板および第3
の導体層を含む第2の基板部と、半導体装置とに大きく
分けられる。第1の基板部と第2の基板部とを別々に製
作して貼り合わせることにより、基板の反りを防ぐこと
ができる。
路は、請求項1記載のアンテナ一体化高周波回路であっ
て、第1の誘電体基板は、マイクロストリップアンテナ
と第1のスロット結合孔との間に貫通孔が設けられ、貫
通孔に第1の誘電体基板の誘電率より小さい第3の誘電
体基板が配設される。
3の誘電体基板を配設し、第3の誘電体基板の誘電率を
第1の誘電体基板の誘電率より小さくすることによって
マイクロストリップアンテナの放射特性を向上させるこ
とができる。
路は、請求項1〜4のいずれかに記載のアンテナ一体化
高周波回路であって、第1の誘電体基板の誘電率は第2
の誘電体基板の誘電率より低い。
基板の誘電率より小さくすることにより、マイクロスト
リップアンテナの放射特性を向上させることができる。
路は、請求項1記載のアンテナ一体化高周波回路であっ
て、少なくとも第1の誘電体基板と第2の誘電体基板と
第1の接地部とが同時焼成された多層焼結体である。
び第1の接地部とが同時焼成されるので、工程の簡略化
が可能となる。
路は、請求項1〜6のいずれかに記載のアンテナ一体化
高周波回路であって、アンテナ一体化高周波回路はさら
に第3の導体層と第4の導体層との間にメッキ導体が形
成され、第3の導体層と第4の導体層とがメッキ導体を
介して接続される。
抗のメッキ導体が形成されるので、表皮効果により高周
波信号はメッキ導体を通過する。したがって、第3の導
体層に配線抵抗の高い材料を使用することができる。
路は、請求項1記載のアンテナ一体化高周波回路であっ
て、アンテナ一体化高周波回路はさらに、少なくとも半
導体装置を覆うように配設されたキャップを含み、この
キャップは第2の接地部と接続される。
で、外部への不要放射あるいは外部からの不要入射を防
ぐことが可能となる。
路は、請求項1〜4のいずれかに記載のアンテナ一体化
高周波回路であって、第1の誘電体基板または第2の誘
電体基板の少なくともいずれか一方が隣接する導体層と
同時焼成または追加焼成される。
の少なくとも一方が隣接する導体層と同時に焼成または
追加焼成されるので、工程の簡略化が可能となる。
回路は、請求項1〜4のいずれかに記載のアンテナ一体
化高周波回路であって、高周波回路は高周波数の信号を
中間周波数の信号に変換するための周波数変換部を含
む。
間周波数の信号によってなされるので、信号が伝達され
る接続部を特殊な方法にする必要がなくなる。
るアンテナ一体化マイクロ波・ミリ波回路の構造の断面
を示す図である。アンテナ一体化マイクロ波・ミリ波回
路は、第1の接地導体1およびマイクロストリップアン
テナ2を含む第1の導体層と、第1のスロット結合孔3
が形成された第2の接地導体4を含む第2の導体層と、
第3の接地導体5および給電回路6を含む第3の導体層
と、第1の導体層および第2の導体層の間に積層される
第1の誘電体基板7と、第2の導体層および第3の導体
層の間に積層される第2の誘電体基板8と、第1の接地
導体1および第2の接地導体4を接続するための第1の
ヴィアホール9と、第2の接地導体4および第3の接地
導体5を接続するための第2のヴィアホール10と、第
4の接地導体21、入出力端子部22、半導体基板23
およびマイクロ波・ミリ波回路24を含む半導体装置2
0と、接続部材21とを含む。
電回路6と第3の接地導体5とが設けられ、第2の誘電
体基板8の反対側の面には、給電回路6の略真下に位置
するように第1のスロット結合孔3が設けられた第2の
接地導体4が形成される。また、第3の接地導体5は、
第2のヴィアホール10によって第2の接地導体4と第
3の接地導体5とが接続されている。なお、第2の誘電
体基板8は誘電率が約10のセラミックであり、一方の
表面には給電回路6と第3の接地導体5とが厚膜印刷さ
れる。給電回路6と第3の接地導体5とは、同素材であ
り同時に厚膜印刷される。第2の誘電体基板8の反対側
の面には、第1のスロット結合孔3が設けられるように
第2の接地導体4が厚膜印刷される。第2のヴィアホー
ル10は、第2の誘電体基板10にホールをパンチング
し、導体を埋込んで形成する。導体はメッキによって形
成してもよい。第2の誘電体基板8の誘電率は相対的に
大きいため、給電回路6のサイズを小さくでき、設計の
自由度を非常に大きくすることができる。第1のスロッ
ト結合孔3の略真上に給電回路6があり、給電回路6と
第1のスロット結合孔3との間でマイクロ波・ミリ波信
号を電磁界の作用により効率的に結合することができ
る。第2の接地導体4と第3の接地導体5とが第2のヴ
ィアホール10によって最短距離で電気的に接続される
ため、グランドを強化し安定することができる。
イクロストリップアンテナ2と、マイクロストリップア
ンテナ2を取囲むように形成された第1の接地導体1と
が設けられる。第1の誘電体基板7の反対側の面には、
上述した第2の接地導体4が設けられる。第1の接地導
体1は、第1のヴィアホール9によって第2の接地導体
4に接続されている。なお、第1の誘電体基板7は誘電
率が約5のセラミックであり、その底面にはマイクロス
トリップアンテナ2と第1の接地導体1とが厚膜印刷さ
れる。マイクロストリップアンテナ2と第1の接地導体
1とは、同素材であり同時に厚膜印刷される。第1のヴ
ィアホール9については、第1の誘電体基板7にホール
をドリリングし、導体を埋込んで形成する。導体はメッ
キによって形成してもよい。第1の誘電体基板7の誘電
率は約5と第2の誘電体基板8と比較して相対的に小さ
いため、マイクロストリップアンテナ2は効率のよい良
好な放射特性を得ることができる。マイクロストリップ
アンテナ2は、第1の接地導体で囲まれているため、た
とえばアンテナ一体化マイクロ波・ミリ波回路を固定す
るための金属ねじや押さえ板ばね等の近くにある導体の
影響を受けることがなくなり、サイドローブを低減した
良好な放射パターンを得ることができる。
第1のスロット結合孔3があり、第1のスロット結合孔
3とマイクロストリップアンテナ2との間で、電磁界の
作用により効率的に結合することができる。特にミリ波
では、スルーホールなどの電気的な接続によりマイクロ
ストリップアンテナと結合するよりも、結合損失が小さ
く、かつ妨害波を低減した良好な特性を得ることができ
る。第1の接地導体1と第2の接地導体4とは第1のヴ
ィアホール9によって最短距離で電気的に接続されてい
るため、グランドと同一電位にし、雑音の少ない安定し
た動作が得られる。なお、マイクロストリップアンテナ
2と第1の接地導体1との距離Lは、マイクロ波あるい
はミリ波の実効波長の0.1倍〜10倍程度が望まし
い。
0が実装される。半導体装置20は、半導体基板23上
にマイクロ波・ミリ波回路24が形成され、マイクロ波
・ミリ波回路24の入出力端子部22が給電回路6に接
続され、マイクロ波・ミリ波回路24の第4の接地導体
21が第3の接地導体5に接続されている。なお、本実
施の形態においては、半導体基板24として高周波用途
に好適なGaAs基板を使用し、フォトリソグラフィ工
程によってマイクロ波・ミリ波回路24を形成してい
る。マイクロ波・ミリ波回路24は、増幅器、フィル
タ、周波数混合器(アップコンバータ、ダウンコンバー
タ)、発振器等の素子で構成されている。マイクロ波・
ミリ波回路24は、主にコプレナ線路で構成してもよい
し、マイクロストリップ線路により構成してもよい。ま
た、半導体装置20と第3の導体層との接続は、半導体
装置20をフェースダウンして接続部材11によってフ
リップチップボンディングされている。また、マイクロ
波・ミリ波回路24の入出力端子部22が給電回路6
に、第4の接地導体21が第3の接地導体5に、十分短
い長さの接続部材11で接続されている。したがって、
接続部材11による寄生インダクタンスまたは寄生容量
などによる高周波特性の影響がほとんどなく、またグラ
ンドが同一電位となるので安定な動作が可能となる。特
に、接地導体1、4、5および21がヴィアホール9お
よび10と接続部材11とによって十分短い長さで電気
的に接続されていることにより、マイクロ波・ミリ波回
路24は雑音の少ない安定した動作特性を得ることがで
きる。
るためには、すべてのマイクロ波・ミリ波の動作周波数
においてマイクロ波・ミリ波回路の接地電位を0Vにす
る必要がある。図2は、マイクロ波・ミリ波帯における
伝送線路のインピーダンスを算出するためのモデルを示
す図である。伝送線路の先端を短絡した場合の他端のイ
ンピーダンスZinは次式で表わされる。
マイクロ波・ミリ波の実効波長、Lは伝送線路の長さを
表わしている。
リ波回路の場合、伝送線路Lはマイクロ波・ミリ波回路
24の第4の接地導体21から、接続部材11、第3の
接地導体5およびヴィアホール10を経て第2の接地導
体4までの長さとなる。特性インピーダンスZ0 を定数
とした場合、L=λg /4となると(1)式は∞Ωとな
る。すなわち、マイクロ波・ミリ波回路24が接地され
ていないのと同じ状態になり、マイクロ波・ミリ波回路
24が動作しなくなる。したがって、マイクロ波・ミリ
波回路24を安定に動作させるためには、第4の接地導
体21から第2の接地導体4までの長さLをλg /4よ
り十分小さな値にする必要がある。
化マイクロ波・ミリ波回路における第1の誘電体基板7
の厚さは150μm、第2の誘電体基板8の厚さは25
0μmとしている。第1の誘電体基板7または第2の誘
電体基板8上に形成されるマイクロストリップ線路の理
想動作周波数の動作限界fgsの近似式は次式で与えら
れる。
は誘電体基板の厚さ(mm)を、εr は誘電体基板の比
誘電率を示している。
比誘電率が小さいほど、マイクロストリップ線路の幅W
が狭いほど、あるいは誘電体基板の厚さが薄いほど、マ
イクロストリップ線路の理想動作周波数の動作限界fg
sは高くなる。しかし、誘電体基板の配線ルール上マイ
クロストリップ線路の幅Wを50μm以下とするのは難
しいため、通常50μm以上が用いられる。また、誘電
体基板の厚さhは、セラミックで単層の場合では、抗折
強度、そりまたはうねりの問題があるため、現在の製作
技術限界である50μm程度の作製が困難となりがちで
あり、工程でのハンドリング上の強度を考えると150
μm以上が望ましい。これらの理由により各誘電体基板
の厚さを上述のようにしている。
体化マイクロ波・ミリ波回路の斜視図である。半導体装
置20はフェースダウンされ接続部材11によってフリ
ップチップボンディングされている。
体化マイクロ波・ミリ波回路の第1の導体層を示す図で
ある。第2の導体層に設けられる第1のスロット結合孔
3は、第1の導体層から見てマイクロストリップアンテ
ナ2の3′の位置となるように形成される。また、第1
の接地導体1と第2の接地導体4との間に設けられる第
1のヴィアホール9は、第1の接地導体1における9′
の位置に形成される。接地導体1の○印はすべて第1の
ヴィアホール9の位置を表わしている。
体化マイクロ波・ミリ波回路の第2の導体層を示す図で
ある。中央やや左の4つの○印は、第1のスロット結合
孔3を示している。また、それ以外の○印はすべて第1
のヴィアホール9または第2のヴィアホール10の位置
を表わしている。
体化マイクロ波・ミリ波回路の第1の誘電体基板7を示
す図である。第2の導体層に設けられる第1のスロット
結合孔3は、第1の誘電体基板7から見て3′の位置と
なる。それ以外の○印はすべて第1のヴィアホール9の
位置を表わしている。
体化マイクロ波・ミリ波回路の第2の誘電体基板8を示
す図である。第2の導体層に設けられる第1のスロット
結合孔3は、第2の誘電体基板8から見て3′の位置と
なる。それ以外の○印はすべて第2のヴィアホール10
の位置を表わしている。
体化マイクロ波・ミリ波回路の第3の導体層を示す図で
ある。第2の導体層に設けられる第1のスロット結合孔
3は、給電回路6から見て3′の位置となる。○印の中
に斜線を施した11′の位置には接続部材11が接続さ
れる。また、それ以外の○印はすべて第2のヴィアホー
ル10の位置を表わしている。
体化マイクロ波・ミリ波回路の第4の導体層を示す図で
ある。○印の中に斜線を施した11′の位置には接続部
材11が接続される。
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態2におけるアンテナ一体化
マイクロ波・ミリ波回路は、図1に示す実施の形態1に
おけるアンテナ一体化マイクロ波・ミリ波回路と比較し
て、第2の接地導体4を含む第2の導体層と第1の誘電
体基板7との間に第2のスロット結合孔12と第5の接
地導体層13とを含む第5の導体層が形成される点と、
第1のヴィアホール9が第1の接地導体1と第5の接地
導体13とを接続するように形成される点のみが異な
る。したがって、重複する部分の機能は同じであるので
詳細な説明は繰返さない。
ト結合孔3とが重なり合うように、第5の接地導体13
と第2の接地導体4とが貼り合わされて電気的に接続さ
れ一体化されている。なお、本実施の形態においては、
第1の誘電体基板7と第2の誘電体基板8とを別々に先
に焼成する。第1の誘電体基板7の一方の面にマイクロ
ストリップアンテナ2と第1の接地導体1とを厚膜印刷
し、他方の面に第2のスロット結合孔12と第5の接地
導体13とを厚膜印刷して第1の基板部14を形成す
る。また、第2の誘電体基板8の一方の面に第3の接地
導体5と給電回路6とを厚膜印刷し、他方の面に第1の
スロット結合孔3と第2の接地導体4とを厚膜印刷して
第2の基板部15を形成する。そして第1の基板部14
と第2の基板部15とをプレスして貼り合わせて追加焼
成する。第1の誘電体基板7と第2の誘電体基板8とい
う比較的剛性のある2枚の板をもとに、その各両面にそ
れぞれ1層の導体を印刷し、両者を貼り合わせて追加焼
成するため、層を重ねることによる内部応力はバランス
が取れて反りの問題が生じにくく、高周波特性の劣化が
発生しにくい。また、第1のスロット結合孔3と第2の
スロット結合孔12とは、重なり合うように貼り合わさ
れるので、給電回路6とマイクロストリップアンテナ2
とを、第1のスロット結合孔3と第2のスロット結合孔
12とを介して効率よくマイクロ波・ミリ波信号を電磁
界の作用により結合させることができる。
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態3におけるアンテナ一体化
マイクロ波・ミリ波回路は、図10に示す実施の形態2
におけるアンテナ一体化マイクロ波・ミリ波回路と比較
して、第1の誘電体基板7に貫通孔を設けて第3の誘電
体基板17を配設した点のみが異なる。したがって、重
複する部分の機能は同じであるので詳細な説明は繰返さ
ない。
スロット結合孔12の略真下に位置しており、第3の誘
電体基板17の表面に形成されている。第3の誘電体基
板17の誘電率は、第1の誘電体基板7および第2の誘
電体基板8と比較して極めて小さくしているため、マイ
クロストリップアンテナ2の指向性、効率等の放射特性
の向上をさらに図ることができる。第3の誘電体基板1
7は、埋込による追加焼成により配設してもよいが、マ
イクロストリップアンテナ2を形成したテフロン、石英
などの低誘電率の第3の誘電体基板17を嵌め込んでも
よい。
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態4におけるアンテナ一体化
マイクロ波・ミリ波回路は、図10に示す実施の形態2
におけるアンテナ一体化マイクロ波・ミリ波回路と比較
して、第1の誘電体基板7に凹部18を設けて第3の誘
電体基板17を配設した点のみが異なる。したがって、
重複する部分の機能は同じであるので詳細な説明は繰返
さない。
電体基板17の埋込や嵌め込みが容易になる。なお、第
3の誘電体基板17は、第1の誘電体基板7の面と面一
になるようにしているが、第1の誘電体基板7の面に対
して奥まらせることによって、第2のスロット結合孔1
2からマイクロストリップアンテナ2までの間隔を調整
できるため、マイクロストリップアンテナ2の周波数帯
域幅をコントロールすることができる。
回路は、IF(Intermediate Frequency)回路、電源
部、表示部および筐体などとともに通信機器として組み
上げられる際、アンテナ部の保護、たとえば汚濁による
特性の劣化や変化を防ぐため、通常レドーム等のカバー
を必要とする。このカバーが直接マイクロストリップア
ンテナ2の面に当たると、放射特性が変わるので、マイ
クロストリップアンテナ2に接しないようにカバーが設
けられる。本実施の形態において、誘電体基板17を奥
まらせることにより、マイクロストリップアンテナ2が
第1の接地導体1よりも奥まることになるため、第1の
接地導体1に接してカバーを施してもマイクロストリッ
プアンテナ2からカバーまでの間に十分な空間を保て
る。したがって、アンテナの放射特性を維持しつつも、
アンテナ一体化マイクロ波・ミリ波回路全体としての厚
さは変わらないため応力に対する強度を維持し、薄型化
を図ることができる。また、薄型化することによって、
アンテナのQ値を高くし、帯域幅を狭くすることができ
るため、不要波の放射を低減することができる。
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態5におけるアンテナ一体化
マイクロ波・ミリ波回路は、図10に示す実施の形態2
におけるアンテナ一体化マイクロ波・ミリ波回路と比較
して、第1の誘電体基板7に凹部18を設けて第1の接
地導体1′を凹部18の側面を覆うように形成した点
と、マイクロストリップアンテナ2を凹部18の底面に
配設した点のみが異なる。したがって、重複する部分の
機能は同じであるので詳細な説明は繰返さない。
うように形成されるので、第1の誘電体基板7の側面か
らの不要放射(電磁界の洩れ)を防止できる。本実施の
形態においては、第1の誘電体基板7の厚さは元々薄い
ため、凹部18の底面に設けられるマイクロストリップ
アンテナ2や凹部18の側面に配設される第1の接地導
体も厚膜印刷が可能であるが、薄膜により形成してもよ
い。
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態6におけるアンテナ一体化
マイクロ波・ミリ波回路は、図10に示す実施の形態2
におけるアンテナ一体化マイクロ波・ミリ波回路と比較
して、第1のスロット結合孔3および第2の接地導体4
を含む第2の導体層と第2のスロット結合孔12および
第5の接地導体13を含む第5の導体層との間に、第3
のスロット結合孔19および第6の接地導体30を含む
第6の導体層が設けられる点のみが異なる。したがっ
て、重複する部分の機能は同じであるので詳細な説明は
繰返さない。
ト結合孔3および第2のスロット結合孔12と重なり合
うように、第6の接地導体30が第2の接地導体4と第
5の接地導体13との間に貼り合わされ、電気的に接続
されている。第6の導体層は、第1の基板部14上に厚
膜印刷された後同時焼成してもよいが、別々に焼成され
た第1の基板部14と第2の基板部15との間に第3の
スロット結合孔13を設けた第6の導体層を、たとえば
はんだ付けあるいは導電性シートあるいは金属薄膜など
によって接続してもよい。また、第3のスロット結合孔
19を設けた第6の導体層として多数のヴィアホールを
形成した基材を介して同時焼成することにより、アンテ
ナ一体化マイクロ波・ミリ波回路を構成してもよい。こ
の構成によって強度を向上することができ、導体層によ
り接続する場合に比べて工程を簡略化でき、信頼性が高
く精度よく安定した作成が可能となる。第2の接地導体
と第5の接地導体13との間に介される層あるいは基材
は、すべて導体でなくても層に内在する多数の導体によ
り層あるいは基材の両面が同電位となるようにすればよ
い。導電性のない接着剤や粘着シートなどを用いて単に
貼り合わせる場合に比べて、誘電体損や共振周波数の変
化やこれらに伴う結合効率の低下を防止することができ
る。
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態7におけるアンテナ一体化
マイクロ波・ミリ波回路は、図1に示す実施の形態1に
おけるアンテナ一体化マイクロ波・ミリ波回路と比較し
て、第3の接地導体5および給電回路6を含む第3の導
体層の上にAuの電解メッキによりメッキ導体31を形
成した後、半導体装置20を実装する点のみが異なる。
したがって、重複する部分の機能は同じであるので詳細
な説明は繰返さない。
に、導体層の素材が限られており配線抵抗の高いものを
使用せざるを得ないことがある。特に、ミリ波では表皮
効果の傾向が顕著なため、第3の導体層上に低抵抗の導
体をメッキすることにより、第3の導体層に低抵抗の導
体を使用した場合と同じ効果を得ることができる。
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態8におけるアンテナ一体化
マイクロ波・ミリ波回路は、図10に示す実施の形態2
におけるアンテナ一体化マイクロ波・ミリ波回路と比較
して、半導体装置20と給電回路6とを囲むように配設
されるキャップ32が接着剤33によって第3の接地導
体5と接続される点のみが異なる。したがって、重複す
る部分の機能は同じであるので詳細な説明は繰返さな
い。
れたセラミックで構成されており、第3の接地導体5と
導電性ペーストなど接着剤33によって接着されてい
る。本実施の形態においては、半導体装置20および給
電回路6からの不要放射や外部からの不要入射を防ぐこ
とができる。
におけるアンテナ一体化マイクロ波・ミリ波回路の断面
を示す図である。実施の形態9におけるアンテナ一体化
マイクロ波・ミリ波回路は、図1に示す実施の形態1に
おけるアンテナ一体化マイクロ波・ミリ波回路と比較し
て、半導体装置20と給電回路6とを囲むように枠体3
4が設けられ、枠体34の上面にリッド35がシール材
36によって接合される点のみが異なる。したがって、
重複する部分の機能は同じであるので詳細な説明は繰返
さない。
印刷によって同時焼成されて設けられる。リッド35は
コバールで構成されており、給電回路6からの不要放射
や外部からの不要入射を防ぐことができる。リッド35
と枠体34との接着はAuSnなどのシール材36によ
ってなされる。
10におけるアンテナ一体化マイクロ波・ミリ波回路の
断面を示す図である。実施の形態10におけるアンテナ
一体化マイクロ波・ミリ波回路は、図1に示す実施の形
態1におけるアンテナ一体化マイクロ波・ミリ波回路と
比較して、半導体装置20と第3の導体層とを接続する
ための接続部材11として、断面の径より高さの方が大
きい突起電極37を用いた点のみが異なる。したがっ
て、重複する部分の機能は同じであるので詳細な説明は
繰返さない。
を施したビーズ、異方導電性シートなどが用いられる。
本実施の形態においては、突起電極37の材料としてA
uを用いるが、SnPbはんだやその他の金属や合金を
用いてもよい。また、突起電極37の接続後の高さ、す
なわちマイクロ波・ミリ波回路24と給電回路6あるい
は第3の接地導体5との間隔は、その間に介在する物質
の誘電特性、マイクロ波・ミリ波回路24の周波数等を
考慮して定める。具体的には、10μmよりも大きく、
200μmよりも小さくすることが望ましい。突起電極
37の高さを非常に小さくするためには、まず介在する
物質の誘電率を非常に小さくする必要がある。基板の微
妙な反りや半導体装置20の第3の導体層に対する微妙
な傾きにより生じる間隔のばらつきは、間隔が小さくな
ればなるほど相対的に間隔の誤差の割合が大きくなり、
マージンが減少し低コストで安定した高周波特性を有す
るアンテナ一体化マイクロ波・ミリ波回路を製造できな
くなる。また、マイクロ波・ミリ波回路24に形成され
た能動素子あるいは受動素子に寄生容量が付加されてし
まう。一方、200μmを超えると、突起電極37の寄
生インダクタンス成分によるインピーダンスの変動の影
響が無視できなくなり、必要とする周波数帯域が確保で
きないなど高周波特性の影響が出る。また、介在する物
質としては、本実施の形態においては空気であるが、誘
電特性などを考慮して他の気体、液体または固体を介在
させてもよい。なお、突起電極37の接続は、半導体装
置20側の接続部および第3の導体層側の接続部とも、
AuとAuとの熱圧着を用いている。
おけるアンテナ一体化マイクロ波・ミリ波回路の突起電
極37の作成工程を示す図である。まず、図19(a)
に示すように、キャピラリ39から出た金属または合金
からなる細いワイヤ38の先端にスパーク等により微小
球40を形成する。ワイヤ38は、ある種の元素を添加
したワイヤ径20μmのAuワイヤを用い、直径約45
μm程度の微小球を形成する。
置20の突起電極を形成すべき部位、たとえばマイクロ
波・ミリ波回路20の入出力端子部22上の必要な箇所
へ熱と圧力と超音波を加えて接続(ボールボンディン
グ)する。
ヤ38の微小球40の接続完了とともに、細いワイヤ3
8がボンダーの機構によりクランプされるため、キャピ
ラリ39の上昇により結晶化領域の境界で切断され、比
較的短いテール部41を有する突起電極37が形成され
る。すなわち、直径が約50μm、テール部41の長さ
が約60μmおよび全体の高さが約100μmの突起電
極37が形成される。
体装置20と第3の導体層とを位置合わせし、第3の導
体層の突起電極37を接続すべき部位、たとえば給電回
路6へ突起電極37に熱と圧力を加えながら接続(フリ
ップチップボンディング)する。ここでは、主にテール
部41が押し潰されて、接続後の突起電極37の高さは
約70μm程度なる。
39の形状、スパーク条件、ボールボンディング条件、
フリップチップボンディング条件を変えることにより、
誘電特性などが考慮された所望の高さにすることができ
る。ただし、細いワイヤ38の径に比較して比較的長い
テール部41を有するようにボールボンディングする
と、フリップチップボンディングするときにテール部4
1が座屈を起こすことがあり、1回のボールボンディン
グでワイヤ38の径に対してある程度の高さの突起電極
37を作るためには、ある程度の太さのワイヤ38で最
初に形成する微小球40の径がそのワイヤ38の径に対
してあまり大きくならないように、スパーク条件やワイ
ヤ38の材質を選定するのが望ましい。
い、熱圧着により接続させることは高周波特性や信頼性
から特に好適である。Auの突起電極37を作成する別
の方法として、ウェハ工程時にフォトリソグラフィ工程
によるものがよく知られている。これは給電メタルを形
成した後、突起電極の高さ以上のレジストを塗布し、露
光および現像により突起電極を形成する箇所のレジスト
を除去して給電メタルを露出させ、給電メタル上に突起
電極を電解メッキにより成長させる。その後、レジスト
の除去および給電メタルの除去という複雑な工程を経る
ものである。しかし、レジストの感光性や平坦性および
位置合わせマークの読取などには限界があり、フリップ
チップボンディングする前の高さで20μm程度のもの
しかできず、フリップチップボンディングした後で10
〜15μm程度となってしまう。特に、ミリ波で求めら
れるような30μmを超えるようなフリップチップボン
ディング後の高さの突起電極を得ることができなかっ
た。ここで、より高くする方法としてフォトリソグラフ
ィ工程をもう一度繰返してもよいが、ウェハ工程がさら
に複雑となり多大なコストアップを招くことになる。ま
た、突起電極の配置には工程からくる制約が多く、配置
の変更はマスクの再設計が必要となり開発の長期化を招
くことになる。
ように、突起電極37をフリップチップボンディング後
に200μm程度まで高くすることが容易である。ま
た、図19(c)に示すボールボンディングされた突起
電極37の上にさらにボールボンディングしたり、半導
体装置20側にも第3の導体層側にもボールボンディン
グにより突起電極37を設け、突起電極37同士を突き
合わせてフリップチップボンディングしてもよい。これ
らの場合、ボールボンディング数は増えるものの突起電
極37の直径に対する高さを極めて高くすることがで
き、突起電極37を設ける面積を減らすことができ設計
の自由度が向上する。また、突起電極37を作る工程
は、ウェハの完成後またはチップにダイシングされた後
であるため配置の変更が簡単にできる。
ナ一体化マイクロ波・ミリ波回路の半導体装置20の平
面図である。半導体装置20のマイクロ波・ミリ波回路
24として主にコプレナ線路を用いている。コプレナ線
路の中心導体の両側に位置する第4の接地導体21は、
回路設計上平面的には分断されてしまうことが避けられ
ない。従来では、分断された第4の接地導体21を同電
位化するために、エアブリッジを用いたり半導体基板2
3にヴィアホールと下層配線を形成することにより同電
位としていたが、回路が複雑になり規模が大きくなると
安定な接地を確保することができなくなり、寄生容量の
増大あるいは寄生発振が生じるなどの問題があった。し
かし、本実施の形態においては、通常の導体間の不図示
のエアブリッジ接続だけでなく、分断された各々の第4
の接地導体21が、各々の突起電極を介して第3の接地
導体5へ接続される。このため、グランドの電位を同一
電位にし、回路の安定した動作が可能となり、寄生容量
の発生を抑えることができる。さらに、接続のためのエ
アブリッジの個数を減らすことができるため、エアブリ
ッジ部の寄生容量を低減することが可能となり、高周波
特性の向上および製造歩留りを向上させることができ
る。マイクロ波・ミリ波回路24を形成する基板とし
て、半導体基板23を用いているが、セラミック等の誘
電体基板であってもよい。
11におけるアンテナ一体化マイクロ波・ミリ波回路の
断面を示す図である。実施の形態11におけるアンテナ
一体化マイクロ波・ミリ波回路は、図1に示すアンテナ
一体化マイクロ波・ミリ波回路と比較して、半導体装置
20がフェースアップで実装される点、半導体装置20
の裏面に第7の接地導体42が形成されて第3の接地導
体5と接続される点および半導体装置20の入出力端子
部22と給電回路6との接続あるいは半導体装置20の
第4の接地導体21と第3の接地導体5との接続が細い
リボン43によって行なわれる点のみが異なる。したが
って、重複する部分の機能は同じであるので詳細な説明
は繰返さない。
24は、マイクロストリップ線路で構成されている。リ
ボン43は、幅80μm、厚さ20μmのAuリボンを
用いているが、高周波特性に応じて異なる断面形状のも
のやワイヤを用いてもよい。マイクロストリップ線路で
構成されたマイクロ波・ミリ波回路24は、半導体装置
23の裏面の第7の接地導体42がグランドとなる。第
7の接地導体42を第3の接地導体5に直接接続するこ
とができ、第1の接地導体1、第2の接地導体4、第3
の接地導体5および第7の接地導体42が最短距離で電
気的に接続されるため、マイクロ波・ミリ波回路24お
よびマイクロストリップアンテナ2において、寄生容量
などの影響を受けることがなくなる。また、マイクロ波
・ミリ波回路24は雑音の少ない安定した動作が得られ
る。一方、マイクロストリップアンテナ2はサイドロー
ブを低減した良好な放射パターン特性を得ることができ
る。
12におけるアンテナ一体化マイクロ波・ミリ波回路の
断面を示す図である。実施の形態12におけるアンテナ
一体化マイクロ波・ミリ波回路は、図1に示す実施の形
態1におけるアンテナ一体化マイクロ波・ミリ波回路と
比較して、半導体装置20のマイクロ波・ミリ波回路2
4が周波数変換機能を有しており、変換された中間周波
数の信号が伝達される中間周波数入出力端子部44を含
む点と、突起電極37を介して中間周波数入出力端子部
44と接続され、中間周波数の信号を伝達するための中
間周波数入出力端子部45が第3の導体層に形成される
点のみが異なる。したがって、重複する部分の機能は同
じであるので詳細な説明は繰返さない。
コネクタなどの接続部によって中間周波数信号を処理す
るための不図示の外部回路基板と接続されている。マイ
クロ波またはミリ波のような高い周波数の信号が伝達さ
れる接続部は、信号の洩れ、反射あるいは吸収などを避
けるために同軸線路などの高周波数に適した特殊な方法
を取る必要がある。マイクロ波またはミリ波のような高
い周波数の信号処理は、半導体装置20のマイクロ波・
ミリ波回路24および周波数変換機能を有する部分で行
なわれ、中間周波数入出力端子部44から先は高い周波
数ではなくなっているため、中間周波数入出力端子部4
5と中間周波数を処理する不図示の外部回路基板とを接
続するための接続部は特殊な方法にする必要がなくな
る。なお、周波数変換部の例としてアップコンバータま
たはダウンコンバータが挙げられ、入力される元の信号
の処理目的に応じて構成される。
マイクロ波・ミリ波回路の断面を示す図である。
ピーダンスを算出するためのモデルを示す図である。
波・ミリ波回路の斜視図である。
波・ミリ波回路の第1の導体層を示す図である。
波・ミリ波回路の第2の導体層を示す図である。
波・ミリ波回路の第1の誘電体基板7を示す図である。
波・ミリ波回路の第2の誘電体基板8を示す図である。
波・ミリ波回路の第3の導体層を示す図である。
波・ミリ波回路の第4の導体層を示す図である。
ロ波・ミリ波回路の断面を示す図である。
ロ波・ミリ波回路の断面を示す図である。
ロ波・ミリ波回路の断面を示す図である。
ロ波・ミリ波回路の断面を示す図である。
ロ波・ミリ波回路の断面を示す図である。
ロ波・ミリ波回路の断面を示す図である。
ロ波・ミリ波回路の断面を示す図である。
ロ波・ミリ波回路の断面を示す図である。
クロ波・ミリ波回路の断面を示す図である。
ナ一体化マイクロ波・ミリ波回路の突起電極37の作成
工程を示す図である。
クロ波・ミリ波回路の半導体装置20の平面図である。
クロ波・ミリ波回路の断面を示す図である。
クロ波・ミリ波回路の断面を示す図である。
路の構造を示す図である。
Claims (10)
- 【請求項1】 ミリ波帯で使用されるアンテナ一体化高
周波回路であって、 マイクロストリップアンテナが形成された第1の導体層
と、 第1のスロット結合孔が形成された第1の接地部を含む
第2の導体層と、 前記第1のスロット結合孔を介して前記マイクロストリ
ップアンテナとの間で電磁的に結合される給電回路およ
び第2の接地部を含む第3の導体層と、 前記給電回路に接続される入出力端子部と前記第2の接
地部に接続される第3の接地部とを含む第4の導体層、
および該第4の導体層を表面に形成した高周波回路を含
む半導体装置と、 前記第1の導体層および前記第2の導体層の間に積層さ
れる第1の誘電体基板と、 前記第2の導体層および前記第3の導体層の間に積層さ
れる第2の誘電体基板と、 前記第1の接地部および前記第2の接地部を接続するた
めの第1の接続手段とを含み、 前記第1の接地部から前記第1の接続手段と前記第2の
接地部とを経て前記第3の接地部までの長さは、前記高
周波回路の実効波長の1/4未満である、 アンテナ一体
化高周波回路。 - 【請求項2】 前記第1の導体層はさらに、前記マイク
ロストリップアンテナを囲むように配置される第4の接
地部を含み、 前記アンテナ一体化高周波回路はさらに、前記第1の接
地部と前記第4の接地部とを接続するための第2の接続
手段を含む、請求項1記載のアンテナ一体化高周波回
路。 - 【請求項3】 前記第1の導体層はさらに、前記マイク
ロストリップアンテナを囲むように配置される第4の接
地部を含み、 前記アンテナ一体化高周波回路はさらに、前記第1の誘
電体基板と前記第2の導体層との間に配設され、第2の
スロット結合孔が形成された第5の接地部を含む第5の
導体層と、 前記第4の接地部と前記第5の接地部とを接続するため
の第3の接続手段とを 含む、請求項1記載のアンテナ一
体化高周波回路。 - 【請求項4】 前記第1の誘電体基板は、前記マイクロ
ストリップアンテナと前記第1のスロット結合孔との間
に設けられた貫通孔を有し、 該貫通孔に配設され、前記第1の誘電体基板の誘電率よ
り小さい第3の誘電体基板をさらに含む、請求項1記載
のアンテナ一体化高周波回路。 - 【請求項5】 前記第1の誘電体基板の誘電率は、前記
第2の誘電体基板の誘電率より低い、請求項1〜4のい
ずれかに記載のアンテナ一体化高周波回路。 - 【請求項6】 少なくとも前記第1の誘電体基板と前記
第2の誘電体基板と前記第1の接地部とが同時焼成され
た多層焼結体である、請求項1記載のアンテナ一体化高
周波回路。 - 【請求項7】 前記アンテナ一体化高周波回路はさら
に、前記第3の導体層上または前記第4の導体層上の少
なくともいずれか一方に形成されたメッキ導体を含み、
前記第3の導体層と前記第4の導体層とが前記メッキ導
体を介して接続される、請求項1〜6のいずれかに記載
のアンテナ一体化高周波回路。 - 【請求項8】 前記アンテナ一体化高周波回路はさら
に、少なくとも前記半導体装置を覆うように配設された
キャップを含み、該キャップは前記第2の接地部と接続
される、請求項1記載のアンテナ一体化高周波回路。 - 【請求項9】 前記第1の誘電体基板または前記第2の
誘電体基板の少なくともいずれか一方が、隣接する導体
層と同時焼成または追加焼成される、請求項1〜4のい
ずれかに記載のアンテナ一体化高周波回路。 - 【請求項10】 前記高周波回路は、高周波数の信号を
中間周波数の信号に変換するための周波数変換部を含
む、請求項1〜4のいずれかに記載のアンテナ一体化高
周波回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06847797A JP3472430B2 (ja) | 1997-03-21 | 1997-03-21 | アンテナ一体化高周波回路 |
DE69825199T DE69825199T2 (de) | 1997-03-21 | 1998-03-19 | Integrierte Antenne mit Hochfrequenzschaltung mit via Schlitzkopplungsloch elektromagnetisch gekoppelter Speiseschaltung, die mit der Hochfrequenzschaltung verbunden ist |
EP98105055A EP0866517B1 (en) | 1997-03-21 | 1998-03-19 | Antenna-integral high frequency circuit electromagnetically coupling feeder circuit connected to high frequency circuit to microstrip antenna via slot coupling hole |
US09/044,867 US6181278B1 (en) | 1997-03-21 | 1998-03-20 | Antenna-integral high frequency circuit electromagnetically coupling feeder circuit connected to high frequency circuit to microstrip antenna via slot coupling hole |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06847797A JP3472430B2 (ja) | 1997-03-21 | 1997-03-21 | アンテナ一体化高周波回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10270936A JPH10270936A (ja) | 1998-10-09 |
JP3472430B2 true JP3472430B2 (ja) | 2003-12-02 |
Family
ID=13374817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06847797A Expired - Fee Related JP3472430B2 (ja) | 1997-03-21 | 1997-03-21 | アンテナ一体化高周波回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6181278B1 (ja) |
EP (1) | EP0866517B1 (ja) |
JP (1) | JP3472430B2 (ja) |
DE (1) | DE69825199T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10193222B2 (en) | 2014-10-20 | 2019-01-29 | Murata Manufacturing Co., Ltd. | Wireless communication module |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3496752B2 (ja) * | 1998-02-19 | 2004-02-16 | シャープ株式会社 | マイクロ波・ミリ波装置 |
FR2780848A1 (fr) * | 1998-07-06 | 2000-01-07 | Solaic Sa | Antenne a bornes de connexion ajourees pour carte a circuit integre, et carte a circuit integre comprenant une telle antenne |
JP3934341B2 (ja) * | 1999-02-15 | 2007-06-20 | 独立行政法人情報通信研究機構 | 無線通信装置 |
FR2798002B1 (fr) * | 1999-08-26 | 2001-11-02 | Gemplus Card Int | Procede de fabrication de micromodules electroniques comprenant une antenne et micromodules obtenus par le procede |
US6421013B1 (en) * | 1999-10-04 | 2002-07-16 | Amerasia International Technology, Inc. | Tamper-resistant wireless article including an antenna |
DE19951371A1 (de) * | 1999-10-26 | 2001-05-03 | Nokia Mobile Phones Ltd | Hochfrequenzschaltung mit einem Anschluß für eine gedruckte Antenne |
GB2356737A (en) * | 1999-11-26 | 2001-05-30 | Nokia Mobile Phones Ltd | Ground Plane for a Semiconductor Chip |
EP1267438A4 (en) * | 2000-03-15 | 2004-03-31 | Matsushita Electric Ind Co Ltd | MULTILAYER ELECTRONIC COMPONENT, MULTI-LAYER ANTENNA DUPLEXER AND COMMUNICATION DEVICE |
US7170361B1 (en) * | 2000-04-13 | 2007-01-30 | Micron Technology, Inc. | Method and apparatus of interposing voltage reference traces between signal traces in semiconductor devices |
JP3629399B2 (ja) * | 2000-04-18 | 2005-03-16 | シャープ株式会社 | アンテナ一体化マイクロ波・ミリ波モジュール |
JP3582460B2 (ja) | 2000-06-20 | 2004-10-27 | 株式会社村田製作所 | 高周波モジュール |
JP2002072235A (ja) * | 2000-08-29 | 2002-03-12 | Sharp Corp | 液晶モジュールとプリント基板との接続構造および半導体装置並びに液晶モジュール |
US7501954B1 (en) | 2000-10-11 | 2009-03-10 | Avante International Technology, Inc. | Dual circuit RF identification tags |
DE10063437A1 (de) * | 2000-12-20 | 2002-07-11 | Bosch Gmbh Robert | Antennenanordnung |
KR20040025680A (ko) * | 2001-05-17 | 2004-03-24 | 사이프레스 세미컨덕터 코포레이션 | 볼 그리드 어레이 안테나 |
US6900992B2 (en) * | 2001-09-18 | 2005-05-31 | Intel Corporation | Printed circuit board routing and power delivery for high frequency integrated circuits |
CN1592845B (zh) * | 2001-11-26 | 2010-05-05 | Vega格里沙贝两合公司 | 用于液位测量装置的天线*** |
WO2003047036A1 (en) * | 2001-11-29 | 2003-06-05 | Picometrix, Inc. | Amplified photoconductive gate |
JP3850275B2 (ja) * | 2001-11-29 | 2006-11-29 | 京セラ株式会社 | 電子部品装置 |
JP2003204201A (ja) | 2002-01-08 | 2003-07-18 | Hitachi Ltd | 高周波半導体装置の実装構造及び製造方法 |
JP2004088508A (ja) * | 2002-08-27 | 2004-03-18 | Tdk Corp | アンテナ付高周波モジュール |
US6876163B2 (en) * | 2002-10-03 | 2005-04-05 | Visteon Global Technologies, Inc. | DC motor having a braking circuit |
US7015869B2 (en) * | 2002-11-18 | 2006-03-21 | Visteon Global Technologies, Inc. | High frequency antenna disposed on the surface of a three dimensional substrate |
FR2847726B1 (fr) | 2002-11-27 | 2005-03-04 | St Microelectronics Sa | Module radiofrequence |
US20040104077A1 (en) * | 2002-12-03 | 2004-06-03 | Visteon Global Technologies, Inc. | Minimal differential pressure venting system |
DE10332009B4 (de) * | 2003-07-14 | 2008-01-31 | Infineon Technologies Ag | Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung |
FR2859309B1 (fr) * | 2003-09-02 | 2005-12-16 | Commissariat Energie Atomique | Substrat haute impedance |
DE10350034A1 (de) * | 2003-10-27 | 2005-05-25 | Robert Bosch Gmbh | Antennenanordnung insbesondere für Radaranwendungen bei Kraftfahrzeugen |
US6998709B2 (en) * | 2003-11-05 | 2006-02-14 | Broadcom Corp. | RFIC die-package configuration |
JP3895737B2 (ja) * | 2004-04-09 | 2007-03-22 | 古河電気工業株式会社 | 多周波共用アンテナ及び小型アンテナ |
US8345433B2 (en) * | 2004-07-08 | 2013-01-01 | Avx Corporation | Heterogeneous organic laminate stack ups for high frequency applications |
US7166877B2 (en) * | 2004-07-30 | 2007-01-23 | Bae Systems Information And Electronic Systems Integration Inc. | High frequency via |
US7098854B2 (en) * | 2004-09-09 | 2006-08-29 | Raytheon Company | Reflect antenna |
CN101156162B (zh) * | 2005-03-31 | 2012-05-16 | 株式会社半导体能源研究所 | 无线芯片以及具有无线芯片的电子设备 |
US7480502B2 (en) * | 2005-11-15 | 2009-01-20 | Clearone Communications, Inc. | Wireless communications device with reflective interference immunity |
US7446714B2 (en) * | 2005-11-15 | 2008-11-04 | Clearone Communications, Inc. | Anti-reflective interference antennas with radially-oriented elements |
US7333068B2 (en) * | 2005-11-15 | 2008-02-19 | Clearone Communications, Inc. | Planar anti-reflective interference antennas with extra-planar element extensions |
JP5123493B2 (ja) * | 2006-05-30 | 2013-01-23 | 新光電気工業株式会社 | 配線基板及び半導体装置 |
US7808434B2 (en) * | 2006-08-09 | 2010-10-05 | Avx Corporation | Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices |
US7477197B2 (en) * | 2006-12-29 | 2009-01-13 | Intel Corporation | Package level integration of antenna and RF front-end module |
JP4926907B2 (ja) * | 2007-10-05 | 2012-05-09 | シャープ株式会社 | 放射型発振装置および無線中継システム |
JP5334242B2 (ja) * | 2008-09-05 | 2013-11-06 | 大学共同利用機関法人自然科学研究機構 | 受信イメージングアンテナアレイ |
JP5284382B2 (ja) * | 2011-02-01 | 2013-09-11 | 株式会社東芝 | 無線装置及び無線機器 |
JP5414749B2 (ja) | 2011-07-13 | 2014-02-12 | 株式会社東芝 | 無線装置 |
JP5681144B2 (ja) * | 2012-05-25 | 2015-03-04 | 日本電信電話株式会社 | 集積化パッチアンテナ |
US9275925B2 (en) | 2013-03-12 | 2016-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for an improved interconnect structure |
JP5960351B2 (ja) * | 2013-04-25 | 2016-08-02 | インテル コーポレイション | 伝送電力及び電力密度のインテリジェント制御のためのミリメートル波通信の装置及び方法 |
US20150349396A1 (en) * | 2014-05-31 | 2015-12-03 | Hatem Mohamed Aead | Air Gap Creation In Electronic Devices |
JP6183811B2 (ja) * | 2014-06-30 | 2017-08-23 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 接合構造体および無線通信装置 |
US9391370B2 (en) * | 2014-06-30 | 2016-07-12 | Samsung Electronics Co., Ltd. | Antenna feed integrated on multi-layer PCB |
JP6365283B2 (ja) * | 2014-12-11 | 2018-08-01 | 富士通株式会社 | 半導体チップ及び高周波モジュール |
CN104966903B (zh) * | 2015-06-19 | 2018-04-27 | 上海安费诺永亿通讯电子有限公司 | 一种用于60GHz毫米波通信的悬置微带天线阵列及其天线 |
JP6408160B2 (ja) * | 2015-08-26 | 2018-10-17 | シャープ株式会社 | 高周波装置 |
WO2017051809A1 (ja) * | 2015-09-25 | 2017-03-30 | 大日本印刷株式会社 | 実装部品、配線基板、電子装置、およびその製造方法 |
CN110600872B (zh) * | 2016-01-30 | 2023-09-12 | 华为技术有限公司 | 一种贴片天线单元及天线 |
US10186779B2 (en) * | 2016-11-10 | 2019-01-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
US20180175493A1 (en) * | 2016-12-15 | 2018-06-21 | Nanning Fugui Precision Industrial Co., Ltd. | Antenna device and electronic device using the same |
US10438882B2 (en) * | 2017-03-29 | 2019-10-08 | Intel Corporation | Integrated circuit package with microstrip routing and an external ground plane |
JP7023683B2 (ja) * | 2017-11-29 | 2022-02-22 | Tdk株式会社 | パッチアンテナ |
US10530038B2 (en) | 2018-03-06 | 2020-01-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device |
WO2019193793A1 (ja) * | 2018-04-06 | 2019-10-10 | パナソニックIpマネジメント株式会社 | アンテナ装置及び電気機器 |
JP7091961B2 (ja) * | 2018-09-13 | 2022-06-28 | Tdk株式会社 | オンチップアンテナ |
CN110061352A (zh) * | 2019-04-19 | 2019-07-26 | 深圳迈睿智能科技有限公司 | 天线及其制造方法和干扰抑制方法 |
US20230022992A1 (en) * | 2019-12-12 | 2023-01-26 | Sony Interactive Entertainment Inc. | Multilayer printed circuit board and electronic device |
CN114630511B (zh) * | 2022-03-04 | 2024-03-19 | 中国航天科工集团八五一一研究所 | 一种双向变频一体化组件的实现方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02214205A (ja) * | 1989-02-14 | 1990-08-27 | Fujitsu Ltd | 電子回路装置 |
JP3130575B2 (ja) * | 1991-07-25 | 2001-01-31 | 日本電気株式会社 | マイクロ波ミリ波送受信モジュール |
JPH05167332A (ja) * | 1991-12-13 | 1993-07-02 | Matsushita Electric Works Ltd | 移動体通信用アンテナ |
JP2840493B2 (ja) * | 1991-12-27 | 1998-12-24 | 株式会社日立製作所 | 一体型マイクロ波回路 |
JPH0645824A (ja) * | 1992-07-27 | 1994-02-18 | Japan Radio Co Ltd | Gps受信アンテナ |
JPH0677729A (ja) * | 1992-08-25 | 1994-03-18 | Mitsubishi Electric Corp | アンテナ一体化マイクロ波回路 |
US5510758A (en) * | 1993-04-07 | 1996-04-23 | Matsushita Electric Industrial Co., Ltd. | Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps |
JP3141692B2 (ja) * | 1994-08-11 | 2001-03-05 | 松下電器産業株式会社 | ミリ波用検波器 |
-
1997
- 1997-03-21 JP JP06847797A patent/JP3472430B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-19 EP EP98105055A patent/EP0866517B1/en not_active Expired - Lifetime
- 1998-03-19 DE DE69825199T patent/DE69825199T2/de not_active Expired - Lifetime
- 1998-03-20 US US09/044,867 patent/US6181278B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10193222B2 (en) | 2014-10-20 | 2019-01-29 | Murata Manufacturing Co., Ltd. | Wireless communication module |
US10498025B2 (en) | 2014-10-20 | 2019-12-03 | Murata Manufacturing Co., Ltd. | Wireless communication module |
Also Published As
Publication number | Publication date |
---|---|
EP0866517A2 (en) | 1998-09-23 |
JPH10270936A (ja) | 1998-10-09 |
EP0866517B1 (en) | 2004-07-28 |
DE69825199D1 (de) | 2004-09-02 |
DE69825199T2 (de) | 2005-07-28 |
US6181278B1 (en) | 2001-01-30 |
EP0866517A3 (en) | 2000-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3472430B2 (ja) | アンテナ一体化高周波回路 | |
JP3378435B2 (ja) | 超高周波帯無線通信装置 | |
JP3141692B2 (ja) | ミリ波用検波器 | |
US6849936B1 (en) | System and method for using film deposition techniques to provide an antenna within an integrated circuit package | |
JP6643714B2 (ja) | 電子装置及び電子機器 | |
JPH10125830A (ja) | 高周波モジュールおよびその製造方法 | |
EP0578028A1 (en) | High frequency semiconductor device | |
JP2003163310A (ja) | 高周波半導体装置 | |
US6531775B1 (en) | High-frequency module | |
JPH1092981A (ja) | 半導体装置の導電性モールドパッケージ | |
JP3227631B2 (ja) | アンテナ | |
JP4646969B2 (ja) | 半導体装置 | |
JP2003258142A (ja) | 半導体装置 | |
JP7036646B2 (ja) | 半導体素子用パッケージおよび半導体装置 | |
JP2538072B2 (ja) | 半導体装置 | |
JP3673491B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
JP4172783B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
US7105924B2 (en) | Integrated circuit housing | |
JP3598059B2 (ja) | 半導体素子収納用パッケージ | |
JPH02291140A (ja) | 超高周波帯実装構造 | |
JP2007281305A (ja) | 無線通信用集積回路 | |
JP3811460B2 (ja) | 半導体装置 | |
JPH09298218A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2775678B2 (ja) | 高周波半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030902 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |