JP5123493B2 - 配線基板及び半導体装置 - Google Patents

配線基板及び半導体装置 Download PDF

Info

Publication number
JP5123493B2
JP5123493B2 JP2006150414A JP2006150414A JP5123493B2 JP 5123493 B2 JP5123493 B2 JP 5123493B2 JP 2006150414 A JP2006150414 A JP 2006150414A JP 2006150414 A JP2006150414 A JP 2006150414A JP 5123493 B2 JP5123493 B2 JP 5123493B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
semiconductor device
connection
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006150414A
Other languages
English (en)
Other versions
JP2007324231A (ja
Inventor
朋治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006150414A priority Critical patent/JP5123493B2/ja
Priority to US11/754,767 priority patent/US7542006B2/en
Priority to KR1020070052014A priority patent/KR20070115682A/ko
Priority to TW096119302A priority patent/TWI412110B/zh
Publication of JP2007324231A publication Critical patent/JP2007324231A/ja
Application granted granted Critical
Publication of JP5123493B2 publication Critical patent/JP5123493B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/30—Resonant antennas with feed to end of elongated active element, e.g. unipole
    • H01Q9/42—Resonant antennas with feed to end of elongated active element, e.g. unipole with folded element, the folded parts being spaced apart a small fraction of the operating wavelength
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Waveguide Aerials (AREA)
  • Details Of Aerials (AREA)

Description

本発明は、配線基板及び半導体装置に係り、特に電子部品と電気的に接続されるアンテナパターンを備えた配線基板及び半導体装置に関する。
図１は、従来のアンテナパターンを備えた半導体装置の平面図である。
図１を参照するに、従来の半導体装置２００は、配線基板２０１と、電子部品である制御回路部品２０２及びＲＦ回路部品２０３とを有する。制御回路部品２０２及びＲＦ回路部品２０３は、配線基板２０１に実装されている。
図２は、従来の配線基板の平面図である。図２において、Ｉは制御回路部品２０２が実装される領域（以下、「制御回路実装領域Ｉ」とする）、ＪはＲＦ回路部品２０３が実装される領域（以下、「ＲＦ回路実装領域Ｊ」とする）をそれぞれ示している。
図２を参照するに、配線基板２０１は、基板２０５と、接続パッド２０６〜２０９と、端面電極２１１，２１２と、配線２１４〜２１６と、アンテナパターン２１８とを有する。接続パッド２０６，２０７は、制御回路実装領域Ｉに対応する基板２０５の上面２０５Ａに設けられている。接続パッド２０６，２０７は、制御回路部品２０２と電気的に接続されるパッドである。
接続パッド２０８，２０９は、ＲＦ回路実装領域Ｊに対応する基板２０５の上面２０５Ａに設けられている。接続パッド２０８，２０９は、ＲＦ回路部品２０３と電気的に接続されるパッドである。
端面電極２１１は、アンテナパターン２１８から離間した基板２０５の側面２０５−１〜２０５−３付近に設けられている。端面電極２１２は、アンテナパターン２１８から離間した基板２０５の側面２０５−３付近に設けられている。端面電極２１１，２１２は、マザーボード等の実装基板（図３参照）に半導体装置２００を電気的に接続するための外部接続端子である。
配線２１４〜２１６は、基板２０５の上面２０５Ａに設けられている。配線２１４は、一方の端部が接続パッド２０６と接続されており、他方の端部が端面電極２１１と接続されている。配線２１５は、一方の端部が接続パッド２０８と接続されており、他方の端部が端面電極２１２と接続されている。配線２１６は、一方の端部が接続パッド２０７と接続されており、他方の端部が接続パッド２０９と接続されている。
アンテナパターン２１８は、逆Ｆ型アンテナである。アンテナパターン２１８は、基板２０５の側面２０５−４から離間した基板２０５の上面２０５Ａに設けられている。つまり、アンテナパターン２１８と基板２０５の側面２０５−４との間には、スペースが設けられている。アンテナパターン２１８は、ＲＦ回路部品２０３と電気的に接続されている。
図３は、実装基板に接続された従来の半導体装置の平面図である。
図３に示すように、半導体装置２００を実装基板２２０に実装する場合、はんだ２２４により実装基板２２０に設けられたパッド２２１と端面電極２１１とを電気的に接続し、はんだ２２５により実装基板２２０に設けられたパッド２２２と端面電極２１２とを電気的に接続する。また、はんだ２２４，２２５を用いた接続により、実装基板２２０に対して半導体装置２００の３つの側面２０５−１〜２０５−３が固定される（例えば、特許文献１参照。）。
特開２００２−３３４１９号公報
しかしながら、従来の配線基板２０１では、基板２０５の上面２０５Ａにおけるアンテナパターン２１８の占有面積が大きいため、基板２０５の面方向のサイズを縮小することが難しく、配線基板２０１の小型化を図ることが困難であるという問題があった。
また、配線基板２０１の小型化を図ることが困難であるため、配線基板２０１を備えた半導体装置２００の小型化を図ることができないという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、小型化を図ることのできる配線基板及び半導体装置を提供することを目的とする。
本発明の一観点によれば、電子部品が配設される基板と、前記基板に形成され、前記電子部品と電気的に接続されるアンテナパターンと、を有した配線基板であって、前記アンテナパターンの一部を前記基板の側面に設けており、前記アンテナパターンは、前記基板の第１の主面に設けられた第１の配線部と、前記第１の主面とは反対側に位置する前記基板の第２の主面に設けられた第２の配線部と、前記基板の側面に設けられ、前記第１の配線部と前記第２の配線部とを交互に電気的に接続する接続部と、を有することを特徴とする配線基板が提供される。
本発明によれば、アンテナパターンの一部を基板の側面に設けることにより、基板上におけるアンテナパターンの占有面積が小さくなるため、基板の面方向のサイズを小さくして、配線基板の小型化を図ることができる。
本発明の他の観点によれば、電子部品と、前記電子部品が配設される基板と、前記基板に形成され、前記電子部品と電気的に接続されるアンテナパターンとを備えた配線基板と、を有する半導体装置であって、前記アンテナパターンの一部を前記基板の側面に設けており、前記アンテナパターンは、前記基板の第１の主面に設けられた第１の配線部と、前記第１の主面とは反対側に位置する前記基板の第２の主面に設けられた第２の配線部と、前記基板の側面に設けられ、前記第１の配線部と前記第２の配線部とを交互に電気的に接続する接続部と、を有することを特徴とする半導体装置が提供される。

本発明によれば、アンテナパターンの一部を基板の側面に設けることにより、基板上におけるアンテナパターンの占有面積が小さくなるため、配線基板の面方向のサイズを小さくして、半導体装置の小型化を図ることができる。
本発明によれば、配線基板及び半導体装置の小型化を図ることができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図４は、本発明の第１の実施の形態に係る半導体装置の平面図である。図４において、Ｘ，Ｘ方向は基板１５の側面１５−１，１５−３に対して平行な方向、Ｙ，Ｙ方向は基板１５の側面１５−２，１５−４に対して平行な方向をそれぞれ示している。
図４を参照して、本発明の第１の実施の形態に係る半導体装置１０について説明する。なお、本実施の形態では、アンテナパターンとして逆Ｆ型アンテナ２９を配線基板１１に設けた場合を例に挙げて以下の説明をする。
図４を参照するに、第１の実施の形態に係る半導体装置１０は、配線基板１１と、電子部品である制御回路部品１２及びＲＦ回路部品１３とを有する。
図５は、本発明の第１の実施の形態に係る配線基板の平面図であり、図６は、図５に示す配線基板の下面側を平面視した図である。図５及び図６において、図４に示す半導体装置１０と同一構成部分には同一符号を付す。また、図５において、Ａは制御回路部品１２が実装される領域（以下、「制御回路実装領域Ａ」とする）、ＢはＲＦ回路部品１３が実装される領域（以下、「ＲＦ回路実装領域Ｂ」とする）をそれぞれ示している。
図５及び図６を参照するに、配線基板１１は、基板１５と、接続パッド１６〜１９と、端面電極２１，２２と、配線２４〜２６と、逆Ｆ型アンテナ２９とを有する。
基板１５は、板状とされており、複数の切り欠き部１５Ｃ，１５Ｄを有する。切り欠き部１５Ｃは、基板１５の側面１５−１〜１５−３に形成されている。切り欠き部１５Ｃは、半円筒形状とされており、基板１５の上面１５Ａ（第１の主面）から下面１５Ｂ（第２の主面）に亘るように形成されている。
切り欠き部１５Ｄは、基板１５の側面１５−４に形成されている。切り欠き部１５Ｄは、半円筒形状とされており、基板１５の上面１５Ａから下面１５Ｂに亘るように形成されている。切り欠き部１５Ｄの直径Ｒ１は、例えば、０．６ｍｍとすることができる。基板１５は、接続パッド１６〜１９、端面電極２１，２２、配線２４〜２６、及び逆Ｆ型アンテナ２９を形成するための基板である。
接続パッド１６，１７は、制御回路実装領域Ａに対応する基板１５の上面１５Ａに設けられている。接続パッド１６，１７は、制御回路部品１２と電気的に接続されるパッドである。接続パッド１６は、配線２４を介して、端面電極２１と電気的に接続されている。接続パッド１７は、配線２６を介して、接続パッド１９と電気的に接続されている。
接続パッド１８，１９は、ＲＦ回路実装領域Ｂに対応する基板１５の上面１５Ａに設けられている。接続パッド１８，１９は、ＲＦ回路部品１３と電気的に接続されるパッドである。接続パッド１８は、配線２５を介して、端面電極２２と電気的に接続されている。接続パッド１９は、配線２６を介して、接続パッド１７と電気的に接続されている。
図７は、図５に示す配線基板のＣ−Ｃ線方向の断面図である。
図７を参照するに、端面電極２１は、第１のパッド部３１と、第２のパッド部３２と、接続部３３とを有する。第１のパッド部３１は、基板１５の側面１５−１〜１５−３に形成された切り欠き部１５Ｃの近傍に位置する基板１５の上面１５Ａに設けられている。第１のパッド部３１は、接続部３３と一体的に構成されている。第１のパッド部３１は、配線２４を介して、接続パッド１６と電気的に接続されている（図５参照）。
第２のパッド部３２は、切り欠き部１５Ｃの近傍に位置する基板１５の下面１５Ｂに設けられている。第２のパッド部３２は、接続部３３と一体的に構成されている。接続部３３は、基板１５の側面１５−１〜１５−３に形成された切り欠き部１５Ｃに設けられている。接続部３３は、第１のパッド部３１と第２パッド３２とを電気的に接続するためのものである。
図８は、図５に示す配線基板のＤ−Ｄ線方向の断面図である。
図８を参照するに、端面電極２２は、第１のパッド部３５と、第２のパッド部３６と、接続部３７とを有する。第１のパッド部３５は、基板１５の側面１５−３に形成された切り欠き部１５Ｃの近傍に位置する基板１５の上面１５Ａに設けられている。第１のパッド部３５は、接続部３７と一体的に構成されている。第１のパッド部３５は、配線２５を介して、接続パッド１８と電気的に接続されている（図５参照）。
第２のパッド部３６は、基板１５の側面１５−３に形成された切り欠き部１５Ｃの近傍に位置する基板１５の下面１５Ｂに設けられている。第２のパッド部３６は、接続部３７と一体的に構成されている。接続部３７は、基板１５の側面１５−３に形成された切り欠き部１５Ｃに設けられている。接続部３７は、第１のパッド部３５と第２のパッド３６とを電気的に接続するためのものである。上記構成とされた端面電極２１，２２は、マザーボード等の実装基板に半導体装置１０を電気的に接続するための外部接続端子である。
配線２４〜２６は、基板１５の上面１５Ａに設けられている。配線２４は、一方の端部が接続パッド１６と接続されており、他方の端部が端面電極２１と接続されている。配線２５は、一方の端部が接続パッド１８と接続されており、他方の端部が端面電極２２と接続されている。配線２６は、一方の端部が接続パッド１７と接続されており、他方の端部が接続パッド１９と接続されている。
図９は、図５に示す配線基板をＥ視した図である。
図５、図６、及び図９を参照して、アンテナパターンである逆Ｆ型アンテナ２９について説明する。逆Ｆ型アンテナ２９は、基板１５に形成されたグラウンド層及び電源層（共に図示せず）と電気的に接続されている。第逆Ｆ型アンテナ２９は、１の配線部４１〜４５と、第２の配線部５１〜５６と、接続部６１〜７０とを有する。
第１の配線部４１〜４５は、切り欠き部１５Ｄの形成位置に対応する基板１５の上面１５Ａに設けられている。第１の配線部４１〜４５は、それぞれ２つの切り欠き部１５Ｄを囲むように、Ｙ，Ｙ方向に配置されている。第１の配線部４１〜４５の幅Ｗ１〜Ｗ５は、略等しい値とすることができる。第１の配線部４１〜４５の幅Ｗ１〜Ｗ５は、例えば、１．６ｍｍとすることができる。第１の配線部４２は、ＲＦ回路部品１３と電気的に接続されている。
第２の配線部５１〜５６は、切り欠き部１５Ｄの形成位置に対応する基板１５の下面１５Ｂに設けられている。第２の配線部５１〜５６は、Ｙ，Ｙ方向に配置されている。第２の配線部５２〜５５は、それぞれ２つの切り欠き部１５Ｄを囲むように配置されており、第２の配線部５１，５６は、それぞれ１つの切り欠き部１５Ｄを囲むように配置されている。
第２の配線部５１は、接続部６１を介して、第１の配線部４１と電気的に接続されている。第２の配線部５１の幅Ｗ６は、例えば、０．８ｍｍとすることができる。
第２の配線部５２は、接続部６２を介して、第１の配線部４１と電気的に接続されると共に、接続部６３を介して、第１の配線部４２と電気的に接続されている。第２の配線部５２の幅Ｗ７は、例えば、１．６ｍｍとすることができる。
第２の配線部５３は、接続部６４を介して、第１の配線部４２と電気的に接続されると共に、接続部６５を介して、第１の配線部４３と電気的に接続されている。第２の配線部５３の幅Ｗ８は、例えば、１．６ｍｍとすることができる。
第２の配線部５４は、接続部６６を介して、第１の配線部４３と電気的に接続されると共に、接続部６７を介して、第１の配線部４４と電気的に接続されている。第２の配線部５４の幅Ｗ９は、例えば、１．６ｍｍとすることができる。
第２の配線部５５は、接続部６８を介して、第１の配線部４４と電気的に接続されると共に、接続部６９を介して、第１の配線部４５と電気的に接続されている。第２の配線部５５の幅Ｗ１０は、例えば、１．６ｍｍとすることができる。
第２の配線部５６は、接続部７０を介して、第１の配線部４５と電気的に接続されている。第２の配線部５６の幅Ｗ１１は、例えば、０．８ｍｍとすることができる。
接続部６１〜７０は、切り欠き部１５Ｄに設けられている。接続部６１〜７０は、基板１５の上面１５Ａに設けられた第１の配線部４１〜４５と、基板１５の下面１５Ｂに設けられた第２の配線部５１〜５６とを電気的に接続している。
本実施の形態によれば、逆Ｆ型アンテナ２９の一部（この場合、接続部６１〜７０）を基板１５の側面１５−４に設けることにより、基板１５の上面１５Ａにおける逆Ｆ型アンテナ２９の占有面積が小さくなるため、基板１５の面方向のサイズを小さくして、配線基板１１の小型化を図ることができる。
また、従来の半導体装置２００に設けられていた基板２０５の側面２０５−４とアンテナパターン２１８との間のスペース（図１または図２参照）が不要となるため、基板１５の面方向のサイズを小さくして、配線基板１１の小型化を図ることができる。
さらに、配線基板１１の小型化が可能となるため、配線基板１１を備えた半導体装置１０を小型化することができる。
また、基板１５の上面１５Ａに設けられた第１の配線部４１〜４５と、基板１５の下面１５Ｂに設けられた第２の配線部５１〜５６と、基板１５の側面１５−４に設けられ、第１の配線部４１〜４５と第２の配線部５１〜５６とを電気的に接続する接続部６１〜７０とから逆Ｆ型アンテナ２９を構成することで、配線基板１１を大型化させることなく、逆Ｆ型アンテナ２９の配線長を長くして、逆Ｆ型アンテナ２９の特性を向上させることができる。
図１０〜図１８は、第１の実施の形態に係る配線基板の製造工程を示す図である。図１０〜図１８において、Ｆは配線基板１１が形成される領域（以下、「配線基板形成領域Ｆ」とする）、Ｇは基材７３を切断する位置（以下、「切断位置Ｇ」とする）をそれぞれ示している。
始めに、図１０に示す工程では、複数の配線形成領域Ｆを有した基材７３を準備する。基材７３は、後述する図１８に示す工程において、切断させることにより基板１５となるものである。
次いで、図１１に示す工程では、基材７３の上面７３Ａに金属箔７４を貼り付け、基材７３の下面７３Ｂに金属箔７５を貼り付ける。金属箔７４，７５としては、例えば、Ｃｕ箔を用いることができる。
次いで、図１２に示す工程では、切断位置Ｇに対応する基材７３に貫通孔７７，７８を形成する。貫通孔７７は、後述する図１８に示す工程において、基材７３を切断することにより、切り欠き部１５Ｄ（図４参照）となるものである。貫通孔７７の直径Ｒ１は、例えば、０．６ｍｍとすることができる。また、貫通孔７８は、後述する図１８に示す工程において、基材７３を切断することにより、切り欠き部１５Ｃ（図４参照）となるものである。
次いで、図１３に示す工程では、図１２に示す構造体の表面（貫通孔７７，７８の側壁に対応する部分も含む）を覆うように、めっき法により金属膜８１を形成する。
次いで、図１４に示す工程では、図１３に示す構造体の上面を覆うようにレジスト膜８２を形成すると共に、図１３に示す構造体の下面を覆うようにレジスト膜８３を形成する。
次いで、図１５に示す工程では、図１４に示すレジスト膜８２，８３を露光及び現像処理によりパターニングする。具体的には、配線２４〜２６、第１のパッド部３１，３５、及び第１の配線部４１〜４５の形成位置に対応するようにレジスト膜８２をパターニングすると共に、第２のパッド部３２，３６、及び第２の配線部５１〜５６の形成位置に対応するようにレジスト膜８３をパターニングする。図１５において、レジスト膜８２Ａは第１の配線部４３の形成位置に対応するレジスト膜、レジスト膜８２Ｂは第１のパッド部３１の形成位置に対応するレジスト膜、レジスト膜８３Ａは第２の配線部５３の形成位置に対応するレジスト膜、レジスト膜８３Ｂは第２のパッド部３２の形成位置に対応するレジスト膜をそれぞれ示している。
なお、図１５では、配線２４〜２６、第１のパッド部３５、第１の配線部４１，４２，４４，４５、第２のパッド部３６、及び第２の配線部５１，５２，５４，５５の形成位置に対応するレジスト膜の図示を省略する。
次いで、図１６に示す工程では、レジスト膜８２Ａ，８２Ｂ，８３Ａ，８３Ｂをマスクとして、金属箔７４，７５及び金属膜８１をエッチングする。これにより、逆Ｆ型アンテナ２９と、端面電極２１とが形成される。逆Ｆ型アンテナ２９及び端面電極２１は、切断位置Ｇの両側に位置する基材７３にそれぞれ形成される。なお、金属箔７４，７５及び金属膜８１のエッチングにより、図示していない配線２４〜２６、第１のパッド部３５、第１の配線部４１，４２，４４，４５、第２のパッド部３６、及び第２の配線部５１，５２，５４，５５も形成される。
次いで、図１７に示す工程では、レジスト膜８２Ａ，８２Ｂ，８３Ａ，８３Ｂを除去する。次いで、図１８に示す工程では、切断位置Ｇに沿って基材７３（図１７に示す構造体）を切断することにより、複数の配線基板１１が製造される。
図１９は、本発明の第１の実施の形態に係る半導体装置を備えた電子装置の平面図である。図１９において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。また、図１９では、接続部６１〜７０の図示を省略する。
図１９を参照するに、電子装置９０は、第１の実施の形態の半導体装置１０と、実装基板９１とを有している。半導体装置１０は、はんだ１１６により、実装基板９２と電気的に接続されている。
実装基板９１は、基板本体９２と、パッド９３〜９９と、ダミー用パッド１０１と、ＵＳＢ出力用コネクタ１０２と、複数のスイッチ１０３と、電源供給用コネクタ１０４と、マイコン１０５と、配線１１１〜１１４とを有する。
パッド９３〜９９及びダミー用パッド１０１は、半導体装置１０が実装される領域に対応する基板本体９２の上面９２Ａに設けられている。パッド９３，９４は、はんだ１１６により、基板１５の側面１５−１に設けられた端面電極２１と電気的に接続されている。パッド９５〜９７は、はんだ１１６により、基板１５の側面１５−２に設けられた端面電極２１と電気的に接続されている。
パッド９８は、はんだ１１６により、基板１５の側面１５−３に設けられた端面電極２１と電気的に接続されている。パッド９９は、はんだ１１６により、基板１５の側面１５−３に設けられた端面電極２２と電気的に接続されている。
ダミー用パッド１０１は、はんだ１１６により、基板１５の側面１５−４に設けられた接続部６１〜７０と電気的に接続されている。ダミー用パッド１０１は、基板１５の側面１５−４を実装基板９１に固定させるためのものである。これにより、基板１５の４つの側面１５−１〜１５−４が実装基板９２に固定される。
このように、基板１５の４つの側面１５−１〜１５−４を実装基板１０１に固定することにより、半導体装置１０と実装基板９１との間の接続強度を向上させることができる。
ＵＳＢ出力用コネクタ１０２は、基板本体９２の上面９２Ａに設けられている。ＵＳＢ出力用コネクタ１０２は、配線１１１を介して、パッド９３と電気的に接続されている。
複数のスイッチ１０３は、基板本体９２の上面９２Ａに設けられている。複数のスイッチ１０３は、配線１１２を介して、パッド９６と電気的に接続されている。複数のスイッチ１０３は、マイコン１０５を制御するためのものである。
電源供給用コネクタ１０４は、基板本体９２の上面９２Ａに設けられている。電源供給用コネクタ１０４は、配線１１３を介して、パッド９７，９８と電気的に接続されている。
マイコン１０５は、基板本体９２の上面９２Ａに設けられている。マイコン１０は、半導体装置１０の動作を制御するためのものである。マイコン１０５は、配線１１４を介して、パッド９９と電気的に接続されている。
配線１１１〜１１４は、基板本体９２の上面９２Ａに設けられている。配線１１１は、その一方の端部がパッド９３と接続されており、他方の端部がＵＳＢ出力用コネクタ１０２と接続されている。配線１１２は、その一方の端部がパッド９６と接続されており、他方の端部がスイッチ１０３と接続されている。
配線１１３は、その一方の端部がパッド９７，９８と接続されており、他方の端部が電源供給用コネクタ１０４と接続されている。配線１１４は、一方の端部がパッド９９と接続されており、他方の端部がマイコン１０５と接続されている。
本実施の形態の電子装置によれば、基板１５の４つの側面１５−１〜１５−４を実装基板１０１に固定することにより、半導体装置１０と実装基板９１との間の接続強度を向上させることができる。
（第２の実施の形態）
図２０は、本発明の第２の実施の形態に係る半導体装置の平面図である。図２０において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図２０を参照するに、第２の実施の形態の半導体装置１２０は、第１の実施の形態の半導体装置１０に設けられた配線基板１１の代わりに配線基板１２１を設けた以外は、半導体装置１０と同様に構成される。
図２１は、本発明の第２の実施の形態に係る配線基板の平面図であり、図２２は、図２１に示す配線基板の下面側を平面視した図である。また、図２３は、図２０に示す半導体装置を側面視した図である。
図２１〜図２３を参照するに、配線基板１２１は、第１の実施の形態で説明した配線基板１１に設けられた逆Ｆ型アンテナ２９の代わりに逆Ｌ型アンテナ１２４を設けた以外は、配線基板１１と同様な構成とされている。
逆Ｌ型アンテナ１２４は、基板１５に形成されたグラウンド層及び電源層（共に図示せず）と電気的に接続されている。逆Ｌ型アンテナ１２４は、第１の配線部１２６〜１２９と、第２の配線部１３１〜１３５と、接続部１７１〜１７８とを有する。
第１の配線部１２６〜１２９は、切り欠き部１５Ｄの形成位置に対応する基板１５の上面１５Ａに設けられている。第１の配線部１２６〜１２９は、Ｙ，Ｙ方向に配置されている。第１の配線部１２６の幅Ｗ１２は、例えば、１．６ｍｍとすることができる。第１の配線部１２７，１２８の幅Ｗ１３，１４は、第１の配線部１２６の幅Ｗ１２と略等しくすることができる。第１の配線部１２９は、ＲＦ回路部品１３と電気的に接続されている（図２０参照）。
第２の配線部１３１〜１３５は、切り欠き部１５Ｄの形成位置に対応する基板１５の下面１５Ｂに設けられている。第２の配線部１３１〜１３５は、Ｙ，Ｙ方向に配置されている。第２の配線部１３１は、接続部１７１を介して、第１の配線部１２６と電気的に接続されている。第２の配線部１３１の幅Ｗ１５は、例えば、０．８ｍｍとすることができる。
第２の配線部１３２は、接続部１７２を介して、第１の配線部１２６と電気的に接続されると共に、接続部１７３を介して、第１の配線部１２７と電気的に接続されている。第２の配線部１３２の幅Ｗ１６は、例えば、１．６ｍｍとすることができる。
第２の配線部１３３は、接続部１７４を介して、第１の配線部１２７と電気的に接続されると共に、接続部１７５を介して、第１の配線部１２８と電気的に接続されている。第２の配線部１３３の幅Ｗ１７は、例えば、１．６ｍｍとすることができる。
第２の配線部１３４は、接続部１７６を介して、第１の配線部１２８と電気的に接続されると共に、接続部１７７を介して、第１の配線部１２９と電気的に接続されている。第２の配線部１３４の幅Ｗ１８は、例えば、１．６ｍｍとすることができる。
第２の配線部１３５は、接続部１７８を介して、第１の配線部１２９と電気的に接続されている。第２の配線部１３５の幅Ｗ１９は、例えば、０．８ｍｍとすることができる。
接続部１７１〜１７８は、切り欠き部１５Ｄに設けられている。接続部１７１〜１７８は、基板１５の上面１５Ａに設けられた第１の配線部１２６〜１２９と、基板１５の下面１５Ｂに設けられた第２の配線部１３１〜１３５とを電気的に接続するためのものである。
上記構成とされた配線基板１２１は、第１の実施の形態の配線基板１１と同様な手法により製造することができる。
本実施の形態によれば、逆Ｌ型アンテナ１２４の一部（この場合、接続部１７１〜１７８）を基板１５の側面１５−４に設けることにより、基板１５の上面１５Ａにおける逆Ｌ型アンテナ１２４の占有面積が小さくなるため、基板１５の面方向のサイズを小さくして、配線基板１２１の小型化を図ることができる。
また、従来の半導体装置２００に設けられていた基板２０５の側面２０５−４とアンテナパターン２１８との間のスペース（図１または図２参照）が不要となるため、基板１５の面方向のサイズを小さくして、配線基板１２１の小型化を図ることができる。
さらに、配線基板１２１の小型化が可能となるため、配線基板１２１を備えた半導体装置１２０を小型化することができる。
さらに、基板１５の上面１５Ａに設けられた第１の配線部１２６〜１２９と、基板１５の下面１５Ｂに設けられた第２の配線部１３１〜１３５と、基板１５の側面１５−４に設けられ、第１の配線部１２６〜１２９と第２の配線部１３１〜１３５とを電気的に接続する接続部１７１〜１７８とから逆Ｌ型アンテナ１２４を構成することで、配線基板１２１を大型化させることなく、逆Ｌ型アンテナ１２９の配線長を長くして、逆Ｌ型アンテナ１２９の特性を向上させることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。例えば、本発明は、逆Ｆ型アンテナ２９及び逆Ｌ型アンテナ１２４以外のアンテナを備えた半導体装置にも適用可能である。
本発明によれば、配線基板及び半導体装置に係り、特に電子部品と電気的に接続されるアンテナパターンを備えた配線基板及び半導体装置に適用できる。
従来のアンテナパターンを備えた半導体装置の平面図である。 従来の配線基板の平面図である。 実装基板に接続された従来の半導体装置の平面図である。 本発明の第１の実施の形態に係る半導体装置の平面図である。 本発明の第１の実施の形態に係る配線基板の平面図である。 図５に示す配線基板の下面側を平面視した図である。 図５に示す配線基板のＣ−Ｃ線方向の断面図である。 図５に示す配線基板のＤ−Ｄ線方向の断面図である。 図５に示す配線基板をＥ視した図である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る半導体装置を備えた電子装置の平面図である。 本発明の第２の実施の形態に係る半導体装置の平面図である。 本発明の第２の実施の形態に係る配線基板の平面図である。 図２１に示す配線基板の下面側を平面視した図である。 図２０に示す半導体装置を側面視した図である。
符号の説明
１０，１２０ 半導体装置
１１，１２１ 配線基板
１２ 制御回路部品
１３ ＲＦ回路部品
１５ 基板
１５Ａ，７３Ａ，９２Ａ 上面
１５Ｂ，７３Ｂ 下面
１５Ｃ，１５Ｄ 切り欠き部
１５−１〜１５−４ 側面
１６〜１９ 接続パッド
２１，２２ 端面電極
２４〜２６，１１１〜１１４ 配線
２９ 逆Ｆ型アンテナ
３１，３５ 第１のパッド部
３２，３６ 第２のパッド部
３３，３７，６１〜７０，１７１〜１７８ 接続部
４１〜４５，１２６〜１２９ 第１の配線部
５１〜５６，１３１〜１３５ 第２の配線部
７３ 基材
７４，７５ 金属箔
７７，７８ 貫通孔
８１ 金属膜
８２，８３ レジスト膜
９０ 電子装置
９１ 実装基板
９２ 基板本体
９３〜９９ パッド
１０１ ダミー用パッド
１０２ ＵＳＢ出力用コネクタ
１０３ スイッチ
１０４ 電源供給用コネクタ
１０５ マイコン
１１６ はんだ
１２４ 逆Ｌ型アンテナ
Ａ 制御回路実装領域
Ｂ ＲＦ回路実装領域
Ｆ 配線形成領域
Ｇ 切断位置
Ｒ１ 直径
Ｗ１〜Ｗ１９ 幅

Claims (6)

  1. 電子部品が配設される基板と、前記基板に形成され、前記電子部品と電気的に接続されるアンテナパターンと、を有した配線基板であって、
    前記アンテナパターンの一部を前記基板の側面に設けており、
    前記アンテナパターンは、前記基板の第１の主面に設けられた第１の配線部と、前記第１の主面とは反対側に位置する前記基板の第２の主面に設けられた第２の配線部と、前記基板の側面に設けられ、前記第１の配線部と前記第２の配線部とを交互に電気的に接続する接続部と、を有することを特徴とする配線基板。
  2. 前記アンテナパターンが逆Ｆ型アンテナ、または、逆Ｌ型アンテナであることを特徴とする請求項１に記載の配線基板。
  3. 前記接続部は、前記基板の側面に設けられた切り欠き部に設けられていることを特徴とする請求項１または２に記載の配線基板。
  4. 電子部品と、
    前記電子部品が配設される基板と、前記基板に形成され、前記電子部品と電気的に接続されるアンテナパターンとを備えた配線基板と、を有する半導体装置であって、
    前記アンテナパターンの一部を前記基板の側面に設けており、
    前記アンテナパターンは、前記基板の第１の主面に設けられた第１の配線部と、前記第１の主面とは反対側に位置する前記基板の第２の主面に設けられた第２の配線部と、前記基板の側面に設けられ、前記第１の配線部と前記第２の配線部とを交互に電気的に接続する接続部と、を有することを特徴とする半導体装置。
  5. 前記アンテナパターンが逆Ｆ型アンテナ、または、逆Ｌ型アンテナであることを特徴とする請求項４に記載の半導体装置。
  6. 前記接続部は、前記基板の側面に設けられた切り欠き部に設けられていることを特徴とする請求項４または５に記載の半導体装置。
JP2006150414A 2006-05-30 2006-05-30 配線基板及び半導体装置 Active JP5123493B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006150414A JP5123493B2 (ja) 2006-05-30 2006-05-30 配線基板及び半導体装置
US11/754,767 US7542006B2 (en) 2006-05-30 2007-05-29 Wiring board and semiconductor apparatus
KR1020070052014A KR20070115682A (ko) 2006-05-30 2007-05-29 배선 기판 및 반도체 장치
TW096119302A TWI412110B (zh) 2006-05-30 2007-05-30 佈線基板及半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006150414A JP5123493B2 (ja) 2006-05-30 2006-05-30 配線基板及び半導体装置

Publications (2)

Publication Number Publication Date
JP2007324231A JP2007324231A (ja) 2007-12-13
JP5123493B2 true JP5123493B2 (ja) 2013-01-23

Family

ID=38789849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006150414A Active JP5123493B2 (ja) 2006-05-30 2006-05-30 配線基板及び半導体装置

Country Status (4)

Country Link
US (1) US7542006B2 (ja)
JP (1) JP5123493B2 (ja)
KR (1) KR20070115682A (ja)
TW (1) TWI412110B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009163308A (ja) * 2007-12-28 2009-07-23 Toshiba Corp 電子機器
EP2267834A1 (en) 2009-06-19 2010-12-29 Insight sip sas Efficient integrated miniature antenna structure for multi-GHz wireless applications
EP2293381B1 (de) * 2009-08-27 2016-11-09 Delphi International Operations Luxembourg S.à r.l. Antennenanordnung
JP6027905B2 (ja) * 2013-01-31 2016-11-16 新光電気工業株式会社 半導体装置
KR20160149882A (ko) * 2015-06-19 2016-12-28 엘지이노텍 주식회사 표면실장부품 모듈

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3738506A1 (de) * 1987-11-13 1989-06-01 Dornier System Gmbh Antennenstruktur
US5023624A (en) * 1988-10-26 1991-06-11 Harris Corporation Microwave chip carrier package having cover-mounted antenna element
US5608263A (en) * 1994-09-06 1997-03-04 The Regents Of The University Of Michigan Micromachined self packaged circuits for high-frequency applications
JP3472430B2 (ja) * 1997-03-21 2003-12-02 シャープ株式会社 アンテナ一体化高周波回路
JP2002033419A (ja) 2000-07-14 2002-01-31 Sharp Corp 高周波モジュールおよび高周波モジュールの製造方法
DE10049844A1 (de) * 2000-10-09 2002-04-11 Philips Corp Intellectual Pty Miniaturisierte Mikrowellenantenne
US7015869B2 (en) * 2002-11-18 2006-03-21 Visteon Global Technologies, Inc. High frequency antenna disposed on the surface of a three dimensional substrate
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
JP2005184577A (ja) * 2003-12-22 2005-07-07 Casio Comput Co Ltd アンテナ装置およびそのアンテナ装置を備えた腕時計
JP4653440B2 (ja) * 2004-08-13 2011-03-16 富士通株式会社 Ｒｆｉｄタグおよびその製造方法

Also Published As

Publication number Publication date
US7542006B2 (en) 2009-06-02
TW200807667A (en) 2008-02-01
KR20070115682A (ko) 2007-12-06
US20070279879A1 (en) 2007-12-06
TWI412110B (zh) 2013-10-11
JP2007324231A (ja) 2007-12-13

Similar Documents

Publication Publication Date Title
JP5314889B2 (ja) 電子装置及びその製造方法及び配線基板及びその製造方法
JP2009123874A (ja) 配線基板及びその製造方法
JPWO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
JP5123493B2 (ja) 配線基板及び半導体装置
JP2009182227A (ja) 配線回路基板およびその製造方法
TWI453870B (zh) 配線電路基板及其製造方法
EP2086295B1 (en) Printed circuit board and method of manufacturing the same
JP2005252227A (ja) フィルム基板およびその製造方法と画像表示用基板
JPWO2016129278A1 (ja) フレキシブル基板、フレキシブル基板付き部品、及びフレキシブル基板付き部品の製造方法
TWI599283B (zh) 印刷電路板及其製作方法
JP2019029622A (ja) 放熱基板及び放熱基板の製造方法
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
JP2010212320A (ja) フレキシブルプリント配線板
JP2006339276A (ja) 接続用基板及びその製造方法
JP3928152B2 (ja) プリント配線板
JP2005109377A (ja) 半導体装置およびその製造方法
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
JP2019083240A (ja) 回路素子および電子機器
JP3699573B2 (ja) 半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
KR101351188B1 (ko) 볼 그리드 어레이 패키지용 인쇄회로기판 및 그 제조 방법
JP2008034625A (ja) 実装用基板
JP2007116039A (ja) 回路基板
JP2018088442A (ja) プリント配線板およびその製造方法
KR20090016257A (ko) 도금 인입선이 제거된 패키지 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5123493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150