JP4127589B2 - 高周波半導体装置用パッケージおよび高周波半導体装置 - Google Patents
高周波半導体装置用パッケージおよび高周波半導体装置 Download PDFInfo
- Publication number
- JP4127589B2 JP4127589B2 JP24263399A JP24263399A JP4127589B2 JP 4127589 B2 JP4127589 B2 JP 4127589B2 JP 24263399 A JP24263399 A JP 24263399A JP 24263399 A JP24263399 A JP 24263399A JP 4127589 B2 JP4127589 B2 JP 4127589B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- frequency semiconductor
- mounting
- frequency
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明はマイクロ波やミリ波を用いた通信機器あるいはセンサ等に使用される、高周波用半導体素子の実装方法を改善した高周波半導体装置に関する。
【0002】
【従来の技術】
従来、マイクロ波やミリ波を取り扱う高周波用半導体素子を主な回路要素とするモジュールにおいては、高周波用半導体素子が金属筐体などを主な構成要素とした半導体パッケージ内に収納され、この半導体パッケージに収納された高周波用半導体素子と、外部電気回路基板との接続のために高周波用半導体素子の周囲に配設された接続電極や線路導体とをワイヤボンディング等により接続することにより、高周波用半導体素子が半導体パッケージに実装され高周波半導体装置が構成されていた。
【0003】
しかしながら、このような実装方法によっては小型化・低コスト化・高性能化を図ることが困難であるために、近年、いわゆるフリップチップ接続による高周波用半導体素子の実装方法の開発が盛んに行なわれている。
【0004】
このフリップチップ実装法は、高周波用半導体素子とこれが接続される接続電極や線路導体との接続経路を短縮できるために、高周波信号の損失を小さくすることができ高性能化を図ることが可能となる。
【0005】
【発明が解決しようとする課題】
しかしながら、一般にフリップチップ実装法は接続用の端子電極が形成された半導体素子の片面のみを利用した実装になるため、半導体素子内での配線には高周波特性の良いマイクロストリップ線路を用いることが難しいという問題点がある。また、半導体素子が搭載部に密着していないため半導体素子から発する熱の放熱が困難であるといった問題点がある。
【0006】
このうち放熱の問題に関しては、例えば特開平10-256429 号公報に見られるように、半導体素子の裏面を放熱性の良いパッケージ本体に固定し、配線や端子電極が形成された表面を他の補助的な配線基板にフリップチップ実装する等の対策が行なわれている。このような構造の場合、補助的な配線基板を変形可能な樹脂から成るものにするか、パッケージ本体の半導体素子を収容する凹部の高さ(深さ)精度を数μm以下に抑えなければならないといった対応が必要となる。
【0007】
しかしながら、変形可能な樹脂は一般に高周波に対する電気的特性が悪く、マイクロ波やミリ波等において使用される高周波半導体装置用パッケージには使用が困難であるという問題点があった。従って、マイクロ波やミリ波において使用されるパッケージにおいては、補助配線基板を用いるためにはパッケージの寸法公差を厳しくしなければならず、フリップチップ実装を用いるために却って実装コストを増大させてしまうこととなるという問題点があった。
【0008】
近年、マイクロ波あるいはミリ波の周波数は、自動車用レーダや大容量無線通信システムなどへの応用が検討されている。これらの応用はその性格上、低価格の装置を大量に生産する必要がある。そのため、実装技術においても高性能でありながらも小型で低価格となる実装技術が求められている。
【0009】
そのような実装技術の1つの方向に、1つのパッケージ内に回路素子を構成する半導体素子をすべて搭載したマルチチップモジュールといわれる高周波半導体装置を構成することがある。これは、全般的な回路の小型化に寄与すると同時に、マイクロ波あるいはミリ波等の高周波においては伝送線路である線路導体での損失が無視できないことから、小型化を図ることにより同時に線路導体を短いものとして低損失化を図ることができ、上記の新しい応用に適した高周波半導体装置を得ることができるものである。
【0010】
一方、高周波用半導体素子は製造時の良品率が必ずしも高くないので、半導体素子実装後に不良を発見した時に半導体素子をチップごとに取り替えることのできる構造にしておくことが好ましい。そのような構造とするためには、実装のための補助的な配線基板として低コストのチップキャリアが必要となる。
【0011】
この補助的な配線基板としてのチップキャリア等への高周波用半導体素子の実装方式として、上述のようなワイヤボンディング方式とフリップチップ実装方式が使用されている。このうちワイヤボンディング方式は、半導体素子と基板とを接続するワイヤが特に高周波領域においては無視できないリアクタンス成分を持つために、同じ接続パッドを複数本のワイヤで接続したり、あるいはワイヤでなくリアクタンス成分の小さいリボンを用いるなどの対策が必要となる。また、半導体素子とチップキャリアとの接続は接続パッド毎の逐次接続となるため、プロセスの工数がかかり、低コスト化には向かない実装方式である。
【0012】
ところで、高周波用半導体素子は、その表面に形成される伝送線路としての線路導体の構造に対応して、マイクロストリップ線路型とコプレーナ線路型とに分類することができる。このうちマイクロストリップ線路型は半導体素子の裏面に接地面(接地電極)を持ち、表面側の信号線路には主としてマイクロストリップ線路が使われている。これに対し、コプレーナ線路型は裏面の接地電極が無く、表面の信号線路の両脇に接地導体を配置する構造となっている。
【0013】
コプレーナ線路型は接地導体が表面側にあるために、裏面側に接地面を設けるための裏面の加工やビアホールの加工などが不要である、あるいはフリップチップ実装する際に半導体素子と実装基板間の接地電極同士の接続が容易である、などの特長を持っているが、信号線路の隣には必ず接地導体が必要であることから信号線路を曲げたり分岐した際に損失が大きくなりやすいため、接地導体同士をリボンなどで接続するいわゆるエアブリッジが必要であるなど、小型化が困難な形態であり、マイクロストリップ線路型と比べてどちらが優位ともいえない状況にある。
【0014】
しかしながら、マイクロストリップ線路型の半導体素子を用いて容易にフリップチップ実装を行なうことができる構造の高周波半導体装置用パッケージができれば、マイクロストリップ線路型の弱点の一部をカバーしてその優れた高周波特性を活かすことが可能となる。
【0015】
マイクロストリップ線路型の高周波用半導体素子は一般に表面にも接地用のパッドが形成されており、基板の接地面と素子の接地面とを接続すること自体は比較的容易である。しかし、フリップチップ実装を行なおうとすると、半導体素子と実装基板との接続部分において、信号線路の周りに基板の接地面・基板の接地用パッド・素子の接地用パッド・素子の接地面等の接地面同士が重なり合う領域が、わずかではあるが形成されることは避けることができない。
【0016】
このような接地面が平行になる領域ができると、一般にその間隙を電磁波が伝播する平行平板モードが比較的低い周波数から安定となるために、不要な放射が形成されて伝送損失が大きくなってしまうという問題点がある。従って、マイクロストリップ線路型の高周波用半導体素子をフリップチップ実装しようとする場合は、半導体素子と基板との間に平行平板モードが形成されにくい構造にすることが重要である。
【0017】
以上のことより、自動車用レーダや大容量無線通信などのマイクロ波・ミリ波の新しい応用のための高周波半導体装置に対する実装技術としては、マイクロストリップ線路型の高周波用半導体素子をフリップチップ実装ができる補助的な配線基板であるチップキャリアを用い、これを簡単に実装できるマルチチップモジュール用の高周波半導体装置用パッケージを開発することが要望されている。
【0018】
本発明は上記事情に鑑みて案出されたものであり、その目的は、マイクロストリップ線路型の高周波用半導体素子を簡便にフリップチップ実装することが可能で、かつ高周波信号に対する挿入損失が低い高周波半導体装置を提供することにある。
【0019】
本発明の高周波半導体装置は、表面に信号電極と裏面に接地電極とを有する高周波用半導体素子と、前記高周波用半導体素子が収容される凹部を上面に有する配線基板と、前記凹部の開口周辺に設けられた第1線路導体と、前記凹部の底面に、前記接地電極が当接され、変形しつつ電気的に接続する複数の接地用突出端子と、を有するパッケージ本体と、前記高周波用半導体素子を搭載する搭載部を下面に有し、前記凹部の開口より大きい絶縁基板と、前記絶縁基板の下面に設けられ、前記搭載部側に一端を、その反対側に他端を有し、前記一端が前記信号電極に、前記他端が前記第1線路導体にそれぞれ電気的に接続される第2線路導体と、を有する実装基板と、を具備するものである。
【0020】
前記複数の接地用突出端子は、バンプ状であることが好ましい。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態の一例につき図面を参照しつつ詳細に説明する。
【0022】
図1は本発明の高周波半導体装置用パッケージおよびそれを用いた高周波半導体装置の実施の形態の一例を示す断面図であり、マルチチップモジュールを構成した例を示している。また、図2はその高周波用半導体素子の実装部分の構成を説明するための要部拡大断面図である。
【0023】
これらの図において、1は配線基板、8は配線基板1に実装された実装基板、12は実装基板8に搭載実装された高周波用半導体素子である。高周波用半導体素子12は、表面側に信号電極13を、裏面側に接地電極14を有している。
【0024】
配線基板1はパッケージ本体を構成し、絶縁基体2の上面に高周波用半導体素子12を収容するための凹部3を有しており、絶縁基体2上面でこの凹部3の開口周辺には、高周波用半導体素子12の信号電極13が電気的に接続される高周波伝送線路としての第1線路導体4が信号電極13に対応して複数形成されている。そして、4は第1線路導体であり、絶縁基体2内部の配線導体や貫通導体・表面の配線導体や接続パッド等に接続されている。
【0025】
また、5は凹部3の底面に形成された複数の接地用突出端子である。これら接地用突出端子5は、高周波用半導体素子12の裏面の接地電極14が当接され、変形しつつ接地電極14に電気的に接続されるものである。なお、接地用突出端子5は、絶縁基体2内部の接地導体7に接続されて接地されている。
【0026】
実装基板8は、凹部3の開口より大きい寸法の絶縁基板9の下面に高周波用半導体素子12の搭載部10を有しており、下面の搭載部10近傍から周辺部にかけて第2線路導体11が形成されている。第2線路導体11の搭載部10側の一端は高周波用半導体素子12の信号電極13に、他端は凹部3の開口周辺の第1線路導体4にそれぞれ電気的に接続される。
【0027】
15は蓋体であり、配線基板1の上面に実装基板8を収容するように設けられた第2の凹部の開口に封止材を介して接合され、内部に実装基板8および高周波用半導体素子12を気密に封止するためのものである。なお、この蓋体15は、封止樹脂等で実装基板8を被覆して封止する場合には特に必要とはされない。
【0028】
本発明の高周波半導体装置用パッケージおよび高周波半導体装置によれば、このように高周波用半導体素子12を実装基板8にフリップチップ実装して搭載し、この実装基板8でパッケージ本体である配線基板1の上面に形成された凹部3の開口を塞ぐようにして高周波用半導体素子12を凹部3に収容するとともに、半導体素子12表面の信号電極13を実装基板8の第2線路導体11を介してパッケージ本体の第1線路導体4に電気的に接続させ、一方、半導体素子12裏面の接地電極14を凹部3の底面に形成された複数の接地用突出端子5に当接させて、この接地用突出端子5を変形させて電気的に接続させるようにしたことから、高周波用半導体素子12を実装するチップキャリアとそのチップキャリアが実装されるパッケージ本体とで構成されるものとなり、チップキャリアにマイクロストリップ線路型の高周波用半導体素子12をフリップチップ実装する場合の接地面の接続方法として、半導体素子12とパッケージ本体の配線基板1とを短い配線長で電気的に接続できるとともにこれらの間に平行平板モードを形成する平行な接地面が形成されることを防ぐことができるため、マイクロストリップ線路型の高周波用半導体素子12を簡便にフリップチップ実装することが可能で、かつ高周波信号に対する挿入損失が低い優れた高周波特性を有するものとすることができる。
【0029】
また、半導体素子12の接地面への接続を信号電極13や信号配線が形成された素子表面側ではなく裏面の接地電極14を接地用突出端子5に当接させ、これを変形させて直接パッケージ本体の接地面に電気的に接続させることから、実装基板8を配線基板1の凹部3に実装した時点で、凹部3の底面に設けた接地用突出端子5により高周波用半導体素子12の裏面の接地電極14と十分な電気的な接触を取ることが可能となり、高周波用半導体素子12の十分な接地を取ることが可能となる。
【0030】
そして、パッケージ本体にこのような凹部3を複数形成して、高周波用半導体素子12が搭載実装された複数の実装基板8を各凹部3に実装することにより、容易にマルチチップモジュールを構成することができる。
【0031】
一方、本発明の高周波半導体装置によれば、以上のような特長を有する高周波半導体装置用パッケージを用いて構成されるものであることから、同様に、マイクロストリップ線路型の高周波用半導体素子12が簡便にフリップチップ実装されて高周波信号に対する挿入損失が低い優れた高周波特性を有しており、また高周波用半導体素子12をパッケージから容易に取り外せるために高周波用半導体素子12の交換が容易となり、種々のマルチチップモジュールを容易に構成することができる。
【0032】
本発明において配線基板1には高周波用の半導体素子収納用パッケージや多層回路基板等に用いられる種々の配線基板を用いることができ、凹部3の形状や大きさは収容する高周波用半導体素子12の大きさや仕様に応じて適宜設定すればよい。また、第1線路導体4は高周波伝送線路としてマイクロストリップ線路やコプレーナ線路を用いればよく、高周波半導体装置や高周波用半導体素子12の仕様に応じて適宜形成すればよい。
【0033】
凹部3の底面に形成される接地用突出端子5は、高周波用半導体素子12の仕様によっては単数でも接地を取ることは可能であるが、十分な接地を取るという観点からは、形成が可能な限り接地電極14に対して数多く形成することが望ましい。また例えば、高周波用半導体素子12と実装基板8との接続部の直下には接地電極14に接続された接地用突出端子15があるように配置することが望ましい。
【0034】
また、高周波用半導体素子12の接地電極14を当接させて容易に変形させつつ電気的に接続させるためには、接地用突出端子15には表面の酸化がなく、極力小さな電極端子であることが望ましい。このような接地用突出端子15は、例えば金ワイヤ等を用いワイヤボンダ等の装置を用いていわゆるバンプ形状に形成するとよい。
【0035】
図3(a)〜(c)に、本発明に好適な接地用突出端子5の例をそれぞれ側面図または断面図で示す。図3(a)に示す接地用突出端子5は図3に示したものと同じバンプ状のものであり、ワイヤボンディング装置を用いて金ワイヤを短く切断することにより形成することができる。図3(b)に示す接地用突出端子5’は、ワイヤボンディング装置を用いて金ワイヤの小さなループを形成してバンプ状としたものである。図3(c)に示す接地用突出端子5”は、金属粒子を半田付けすることにより作製したバンプを用いたものである。その他、接地用突出端子としては導電性を持ったいわゆるバンプであればどのような形状でも使用可能であるが、高周波用半導体素子12の接地電極14に当接させて十分な接地を取るという観点からは、抵抗の低い導体で構成され、接触面積の大きなバンプ形状であることが望ましい。
【0036】
なお、一般に高周波用半導体素子12は半導体材料にGaAsを用いて形成される場合が多いが、素子基板が薄く強度が弱いものが多い。そのため、高周波用半導体素子12を実装した実装基板8を配線基板1に実装して高周波用半導体素子12の接地電極14を接地用突出端子5に当接させたときに十分な接触を取り、かつ半導体素子12を機械的に破壊しないためには、接地用突出端子5は前述のように柔らかい材料でかつ変形しやすい構造を持つバンプであることが望ましい。
【0037】
また、接地用突出端子5と接地電極14との当接による接地をより完全にするために、これらの間を半田等を用いて金属接合を行なってもよい。
【0038】
実装基板8としては、例えばアルミナセラミックス基板の表面に薄膜形成法等により所定の配線導体パターンを形成したもの等を用いればよい。
【0039】
このような実装基板8の下面に形成される第2線路導体11には、第1線路導体4と同様に、高周波伝送線路としてマイクロストリップ線路やコプレーナ線路を用いればよく、高周波半導体装置や高周波用半導体素子12の仕様に応じて、信号電極13と第1線路導体4とを良好な高周波特性で電気的に接続するように適宜形成すればよい。
【0040】
図4に、実装基板8に形成した第2線路導体13の配線パターンの例を平面図で示す。実装基板9の絶縁基板9下面には四角の点線で囲んだ部分に搭載部10を有しており、この搭載部10に高周波用半導体素子12がフリップチップ実装される。
【0041】
チップキャリアの高周波信号伝送用の配線としての第2線路導体13は、この例では図中の右側に楕円で囲んで示したようにコプレーナ線路として形成されており、このコプレーナ線路は第2線路導体13とその両側の接地導体16とで構成されている。また、13’は電源や中間周波数等の信号線のための配線として用いる第2線路導体である。
【0042】
このような実装基板8に高周波用半導体素子12を搭載実装するには、例えば半導体素子12の信号電極13側にフリップチップ接続用の導体バンプを形成し、その導体バンプと実装基板8の第2線路導体13等のパターンの先端部とを超音波や半田等を利用して接合することにより、半導体素子12を実装基板8に実装する。
【0043】
通常は、高周波信号線路の接続を行なう場合には、接地用のパッドについても共に接続し実装を行なう。その場合、半導体素子が搭載される基板側の接地面の一部が半導体素子と対向する部分に形成されるために、両者の間で平行な接地面が形成され、基板あるいは半導体素子の製造上の制約により、この接地面の重なりは有限な値を持たざるを得ないものである。
【0044】
しかしながら、本発明によれば、半導体素子12は裏面の接地電極14を接地用突出端子5に接続させて直接接地することから、半導体素子12が搭載実装される実装基板8の配線面には接地用のパッドは不要となり、そのために接地面の重なりができることはなく、平行平板モードによる不要な放射は発生しない。
【0045】
なお、図4には本発明の構造上、最も簡単に実装を行なうことのできるコプレーナ線路を用いた基板を示したが、凹部3の1個ずつを個別に実装基板8により気密封止したい場合には、実装基板8の裏面にマイクロストリップ線路を設けこれを電磁結合等を用いて接続し高周波信号線路とすることも可能である。また、第2線路導体11としてマイクロストリップ線路を用いてもよいことはいうまでもない。
【0046】
【実施例】
次に、本発明の高周波半導体装置用パッケージおよび高周波半導体装置について具体例を説明する。
【0047】
配線基板1の絶縁基体2および実装基板8の絶縁基板9の材質としては92%純度の多層積層用アルミナセラミックスを用いた。アルミナセラミックスを所定の厚みの生シートに成形し、このシート上にタングステンペーストを用いて所定の導体パターンを印刷し、所定の形状に切断して、加湿フォーミングガス中にて1600℃1時間の焼成を行なった。その後、タングステンメタライズ導体の表面にニッケルめっきを1μm・金めっきを1.5 μm施し、配線基板1および実装基板8を得た。そして、配線基板1の凹部3の底面には、直径20μmの金線を用いて、高周波用半導体素子12の接地電極14に対応させて100 μm間隔の格子状配列にバンプを形成し、複数の接地用突出端子5とした。
【0048】
また、比較用として、配線基板の凹部内に接地用突出端子を形成せず、実装基板側に接地用の接続パッドを設け、半導体素子の表面側から接地を取る構造の実装基板も作製した。
【0049】
これらの実装基板に高周波用半導体素子の代わりにマイクロストリップ線路のみから構成されるダミーチップを搭載実装し、その後、配線基板の凹部内にこのダミーチップを収容するようにして実装基板を配線基板に実装した。そして、配線基板の凹部1個分につき、高周波信号の透過係数をネットワークアナライザで測定した。その結果得られた透過係数の周波数特性を図5に線図で示す。
【0050】
図5において横軸は周波数(単位:GHz)を、縦軸は透過係数(単位:dB)を表し、実線で示した特性曲線Aは本発明の実施例の、点線で示した特性曲線Bは比較例の透過係数の周波数特性を示す。
【0051】
この図から明らかなように、実装基板側に接地パッドを設けた比較例のものでは57GHz近傍および62GHz近傍に損失が大きくなる点が存在しているが、本発明の実施例のものではそのような損失の急激な増加はどの周波数においても認められず、60GHzまで挿入損失が2dB以下と良好な特性を示した。これにより、本発明によれば、マイクロストリップ線路型の高周波用半導体素子を簡便にフリップチップ実装することが可能で、かつ高周波信号に対する挿入損失が低い高周波半導体装置用パッケージおよび高周波半導体装置が得られることが確認できた。
【0052】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。例えば、配線基板の絶縁基体および実装基板の絶縁基板の材質は多層用アルミナセラミックスに限定されるものではなく、その他のセラミックス材料あるいは樹脂材料であっても構わない。
【0053】
【発明の効果】
以上のように、本発明の高周波半導体装置用パッケージによれば、高周波用半導体素子を実装基板にフリップチップ実装して搭載し、この実装基板で配線基板の上面に形成された凹部の開口を塞ぐようにして高周波用半導体素子を凹部に収容するとともに、半導体素子表面の信号電極を実装基板の第2線路導体を介して配線基板の第1線路導体に電気的に接続させ、一方、半導体素子裏面の接地電極を凹部の底面に形成された複数の接地用突出端子に当接させて、この接地用突出端子を変形させて電気的に接続させるようにしたことから、マイクロストリップ線路型の高周波用半導体素子とパッケージ本体である配線基板とを短い配線長で電気的に接続できるとともに、これらの間に平行平板モードを形成する平行な接地面が形成されることを防ぐことができるため、高周波用半導体素子を簡便にフリップチップ実装でき、かつ高周波信号に対する挿入損失が低い優れた高周波特性を有するものとすることができる。
【0054】
また、半導体素子の接地面への接続を裏面の接地電極を接地用突出端子に当接させ、これを変形させて直接パッケージ本体の接地面に電気的に接続させることから、実装基板を配線基板の凹部に実装した時点で接地用突出端子により高周波用半導体素子の裏面の接地電極と十分な電気的な接触により十分な接地を取ることが可能となる。
【0055】
そして、パッケージ本体にこのような凹部を複数形成して、高周波用半導体素子が搭載実装された複数の実装基板を各凹部に実装することにより、容易にマルチチップモジュールを構成することができ、半導体素子毎の交換も容易に行なえるものとなる。
【0056】
一方、本発明の高周波半導体装置によれば、以上のような特長を有する高周波半導体装置用パッケージを用いて構成されるものであることから、同様に、マイクロストリップ線路型の高周波用半導体素子が簡便にフリップチップ実装されて高周波信号に対する挿入損失が低い優れた高周波特性を有しており、さらに、高周波用半導体素子の取り換えも容易となり、種々のマルチチップモジュールを容易に構成することができる。
【図面の簡単な説明】
【図1】本発明の高周波半導体装置用パッケージおよびそれを用いた高周波半導体装置の実施の形態の一例を示す断面図である。
【図2】図1の例における高周波用半導体素子の実装部分の構成を説明するための要部拡大断面図である。
【図3】(a)〜(c)は、本発明における接地用突出端子の例を示す側面図または断面図である。
【図4】本発明における実装基板の配線パターンの例を示す平面図である。
【図5】本発明の実施例および比較例における高周波信号の透過係数の周波数特性を示す線図である。
【符号の説明】
1・・・配線基板
2・・・絶縁基体
3・・・凹部
4・・・第1線路導体
5・・・接地用突出端子
8・・・実装基板
10・・・搭載部
11・・・第2線路導体
12・・・高周波用半導体素子
13・・・信号電極
14・・・接地電極
Claims (2)
- 表面に信号電極と裏面に接地電極とを有する高周波用半導体素子と、
前記高周波用半導体素子が収容される凹部を上面に有する配線基板と、前記凹部の開口周辺に設けられた第1線路導体と、前記凹部の底面に、前記接地電極が当接され、変形しつつ電気的に接続する複数の接地用突出端子と、を有するパッケージ本体と、
前記高周波用半導体素子を搭載する搭載部を下面に有し、前記凹部の開口より大きい絶縁基板と、前記絶縁基板の下面に設けられ、前記搭載部側に一端を、その反対側に他端を有し、前記一端が前記信号電極に、前記他端が前記第1線路導体にそれぞれ電気的に接続される第2線路導体と、を有する実装基板と、
を具備する高周波半導体装置。 - 前記複数の接地用突出端子がバンプ状である請求項1記載の高周波半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24263399A JP4127589B2 (ja) | 1999-08-30 | 1999-08-30 | 高周波半導体装置用パッケージおよび高周波半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24263399A JP4127589B2 (ja) | 1999-08-30 | 1999-08-30 | 高周波半導体装置用パッケージおよび高周波半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001068595A JP2001068595A (ja) | 2001-03-16 |
JP4127589B2 true JP4127589B2 (ja) | 2008-07-30 |
Family
ID=17091967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24263399A Expired - Fee Related JP4127589B2 (ja) | 1999-08-30 | 1999-08-30 | 高周波半導体装置用パッケージおよび高周波半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4127589B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4559029B2 (ja) * | 2001-04-06 | 2010-10-06 | ジュホラ、タルジヤ | 高周波集積回路マイクロシステム・アセンブリ |
JP6745815B2 (ja) * | 2015-12-02 | 2020-08-26 | マイクロモジュールテクノロジー株式会社 | 光学装置及び光学装置の製造方法 |
-
1999
- 1999-08-30 JP JP24263399A patent/JP4127589B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001068595A (ja) | 2001-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109904128B (zh) | 基于硅基载板的三维集成t/r组件封装结构及封装方法 | |
US6483186B1 (en) | High power monolithic microwave integrated circuit package | |
US6531775B1 (en) | High-frequency module | |
JPH0680746B2 (ja) | マイクロ波用チツプキヤリヤ | |
US6998292B2 (en) | Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier | |
JP3439969B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
JP4883010B2 (ja) | 電子部品パッケージ | |
JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
JP2003258142A (ja) | 半導体装置 | |
KR20040063784A (ko) | 반도체장치 | |
JP2538072B2 (ja) | 半導体装置 | |
US7105924B2 (en) | Integrated circuit housing | |
JP2000183488A (ja) | ハイブリッドモジュール | |
JP2002134648A (ja) | 実装用配線基板および半導体装置の実装構造 | |
JPH0936617A (ja) | 高周波モジュール | |
JP2004153179A (ja) | 半導体装置および電子装置 | |
JP4206185B2 (ja) | 高周波半導体装置 | |
JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
JP3640463B2 (ja) | Mmicパッケージ | |
JP2002198712A (ja) | 導波管変換基板及び高周波モジュール | |
JP2002305262A (ja) | 半導体素子実装用パッケージ | |
JPH05166965A (ja) | パッケージ構造体 | |
JPH1197584A (ja) | 半導体装置 | |
JPH06112337A (ja) | 半導体装置用パッケージ | |
JP2002184889A (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080509 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |