JP3081994B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3081994B2 JP3081994B2 JP10288320A JP28832098A JP3081994B2 JP 3081994 B2 JP3081994 B2 JP 3081994B2 JP 10288320 A JP10288320 A JP 10288320A JP 28832098 A JP28832098 A JP 28832098A JP 3081994 B2 JP3081994 B2 JP 3081994B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- light reflectance
- region
- positioning pattern
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、レーザビーム照
射により、半導体チップ表面に形成されているヒューズ
素子を高精度で切断するための位置決め用パターンを設
けた半導体装置に関する。
射により、半導体チップ表面に形成されているヒューズ
素子を高精度で切断するための位置決め用パターンを設
けた半導体装置に関する。
【０００２】
【従来の技術】アナログ半導体集積回路の装置におい
て、アナログ特性の調整のためのレーザトリミング方法
が知られている。例えば、特開平５−１３６７０号公報
に記載されている。半導体ウエハに集積回路を２次元的
にパターニングした後に、ウエハ状態で各々の集積回路
の電気特性を測定する。次に、アナログ特性の調整のた
めに、配線の一部に設けられたヒューズ素子を選択し
て、レーザビーム照射により切断する。このようなレー
ザトリミング方法により、ヒューズ素子の切断選択によ
り、集積回路のアナログ特性を希望の特性に合わせ込む
ことができる。所定のヒューズ素子にレーザビームを照
射するために、半導体ウエハ表面に位置決め用パターン
が設けられている。図３（ａ）は、従来の位置決めパタ
ーンの平面図、図３(ｂ)は、従来の位置決めパターンの
断面図、図３（ｃ）は、その位置決め用パターンを光ビ
ーム照射でＣ−Ｃ’線方向に沿って走査した場合の光反
射量変化を示す図である。従来の位置決めパターンは、
図３（ａ）に示すように、スクライブライン領域２０３
上に設けられた、半導体ウエハの回転方向に対する比較
的荒い位置合せを行なうためのいわゆるシータマーク３
０１と、繰り返し配置された半導体集積回路チップ２０
１一つ一つに対して正確な位置合せを行なうためのＸ方
向トリミングマーク３０２、及びＹ方向トリミングマー
ク３０３とからなる。シータマーク３０１の形状は画像
認識を自動で行なうことが出来るように、半導体集積回
路チップ２０１内のパッド領域２０２等と異なる特徴的
な形をであることが望まれる。
て、アナログ特性の調整のためのレーザトリミング方法
が知られている。例えば、特開平５−１３６７０号公報
に記載されている。半導体ウエハに集積回路を２次元的
にパターニングした後に、ウエハ状態で各々の集積回路
の電気特性を測定する。次に、アナログ特性の調整のた
めに、配線の一部に設けられたヒューズ素子を選択し
て、レーザビーム照射により切断する。このようなレー
ザトリミング方法により、ヒューズ素子の切断選択によ
り、集積回路のアナログ特性を希望の特性に合わせ込む
ことができる。所定のヒューズ素子にレーザビームを照
射するために、半導体ウエハ表面に位置決め用パターン
が設けられている。図３（ａ）は、従来の位置決めパタ
ーンの平面図、図３(ｂ)は、従来の位置決めパターンの
断面図、図３（ｃ）は、その位置決め用パターンを光ビ
ーム照射でＣ−Ｃ’線方向に沿って走査した場合の光反
射量変化を示す図である。従来の位置決めパターンは、
図３（ａ）に示すように、スクライブライン領域２０３
上に設けられた、半導体ウエハの回転方向に対する比較
的荒い位置合せを行なうためのいわゆるシータマーク３
０１と、繰り返し配置された半導体集積回路チップ２０
１一つ一つに対して正確な位置合せを行なうためのＸ方
向トリミングマーク３０２、及びＹ方向トリミングマー
ク３０３とからなる。シータマーク３０１の形状は画像
認識を自動で行なうことが出来るように、半導体集積回
路チップ２０１内のパッド領域２０２等と異なる特徴的
な形をであることが望まれる。
【０００３】図３（ａ）の例ではカギ型の形状を示した
が、他の形状でも特異的な形であって認識が容易であれ
ば良い。次に図３（ｂ）に示すように、従来の位置決め
パターンは、シリコン基板１０１上に設けられたシリコ
ン酸化膜からなる第一の絶縁膜１０２上に、四角形のア
ルミニウム膜１０５が配置されてなる。図３（ａ）のＣ
−Ｃ’線方向に沿って光ビームを走査すると、アルミニ
ウム膜１０５の反射率が高いために、図３（ｃ）のよう
な光反射パターンが得られる。アルミニウム膜１０５上
では高い光反射量を示し、アルミニウム膜１０５の無い
部分では低い光反射量となる。高い光反射量と低い光反
射量との光反射量の変化する部分を用いて、トリミング
に用いる基準となる位置を把握するものである。位置決
めパターンと集積回路の多結晶シリコン膜から成るヒュ
ーズ素子との間の位置関係は設計時に決められている。
従って、位置決めパターンに光ビームを照射して、光反
射量の変化する位置を検出することにより、所望のヒュ
ーズ素子の座標を計算し、その場所にレーザー照射する
ことによって、選択的にヒューズ素子をトリミングする
ことができる。
が、他の形状でも特異的な形であって認識が容易であれ
ば良い。次に図３（ｂ）に示すように、従来の位置決め
パターンは、シリコン基板１０１上に設けられたシリコ
ン酸化膜からなる第一の絶縁膜１０２上に、四角形のア
ルミニウム膜１０５が配置されてなる。図３（ａ）のＣ
−Ｃ’線方向に沿って光ビームを走査すると、アルミニ
ウム膜１０５の反射率が高いために、図３（ｃ）のよう
な光反射パターンが得られる。アルミニウム膜１０５上
では高い光反射量を示し、アルミニウム膜１０５の無い
部分では低い光反射量となる。高い光反射量と低い光反
射量との光反射量の変化する部分を用いて、トリミング
に用いる基準となる位置を把握するものである。位置決
めパターンと集積回路の多結晶シリコン膜から成るヒュ
ーズ素子との間の位置関係は設計時に決められている。
従って、位置決めパターンに光ビームを照射して、光反
射量の変化する位置を検出することにより、所望のヒュ
ーズ素子の座標を計算し、その場所にレーザー照射する
ことによって、選択的にヒューズ素子をトリミングする
ことができる。
【０００４】
【発明が解決しようとする課題】しかし、従来のレーザ
トリミングにおいては、ヒューズ素子と位置決めパター
ンとが異なる薄膜で形成されていたために、正確な位置
決めができなかった。アルミニウムのパターンである位
置決め用パターンにより基準とする位置を検出して、ヒ
ューズ素子である多結晶シリコン薄膜をレーザトリミン
グした場合、半導体プロセス中に生じるアルミニウムの
パタンと多結晶シリコン薄膜で形成した素子との合せず
れによって、図１４のように、ヒューズ素子３１に対し
てレーザ照射領域３２が位置ずれてしまう。レーザ照射
領域３２はエネルギー分布がガウシャン分布になってい
るために、レーザ照射端部のエネルギー強度は低い。従
って、ウエハプロセスにおいて、多結晶シリコン膜のパ
ターニングとアルミニウム膜のパターニングとの間に大
きな合わせずれがあると、安定してヒューズ素子が切断
できなくなってしまうという問題点があった。なお、３
３は下地のコゲ、３４はヒューズカット残りになる部分
である。
トリミングにおいては、ヒューズ素子と位置決めパター
ンとが異なる薄膜で形成されていたために、正確な位置
決めができなかった。アルミニウムのパターンである位
置決め用パターンにより基準とする位置を検出して、ヒ
ューズ素子である多結晶シリコン薄膜をレーザトリミン
グした場合、半導体プロセス中に生じるアルミニウムの
パタンと多結晶シリコン薄膜で形成した素子との合せず
れによって、図１４のように、ヒューズ素子３１に対し
てレーザ照射領域３２が位置ずれてしまう。レーザ照射
領域３２はエネルギー分布がガウシャン分布になってい
るために、レーザ照射端部のエネルギー強度は低い。従
って、ウエハプロセスにおいて、多結晶シリコン膜のパ
ターニングとアルミニウム膜のパターニングとの間に大
きな合わせずれがあると、安定してヒューズ素子が切断
できなくなってしまうという問題点があった。なお、３
３は下地のコゲ、３４はヒューズカット残りになる部分
である。
【０００５】また、従来は、レーザトリミング位置決め
用パターンは半導体集積回路チップ間のスクライブライ
ン領域に配置している場合が多いが、スクライブライン
領域は、半導体ウエハのスクライブ(切断)に用いる切り
しろの部分であって、この領域に多数の膜が存在する
と、ダイシング工程時にダイシング用のカッターの刃を
傷めてしまい、ダイシング工程のスループットを低下さ
せたり、極端な場合にはダイシングが良好に行えずに半
導体集積回路チップを損傷するという問題点があった。
用パターンは半導体集積回路チップ間のスクライブライ
ン領域に配置している場合が多いが、スクライブライン
領域は、半導体ウエハのスクライブ(切断)に用いる切り
しろの部分であって、この領域に多数の膜が存在する
と、ダイシング工程時にダイシング用のカッターの刃を
傷めてしまい、ダイシング工程のスループットを低下さ
せたり、極端な場合にはダイシングが良好に行えずに半
導体集積回路チップを損傷するという問題点があった。
【０００６】そこで、この発明の目的は、半導体チップ
のヒューズ素子に対して精度良く位置決めしてトリミン
グすることができる半導体装置を提供することにある。
さらに、本発明の目的は、トリミングの位置決め精度を
高くすることにより、ヒューズ素子領域の小型化及びコ
ストダウンを可能にすることである。また、スクライブ
ライン領域に占めるレーザトリミング位置決め用パター
ンの面積を少なくし、または、レーザトリミング位置決
め用パターンを半導体集積回路チップ内に取り込むこと
により、ダイシング工程に支障を来たさない半導体装置
を提供する事にある。
のヒューズ素子に対して精度良く位置決めしてトリミン
グすることができる半導体装置を提供することにある。
さらに、本発明の目的は、トリミングの位置決め精度を
高くすることにより、ヒューズ素子領域の小型化及びコ
ストダウンを可能にすることである。また、スクライブ
ライン領域に占めるレーザトリミング位置決め用パター
ンの面積を少なくし、または、レーザトリミング位置決
め用パターンを半導体集積回路チップ内に取り込むこと
により、ダイシング工程に支障を来たさない半導体装置
を提供する事にある。
【０００７】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明は以下の手段をとった。 （１） 半導体ウエハの表面にスクライブラインを介し
て２次元的にマトリックス状に繰り返し配置された半導
体集積回路と、半導体集積回路に設けられたレーザトリ
ミング用ヒューズ素子と、半導体ウエハの表面に設けら
れたレーザトリミング位置決め用パターンとから成る半
導体装置において、レーザトリミング位置決め用パター
ンがレーザトリミング用ヒューズ素子と同じ薄膜で構成
されている半導体装置とした。 （２） レーザトリミング位置決め用パターンが、高
光反射率領域と、高光反率領域に囲まれた低光反射率領
域とから成る（１）に記載した半導体装置とした。また
は、逆に低光反射率領域と、低光反率領域に囲まれた高
光反射率領域とから成る（１）に記載した半導体装置と
した。 （３） 低光反射率領域が、光乱反射するためのドット
あるいは格子あるいはストライプ状パターンである
（２）に記載した半導体装置とした。 （４） レーザトリミング用ヒューズ素子が多結晶シ
リコン薄膜で構成されている（２）に記載した半導体装
置とした。 （５） 半導体ウエハの表面にスクライブラインを介し
て２次元的にマトリックス状に繰り返し配置された半導
体集積回路と、半導体集積回路に設けられたレーザトリ
ミング用ヒューズ素子と、半導体ウエハの表面に設けら
れたレーザトリミング位置決め用パターンとから成る半
導体装置において、レーザトリミング位置決め用パター
ンは高光反射率領域と低光反射率領域とから成り、高光
反射率領域は平坦な下地の上に形成された高光反射率膜
により形成され、低光反射率領域はレーザトリミング用
ヒューズ素子と同じ薄膜で構成されている光乱反射する
ための格子あるいはストライプあるいはドット状のパタ
ーン上に形成された高光反射率膜により形成されてなる
半導体装置とした。 (６) レーザトリミング位置決め用パターンは、高光反
射率領域と、高光反射率領域に囲まれた低光反射率領域
とから成る(５)に記載した半導体装置とした。 (７) レーザトリミング位置決め用パターンは、低光反
射率領域と、低光反射率領域に囲まれた高光反射率領域
とから成る(５)に記載した半導体装置とした。 (８) レーザトリミング用ヒューズ素子が多結晶シリコ
ン薄膜で構成されている(５)に記載した半導体装置とし
た。 (９) 高光反射率膜が、アルミニウムにより構成されて
いる(５)に記載した半導体装置とした。 (１０) レーザトリミング位置決め用パターンは、半
導体集積回路チップ内の外部との電気的接続を行うため
のパッド領域内に配置されていることを特徴とする
（５）に記載した半導体装置とした。 (１１) レーザトリミング位置決め用パターンは高光反
射率領域と低光反射率領域とから成り、高光反射率領域
は平坦な下地の上に形成された高光反射率膜により形成
され、低光反射率領域はレーザトリミング用ヒューズ素
子と同じ薄膜で構成されている光乱反射するための格子
あるいはストライプあるいはドット状のパターン上に形
成された高光反射率膜により形成されてなる(１０)に記
載した半導体装置とした。 (１２) レーザトリミング位置決め用パターンは、高光
反射率領域と、高光反射率領域に囲まれた低光反射率領
域とから成る(１１)に記載した半導体装置とした。 (１３) レーザトリミング位置決め用パターンは、低光
反射率領域と、低光反射率領域に囲まれた高光反射率領
域とから成る(１１)に記載した半導体装置とした。 (１４) レーザトリミング用ヒューズ素子が多結晶シリ
コン薄膜で構成されている(１１)に記載した半導体装置
とした。 (１５) 高光反射率膜が、アルミニウムにより構成され
ている(１１)に記載した半導体装置とした。 (１６) レーザトリミング位置決め用パターンは、スク
ライブラインの交点に配置した（５）に記載した半導体
装置とした。 (１７) レーザトリミング位置決め用パターンは、半導
体ウエハの回転方向に対する比較的荒い位置合せを行な
うためのいわゆるシータマークと、繰り返し配置された
半導体集積回路一つ一つに対して正確な位置合せを行な
うためのトリミングマークとを兼用できる連続した構造
である（５）に記載した半導体装置とした。 (１８) 高光反射率領域と低光反射率領域との光反射量
の差（コントラスト）を大きくするために、レーザトリ
ミング位置決め用パターン内部の寸法をレーザービーム
直径を指標として規定した半導体装置とした。
めに、本発明は以下の手段をとった。 （１） 半導体ウエハの表面にスクライブラインを介し
て２次元的にマトリックス状に繰り返し配置された半導
体集積回路と、半導体集積回路に設けられたレーザトリ
ミング用ヒューズ素子と、半導体ウエハの表面に設けら
れたレーザトリミング位置決め用パターンとから成る半
導体装置において、レーザトリミング位置決め用パター
ンがレーザトリミング用ヒューズ素子と同じ薄膜で構成
されている半導体装置とした。 （２） レーザトリミング位置決め用パターンが、高
光反射率領域と、高光反率領域に囲まれた低光反射率領
域とから成る（１）に記載した半導体装置とした。また
は、逆に低光反射率領域と、低光反率領域に囲まれた高
光反射率領域とから成る（１）に記載した半導体装置と
した。 （３） 低光反射率領域が、光乱反射するためのドット
あるいは格子あるいはストライプ状パターンである
（２）に記載した半導体装置とした。 （４） レーザトリミング用ヒューズ素子が多結晶シ
リコン薄膜で構成されている（２）に記載した半導体装
置とした。 （５） 半導体ウエハの表面にスクライブラインを介し
て２次元的にマトリックス状に繰り返し配置された半導
体集積回路と、半導体集積回路に設けられたレーザトリ
ミング用ヒューズ素子と、半導体ウエハの表面に設けら
れたレーザトリミング位置決め用パターンとから成る半
導体装置において、レーザトリミング位置決め用パター
ンは高光反射率領域と低光反射率領域とから成り、高光
反射率領域は平坦な下地の上に形成された高光反射率膜
により形成され、低光反射率領域はレーザトリミング用
ヒューズ素子と同じ薄膜で構成されている光乱反射する
ための格子あるいはストライプあるいはドット状のパタ
ーン上に形成された高光反射率膜により形成されてなる
半導体装置とした。 (６) レーザトリミング位置決め用パターンは、高光反
射率領域と、高光反射率領域に囲まれた低光反射率領域
とから成る(５)に記載した半導体装置とした。 (７) レーザトリミング位置決め用パターンは、低光反
射率領域と、低光反射率領域に囲まれた高光反射率領域
とから成る(５)に記載した半導体装置とした。 (８) レーザトリミング用ヒューズ素子が多結晶シリコ
ン薄膜で構成されている(５)に記載した半導体装置とし
た。 (９) 高光反射率膜が、アルミニウムにより構成されて
いる(５)に記載した半導体装置とした。 (１０) レーザトリミング位置決め用パターンは、半
導体集積回路チップ内の外部との電気的接続を行うため
のパッド領域内に配置されていることを特徴とする
（５）に記載した半導体装置とした。 (１１) レーザトリミング位置決め用パターンは高光反
射率領域と低光反射率領域とから成り、高光反射率領域
は平坦な下地の上に形成された高光反射率膜により形成
され、低光反射率領域はレーザトリミング用ヒューズ素
子と同じ薄膜で構成されている光乱反射するための格子
あるいはストライプあるいはドット状のパターン上に形
成された高光反射率膜により形成されてなる(１０)に記
載した半導体装置とした。 (１２) レーザトリミング位置決め用パターンは、高光
反射率領域と、高光反射率領域に囲まれた低光反射率領
域とから成る(１１)に記載した半導体装置とした。 (１３) レーザトリミング位置決め用パターンは、低光
反射率領域と、低光反射率領域に囲まれた高光反射率領
域とから成る(１１)に記載した半導体装置とした。 (１４) レーザトリミング用ヒューズ素子が多結晶シリ
コン薄膜で構成されている(１１)に記載した半導体装置
とした。 (１５) 高光反射率膜が、アルミニウムにより構成され
ている(１１)に記載した半導体装置とした。 (１６) レーザトリミング位置決め用パターンは、スク
ライブラインの交点に配置した（５）に記載した半導体
装置とした。 (１７) レーザトリミング位置決め用パターンは、半導
体ウエハの回転方向に対する比較的荒い位置合せを行な
うためのいわゆるシータマークと、繰り返し配置された
半導体集積回路一つ一つに対して正確な位置合せを行な
うためのトリミングマークとを兼用できる連続した構造
である（５）に記載した半導体装置とした。 (１８) 高光反射率領域と低光反射率領域との光反射量
の差（コントラスト）を大きくするために、レーザトリ
ミング位置決め用パターン内部の寸法をレーザービーム
直径を指標として規定した半導体装置とした。
【０００８】
【発明の実施の形態】レーザトリミング位置決め用パタ
ーンは高光反射率領域と低光反射率領域とから成り、高
光反射率領域と低光反射率領域との境界、すなわち光反
射率が急峻に変化する場所はレーザトリミング用ヒュー
ズ素子と同じ薄膜により形成されたパタンによって規定
される。これにより、ウエハプロセスでの合わせずれに
全く影響されずに正確にレーザトリミングできる。
ーンは高光反射率領域と低光反射率領域とから成り、高
光反射率領域と低光反射率領域との境界、すなわち光反
射率が急峻に変化する場所はレーザトリミング用ヒュー
ズ素子と同じ薄膜により形成されたパタンによって規定
される。これにより、ウエハプロセスでの合わせずれに
全く影響されずに正確にレーザトリミングできる。
【０００９】また、レーザトリミング位置決め用パター
ンは、スクライブライン領域から半導体集積回路チップ
内の外部との電気的接続を行うためのパッド領域内に移
して配置したり、スクライブライン領域内に形成する場
合には、半導体ウエハの回転方向に対する比較的荒い位
置合せを行なうためのいわゆるシータマークと、繰り返
し配置された半導体集積回路一つ一つに対して正確な位
置合せを行なうためのトリミングマークとを兼用できる
連続した構造として、スクライブラインの交点に配置す
ることにより、スクライブライン領域に占めるレーザト
リミング位置決め用パターンの面積を小さく抑える事が
できる。
ンは、スクライブライン領域から半導体集積回路チップ
内の外部との電気的接続を行うためのパッド領域内に移
して配置したり、スクライブライン領域内に形成する場
合には、半導体ウエハの回転方向に対する比較的荒い位
置合せを行なうためのいわゆるシータマークと、繰り返
し配置された半導体集積回路一つ一つに対して正確な位
置合せを行なうためのトリミングマークとを兼用できる
連続した構造として、スクライブラインの交点に配置す
ることにより、スクライブライン領域に占めるレーザト
リミング位置決め用パターンの面積を小さく抑える事が
できる。
【００１０】さらに、高光反射率領域と低光反射率領域
との反射率に大きな差を持たせる（コントラストを上げ
る）ように、レーザトリミング位置決め用パターンの寸
法をレーザービーム直径を指標として規定したので、レ
ーザートリミング位置決め用パターンの能力を十分に発
揮できる構造が得られる。
との反射率に大きな差を持たせる（コントラストを上げ
る）ように、レーザトリミング位置決め用パターンの寸
法をレーザービーム直径を指標として規定したので、レ
ーザートリミング位置決め用パターンの能力を十分に発
揮できる構造が得られる。
【００１１】
【実施例】以下に、この発明の実施例を図面に基づいて
説明する。なお、以下の説明は簡単のため図示は省略す
るが、特に断らない限りレーザートリミング用のヒュー
ズ素子は多結晶シリコン薄膜により形成されているもの
とする。
説明する。なお、以下の説明は簡単のため図示は省略す
るが、特に断らない限りレーザートリミング用のヒュー
ズ素子は多結晶シリコン薄膜により形成されているもの
とする。
【００１２】図１（ａ）は、本発明の位置決め用パター
ンの平面図を、また図１（ｂ）は、光ビームを走査した
場合の光反射量の変化を示す図である。光反射量は、図
１（ａ）のＡ−Ａ‘方向に沿って走査した場合の値であ
る。本発明の位置決めパターンは、図１（ａ）のよう
に、高光反射率領域１０６と、その内側の低光反射率領
域１０７から構成されている。図１（ａ）の例において
は、光の乱反射作用を利用して低光反射率領域１０７を
形成した。乱反射を起こさせるために、ヒューズ素子と
同一薄膜である多結晶シリコン薄膜１０３をドット状に
形成した。乱反射させるためには、ドット状以外に格子
状や、ストライプ状等のパターンでも良く、図１（ｂ）
のような光反射パターンが得られる。ヒューズ素子とし
は、光吸収しやすく切断しやすい膜が好ましい。また、
集積回路を構成するために導電膜である必要がある。好
ましい膜としては、多結晶シリコン膜である。多結晶シ
リコン膜は、光吸収しやすく、レーザ照射で容易に切断
できる。多結晶シリコン薄膜１０３を、図１（ａ）のよ
うなドット状のパターンとして、位置決めパターンの内
側を低光反射率領域１０７とすることにより、光反射量
の大きなコントラストを得ることが可能になる。高光反
射率領域１０６は、従来と同様に、半導体基板上に設け
られた酸化膜等から成るフィールド領域で構成すること
ができる。図２（ａ）は、本発明の第２の実施例の位置
決め用パターンの平面図、図２（ｂ）は、光ビームを走
査した場合の光反射量の変化を示す図である。光反射量
は、図２（ａ）のＣ−Ｃ‘方向に沿って走査した場合の
値である。本発明の位置決めパターンは、図２（ａ）の
ように、低光反射率領域１０７と、その内側の高光反射
率領域１０６から構成されており、図１（ａ）で示した
例の逆の構成になっている。レーザートリミング位置決
め用パターンとしては低光反射率領域１０７と、高光反
射率領域１０６のどちらかが、相手を平面的に挟んだ形
になれば良いので図２（ａ）のような構成が可能にな
る。その他の点については図１と同一の符号を添記する
ことで説明に代える。
ンの平面図を、また図１（ｂ）は、光ビームを走査した
場合の光反射量の変化を示す図である。光反射量は、図
１（ａ）のＡ−Ａ‘方向に沿って走査した場合の値であ
る。本発明の位置決めパターンは、図１（ａ）のよう
に、高光反射率領域１０６と、その内側の低光反射率領
域１０７から構成されている。図１（ａ）の例において
は、光の乱反射作用を利用して低光反射率領域１０７を
形成した。乱反射を起こさせるために、ヒューズ素子と
同一薄膜である多結晶シリコン薄膜１０３をドット状に
形成した。乱反射させるためには、ドット状以外に格子
状や、ストライプ状等のパターンでも良く、図１（ｂ）
のような光反射パターンが得られる。ヒューズ素子とし
は、光吸収しやすく切断しやすい膜が好ましい。また、
集積回路を構成するために導電膜である必要がある。好
ましい膜としては、多結晶シリコン膜である。多結晶シ
リコン膜は、光吸収しやすく、レーザ照射で容易に切断
できる。多結晶シリコン薄膜１０３を、図１（ａ）のよ
うなドット状のパターンとして、位置決めパターンの内
側を低光反射率領域１０７とすることにより、光反射量
の大きなコントラストを得ることが可能になる。高光反
射率領域１０６は、従来と同様に、半導体基板上に設け
られた酸化膜等から成るフィールド領域で構成すること
ができる。図２（ａ）は、本発明の第２の実施例の位置
決め用パターンの平面図、図２（ｂ）は、光ビームを走
査した場合の光反射量の変化を示す図である。光反射量
は、図２（ａ）のＣ−Ｃ‘方向に沿って走査した場合の
値である。本発明の位置決めパターンは、図２（ａ）の
ように、低光反射率領域１０７と、その内側の高光反射
率領域１０６から構成されており、図１（ａ）で示した
例の逆の構成になっている。レーザートリミング位置決
め用パターンとしては低光反射率領域１０７と、高光反
射率領域１０６のどちらかが、相手を平面的に挟んだ形
になれば良いので図２（ａ）のような構成が可能にな
る。その他の点については図１と同一の符号を添記する
ことで説明に代える。
【００１３】図４（ａ）は、本発明の半導体装置の第３
の実施例による位置決め用パターンの平面図、図４
（ｂ）は、本発明の半導体装置の第３の実施例による位
置決め用パターンの断面図、図４(ｃ)は、本発明の半導
体装置の第３の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図４（ａ）のＡ−Ａ’線方向に沿って走査
した場合の値である。本発明の第３の実施例による位置
決めパターンは、図４(ｂ)に示すように、高光反射率領
域１０６と、その内側の低光反射率領域１０７から構成
されている。図４(ａ)および図４(ｂ)を用いて、本発明
の位置決めパターンの構造を説明する。
の実施例による位置決め用パターンの平面図、図４
（ｂ）は、本発明の半導体装置の第３の実施例による位
置決め用パターンの断面図、図４(ｃ)は、本発明の半導
体装置の第３の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図４（ａ）のＡ−Ａ’線方向に沿って走査
した場合の値である。本発明の第３の実施例による位置
決めパターンは、図４(ｂ)に示すように、高光反射率領
域１０６と、その内側の低光反射率領域１０７から構成
されている。図４(ａ)および図４(ｂ)を用いて、本発明
の位置決めパターンの構造を説明する。
【００１４】シリコン基板１０１上にシリコン酸化膜等
からなる第一の絶縁膜１０２が形成されており、第一の
絶縁膜１０２上に、部分的にドット状の多結晶シリコン
薄膜１０３が形成される。多結晶シリコン薄膜１０３が
形成されない領域は、平坦な第一の絶縁膜１０２が露出
している。この上に、ＰＳＧ膜等からなる第二の絶縁膜
１０４が形成されており、第二の絶縁膜１０４上にアル
ミニウム膜１０５が形成されている。ドット形状の多結
晶シリコン薄膜１０３の形成されている領域の上方に位
置するアルミニウム膜１０５の表面は、多結晶シリコン
薄膜１０３のパタンの影響によって、凸凹になってお
り、この部分に照射された光は乱反射してしまう。従っ
て、この領域を低光反射率領域１０７とすることができ
る。一方、多結晶シリコン薄膜１０３の形成されていな
い領域上のアルミニウム膜１０５の表面は平坦であり、
高光反射率領域１０６とすることができる。
からなる第一の絶縁膜１０２が形成されており、第一の
絶縁膜１０２上に、部分的にドット状の多結晶シリコン
薄膜１０３が形成される。多結晶シリコン薄膜１０３が
形成されない領域は、平坦な第一の絶縁膜１０２が露出
している。この上に、ＰＳＧ膜等からなる第二の絶縁膜
１０４が形成されており、第二の絶縁膜１０４上にアル
ミニウム膜１０５が形成されている。ドット形状の多結
晶シリコン薄膜１０３の形成されている領域の上方に位
置するアルミニウム膜１０５の表面は、多結晶シリコン
薄膜１０３のパタンの影響によって、凸凹になってお
り、この部分に照射された光は乱反射してしまう。従っ
て、この領域を低光反射率領域１０７とすることができ
る。一方、多結晶シリコン薄膜１０３の形成されていな
い領域上のアルミニウム膜１０５の表面は平坦であり、
高光反射率領域１０６とすることができる。
【００１５】光ビームを図４(ａ)のＡ−Ａ’線方向に沿
って走査した場合の光反射量は、図４(ｃ)に示すよう
に、平坦な表面を有するアルミニウム膜１０５で形成さ
れる高光反射率領域１０６においては大きく、凸凹な表
面を有するアルミニウム膜１０５で形成される低光反射
率領域１０７においては小さくなる。図４（ａ）、(ｂ)
および(ｃ)の例においては、光の乱反射作用を利用して
低光反射率領域１０７を形成した。光の乱反射を起こす
ために、ヒューズ素子と同一薄膜である多結晶シリコン
薄膜１０３によりドット状のパターンを形成した。ドッ
ト状以外の、格子状やストライプ状などのパターンでも
光の乱反射を起こすことは可能であり、図４（ｃ）のよ
うな光反射パターンが得られる。
って走査した場合の光反射量は、図４(ｃ)に示すよう
に、平坦な表面を有するアルミニウム膜１０５で形成さ
れる高光反射率領域１０６においては大きく、凸凹な表
面を有するアルミニウム膜１０５で形成される低光反射
率領域１０７においては小さくなる。図４（ａ）、(ｂ)
および(ｃ)の例においては、光の乱反射作用を利用して
低光反射率領域１０７を形成した。光の乱反射を起こす
ために、ヒューズ素子と同一薄膜である多結晶シリコン
薄膜１０３によりドット状のパターンを形成した。ドッ
ト状以外の、格子状やストライプ状などのパターンでも
光の乱反射を起こすことは可能であり、図４（ｃ）のよ
うな光反射パターンが得られる。
【００１６】図４(ｂ)における第一の絶縁膜１０２及び
第二の絶縁膜１０４は必ずしも必要ではないので、場合
によっては削除してもよい。また、アルミニウム膜１０
５に代えて、高光反射率膜としてタングステン、クロ
ム、金などの金属材料を用いても良い。以上述べたよう
に、高光反射率領域１０６と低光反射率領域１０７との
境界は、ヒューズ素子と同一の薄膜材料である多結晶シ
リコン薄膜１０３のパタンによって決められるため、従
来の位置決めパタンの課題であった、ヒューズ素子を形
成する多結晶シリコンと、位置決めパタンを形成するア
ルミニウム膜との合わせずれによる問題から解放するこ
とができる。
第二の絶縁膜１０４は必ずしも必要ではないので、場合
によっては削除してもよい。また、アルミニウム膜１０
５に代えて、高光反射率膜としてタングステン、クロ
ム、金などの金属材料を用いても良い。以上述べたよう
に、高光反射率領域１０６と低光反射率領域１０７との
境界は、ヒューズ素子と同一の薄膜材料である多結晶シ
リコン薄膜１０３のパタンによって決められるため、従
来の位置決めパタンの課題であった、ヒューズ素子を形
成する多結晶シリコンと、位置決めパタンを形成するア
ルミニウム膜との合わせずれによる問題から解放するこ
とができる。
【００１７】図５（ａ）は、本発明の半導体装置の第４
の実施例による位置決め用パターンの平面図、図５
（ｂ）は、本発明の半導体装置の第４の実施例による位
置決め用パターンの断面図、図５(ｃ)は、本発明の半導
体装置の第４の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図４（ａ）のＣ−Ｃ’線方向に沿って走査
した場合の値である。本発明の第４の実施例の位置決め
パターンは、図３(ａ)から(ｃ)に示した第３の実施例と
同様に、高光反射率領域１０６と、その内側の低光反射
率領域１０７から構成されている。
の実施例による位置決め用パターンの平面図、図５
（ｂ）は、本発明の半導体装置の第４の実施例による位
置決め用パターンの断面図、図５(ｃ)は、本発明の半導
体装置の第４の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図４（ａ）のＣ−Ｃ’線方向に沿って走査
した場合の値である。本発明の第４の実施例の位置決め
パターンは、図３(ａ)から(ｃ)に示した第３の実施例と
同様に、高光反射率領域１０６と、その内側の低光反射
率領域１０７から構成されている。
【００１８】図４に示した第３の実施例と異なる点は、
高光反射率領域１０６が平坦な多結晶シリコン薄膜１０
３の上方に位置するアルミニウム膜１０５により形成さ
れている点である。高光反射率領域１０６は平坦な下地
上の高光反射率膜により形成されていれば、その役割を
果たすことができるのでこのような構成も可能となる。
その他の説明については、図４(ａ)から(ｃ)と同一の符
号を附記することで説明に代える。
高光反射率領域１０６が平坦な多結晶シリコン薄膜１０
３の上方に位置するアルミニウム膜１０５により形成さ
れている点である。高光反射率領域１０６は平坦な下地
上の高光反射率膜により形成されていれば、その役割を
果たすことができるのでこのような構成も可能となる。
その他の説明については、図４(ａ)から(ｃ)と同一の符
号を附記することで説明に代える。
【００１９】図６（ａ）は、本発明の半導体装置の第５
の実施例による位置決め用パターンの平面図、図６
（ｂ）は、本発明の半導体装置の第５の実施例による位
置決め用パターンの断面図、図６(ｃ)は、本発明の半導
体装置の第５の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図６（ａ）のＤ−Ｄ’線方向に沿って走査
した場合の値である。本発明の第５の実施例の位置決め
パターンは、外側に低光反射率領域１０７を配置し、そ
の内側に高光反射率領域１０６を配置した構成をとる。
位置決め用パターンとしては、高光反射率領域１０６と
低光反射率領域１０７のどちらかが、もう一方の領域に
挟まれた形をとっていれば良く、図６(ａ)から(ｃ)に示
した第５の実施例は、図４(ａ)から(ｃ)に示した第３の
実施例の反対の配置をした場合を示すものであってこの
ような構成をとっても良いことを示すものである。その
他の説明については、図４(ａ)から(ｃ)と同一の符号を
附記することで説明に代える。
の実施例による位置決め用パターンの平面図、図６
（ｂ）は、本発明の半導体装置の第５の実施例による位
置決め用パターンの断面図、図６(ｃ)は、本発明の半導
体装置の第５の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図６（ａ）のＤ−Ｄ’線方向に沿って走査
した場合の値である。本発明の第５の実施例の位置決め
パターンは、外側に低光反射率領域１０７を配置し、そ
の内側に高光反射率領域１０６を配置した構成をとる。
位置決め用パターンとしては、高光反射率領域１０６と
低光反射率領域１０７のどちらかが、もう一方の領域に
挟まれた形をとっていれば良く、図６(ａ)から(ｃ)に示
した第５の実施例は、図４(ａ)から(ｃ)に示した第３の
実施例の反対の配置をした場合を示すものであってこの
ような構成をとっても良いことを示すものである。その
他の説明については、図４(ａ)から(ｃ)と同一の符号を
附記することで説明に代える。
【００２０】図７（ａ）は、本発明の半導体装置の第６
の実施例による位置決め用パターンの平面図、図７
（ｂ）は、本発明の半導体装置の第６の実施例による位
置決め用パターンの断面図、図７(ｃ)は、本発明の半導
体装置の第６の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図７（ａ）のＥ−Ｅ’線方向に沿って走査
した場合の値である。本発明の第６の実施例の位置決め
パターンは、外側に低光反射率領域１０７を配置し、そ
の内側に高光反射率領域１０６を配置した構成をとる。
の実施例による位置決め用パターンの平面図、図７
（ｂ）は、本発明の半導体装置の第６の実施例による位
置決め用パターンの断面図、図７(ｃ)は、本発明の半導
体装置の第６の実施例による位置決め用パターンに光ビ
ームを走査した場合の光反射量の変化を示す図である。
光反射量は、図７（ａ）のＥ−Ｅ’線方向に沿って走査
した場合の値である。本発明の第６の実施例の位置決め
パターンは、外側に低光反射率領域１０７を配置し、そ
の内側に高光反射率領域１０６を配置した構成をとる。
【００２１】第５の実施例における説明と同様に、位置
決め用パターンとしては、高光反射率領域１０６と低光
反射率領域１０７のどちらかが、もう一方の領域に挟ま
れた形をとっていれば良く、図７(ａ)から(ｃ)に示した
第６の実施例は、図５(ａ)から(ｃ)に示した第４の実施
例の反対の配置をした場合を示すものである。その他の
説明については、図４(ａ)から(ｃ)と同一の符号を附記
することで説明に代える。
決め用パターンとしては、高光反射率領域１０６と低光
反射率領域１０７のどちらかが、もう一方の領域に挟ま
れた形をとっていれば良く、図７(ａ)から(ｃ)に示した
第６の実施例は、図５(ａ)から(ｃ)に示した第４の実施
例の反対の配置をした場合を示すものである。その他の
説明については、図４(ａ)から(ｃ)と同一の符号を附記
することで説明に代える。
【００２２】図４から図７における第一の絶縁膜１０２
及び第二の絶縁膜１０４は必ずしも必要ではないので、
場合によっては削除してもよい。また、アルミニウム膜
１０５に代えて、高光反射率膜としてタングステン、ク
ロム、金などの金属材料を用いても良い。図８(ａ)は本
発明の半導体装置の第７から第１０の実施例による位置
決め用パターンを有する半導体集積回路チップの模式的
平面図である。図８(ｂ)は図８(ａ)のレーザートリミン
グ位置決め用パターンの配置されたパッド領域を拡大し
た模式的平面図である。
及び第二の絶縁膜１０４は必ずしも必要ではないので、
場合によっては削除してもよい。また、アルミニウム膜
１０５に代えて、高光反射率膜としてタングステン、ク
ロム、金などの金属材料を用いても良い。図８(ａ)は本
発明の半導体装置の第７から第１０の実施例による位置
決め用パターンを有する半導体集積回路チップの模式的
平面図である。図８(ｂ)は図８(ａ)のレーザートリミン
グ位置決め用パターンの配置されたパッド領域を拡大し
た模式的平面図である。
【００２３】図８(ａ)に示すように、半導体集積回路チ
ップ２０１内には、アルミニウム等の導電性薄膜により
形成された、外部との電気的接続を行うためのパッド領
域２０２が配置されている。また、隣り合う半導体集積
回路チップ２０１間にはスクライブライン領域２０３が
配置される。ここで、本発明によるレーザートリミング
位置決め用パターンはパッド領域２０２の内部に形成さ
れている。
ップ２０１内には、アルミニウム等の導電性薄膜により
形成された、外部との電気的接続を行うためのパッド領
域２０２が配置されている。また、隣り合う半導体集積
回路チップ２０１間にはスクライブライン領域２０３が
配置される。ここで、本発明によるレーザートリミング
位置決め用パターンはパッド領域２０２の内部に形成さ
れている。
【００２４】図８(ｂ)は本発明によるレーザートリミン
グ位置決め用パターン２０４を内蔵したパッド領域２０
２を示した平面図である。図８(ｂ)においてパッド領域
２０２の一部がレーザートリミング位置決め用パターン
領域２０４となっている。もともと、パッド領域２０２
は外部との電気的接続に必要な領域であり、パッド領域
２０２の内部にレーザートリミング位置決め用パターン
領域２０４を形成しているので、半導体集積回路チップ
２０１の面積を増大することなく、レーザトリミング位
置決め用パターン２０４を半導体集積回路チップ内に取
り込むことができる。
グ位置決め用パターン２０４を内蔵したパッド領域２０
２を示した平面図である。図８(ｂ)においてパッド領域
２０２の一部がレーザートリミング位置決め用パターン
領域２０４となっている。もともと、パッド領域２０２
は外部との電気的接続に必要な領域であり、パッド領域
２０２の内部にレーザートリミング位置決め用パターン
領域２０４を形成しているので、半導体集積回路チップ
２０１の面積を増大することなく、レーザトリミング位
置決め用パターン２０４を半導体集積回路チップ内に取
り込むことができる。
【００２５】図８(ａ)及び(ｂ)では、一つのパッド領域
２０２内にレーザトリミング位置決め用パターン２０４
を一つ形成した例を示したが、必要に応じて、一つのパ
ッド領域２０２内に複数のレーザトリミング位置決め用
パターン２０４を形成してもかまわないし、複数のパッ
ド領域２０２内にレーザトリミング位置決め用パターン
２０４を一つずつ、あるいは複数個ずつ形成してもよ
い。
２０２内にレーザトリミング位置決め用パターン２０４
を一つ形成した例を示したが、必要に応じて、一つのパ
ッド領域２０２内に複数のレーザトリミング位置決め用
パターン２０４を形成してもかまわないし、複数のパッ
ド領域２０２内にレーザトリミング位置決め用パターン
２０４を一つずつ、あるいは複数個ずつ形成してもよ
い。
【００２６】次に図９から図１２を用いてさらに詳細に
本発明によるレーザートリミング位置決め用パターンに
ついて説明する。図９（ａ）は、本発明の半導体装置の
第７の実施例によるレーザートリミング位置決め用パタ
ーンの平面図、図９（ｂ）は、本発明の半導体装置の第
７の実施例によるレーザートリミング位置決め用パター
ンの断面図、図９(ｃ)は、本発明の半導体装置の第７の
実施例によるレーザートリミング位置決め用パターンに
光ビームを走査した場合の光反射量の変化を示す図であ
る。光反射量は、図９（ａ）のＡ−Ａ’線方向に沿って
走査した場合の値である。本発明の第７の実施例による
レーザートリミング位置決め用パターンは、図９(ｂ)に
示すように、高光反射率領域１０６と、その内側の低光
反射率領域１０７から構成されている。
本発明によるレーザートリミング位置決め用パターンに
ついて説明する。図９（ａ）は、本発明の半導体装置の
第７の実施例によるレーザートリミング位置決め用パタ
ーンの平面図、図９（ｂ）は、本発明の半導体装置の第
７の実施例によるレーザートリミング位置決め用パター
ンの断面図、図９(ｃ)は、本発明の半導体装置の第７の
実施例によるレーザートリミング位置決め用パターンに
光ビームを走査した場合の光反射量の変化を示す図であ
る。光反射量は、図９（ａ）のＡ−Ａ’線方向に沿って
走査した場合の値である。本発明の第７の実施例による
レーザートリミング位置決め用パターンは、図９(ｂ)に
示すように、高光反射率領域１０６と、その内側の低光
反射率領域１０７から構成されている。
【００２７】図９(ａ)および図９(ｂ)を用いて、本発明
のレーザートリミング位置決め用パターンの構造を説明
する。シリコン基板１０１上にシリコン酸化膜等からな
る第一の絶縁膜１０２が形成されており、第一の絶縁膜
１０２上に、部分的にドット状の多結晶シリコン薄膜１
０３が形成される。多結晶シリコン薄膜１０３が形成さ
れない領域は、平坦な第一の絶縁膜１０２が露出してい
る。この上に、ＰＳＧ膜等からなる第二の絶縁膜１０４
が形成されており、第二の絶縁膜１０４上にアルミニウ
ム膜１０５が形成されている。ドット形状の多結晶シリ
コン薄膜１０３の形成されている領域の上方に位置する
アルミニウム膜１０５の表面は、多結晶シリコン薄膜１
０３のパタンの影響によって、凸凹になっており、この
部分に照射された光は乱反射してしまう。従って、この
領域を低光反射率領域１０７とすることができる。一
方、多結晶シリコン薄膜１０３の形成されていない領域
上のアルミニウム膜１０５の表面は平坦であり、高光反
射率領域１０６とすることができる。
のレーザートリミング位置決め用パターンの構造を説明
する。シリコン基板１０１上にシリコン酸化膜等からな
る第一の絶縁膜１０２が形成されており、第一の絶縁膜
１０２上に、部分的にドット状の多結晶シリコン薄膜１
０３が形成される。多結晶シリコン薄膜１０３が形成さ
れない領域は、平坦な第一の絶縁膜１０２が露出してい
る。この上に、ＰＳＧ膜等からなる第二の絶縁膜１０４
が形成されており、第二の絶縁膜１０４上にアルミニウ
ム膜１０５が形成されている。ドット形状の多結晶シリ
コン薄膜１０３の形成されている領域の上方に位置する
アルミニウム膜１０５の表面は、多結晶シリコン薄膜１
０３のパタンの影響によって、凸凹になっており、この
部分に照射された光は乱反射してしまう。従って、この
領域を低光反射率領域１０７とすることができる。一
方、多結晶シリコン薄膜１０３の形成されていない領域
上のアルミニウム膜１０５の表面は平坦であり、高光反
射率領域１０６とすることができる。
【００２８】光ビームを図９(ａ)のＡ−Ａ’線方向に沿
って走査した場合の光反射量は、図９(ｃ)に示すよう
に、平坦な表面を有するアルミニウム膜１０５で形成さ
れる高光反射率領域１０６においては大きく、凸凹な表
面を有するアルミニウム膜１０５で形成される低光反射
率領域１０７においては小さくなる。図９（ａ）、(ｂ)
および(ｃ)の例においては、光の乱反射作用を利用して
低光反射率領域１０７を形成した。光の乱反射を起こす
ために、ヒューズ素子と同一薄膜である多結晶シリコン
薄膜１０３によりドット状のパターンを形成した。ドッ
ト状以外の、格子状やストライプ状などのパターンでも
光の乱反射を起こすことは可能であり、図３（ｃ）のよ
うな光反射パターンが得られる。
って走査した場合の光反射量は、図９(ｃ)に示すよう
に、平坦な表面を有するアルミニウム膜１０５で形成さ
れる高光反射率領域１０６においては大きく、凸凹な表
面を有するアルミニウム膜１０５で形成される低光反射
率領域１０７においては小さくなる。図９（ａ）、(ｂ)
および(ｃ)の例においては、光の乱反射作用を利用して
低光反射率領域１０７を形成した。光の乱反射を起こす
ために、ヒューズ素子と同一薄膜である多結晶シリコン
薄膜１０３によりドット状のパターンを形成した。ドッ
ト状以外の、格子状やストライプ状などのパターンでも
光の乱反射を起こすことは可能であり、図３（ｃ）のよ
うな光反射パターンが得られる。
【００２９】図９(ｂ)における第一の絶縁膜１０２と第
二の絶縁膜１０４のどちらか一方は必ずしも必要ではな
いので、場合によっては削除してもよい。また、シリコ
ン基板１０１と同電位にしてよいパッド領域２０２内に
レーザートリミング位置決め用パタン２０４を配置する
場合には、第一の絶縁膜１０２と第二の絶縁膜１０４の
両方を省略し、アルミニウム膜１０５とシリコン基板１
０１とを電気的に接続した形態をとっても良い。また、
アルミニウム膜１０５に代えて、外部との電気的接続の
用途に合致していれば、高光反射率膜としてタングステ
ン、クロム、金などの金属材料を用いても良い。
二の絶縁膜１０４のどちらか一方は必ずしも必要ではな
いので、場合によっては削除してもよい。また、シリコ
ン基板１０１と同電位にしてよいパッド領域２０２内に
レーザートリミング位置決め用パタン２０４を配置する
場合には、第一の絶縁膜１０２と第二の絶縁膜１０４の
両方を省略し、アルミニウム膜１０５とシリコン基板１
０１とを電気的に接続した形態をとっても良い。また、
アルミニウム膜１０５に代えて、外部との電気的接続の
用途に合致していれば、高光反射率膜としてタングステ
ン、クロム、金などの金属材料を用いても良い。
【００３０】以上述べたように、高光反射率領域１０６
と低光反射率領域１０７との境界は、ヒューズ素子と同
一の薄膜材料である多結晶シリコン薄膜１０３のパタン
によって決められるため、従来のレーザートリミング位
置決め用パタンの課題であった、ヒューズ素子を形成す
る多結晶シリコンと、レーザートリミング位置決め用パ
タンを形成するアルミニウム膜との合わせずれによる問
題から解放することができる。
と低光反射率領域１０７との境界は、ヒューズ素子と同
一の薄膜材料である多結晶シリコン薄膜１０３のパタン
によって決められるため、従来のレーザートリミング位
置決め用パタンの課題であった、ヒューズ素子を形成す
る多結晶シリコンと、レーザートリミング位置決め用パ
タンを形成するアルミニウム膜との合わせずれによる問
題から解放することができる。
【００３１】図１０（ａ）は、本発明の半導体装置の第
８の実施例によるレーザートリミング位置決め用パター
ンの平面図、図１０（ｂ）は、本発明の半導体装置の第
８の実施例によるレーザートリミング位置決め用パター
ンの断面図、図１０(ｃ)は、本発明の半導体装置の第８
の実施例によるレーザートリミング位置決め用パターン
に光ビームを走査した場合の光反射量の変化を示す図で
ある。光反射量は、図１０（ａ）のＣ−Ｃ’線方向に沿
って走査した場合の値である。本発明の第８の実施例の
レーザートリミング位置決めパターンは、図９(ａ)から
(ｃ)に示した第７の実施例と同様に、高光反射率領域１
０６と、その内側の低光反射率領域１０７から構成され
ている。
８の実施例によるレーザートリミング位置決め用パター
ンの平面図、図１０（ｂ）は、本発明の半導体装置の第
８の実施例によるレーザートリミング位置決め用パター
ンの断面図、図１０(ｃ)は、本発明の半導体装置の第８
の実施例によるレーザートリミング位置決め用パターン
に光ビームを走査した場合の光反射量の変化を示す図で
ある。光反射量は、図１０（ａ）のＣ−Ｃ’線方向に沿
って走査した場合の値である。本発明の第８の実施例の
レーザートリミング位置決めパターンは、図９(ａ)から
(ｃ)に示した第７の実施例と同様に、高光反射率領域１
０６と、その内側の低光反射率領域１０７から構成され
ている。
【００３２】第７の実施例と異なる点は、高光反射率領
域１０６が平坦な多結晶シリコン薄膜１０３の上方に位
置するアルミニウム膜１０５により形成されている点で
ある。高光反射率領域１０６は平坦な下地上の高光反射
率膜により形成されていれば、その役割を果たすことが
できるのでこのような構成も可能となる。その他の説明
については、図９(ａ)から(ｃ)と同一の符号を附記する
ことで説明に代える。
域１０６が平坦な多結晶シリコン薄膜１０３の上方に位
置するアルミニウム膜１０５により形成されている点で
ある。高光反射率領域１０６は平坦な下地上の高光反射
率膜により形成されていれば、その役割を果たすことが
できるのでこのような構成も可能となる。その他の説明
については、図９(ａ)から(ｃ)と同一の符号を附記する
ことで説明に代える。
【００３３】図１１（ａ）は、本発明の半導体装置の第
９の実施例によるレーザートリミング位置決め用パター
ンの平面図、図１１（ｂ）は、本発明の半導体装置の第
９の実施例によるレーザートリミング位置決め用パター
ンの断面図、図１１(ｃ)は、本発明の半導体装置の第９
の実施例によるレーザートリミング位置決め用パターン
に光ビームを走査した場合の光反射量の変化を示す図で
ある。光反射量は、図１１（ａ）のＤ−Ｄ’線方向に沿
って走査した場合の値である。本発明の第９の実施例の
位置決めパターンは、外側に低光反射率領域１０７を配
置し、その内側に高光反射率領域１０６を配置した構成
をとる。レーザートリミング位置決め用パターンとして
は、高光反射率領域１０６と低光反射率領域１０７のど
ちらかが、もう一方の領域に挟まれた形をとっていれば
良く、図１１(ａ)から(ｃ)に示した第９の実施例は、図
９(ａ)から(ｃ)に示した第７の実施例の反対の配置をし
た場合を示すものであってこのような構成をとっても良
いことを示すものである。
９の実施例によるレーザートリミング位置決め用パター
ンの平面図、図１１（ｂ）は、本発明の半導体装置の第
９の実施例によるレーザートリミング位置決め用パター
ンの断面図、図１１(ｃ)は、本発明の半導体装置の第９
の実施例によるレーザートリミング位置決め用パターン
に光ビームを走査した場合の光反射量の変化を示す図で
ある。光反射量は、図１１（ａ）のＤ−Ｄ’線方向に沿
って走査した場合の値である。本発明の第９の実施例の
位置決めパターンは、外側に低光反射率領域１０７を配
置し、その内側に高光反射率領域１０６を配置した構成
をとる。レーザートリミング位置決め用パターンとして
は、高光反射率領域１０６と低光反射率領域１０７のど
ちらかが、もう一方の領域に挟まれた形をとっていれば
良く、図１１(ａ)から(ｃ)に示した第９の実施例は、図
９(ａ)から(ｃ)に示した第７の実施例の反対の配置をし
た場合を示すものであってこのような構成をとっても良
いことを示すものである。
【００３４】その他の説明については、図３(ａ)から
(ｃ)と同一の符号を附記することで説明に代える。図１
２（ａ）は、本発明の半導体装置の第１０の実施例によ
るレーザートリミング位置決め用パターンの平面図、図
１２（ｂ）は、本発明の半導体装置の第１０の実施例に
よるレーザートリミング位置決め用パターンの断面図、
図１２(ｃ)は、本発明の半導体装置の第１０の実施例に
よるレーザートリミング位置決め用パターンに光ビーム
を走査した場合の光反射量の変化を示す図である。光反
射量は、図１２（ａ）のＥ−Ｅ’線方向に沿って走査し
た場合の値である。本発明の第１０の実施例のレーザー
トリミング位置決め用パターンは、外側に低光反射率領
域１０７を配置し、その内側に高光反射率領域１０６を
配置した構成をとる。
(ｃ)と同一の符号を附記することで説明に代える。図１
２（ａ）は、本発明の半導体装置の第１０の実施例によ
るレーザートリミング位置決め用パターンの平面図、図
１２（ｂ）は、本発明の半導体装置の第１０の実施例に
よるレーザートリミング位置決め用パターンの断面図、
図１２(ｃ)は、本発明の半導体装置の第１０の実施例に
よるレーザートリミング位置決め用パターンに光ビーム
を走査した場合の光反射量の変化を示す図である。光反
射量は、図１２（ａ）のＥ−Ｅ’線方向に沿って走査し
た場合の値である。本発明の第１０の実施例のレーザー
トリミング位置決め用パターンは、外側に低光反射率領
域１０７を配置し、その内側に高光反射率領域１０６を
配置した構成をとる。
【００３５】第８の実施例における説明と同様に、レー
ザートリミング位置決め用パターンとしては、高光反射
率領域１０６と低光反射率領域１０７のどちらかが、も
う一方の領域に挟まれた形をとっていれば良く、図１２
(ａ)から(ｃ)に示した第１０の実施例は、図１０(ａ)か
ら(ｃ)に示した第８の実施例の反対の配置をした場合を
示すものである。その他の説明については、図９(ａ)か
ら(ｃ)と同一の符号を附記することで説明に代える。
ザートリミング位置決め用パターンとしては、高光反射
率領域１０６と低光反射率領域１０７のどちらかが、も
う一方の領域に挟まれた形をとっていれば良く、図１２
(ａ)から(ｃ)に示した第１０の実施例は、図１０(ａ)か
ら(ｃ)に示した第８の実施例の反対の配置をした場合を
示すものである。その他の説明については、図９(ａ)か
ら(ｃ)と同一の符号を附記することで説明に代える。
【００３６】図１３（ａ）は、本発明の半導体装置の第
１１の実施例による位置決め用パターンの平面図、図１
３（ｂ）は、本発明の半導体装置の第１１の実施例によ
る位置決め用パターンの断面図、図１３(ｃ)は、本発明
の半導体装置の第１１の実施例による位置決め用パター
ンに光ビームを走査した場合の光反射量の変化を示す図
である。光反射量は、図１３（ａ）のＡ−Ａ’線方向に
沿って走査した場合の値である。本発明の第１１の実施
例によるレーザトリミング用位置決めパターン４０１
は、図１（ａ）に示すように、縦、横のスクライブライ
ン領域２０３の交点上に設けられており、半導体ウエハ
の回転方向に対する比較的荒い位置合せを行なうため
の、いわゆるシータマークの機能と、繰り返し配置され
た半導体集積回路チップ２０１一つ一つに対して正確な
位置合せを行なうためのＸ方向トリミングマーク及びＹ
方向トリミングマークの機能とを併せ持つ連続した構造
になっている。レーザトリミング用位置決めパターン４
０１の形状は画像認識を自動で行なうことが出来るよう
に、半導体集積回路チップ２０１内のパッド領域２０２
等と異なる特徴的な形であることが望まれるため、図１
３（ａ）の例では十字型の形とした。
１１の実施例による位置決め用パターンの平面図、図１
３（ｂ）は、本発明の半導体装置の第１１の実施例によ
る位置決め用パターンの断面図、図１３(ｃ)は、本発明
の半導体装置の第１１の実施例による位置決め用パター
ンに光ビームを走査した場合の光反射量の変化を示す図
である。光反射量は、図１３（ａ）のＡ−Ａ’線方向に
沿って走査した場合の値である。本発明の第１１の実施
例によるレーザトリミング用位置決めパターン４０１
は、図１（ａ）に示すように、縦、横のスクライブライ
ン領域２０３の交点上に設けられており、半導体ウエハ
の回転方向に対する比較的荒い位置合せを行なうため
の、いわゆるシータマークの機能と、繰り返し配置され
た半導体集積回路チップ２０１一つ一つに対して正確な
位置合せを行なうためのＸ方向トリミングマーク及びＹ
方向トリミングマークの機能とを併せ持つ連続した構造
になっている。レーザトリミング用位置決めパターン４
０１の形状は画像認識を自動で行なうことが出来るよう
に、半導体集積回路チップ２０１内のパッド領域２０２
等と異なる特徴的な形であることが望まれるため、図１
３（ａ）の例では十字型の形とした。
【００３７】次に図１３（ｂ）を用いて本発明の第１１
実施例によるレーザトリミング用位置決めパターン４０
１の断面構造を説明する。シリコン基板１０１上にシリ
コン酸化膜等からなる第一の絶縁膜１０２が形成されて
おり、第一の絶縁膜１０２上に、部分的にドット状の多
結晶シリコン薄膜１０３が形成される。多結晶シリコン
薄膜１０３が形成されない領域は、平坦な第一の絶縁膜
１０２が露出している。この上に、アルミニウム膜１０
５が形成されている。ドット形状の多結晶シリコン薄膜
１０３の形成されている領域の上方に位置するアルミニ
ウム膜１０５の表面は、多結晶シリコン薄膜１０３のパ
タンの影響によって、凸凹になっており、この部分に照
射された光は乱反射してしまう。従って、この領域を低
光反射率領域１０７とすることができる。一方、多結晶
シリコン薄膜１０３の形成されていない領域上のアルミ
ニウム膜１０５の表面は平坦であり、高光反射率領域１
０６とすることができる。
実施例によるレーザトリミング用位置決めパターン４０
１の断面構造を説明する。シリコン基板１０１上にシリ
コン酸化膜等からなる第一の絶縁膜１０２が形成されて
おり、第一の絶縁膜１０２上に、部分的にドット状の多
結晶シリコン薄膜１０３が形成される。多結晶シリコン
薄膜１０３が形成されない領域は、平坦な第一の絶縁膜
１０２が露出している。この上に、アルミニウム膜１０
５が形成されている。ドット形状の多結晶シリコン薄膜
１０３の形成されている領域の上方に位置するアルミニ
ウム膜１０５の表面は、多結晶シリコン薄膜１０３のパ
タンの影響によって、凸凹になっており、この部分に照
射された光は乱反射してしまう。従って、この領域を低
光反射率領域１０７とすることができる。一方、多結晶
シリコン薄膜１０３の形成されていない領域上のアルミ
ニウム膜１０５の表面は平坦であり、高光反射率領域１
０６とすることができる。
【００３８】光ビームを図１３(ａ)のＡ−Ａ’線方向に
沿って走査した場合の光反射量は、図１３(ｃ)に示すよ
うに、平坦な表面を有するアルミニウム膜１０５で形成
される高光反射率領域１０６においては大きく、凸凹な
表面を有するアルミニウム膜１０５で形成される低光反
射率領域１０７においては小さくなる。図１３（ａ）、
(ｂ)および(ｃ)の例においては、光の乱反射作用を利用
して低光反射率領域１０７を形成した。光の乱反射を起
こすために、ヒューズ素子と同一薄膜である多結晶シリ
コン薄膜１０３によりドット状のパターンを形成した。
ドット状以外の、格子状やストライプ状などのパターン
でも光の乱反射を起こすことは可能であり、図１３
（ｃ）のような光反射パターンが得られる。
沿って走査した場合の光反射量は、図１３(ｃ)に示すよ
うに、平坦な表面を有するアルミニウム膜１０５で形成
される高光反射率領域１０６においては大きく、凸凹な
表面を有するアルミニウム膜１０５で形成される低光反
射率領域１０７においては小さくなる。図１３（ａ）、
(ｂ)および(ｃ)の例においては、光の乱反射作用を利用
して低光反射率領域１０７を形成した。光の乱反射を起
こすために、ヒューズ素子と同一薄膜である多結晶シリ
コン薄膜１０３によりドット状のパターンを形成した。
ドット状以外の、格子状やストライプ状などのパターン
でも光の乱反射を起こすことは可能であり、図１３
（ｃ）のような光反射パターンが得られる。
【００３９】場合によっては、図１３(ｂ)における第一
の絶縁膜１０２や多結晶シリコン薄膜１０３上に第二の
絶縁膜などを形成してもよい。また、アルミニウム膜１
０５に代えて、高光反射率膜としてタングステン、クロ
ム、金などの金属材料を用いても良い。以上述べたよう
に、高光反射率領域１０６と低光反射率領域１０７との
境界は、ヒューズ素子と同一の薄膜材料である多結晶シ
リコン薄膜１０３のパタンによって決められるため、従
来の位置決めパタンの課題であった、ヒューズ素子を形
成する多結晶シリコンと、位置決めパタンを形成するア
ルミニウム膜との合わせずれによる問題から解放するこ
とができる。
の絶縁膜１０２や多結晶シリコン薄膜１０３上に第二の
絶縁膜などを形成してもよい。また、アルミニウム膜１
０５に代えて、高光反射率膜としてタングステン、クロ
ム、金などの金属材料を用いても良い。以上述べたよう
に、高光反射率領域１０６と低光反射率領域１０７との
境界は、ヒューズ素子と同一の薄膜材料である多結晶シ
リコン薄膜１０３のパタンによって決められるため、従
来の位置決めパタンの課題であった、ヒューズ素子を形
成する多結晶シリコンと、位置決めパタンを形成するア
ルミニウム膜との合わせずれによる問題から解放するこ
とができる。
【００４０】また、レーザトリミング位置決め用パター
ン４０１は、スクライブライン領域２０３の交点に配置
し、半導体ウエハの回転方向に対する比較的荒い位置合
せを行なうためのいわゆるシータマークの機能と、繰り
返し配置された半導体集積回路チップ２０１一つ一つに
対してＸ、Ｙ方向の正確な位置合せを行なうためのトリ
ミングマークの機能とを兼用できる、連続した構造にし
たのでスクライブライン領域２０３に占めるレーザトリ
ミング位置決め用パターンの面積を小さくすることがで
きる。
ン４０１は、スクライブライン領域２０３の交点に配置
し、半導体ウエハの回転方向に対する比較的荒い位置合
せを行なうためのいわゆるシータマークの機能と、繰り
返し配置された半導体集積回路チップ２０１一つ一つに
対してＸ、Ｙ方向の正確な位置合せを行なうためのトリ
ミングマークの機能とを兼用できる、連続した構造にし
たのでスクライブライン領域２０３に占めるレーザトリ
ミング位置決め用パターンの面積を小さくすることがで
きる。
【００４１】図１５（ａ）は、本発明の半導体装置の第
１２の実施例による位置決め用パターンの平面図、図１
５（ｂ）は、本発明の半導体装置の第１２の実施例によ
る位置決め用パターンの断面図、図１５(ｃ)は、本発明
の半導体装置の第１２の実施例による位置決め用パター
ンに光ビームを走査した場合の光反射量の変化を示す図
である。光反射量は、図１５（ａ）のＢ−Ｂ’線方向に
沿って走査した場合の値である。
１２の実施例による位置決め用パターンの平面図、図１
５（ｂ）は、本発明の半導体装置の第１２の実施例によ
る位置決め用パターンの断面図、図１５(ｃ)は、本発明
の半導体装置の第１２の実施例による位置決め用パター
ンに光ビームを走査した場合の光反射量の変化を示す図
である。光反射量は、図１５（ａ）のＢ−Ｂ’線方向に
沿って走査した場合の値である。
【００４２】本発明の第１２の実施例におけるレーザー
トリミング位置決め用パターン４０１は、図１３(ａ)か
ら(ｃ)に示した第１１の実施例と同様に、スクライブラ
イン領域２０３の交点に配置されている。第１１の実施
例と異なる点は、高光反射率領域１０６が低反射率領域
１０７に挟まれた構造をとっている点と、レーザートリ
ミング位置決め用パターン４０１の形が図１３に示した
第１１の実施例では十字型であったのに対してカギ型に
なっている点である。
トリミング位置決め用パターン４０１は、図１３(ａ)か
ら(ｃ)に示した第１１の実施例と同様に、スクライブラ
イン領域２０３の交点に配置されている。第１１の実施
例と異なる点は、高光反射率領域１０６が低反射率領域
１０７に挟まれた構造をとっている点と、レーザートリ
ミング位置決め用パターン４０１の形が図１３に示した
第１１の実施例では十字型であったのに対してカギ型に
なっている点である。
【００４３】レーザートリミング位置決め用パターンと
しては、高光反射率領域１０６と低光反射率領域１０７
のどちらかが、もう一方の領域に挟まれた形をとってい
れば良く、図１５(ａ)から(ｃ)に示した第１２の実施例
は、図１３(ａ)から(ｃ)に示した第１１の実施例の反対
の配置をした場合を示すものであり、このような構成を
とっても良いことを示すものである。また、レーザート
リミング位置決め用パターン４０１の形状は、画像認識
を自動で行なうことが出来るように、半導体集積回路チ
ップ２０１内のパッド領域２０２等と異なる特徴的な形
であれば良く、図１５（ａ）の例ではカギ型の形とした
が、図１３（ａ）や図１５（ａ）に示した形に限るもの
では無い。
しては、高光反射率領域１０６と低光反射率領域１０７
のどちらかが、もう一方の領域に挟まれた形をとってい
れば良く、図１５(ａ)から(ｃ)に示した第１２の実施例
は、図１３(ａ)から(ｃ)に示した第１１の実施例の反対
の配置をした場合を示すものであり、このような構成を
とっても良いことを示すものである。また、レーザート
リミング位置決め用パターン４０１の形状は、画像認識
を自動で行なうことが出来るように、半導体集積回路チ
ップ２０１内のパッド領域２０２等と異なる特徴的な形
であれば良く、図１５（ａ）の例ではカギ型の形とした
が、図１３（ａ）や図１５（ａ）に示した形に限るもの
では無い。
【００４４】その他の説明については、図１３(ａ)から
(ｃ)と同一の符号を附記することで説明に代える。図１
６（ａ）は、本発明によるレーザートリミング位置決め
用パターンの一部とレーザービームを表した模式的平面
図である。図１６（ａ）においてａは一組のドット状の
多結晶シリコン薄膜１０３のラインアンドスペースの寸
法（ヒューズ素子と同一材料のドットの寸法とドットが
形成されない部分の寸法との和）を示す。
(ｃ)と同一の符号を附記することで説明に代える。図１
６（ａ）は、本発明によるレーザートリミング位置決め
用パターンの一部とレーザービームを表した模式的平面
図である。図１６（ａ）においてａは一組のドット状の
多結晶シリコン薄膜１０３のラインアンドスペースの寸
法（ヒューズ素子と同一材料のドットの寸法とドットが
形成されない部分の寸法との和）を示す。
【００４５】また、ｄはレーザービームスポット５０１
の直径を示す。図１６（ｂ）は高光反射率領域の光反射
量と低光反射率領域の光反射量の差であるコントラスト
と、一組のドット状の多結晶シリコン薄膜１０３のライ
ンアンドスペース寸法ａとの関係を示した図である。コ
ントラストは、一組のドット状の多結晶シリコン薄膜１
０３のラインアンドスペース寸法ａが小さいほど向上し
てくる。指標として、レーザービームスポット５０１の
直径ｄを考えると、一組のドット状の多結晶シリコン薄
膜１０３のラインアンドスペース寸法ａがレーザービー
ムスポット５０１の直径ｄ以下程度ならば実用可能なコ
ントラストに到達するが、さらに高いコントラストを得
るために、一組のドット状の多結晶シリコン薄膜１０３
のラインアンドスペース寸法ａはレーザービームスポッ
ト５０１の直径ｄの2分の１以下であるとことが望まし
い。図１６では、ドット状の多結晶シリコン薄膜１０３
の場合について説明したが、格子状あるいはストライプ
状のパターンの場合でも同様であり、例えばストライプ
状のパターンの場合、1本の多結晶シリコン薄膜１０３
のラインの短辺の寸法と、隣の多結晶シリコン薄膜１０
３のラインとの隙間の寸法との和を図１６で説明したａ
と置き換えれば良い。
の直径を示す。図１６（ｂ）は高光反射率領域の光反射
量と低光反射率領域の光反射量の差であるコントラスト
と、一組のドット状の多結晶シリコン薄膜１０３のライ
ンアンドスペース寸法ａとの関係を示した図である。コ
ントラストは、一組のドット状の多結晶シリコン薄膜１
０３のラインアンドスペース寸法ａが小さいほど向上し
てくる。指標として、レーザービームスポット５０１の
直径ｄを考えると、一組のドット状の多結晶シリコン薄
膜１０３のラインアンドスペース寸法ａがレーザービー
ムスポット５０１の直径ｄ以下程度ならば実用可能なコ
ントラストに到達するが、さらに高いコントラストを得
るために、一組のドット状の多結晶シリコン薄膜１０３
のラインアンドスペース寸法ａはレーザービームスポッ
ト５０１の直径ｄの2分の１以下であるとことが望まし
い。図１６では、ドット状の多結晶シリコン薄膜１０３
の場合について説明したが、格子状あるいはストライプ
状のパターンの場合でも同様であり、例えばストライプ
状のパターンの場合、1本の多結晶シリコン薄膜１０３
のラインの短辺の寸法と、隣の多結晶シリコン薄膜１０
３のラインとの隙間の寸法との和を図１６で説明したａ
と置き換えれば良い。
【００４６】図１７（ａ）は、本発明によるレーザート
リミング位置決め用パターンの一部とレーザービームを
表した模式的平面図である。図１７（ａ）においてｂは
低光反射率領域１０７のレーザー走査方向の寸法を示
し、また、ｄはレーザービームスポット５０１の直径を
示す。図１７（ｂ）は高光反射率領域１０６の光反射量
と低光反射率領域１０７との光反射量の差であるコント
ラストと、低光反射率領域１０７のレーザー走査方向の
寸法ｂとの関係を示した図である。
リミング位置決め用パターンの一部とレーザービームを
表した模式的平面図である。図１７（ａ）においてｂは
低光反射率領域１０７のレーザー走査方向の寸法を示
し、また、ｄはレーザービームスポット５０１の直径を
示す。図１７（ｂ）は高光反射率領域１０６の光反射量
と低光反射率領域１０７との光反射量の差であるコント
ラストと、低光反射率領域１０７のレーザー走査方向の
寸法ｂとの関係を示した図である。
【００４７】コントラストは低光反射率領域１０７のレ
ーザー走査方向の寸法ｂが大きいほど向上してくる。指
標としてレーザービームスポット５０１の直径ｄを考え
ると、ｂがｄ以上程度ならば実用可能なコントラストに
到達するが、さらに高いコントラストを得るために、ｂ
はｄの2倍以上の寸法であるとことが望ましい。図１７
では、ドット型の場合について説明したが、格子状ある
いはストライプ状のパターンによって低光反射率領域１
０７を形成した場合でも同様である。
ーザー走査方向の寸法ｂが大きいほど向上してくる。指
標としてレーザービームスポット５０１の直径ｄを考え
ると、ｂがｄ以上程度ならば実用可能なコントラストに
到達するが、さらに高いコントラストを得るために、ｂ
はｄの2倍以上の寸法であるとことが望ましい。図１７
では、ドット型の場合について説明したが、格子状ある
いはストライプ状のパターンによって低光反射率領域１
０７を形成した場合でも同様である。
【００４８】また、図１７では低光反射率領域１０７が
高光反射率領域１０６に挟まれた形の場合について説明
したが、図２の例で示したような高光反射率領域１０６
が低光反射率領域１０７に挟まれた形の場合には、図１
７で説明したｂを、高光反射率領域１０６の寸法として
置き換えれば同様の結果となる。また、図１６、及び図
１７を用いて説明した、本発明によるレーザートリミン
グ位置決め用パターンにおける、一組のドット状の多結
晶シリコン薄膜１０３のラインアンドスペース寸法ａと
レーザービームスポット５０１の直径ｄとの望ましい寸
法上の関係、及び、低光反射率領域１０７のレーザー走
査方向の寸法ｂとレーザービームスポット５０１の直径
ｄとの望ましい寸法上の関係は、前述した本発明の第１
の実施例から第１２の実施例の全てにあてはめることが
可能である。
高光反射率領域１０６に挟まれた形の場合について説明
したが、図２の例で示したような高光反射率領域１０６
が低光反射率領域１０７に挟まれた形の場合には、図１
７で説明したｂを、高光反射率領域１０６の寸法として
置き換えれば同様の結果となる。また、図１６、及び図
１７を用いて説明した、本発明によるレーザートリミン
グ位置決め用パターンにおける、一組のドット状の多結
晶シリコン薄膜１０３のラインアンドスペース寸法ａと
レーザービームスポット５０１の直径ｄとの望ましい寸
法上の関係、及び、低光反射率領域１０７のレーザー走
査方向の寸法ｂとレーザービームスポット５０１の直径
ｄとの望ましい寸法上の関係は、前述した本発明の第１
の実施例から第１２の実施例の全てにあてはめることが
可能である。
【００４９】図１８は、本発明の位置決め用パターンを
用いてレーザトリングしたヒューズ素子の平面図であ
る。ヒューズ素子３１の中心にレーザスポット３２が照
射することが可能になる。本発明の半導体装置は、バラ
ツキの大きな半導体素子から成る半導体集積集積回路に
非常に適している。例えば、図１９は、高耐圧のＭＯＳ
トランジスタから構成される電圧検出用ＩＣのブロック
図である。ＭＯＳＩＣは、バイポーラＩＣに比べアナロ
グ特性のバラツキが大きい。特に、高耐圧特性の場合、
ゲート絶縁膜を厚くするために、ますます、アナログ特
性のバラツキが大きくなる。従って、アナログＭＯＳＩ
Ｃの場合、図１９のように大きなヒューズ素子領域を必
要とする。１０個以上のヒューズ素子を設けることによ
りバラツキの小さいアナログ特性を得ることができる。
用いてレーザトリングしたヒューズ素子の平面図であ
る。ヒューズ素子３１の中心にレーザスポット３２が照
射することが可能になる。本発明の半導体装置は、バラ
ツキの大きな半導体素子から成る半導体集積集積回路に
非常に適している。例えば、図１９は、高耐圧のＭＯＳ
トランジスタから構成される電圧検出用ＩＣのブロック
図である。ＭＯＳＩＣは、バイポーラＩＣに比べアナロ
グ特性のバラツキが大きい。特に、高耐圧特性の場合、
ゲート絶縁膜を厚くするために、ますます、アナログ特
性のバラツキが大きくなる。従って、アナログＭＯＳＩ
Ｃの場合、図１９のように大きなヒューズ素子領域を必
要とする。１０個以上のヒューズ素子を設けることによ
りバラツキの小さいアナログ特性を得ることができる。
【００５０】本発明のレーザートリミング位置決め用パ
ターンを用いることにより、図１０に示したような電圧
検出用ＩＣのヒューズ素子占有面積を小さくすることが
できるのでＩＣ全体の小面積化が図れる。図示しない
が、本発明によるレーザートリミング位置決め用パター
ンを、シリーズレギュレータＩＣや、スイッチングレギ
ュレータＩＣ、リチウム電池保護用ＩＣ等に用いても同
様の効果が得られる。また、レーザートリミングの位置
合せ精度が向上するので、これらのＩＣに用いるヒュー
ズ素子の配列方向をを平面的に異ならせて、２ヶ所以上
に配置することも可能になる。
ターンを用いることにより、図１０に示したような電圧
検出用ＩＣのヒューズ素子占有面積を小さくすることが
できるのでＩＣ全体の小面積化が図れる。図示しない
が、本発明によるレーザートリミング位置決め用パター
ンを、シリーズレギュレータＩＣや、スイッチングレギ
ュレータＩＣ、リチウム電池保護用ＩＣ等に用いても同
様の効果が得られる。また、レーザートリミングの位置
合せ精度が向上するので、これらのＩＣに用いるヒュー
ズ素子の配列方向をを平面的に異ならせて、２ヶ所以上
に配置することも可能になる。
【００５１】本発明の位置決め用パターンは、スクライ
ブライン領域あるいは、ＴＥＧチップ、または半導体集
積回路チップのいずれに設けても実施できる。スクラブ
ライン領域あるいはＴＥＧチップに配置した場合には、
半導体集積回路チップの面積を小さくする効果がある。
また、本発明は、アナログＭＯＳＩＣに適しているが、
ディシタルＩＣに用いることも可能である。非常にバラ
ツキの小さな高密度のアナログバイポーラＩＣにも適し
ている。
ブライン領域あるいは、ＴＥＧチップ、または半導体集
積回路チップのいずれに設けても実施できる。スクラブ
ライン領域あるいはＴＥＧチップに配置した場合には、
半導体集積回路チップの面積を小さくする効果がある。
また、本発明は、アナログＭＯＳＩＣに適しているが、
ディシタルＩＣに用いることも可能である。非常にバラ
ツキの小さな高密度のアナログバイポーラＩＣにも適し
ている。
【００５２】今まで述べた実施例では、レーザトリミン
グ用のヒューズ素子を多結晶シリコン薄膜で形成した場
合について説明したが、本発明は多結晶シリコン薄膜に
限定するものではなく、レーザトリミング用のヒューズ
素子を形成する薄膜と同一の薄膜を用いて光の乱反射を
おこさせるようなドット状等のパタンとして低光反射率
領域１０７を形成すれば良い。
グ用のヒューズ素子を多結晶シリコン薄膜で形成した場
合について説明したが、本発明は多結晶シリコン薄膜に
限定するものではなく、レーザトリミング用のヒューズ
素子を形成する薄膜と同一の薄膜を用いて光の乱反射を
おこさせるようなドット状等のパタンとして低光反射率
領域１０７を形成すれば良い。
【００５３】
【発明の効果】本発明によるレーザトリミング位置決め
用パターンは、高光反射率領域と低光反射率領域との境
界、すなわち光反射率が急峻に変化する場所をレーザト
リミング用ヒューズ素子と同じ薄膜により形成されたパ
タンによって規定できるようになった。さらにレーザト
リミング位置決め用パターン内部の寸法と、レーザービ
ームスポット径との望ましい関係を示した。これにより
以下の効果を有する。 （１） ヒューズ素子を安定して切断することが可能と
なる。 （２） 複数ヒューズ素子を必要とするＩＣにおいて、
ヒューズ素子領域を小面積で形成できる。 （３） 複数ヒューズ素子を必要とするＩＣにおい
て、ヒューズ素子領域を２ヶ所以上方向を異ならせて設
計することが可能である。
用パターンは、高光反射率領域と低光反射率領域との境
界、すなわち光反射率が急峻に変化する場所をレーザト
リミング用ヒューズ素子と同じ薄膜により形成されたパ
タンによって規定できるようになった。さらにレーザト
リミング位置決め用パターン内部の寸法と、レーザービ
ームスポット径との望ましい関係を示した。これにより
以下の効果を有する。 （１） ヒューズ素子を安定して切断することが可能と
なる。 （２） 複数ヒューズ素子を必要とするＩＣにおいて、
ヒューズ素子領域を小面積で形成できる。 （３） 複数ヒューズ素子を必要とするＩＣにおい
て、ヒューズ素子領域を２ヶ所以上方向を異ならせて設
計することが可能である。
【００５４】また、本発明によるレーザトリミング位置
決め用パターンは、半導体集積回路チップ内の既存のパ
ッド領域内に形成したり、半導体ウエハの回転方向に対
する比較的荒い位置合せを行なうためのいわゆるシータ
マークの機能と、繰り返し配置された半導体集積回路一
つ一つに対して正確な位置合せを行なうためのトリミン
グマークの機能とを兼用できる連続した構造として、ス
クライブラインの交点に配置したりすることができる。
決め用パターンは、半導体集積回路チップ内の既存のパ
ッド領域内に形成したり、半導体ウエハの回転方向に対
する比較的荒い位置合せを行なうためのいわゆるシータ
マークの機能と、繰り返し配置された半導体集積回路一
つ一つに対して正確な位置合せを行なうためのトリミン
グマークの機能とを兼用できる連続した構造として、ス
クライブラインの交点に配置したりすることができる。
【００５５】これにより以下の効果を有する。 （４） 半導体集積回路の切り出し（ダイシング工程）
において、ダイシング用の刃を傷めにくくなりスループ
ットが向上する。さらに、半導体集積回路に損傷を与え
る危険性も低減する。 （５） スクライブライン領域内に、半導体集積回路形
成工程（いわゆる前工程）において使用する、テスト用
パタンやパタン合せ用のマーク等を挿入できる領域が広
がり、十分な工程管理ができるようになる。
において、ダイシング用の刃を傷めにくくなりスループ
ットが向上する。さらに、半導体集積回路に損傷を与え
る危険性も低減する。 （５） スクライブライン領域内に、半導体集積回路形
成工程（いわゆる前工程）において使用する、テスト用
パタンやパタン合せ用のマーク等を挿入できる領域が広
がり、十分な工程管理ができるようになる。
【図１】（ａ）は、本発明の半導体装置のレーザートリ
ミング位置決め用パターンの平面図であり、（ｂ）は、
図１（ａ）のＡ−Ａ’線に沿った光反射量を示す図であ
る。
ミング位置決め用パターンの平面図であり、（ｂ）は、
図１（ａ）のＡ−Ａ’線に沿った光反射量を示す図であ
る。
【図２】（ａ）は、本発明の第２の実施例の半導体装置
のレーザートリミング位置決め用パターンの平面図であ
り、（ｂ）は、図３（ａ）のＣ−Ｃ’線に沿った光反射
量を示す図である。
のレーザートリミング位置決め用パターンの平面図であ
り、（ｂ）は、図３（ａ）のＣ−Ｃ’線に沿った光反射
量を示す図である。
【図３】（ａ）は、従来の半導体装置のレーザートリミ
ング位置決め用パターンの平面図であり、（ｂ）は、図
３（ａ）のＢ−Ｂ’線に沿った光反射量を示す図であ
る。
ング位置決め用パターンの平面図であり、（ｂ）は、図
３（ａ）のＢ−Ｂ’線に沿った光反射量を示す図であ
る。
【図４】（ａ）は、本発明の半導体装置の第３の実施例
のレーザートリミング位置決め用パターンの平面図であ
り、（ｂ）は、本発明の半導体装置の第３の実施例のレ
ーザートリミング位置決め用パターンの断面図であり、
(ｃ)は図４（ａ）のＡ−Ａ’線に沿った光反射量を示す
図である。
のレーザートリミング位置決め用パターンの平面図であ
り、（ｂ）は、本発明の半導体装置の第３の実施例のレ
ーザートリミング位置決め用パターンの断面図であり、
(ｃ)は図４（ａ）のＡ−Ａ’線に沿った光反射量を示す
図である。
【図５】（ａ）は、本発明の半導体装置の第４の実施例
のレーザートリミング位置決め用パターンの平面図であ
り、（ｂ）は、本発明の半導体装置の第４の実施例のレ
ーザートリミング位置決め用パターンの断面図であり、
(ｃ)は図５（ａ）のＣ−Ｃ’線に沿った光反射量を示す
図である。
のレーザートリミング位置決め用パターンの平面図であ
り、（ｂ）は、本発明の半導体装置の第４の実施例のレ
ーザートリミング位置決め用パターンの断面図であり、
(ｃ)は図５（ａ）のＣ−Ｃ’線に沿った光反射量を示す
図である。
【図６】（ａ）は、本発明の半導体装置の第５の実施例
のレーザートリミング位置決め用パターンの平面図であ
り、（ｂ）は、本発明の半導体装置の第５の実施例のレ
ーザートリミング位置決め用パターンの断面図であり、
(ｃ)は図６（ａ）のＤ−Ｄ’線に沿った光反射量を示す
図である。
のレーザートリミング位置決め用パターンの平面図であ
り、（ｂ）は、本発明の半導体装置の第５の実施例のレ
ーザートリミング位置決め用パターンの断面図であり、
(ｃ)は図６（ａ）のＤ−Ｄ’線に沿った光反射量を示す
図である。
【図７】（ａ）は、本発明の半導体装置の第６の実施例
のレーザートリミング位置決め用パターンの平面図であ
り、（ｂ）は、本発明の半導体装置の第６の実施例のレ
ーザートリミング位置決め用パターンの断面図であり、
(ｃ)は図７（ａ）のＥ−Ｅ’線に沿った光反射量を示す
図である。
のレーザートリミング位置決め用パターンの平面図であ
り、（ｂ）は、本発明の半導体装置の第６の実施例のレ
ーザートリミング位置決め用パターンの断面図であり、
(ｃ)は図７（ａ）のＥ−Ｅ’線に沿った光反射量を示す
図である。
【図８】(ａ)は本発明による半導体装置の第7の実施例
のレーザートリミング位置決め用パターンを含む半導体
集積回路チップの模式的平面図である。(ｂ)は図８(ａ)
のレーザートリミング位置決め用パターンの配置された
パッド領域を拡大した模式的平面図である。
のレーザートリミング位置決め用パターンを含む半導体
集積回路チップの模式的平面図である。(ｂ)は図８(ａ)
のレーザートリミング位置決め用パターンの配置された
パッド領域を拡大した模式的平面図である。
【図９】（ａ）は、本発明の半導体装置の第７の実施例
のレーザートリミング位置決め用パターンの平面図であ
り、（ｂ）は、本発明の半導体装置の第７の実施例のレ
ーザートリミング位置決め用パターンの断面図であり、
(ｃ)は図９（ａ）のＡ−Ａ’線に沿った光反射量を示す
図である。
のレーザートリミング位置決め用パターンの平面図であ
り、（ｂ）は、本発明の半導体装置の第７の実施例のレ
ーザートリミング位置決め用パターンの断面図であり、
(ｃ)は図９（ａ）のＡ−Ａ’線に沿った光反射量を示す
図である。
【図１０】（ａ）は、本発明の半導体装置の第８の実施
例のレーザートリミング位置決め用パターンの平面図で
あり、（ｂ）は、本発明の半導体装置の第８の実施例の
レーザートリミング位置決め用パターンの断面図であ
り、(ｃ)は図１０（ａ）のＣ−Ｃ’線に沿った光反射量
を示す図である。
例のレーザートリミング位置決め用パターンの平面図で
あり、（ｂ）は、本発明の半導体装置の第８の実施例の
レーザートリミング位置決め用パターンの断面図であ
り、(ｃ)は図１０（ａ）のＣ−Ｃ’線に沿った光反射量
を示す図である。
【図１１】（ａ）は、本発明の半導体装置の第９の実施
例のレーザートリミング位置決め用パターンの平面図で
あり、（ｂ）は、本発明の半導体装置の第９の実施例の
レーザートリミング位置決め用パターンの断面図であ
り、(ｃ)は図１１（ａ）のＤ−Ｄ’線に沿った光反射量
を示す図である。
例のレーザートリミング位置決め用パターンの平面図で
あり、（ｂ）は、本発明の半導体装置の第９の実施例の
レーザートリミング位置決め用パターンの断面図であ
り、(ｃ)は図１１（ａ）のＤ−Ｄ’線に沿った光反射量
を示す図である。
【図１２】（ａ）は、本発明の半導体装置の第１０の実
施例のレーザートリミング位置決め用パターンの平面図
であり、（ｂ）は、本発明の半導体装置の第１０の実施
例のレーザートリミング位置決め用パターンの断面図で
あり、(ｃ)は図１２（ａ）のＥ−Ｅ’線に沿った光反射
量を示す図である。
施例のレーザートリミング位置決め用パターンの平面図
であり、（ｂ）は、本発明の半導体装置の第１０の実施
例のレーザートリミング位置決め用パターンの断面図で
あり、(ｃ)は図１２（ａ）のＥ−Ｅ’線に沿った光反射
量を示す図である。
【図１３】（ａ）は、本発明の半導体装置の第１１の実
施例のレーザートリミング位置決め用パターンの平面図
であり、（ｂ）は、本発明の半導体装置の第１１の実施
例のレーザートリミング位置決め用パターンの断面図で
あり、(ｃ)は図１３（ａ）のＡ−Ａ’線に沿った光反射
量を示す図である。
施例のレーザートリミング位置決め用パターンの平面図
であり、（ｂ）は、本発明の半導体装置の第１１の実施
例のレーザートリミング位置決め用パターンの断面図で
あり、(ｃ)は図１３（ａ）のＡ−Ａ’線に沿った光反射
量を示す図である。
【図１４】従来の半導体装置のヒューズ素子の平面図で
ある。
ある。
【図１５】（ａ）は、本発明の半導体装置の第１２の実
施例のレーザートリミング位置決め用パターンの平面図
であり、（ｂ）は、本発明の半導体装置の第１２の実施
例のレーザートリミング位置決め用パターンの断面図で
あり、(ｃ)は図１５（ａ）のＢ−Ｂ’線に沿った光反射
量を示す図である。
施例のレーザートリミング位置決め用パターンの平面図
であり、（ｂ）は、本発明の半導体装置の第１２の実施
例のレーザートリミング位置決め用パターンの断面図で
あり、(ｃ)は図１５（ａ）のＢ−Ｂ’線に沿った光反射
量を示す図である。
【図１６】（ａ）は、本発明によるレーザートリミング
位置決め用パターンの一部とレーザービームスポットと
を表した模式的平面図であり、（ｂ）は高光反射率領域
の光反射量と低光反射率領域の光反射量の差であるコン
トラストと、一組のドット状の多結晶シリコン薄膜のラ
インアンドスペース寸法ａとの関係を示した図である。
位置決め用パターンの一部とレーザービームスポットと
を表した模式的平面図であり、（ｂ）は高光反射率領域
の光反射量と低光反射率領域の光反射量の差であるコン
トラストと、一組のドット状の多結晶シリコン薄膜のラ
インアンドスペース寸法ａとの関係を示した図である。
【図１７】（ａ）は、本発明によるレーザートリミング
位置決め用パターンの一部とレーザービームスポットと
を表した模式的平面図であり、（ｂ）は高光反射率領域
の光反射量と低光反射率領域の光反射量の差であるコン
トラストと、低光反射率領域のレーザー走査方向の寸法
ｂとの関係を示した図である。
位置決め用パターンの一部とレーザービームスポットと
を表した模式的平面図であり、（ｂ）は高光反射率領域
の光反射量と低光反射率領域の光反射量の差であるコン
トラストと、低光反射率領域のレーザー走査方向の寸法
ｂとの関係を示した図である。
【図１８】本発明の半導体装置のヒューズ素子の平面図
である。
である。
【図１９】本発明の半導体装置のブロック図である。
３１ ヒューズ素子 ３２ レーザ照射スポット領域 ３３ 下地の焦げを起す領域 ３４ ヒューズカット残りになる部分 １０１ シリコン基板 １０２ 第一の絶縁膜 １０３ 多結晶シリコン薄膜 １０４ 第二の絶縁膜 １０５ アルミニウム膜 １０６ 高光反射率領域 １０７ 低光反射率領域 ２０１ 半導体集積回路チップ ２０２ パッド領域 ２０３ スクライブライン領域 ２０４ レーザートリミング位置決め用パターン ３０１ シータマーク ３０２ Ｘ方向トリミングマーク ３０３ Ｙ方向トリミングマーク ４０１ レーザトリミング位置決め用パターン ５０１ レーザービームスポット ａ 一組のドット状多結晶シリコン薄膜１０３の
ラインアンドスペースの寸法 ｂ 低光反射率領域１０７のレーザー走査方向の
寸法 ｄ レーザービームスポット５０１の直径
ラインアンドスペースの寸法 ｂ 低光反射率領域１０７のレーザー走査方向の
寸法 ｄ レーザービームスポット５０１の直径
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平10−101573 (32)優先日 平成10年４月13日(1998．4．13) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平10−101575 (32)優先日 平成10年４月13日(1998．4．13) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平10−101572 (32)優先日 平成10年４月13日(1998．4．13) (33)優先権主張国 日本（ＪＰ） (72)発明者 杉浦 和成 千葉県千葉市美浜区中瀬１丁目８番地 セイコーインスツルメンツ株式会社内 (72)発明者 谷澤 道明 千葉県千葉市美浜区中瀬１丁目８番地 セイコーインスツルメンツ株式会社内 (56)参考文献 特開 昭62−126246（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/302 H01L 21/82 H01L 21/822
Claims (39)
- 【請求項１】 半導体ウエハの表面にスクライブライン
を介して２次元的にマトリックス状に繰り返し配置され
た半導体集積回路と、前記半導体集積回路に設けられ
た、レーザートリミングにより切断されるヒューズと、
前記半導体ウエハの表面に設けられたレーザトリミング
位置決め用パターンとから成る半導体装置において、前
記レーザトリミング位置決め用パターンは、高反射率領
域と低反射領域とからなり、前記高反射領域は、平坦な
下地領域で形成されており、前記低反射領域は、光を乱
反射させるために、ドット、格子或いはストライプ状に
前記ヒューズと同じ材質のパターンであることを特徴と
する半導体装置。 - 【請求項２】 前記レーザトリミング位置決め用パター
ンが、高光反射率領域と、前記高光反射率領域に挟まれ
た低光反射率領域とから成る請求項１記載の半導体装
置。 - 【請求項３】 前記レーザトリミング位置決め用パター
ンが、前記低光反射率領域と、前記低光反射率領域に挟
まれた前記高光反射率領域とから成る請求項１記載の半
導体装置。 - 【請求項４】 前記低光反射率領域が、光乱反射するた
めのドットあるいは格子あるいはストライプ状パターン
である請求項２記載の半導体装置。 - 【請求項５】 前記低光反射率領域が、光乱反射するた
めのドットあるいは格子あるいはストライプ状パターン
である請求項３記載の半導体装置。 - 【請求項６】 前記ヒューズが多結晶シリコン薄膜で構
成されている請求項２記載の半導体装置。 - 【請求項７】 前記ヒューズが多結晶シリコン薄膜で構
成されている請求項３記載の半導体装置。 - 【請求項８】 前記半導体ウエハの表面に前記スクライ
ブラインを介して２次元的にマトリックス状に繰り返し
配置された前記半導体集積回路と、前記半導体集積回路
に設けられた前記ヒューズと、前記半導体ウエハの表面
に設けられた前記レーザトリミング位置決め用パターン
とから成る半導体装置において、前記レーザトリミング
位置決め用パターンは、前記高光反射率領域と前記低光
反射率領域とから成り、前記高光反射率領域は、平坦な
下地の上に形成された高光反射率膜により形成され、前
記低光反射率領域は、前記ヒューズと同じ薄膜で構成さ
れている光乱反射するためのドットあるいは格子あるい
はストライプ状のパターン上に形成された前記高光反射
率膜により形成されていることを特徴とする半導体装
置。 - 【請求項９】 前記レーザトリミング位置決め用パター
ンは、前記高光反射率領域と、前記高光反射率領域に挟
まれた前記低光反射率領域とから成る請求項８記載の半
導体装置。 - 【請求項１０】 前記レーザトリミング位置決め用パタ
ーンは、前記低光反射率領域と、前記低光反射率領域に
挟まれた前記高光反射率領域とから成る請求項８記載の
半導体装置。 - 【請求項１１】 前記ヒューズが多結晶シリコン薄膜で
構成されている請求項８記載の半導体装置。 - 【請求項１２】 前記高光反射率膜が、アルミニウムに
より構成されている請求項８記載の半導体装置。 - 【請求項１３】 前記レーザトリミング位置決め用パタ
ーンは、前記半導体集積回路チップ内の外部との電気的
接続を行うためのパッド領域内に配置されていることを
特徴とする請求項８記載の半導体装置。 - 【請求項１４】 前記レーザトリミング位置決め用パタ
ーンは、前記スクライブラインの交点に配置されている
ことを特徴とする請求項８記載の半導体装置。 - 【請求項１５】 前記レーザトリミング位置決め用パタ
ーンは、前記半導体ウエハの回転方向に対する比較的荒
い位置決めを行なうためのいわゆるシータマークと、前
記半導体集積回路一つ一つに対してＸ方向及びＹ方向の
精密な位置決めを行なうためのいわゆるトリミングマー
クとを連続した前記高反射率膜で一体化させた構造であ
ることを特徴とする請求項８記載の半導体装置。 - 【請求項１６】 前記レーザトリミング位置決め用パタ
ーンにおいて、前記低光反射率領域を形成する、ドット
あるいは格子あるいはストライプ状の前記ヒューズと同
一材料で形成された薄膜の、一組のラインアンドスペー
スの寸法はレーザビームスポットの直径以下である請求
項１記載の半導体装置。 - 【請求項１７】 前記レーザトリミング位置決め用パタ
ーンにおいて、前記低光反射率領域を形成する、ドット
あるいは格子あるいはストライプ状の前記ヒューズと同
一材料で形成された薄膜の、一組のラインアンドスペー
スの寸法はレーザビームスポットの直径の2分の1以下で
ある請求項１記載の半導体装置。 - 【請求項１８】 前記低光反射率領域のレーザビーム走
査方向の寸法は、前記レーザビームスポットの直径以上
である請求項２記載の半導体装置。 - 【請求項１９】 前記高光反射率領域の前記レーザビー
ム走査方向の寸法は、前記レーザビームスポットの直径
以上である請求項３記載の半導体装置。 - 【請求項２０】 前記低光反射率領域の前記レーザビー
ム走査方向の寸法は、前記レーザビームスポットの直径
の2倍以上である請求項2記載の半導体装置。 - 【請求項２１】 前記高光反射率領域の前記レーザビー
ム走査方向の寸法は、前記レーザビームスポットの直径
の2倍以上である請求項３記載の半導体装置。 - 【請求項２２】 前記レーザトリミング位置決め用パタ
ーンにおいて、前記低光反射率領域を形成する、ドット
あるいは格子あるいはストライプ状の前記ヒューズと同
一材料で形成された薄膜の、一組のラインアンドスペー
スの寸法はレーザビームスポットの直径以下である請求
項８記載の半導体装置。 - 【請求項２３】 前記レーザトリミング位置決め用パタ
ーンにおいて、前記低光反射率領域を形成する、ドット
あるいは格子あるいはストライプ状の前記ヒューズと同
一材料で形成された薄膜の、一組のラインアンドスペー
スの寸法はレーザビームスポットの直径の2分の1以下で
ある請求項８記載の半導体装置。 - 【請求項２４】 前記低光反射率領域のレーザビーム走
査方向の寸法は、前記レーザビームスポットの直径以上
である請求項９記載の半導体装置。 - 【請求項２５】 前記高光反射率領域の前記レーザビー
ム走査方向の寸法は、前記レーザビームスポットの直径
以上である請求項１０記載の半導体装置。 - 【請求項２６】 前記低光反射率領域の前記レーザビー
ム走査方向の寸法は、前記レーザビームスポットの直径
の2倍以上である請求項９記載の半導体装置。 - 【請求項２７】 前記高光反射率領域の前記レーザビー
ム走査方向の寸法は、前記レーザビームスポットの直径
の2倍以上である請求項１０記載の半導体装置。 - 【請求項２８】 前記半導体集積回路に設けられた、前
記ヒューズの本数が10本以上である請求項1記載の半導
体装置。 - 【請求項２９】 前記半導体集積回路に設けられた、前
記ヒューズの本数が10本以上である請求項８記載の半導
体装置。 - 【請求項３０】 前記半導体集積回路内には、少なくと
も1本以上の前記ヒューズを同一方向に並べて形成され
るヒューズ群が、方向を変えて複数個設けられている請
求項１記載の半導体装置。 - 【請求項３１】 前記半導体集積回路内には、少なくと
も1本以上の前記ヒューズを同一方向に並べて形成され
る前記ヒューズ群が、方向を変えて複数個設けられてい
る請求項８記載の半導体装置。 - 【請求項３２】 前記半導体集積回路は電圧検出用ＩＣ
である請求項１記載の半導体装置。 - 【請求項３３】 前記半導体集積回路はシリーズレギュ
レータＩＣである請求項１記載の半導体装置。 - 【請求項３４】 前記半導体集積回路はスイッチングレ
ギュレータＩＣである請求項１記載の半導体装置。 - 【請求項３５】 前記半導体集積回路はリチウム電池保
護用ＩＣである請求項１記載の半導体装置。 - 【請求項３６】 前記半導体集積回路は電圧検出用ＩＣ
である請求項８記載の半導体装置。 - 【請求項３７】 前記半導体集積回路はシリーズレギュ
レータＩＣである請求項８記載の半導体装置。 - 【請求項３８】 前記半導体集積回路はスイッチングレ
ギュレータＩＣである請求項８記載の半導体装置。 - 【請求項３９】 前記半導体集積回路はリチウム電池保
護用ＩＣである請求項８記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10288320A JP3081994B2 (ja) | 1997-10-22 | 1998-10-09 | 半導体装置 |
| US09/176,339 US6320242B1 (en) | 1997-10-22 | 1998-10-21 | Semiconductor device having trimmable fuses and position alignment marker formed of thin film |
| TW87117522A TW388967B (en) | 1998-02-17 | 1998-10-22 | Semiconductor device |
Applications Claiming Priority (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29017497 | 1997-10-22 | ||
| JP3472998 | 1998-02-17 | ||
| JP3941098 | 1998-02-20 | ||
| JP10157598 | 1998-04-13 | ||
| JP10-101572 | 1998-04-13 | ||
| JP10-34729 | 1998-04-13 | ||
| JP10-101573 | 1998-04-13 | ||
| JP10157398 | 1998-04-13 | ||
| JP10-101575 | 1998-04-13 | ||
| JP10157298 | 1998-04-13 | ||
| JP9-290174 | 1998-04-13 | ||
| JP10-39410 | 1998-04-13 | ||
| JP10288320A JP3081994B2 (ja) | 1997-10-22 | 1998-10-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000003996A JP2000003996A (ja) | 2000-01-07 |
| JP3081994B2 true JP3081994B2 (ja) | 2000-08-28 |
Family
ID=27564381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10288320A Expired - Lifetime JP3081994B2 (ja) | 1997-10-22 | 1998-10-09 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6320242B1 (ja) |
| JP (1) | JP3081994B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3566133B2 (ja) * | 1999-05-11 | 2004-09-15 | セイコーインスツルメンツ株式会社 | 半導体装置の製造方法 |
| DE60124336T2 (de) * | 2000-04-28 | 2007-06-06 | Asml Netherlands B.V. | Bestimmung der Position einer Substrat-Ausrichtungsmarke |
| JP3726711B2 (ja) * | 2001-05-31 | 2005-12-14 | セイコーエプソン株式会社 | 半導体装置 |
| US6991970B2 (en) * | 2001-08-30 | 2006-01-31 | Micron Technology, Inc. | Method and apparatus for circuit completion through the use of ball bonds or other connections during the formation of semiconductor device |
| US7209235B2 (en) * | 2002-07-11 | 2007-04-24 | Hymite A/S | Accurate positioning of components of a optical assembly |
| US20040032030A1 (en) * | 2002-08-13 | 2004-02-19 | Texas Instruments Incorporated | Laser alignment structure |
| US6818966B2 (en) * | 2002-09-20 | 2004-11-16 | Texas Instruments Incorporated | Method and structure for controlling surface properties of dielectric layers in a thin film component for improved trimming |
| JP4297677B2 (ja) * | 2002-10-29 | 2009-07-15 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP4135676B2 (ja) * | 2004-04-28 | 2008-08-20 | ミツミ電機株式会社 | 電池保護装置、及び、それを用いた電池保護システム、並びに、電池保護方法 |
| US7477130B2 (en) * | 2005-01-28 | 2009-01-13 | Littelfuse, Inc. | Dual fuse link thin film fuse |
| US7294923B2 (en) * | 2005-05-04 | 2007-11-13 | Texas Instruments Incorporated | Metallization scheme including a low modulus structure |
| KR100752662B1 (ko) * | 2006-06-12 | 2007-08-29 | 삼성전자주식회사 | 퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법 |
| JP4967904B2 (ja) * | 2007-07-31 | 2012-07-04 | 富士電機株式会社 | 半導体装置 |
| JP5435713B2 (ja) * | 2009-07-23 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、製造プログラム、及び半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4517532A (en) * | 1983-07-01 | 1985-05-14 | Motorola, Inc. | Programmable ring oscillator |
| JPH0719842B2 (ja) * | 1985-05-23 | 1995-03-06 | 三菱電機株式会社 | 半導体装置の冗長回路 |
| EP0446857B1 (en) * | 1990-03-12 | 1996-07-24 | Fujitsu Limited | Alignment mark, in particular for semiconductor device |
| TW247368B (en) * | 1993-09-29 | 1995-05-11 | Seiko Epuson Co | Current regulating semiconductor integrate circuit device and fabrication method of the same |
| US5879966A (en) * | 1994-09-06 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making an integrated circuit having an opening for a fuse |
| US5578517A (en) * | 1994-10-24 | 1996-11-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of forming a highly transparent silicon rich nitride protective layer for a fuse window |
| JPH11260924A (ja) * | 1998-03-10 | 1999-09-24 | Mitsubishi Electric Corp | 半導体集積回路装置のテスト方法 |
-
1998
- 1998-10-09 JP JP10288320A patent/JP3081994B2/ja not_active Expired - Lifetime
- 1998-10-21 US US09/176,339 patent/US6320242B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6320242B1 (en) | 2001-11-20 |
| JP2000003996A (ja) | 2000-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3081994B2 (ja) | 半導体装置 | |
| US6172409B1 (en) | Buffer grated structure for metrology mark and method for making the same | |
| US5869383A (en) | High contrast, low noise alignment mark for laser trimming of redundant memory arrays | |
| JPH07335721A (ja) | アライメントマークを有する半導体装置 | |
| US6586282B1 (en) | Method of manufacturing a semiconductor device | |
| JP2007524991A (ja) | 半導体の整合補助部 | |
| JP3650281B2 (ja) | 半導体装置 | |
| US7723826B2 (en) | Semiconductor wafer, semiconductor chip cut from the semiconductor wafer, and method of manufacturing semiconductor wafer | |
| JP3946396B2 (ja) | 半導体装置 | |
| US20020084487A1 (en) | Semiconductor device | |
| JP4211892B2 (ja) | 半導体ウェハ | |
| JP4412922B2 (ja) | 半導体装置 | |
| JP2000340658A (ja) | 半導体装置 | |
| JP2000340657A (ja) | 半導体装置 | |
| US20020145177A1 (en) | Semiconductor device | |
| JP2855868B2 (ja) | レーザトリミング用位置合わせマーク、半導体装置及び半導体装置の製造方法 | |
| JP2000332115A (ja) | 半導体装置 | |
| JP4201949B2 (ja) | 半導体装置 | |
| JPH08264423A (ja) | 半導体ウェハ | |
| JP2001320018A (ja) | 半導体装置 | |
| JPH0666240B2 (ja) | 半導体装置の製造方法 | |
| JP2002246468A (ja) | 半導体装置 | |
| US20020145176A1 (en) | Semiconductor device | |
| US20070012666A1 (en) | Laser trimmed semiconductor device and a method of manufacturing the same | |
| JP2002124569A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |