JP3566133B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3566133B2 JP3566133B2 JP13004999A JP13004999A JP3566133B2 JP 3566133 B2 JP3566133 B2 JP 3566133B2 JP 13004999 A JP13004999 A JP 13004999A JP 13004999 A JP13004999 A JP 13004999A JP 3566133 B2 JP3566133 B2 JP 3566133B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- polycrystalline silicon
- semiconductor device
- laser trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 69
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000010408 film Substances 0.000 claims description 80
- 238000009966 trimming Methods 0.000 claims description 68
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 46
- 239000010409 thin film Substances 0.000 claims description 29
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000003870 refractory metal Substances 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 238000001579 optical reflectometry Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 7
- 230000001788 irregular Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Laser Beam Processing (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、レーザビーム照射により、半導体チップ表面に形成されているヒューズ素子を高精度で切断するための位置決め用パターンを設けた半導体装置の製造法に関する。
【０００２】
【従来の技術】
アナログ半導体集積回路の装置において、アナログ特性の調整のためのレーザトリミング方法が知られている。例えば、特開平５−１３６７０号公報に記載されている。半導体ウエハに集積回路を２次元的にパターニングした後に、ウエハ状態で各々の集積回路の電気特性を測定する。次に、アナログ特性の調整のために、配線の一部に設けられたヒューズ素子を選択して、レーザビーム照射により切断する。このようなレーザトリミング方法により、ヒューズ素子の切断選択により、集積回路のアナログ特性を希望の特性に合わせ込むことができる。所定のヒューズ素子にレーザビームを照射するために、半導体ウエハ表面に位置決め用パターンが設けられている。図３（ａ）は、従来のレーザートリミング位置決めパターンの平面図、図３（ｂ）は、従来のレーザートリミング位置決めパターンの断面図、図３（ｃ）は、そのレーザートリミング位置決め用パターンを光ビーム照射でＣ−Ｃ’線方向に沿って走査した場合の光反射量変化を示す図である。従来のレーザートリミング位置決めパターンは、図３（ａ）に示すように、スクライブライン２０３上に設けられた、半導体ウエハの回転方向に対する比較的荒い位置合せを行なうためのいわゆるシータマーク３０１と、繰り返し配置された半導体集積回路２０１一つ一つに対して正確な位置合せを行なうためのＸ方向トリミングマーク３０２及びＹ方向トリミングマーク３０３とからなる。シータマーク３０１の形状は画像認識を自動で行なうことが出来るように、半導体集積回路２０１内のパッド領域２０２等と異なる特徴的な形をであることが望まれる。
【０００３】
図３（ａ）の例ではカギ型の形状を示したが、他の形状でも特異的な形であって認識が容易であれば良い。
次に図３（ｂ）に示すように、従来の位置決めパターンは、シリコン基板１０１上に設けられたシリコン酸化膜からなる第一の絶縁膜１０２上に、四角形のアルミニウム膜１０５が配置されている。図３（ａ）のＣ−Ｃ’線方向に沿って光ビームを走査すると、アルミニウム膜１０５の反射率が高いために、図３（ｃ）のような光反射パターンが得られる。位置決めパターンと集積回路の多結晶シリコン膜から成るヒューズ素子との間の位置関係は設計時に決められている。従って、位置決めパターンを光ビーム照射により検出することにより、所望のヒューズ素子の座標を計算し、その場所にレーザー照射することにより選択的にヒューズ素子をトリミングすることができる。
【０００４】
【発明が解決しようとする課題】
しかし、従来のレーザトリミングにおいては、ヒューズ素子と位置決めパターンとが異なる薄膜で形成されていたために、正確な位置決めができなかった。即ち、アルミニウムのパターンで位置決め用パターンを検出して、ヒューズ素子である多結晶シリコン膜をレーザトリミングした場合、図４のように、ヒューズ素子３１に対してレーザ照射領域３２が位置ずれする。レーザ照射領域３２はエネルギー分布がガウシャン分布になっているために、レーザ照射端部のエネルギー強度は低い。従って、ウエハプロセスにおいて、多結晶シリコン膜のパターニングとアルミニウム膜のパターニングとの間に大きな合わせずれがあると、安定してヒューズ素子が切断できなくなってしまうという問題点があった。なお、３３は下地のコゲ、３４はヒューズカット残りになる部分である。
【０００５】
そこで、この発明の目的は、半導体チップのヒューズ素子に対して精度良く位置決めしてトリミングすることができる半導体装置を通常の半導体集積回路製造工程を増加することなく提供することにある。さらに、本発明の目的は、トリミングの位置決め精度を高くすることにより、ヒューズ素子領域の小型化及びコストダウンを可能にすることである。
【０００６】
【課題を解決するための手段】
上記問題点を解決するために、本発明は以下の手段をとった。
（１）半導体ウエハの表面にスクライブラインを介して２次元的にマトリックス状に繰り返し配置された半導体集積回路と、半導体集積回路に設けられたレーザトリミング用ヒューズ素子と、半導体ウエハの表面に設けられたレーザトリミング位置決め用パターンとから成る半導体装置において、レーザトリミング位置決め用パターンは高光反射率領域と低光反射率領域とから成り、高光反射率領域は平坦な下地の上に形成された高光反射率膜により形成され、低光反射率領域はレーザトリミング用ヒューズ素子と同じ薄膜で構成されている光乱反射するための格子あるいはストライプあるいはドット状のパターン上に形成された高光反射率膜により形成されてなる半導体装置とした。
【０００７】
（２）レーザトリミング位置決め用パターンは、高光反射率領域と、高光反射率領域に囲まれた低光反射率領域とから成る（１）に記載した半導体装置とした。
（３）レーザトリミング位置決め用パターンは、低光反射率領域と、低光反射率領域に囲まれた高光反射率領域とから成る（１）に記載した半導体装置とした。
（４）レーザトリミング用ヒューズ素子が多結晶シリコン薄膜で構成されている（１）に記載した半導体装置とした。
【０００８】
（５）高光反射率膜が、アルミニウムにより構成されている（１）に記載した半導体装置とした。
以上（１）から（５）に述べた半導体装置を、通常の半導体集積回路製造工程を増加することなく得る事のできる製造方法を提供するようにした。
【０００９】
【発明の実施の形態】
通常の半導体集積回路製造工程を増加することなく、以下のような特徴をもつ半導体装置を製造することができる。
レーザトリミング位置決め用パターンは高光反射率領域と低光反射率領域とから成り、高光反射率領域は平坦な下地の上に形成された高光反射率膜により形成され、低光反射率領域はレーザトリミング用ヒューズ素子と同じ薄膜で構成されている光乱反射するための格子あるいはストライプあるいはドット状のパターン上に形成された高光反射率膜により形成される。従って、高光反射率領域と低光反射率領域との境界、すなわち光反射率が急峻に変化する場所はレーザトリミング用ヒューズ素子と同じ薄膜により形成されたパタンによって規定されることとなる。これにより、ウエハプロセスでの合わせずれに全く影響されずに正確にレーザトリミングできる。
【００１０】
以下に、この発明の実施例を図面に基づいて説明する。なお、以下の説明は、特に断らない限りレーザトリミング用のヒューズ素子は多結晶シリコン薄膜により形成されているものとする。
図１（ａ）から（ｆ）は、本発明の半導体装置の製造方法を示す模式的断面図である。まず、図１（ａ）に示すように、シリコン基板１０１上に、一般にフィールド酸化膜と呼ばれる第１の絶縁膜１０２を選択的に形成する。簡単のため図示しないが、必要に応じて第１の絶縁膜１０２形成前に、ウエル領域を形成したり、チャンネルストップ領域を形成しておいてかまわない。
【００１１】
次に図１（ｂ）に示すようにＭＯＳ型トランジスタ領域８１０にゲート酸化膜８０２を形成する。ゲート酸化膜８０２形成前あるいは形成後に、必要に応じて、しきい値制御用の不純物導入をイオン注入法で行なった後、多結晶シリコン薄膜１０３を形成し、所望の不純物を導入した後、図１（ｃ）に示すように必要な部分を残してエッチング除去する。この時、後にレーザトリミング位置決め用パターン２０４になる部分には、多結晶シリコン薄膜１０３をドット状に加工した多結晶シリコンドット６０１を形成し、後にヒューズ素子３１となる部分には多結晶シリコンヒューズ７０１を形成し、さらにＭＯＳ型トランジスタ領域８１０には多結晶シリコン薄膜１０３で作られたゲート電極８０１を形成する。
【００１２】
このように、同一の多結晶シリコン薄膜１０３で、多結晶シリコンドット６０１、多結晶シリコンヒューズ７０１およびＭＯＳ型トランジスタのゲート電極８０１を同時に形成する事が本発明の特徴の一つである。特に、レーザートリミング位置決め用パターン２０４内の多結晶シリコンドット６０１とヒューズ素子３１となる部分の多結晶シリコンヒューズ７０１とが、同一のフォトマスク工程で形成されるので互いにセルフアライン（自己整合）の位置関係となる。従って、本発明のレーザトリミング位置決め用パターン２０４によって位置決めして、ヒューズ素子３１となる部分の多結晶シリコンヒューズ７０１にレーザービームを照射した場合には、レーザービームが正確に多結晶シリコンヒューズ７０１に当たり、位置ずれを起さないようにできる。
【００１３】
次に、図１（ｄ）に示すように、 ＭＯＳ型トランジスタ領域８１０にイオン注入法などでソース領域８０３及びドレイン領域８０４を形成した後、ＮＳＧ膜やＰＳＧ膜またはＢＰＳＧ膜などからなる第２の絶縁膜１０４を形成する。次に図１（ｅ）に示すように、第２の絶縁膜１０４の所定の部分をエッチング除去する。この時、レーザトリミング位置決め用パターン２０４になる部分では、第２の絶縁膜１０４を除去する。またＭＯＳ型トランジスタ領域８１０及びヒューズ素子３１となる部分では、コンタクト領域８０５のみを開口する。その後、アルミニウム膜１０５をスパッタリング法などで形成した後、 ＭＯＳ型トランジスタ領域８１０及びヒューズ素子３１となる部分では、配線用などの所望の部分を残してエッチング除去する。一方、レーザトリミング位置決め用パターン２０４になる部分はアルミニウム膜１０５を残すようにする。
【００１４】
次に、図１（ｆ）に示すようにシリコン窒化膜などの保護膜９０１を全面に形成した後、所望の領域を残してエッチング除去する。この時、ＭＯＳ型トランジスタ領域８１０では保護膜９０１は残すようにし、ヒューズ素子３１となる部分では、レーザービームを照射する領域のみを開口するようにして残りの部分をカバーするように保護膜９０１を残す。また、レーザトリミング位置決め用パターン２０４になる部分は保護膜９０１を除去する。
【００１５】
以上により、 ＭＯＳ型トランジスタ領域８１０と、多結晶シリコンヒューズ７０１を有するヒューズ素子３１と、高光反射率領域１０６に囲まれた低光反射率領域１０７を有するレーザトリミング位置決め用パターン２０４が完成する。上記の実施例の説明では、図１（ａ）において、レーザトリミング位置決め用パターン２０４になる部分にも第１の絶縁膜１０２を形成したが、必ずしも必要では無いので、場合によっては形成しなくともよい。また、図１（ｅ）において、レーザトリミング位置決め用パターン２０４になる部分では、第２の絶縁膜１０４を除去すると述べたが、工程能力の問題などから、第２の絶縁膜１０４を除去する際に、第１の絶縁膜１０２も除去されてしまい、多結晶シリコンドット６０１の形状が崩れてしまうなどの不都合が生じる時は、第２の絶縁膜１０４を除去せずに残しておいてもよい。
【００１６】
また、図１（ｆ）において、レーザトリミング位置決め用パターン２０４になる部分は保護膜９０１を除去すると述べたが、低光反射率領域１０７における乱反射をさらに増長させる目的で、故意に保護膜９０１を残すのも良い。この時、保護膜９０１は光透過可能な絶縁膜であって、高光反射率領域１０６の光反射率を低下させることのない絶縁膜であることが条件となる。
【００１７】
また、上記例では、レーザトリミング位置決め用パターン２０４内では、多結晶シリコン薄膜１０３をドット状に加工して、多結晶シリコンドット６０１を形成しているが、これに代えて、多結晶シリコン薄膜１０３をストライプ状や格子状に加工したパターンを用いても良い。
次に、上記実施例による製造方法により形成された半導体装置について説明する。
【００１８】
図２（ａ）、は上記実施例による製造方法により形成された第一の実施例のレーザートリミング位置決め用パターンの平面図、図２（ｂ）は、本発明の半導体装置の第一の実施例によるレーザートリミング位置決め用パターンの断面図、図２（ｃ）は、本発明の半導体装置の第一の実施例によるレーザートリミング位置決め用パターンに光ビームを走査した場合の光反射量の変化を示す図である。光反射量は、図２（ａ）のＡ−Ａ’線方向に沿って走査した場合の値である。本発明の実施例によるレーザトリミング用位置決めパターン４０１は、図１（ａ）に示すように、スクライブライン２０３の交点上に設けられており、半導体ウエハの回転方向に対する比較的荒い位置合せを行なうためのいわゆるシータマークの機能と、繰り返し配置された半導体集積回路２０１一つ一つに対して正確な位置合せを行なうためのＸ方向トリミングマーク及びＹ方向トリミングマークの機能とを併せ持つ連続した構造になっている。レーザトリミング用位置決めパターン４０１の形状は画像認識を自動で行なうことが出来るように、半導体集積回路２０１内のパッド領域２０２等と異なる特徴的な形であることが望まれるため、図２（ａ）の例では十字型の形とした。
【００１９】
次に図２（ｂ）を用いて本発明の実施例によるレーザトリミング用位置決めパターン４０１の断面構造を説明する。
シリコン基板１０１上にシリコン酸化膜等からなる第一の絶縁膜１０２が形成されており、第一の絶縁膜１０２上に、多結晶シリコンドット６０１が形成されている。多結晶シリコンドット６０１が形成されない領域は、平坦な第一の絶縁膜１０２が露出している。この上に、アルミニウム膜１０５が形成されている。多結晶シリコンドット６０１の形成されている領域の上方に位置するアルミニウム膜１０５の表面は、多結晶シリコンドット６０１パタンの影響によって、凸凹になっており、この部分に照射された光は乱反射する。従って、この領域を低光反射率領域１０７とすることができる。一方、多結晶シリコンドット６０１の形成されていない領域上のアルミニウム膜１０５の表面は平坦であり、高光反射率領域１０６とすることができる。
【００２０】
光ビームを図２（ａ）のＡ−Ａ’線方向に沿って走査した場合の光反射量は、図２（ｃ）に示すように、平坦な表面を有するアルミニウム膜１０５で形成される高光反射率領域１０６においては大きく、凸凹な表面を有するアルミニウム膜１０５で形成される低光反射率領域１０７においては小さくなる。
図２（ａ）、（ｂ）および（ｃ）の例においては、光の乱反射作用を利用して低光反射率領域１０７を形成した。光の乱反射を起こすために、ヒューズ素子と同一薄膜である多結晶シリコン薄膜１０３により多結晶シリコンドット６０１パターンを形成した。ドット状以外の、格子状やストライプ状などのパターンでも光の乱反射を起こすことは可能であり、図２（ｃ）のような光反射パターンが得られる。
【００２１】
先にも述べたが、場合によっては、図２（ｂ）における第一の絶縁膜１０２や多第二の絶縁膜などを形成してもよい。また、アルミニウム膜１０５に代えて、高光反射率膜としてタングステン、クロム、金などの金属材料を用いても良い。
以上述べたように、高光反射率領域１０６と低光反射率領域１０７との境界は、ヒューズ素子と同一の薄膜材料である多結晶シリコン薄膜１０３により作られた多結晶シリコンドット６０１パターンによって決められるため、従来の位置決めパタンの課題であった、ヒューズ素子を形成する多結晶シリコンと、位置決めパタンを形成するアルミニウム膜との合わせずれによる問題から解放することができる。
【００２２】
また、レーザトリミング位置決め用パターン２０４は、スクライブライン２０３の交点に配置し、半導体ウエハの回転方向に対する比較的荒い位置合せを行なうためのいわゆるシータマークの機能と、繰り返し配置された半導体集積回路一つ一つに対してＸ、Ｙ方向の正確な位置合せを行なうためのトリミングマークの機能とを兼用できる連続した構造にしたのでスクライブライン領域に占めるレーザトリミング位置決め用パターンの面積を小さくすることができる。
【００２３】
図５（ａ）は、本発明の半導体装置の製造方法による第二の実施例のレーザートリミング位置決め用パターンの平面図、図５（ｂ）は、本発明の半導体装置の第二の実施例による位置決め用パターンの断面図、図５（ｃ）は、本発明の半導体装置の第二の実施例による位置決め用パターンに光ビームを走査した場合の光反射量の変化を示す図である。光反射量は、図５（ａ）のＢ−Ｂ’線方向に沿って走査した場合の値である。
【００２４】
本発明の第二の実施例におけるレーザートリミング位置決めパターン２０４は、図２（ａ）から（ｃ）に示した第一の実施例と同様に、スクライブライン２０３の交点に配置されている。
第一の実施例と異なる点は、高光反射率領域１０６が低反射率領域１０７に挟まれた構造をとっている点と、レーザートリミング位置決めパターン２０４の形が図２の例では十字型であったのに対してカギ型になっている点である。
【００２５】
レーザートリミング位置決め用パターンとしては、高光反射率領域１０６と低光反射率領域１０７のどちらかが、もう一方の領域に挟まれた形をとっていれば良く、図５（ａ）から（ｃ）に示した第二の実施例は、図２（ａ）から（ｃ）に示した第一の実施例の反対の配置をした場合を示すものであり、このような構成をとっても良いことを示すものである。また、レーザートリミング位置決め用パターン２０４の形状は、画像認識を自動で行なうことが出来るように、半導体集積回路２０１内のパッド領域２０２等と異なる特徴的な形であれば良く、図５（ａ）の例ではカギ型の形としたが、図２（ａ）や図３（ａ）に示した形に限るものでは無い。
【００２６】
その他の説明については、図２（ａ）から（ｃ）と同一の符号を附記することで説明に代える。
図６は、本発明の半導体装置の位置決め用パターンを用いてレーザトリングしたヒューズ素子の平面図である。ヒューズ素子３１の中心にレーザスポット３２が照射することが可能になる。
【００２７】
本発明の半導体装置は、バラツキの大きな半導体素子から成る半導体集積集積回路に非常に適している。例えば、図７は、高耐圧のＭＯＳトランジスタから構成される電圧検出用ＩＣのブロック図である。ＭＯＳＩＣは、バイポーラＩＣに比べアナログ特性のバラツキが大きい。特に、高耐圧特性の場合、ゲート絶縁膜を厚くするために、ますます、アナログ特性のバラツキが大きくなる。従って、アナログＭＯＳＩＣの場合、図７のように大きなヒューズ素子領域を必要とする。１０個以上のヒューズ素子を設けることによりバラツキの小さいアナログ特性を得ることができる。
【００２８】
本発明の位置決め用パターンを用いることにより、ヒューズ素子を小さくすることができる。さらに、ヒューズ素子平面的に方向を異ならせて、２ヶ所以上に配置することも可能になる。
また、本発明は、アナログＭＯＳＩＣに適しているが、ディジタルＩＣに用いることも可能である。また、非常にバラツキの小さな、高密度のアナログバイポーラＩＣの実現にも適している。
【００２９】
図１、図２、及び図５で示した実施例では、レーザトリミング用のヒューズ素子を多結晶シリコン薄膜で形成した場合について説明したが、本発明は多結晶シリコン薄膜に限定するものではなく、レーザトリミング用のヒューズ素子を形成する薄膜と同一の薄膜を用いて光の乱反射をおこさせるようなドット状、ストライプ状、あるいは格子状等のパタンをアルミニウム膜１０５のような高光反射率膜の下方に配置して低光反射率領域１０７を形成すれば良い。
【００３０】
図１、図２及び図５における第一の絶縁膜１０２は必ずしも必要ではないので、場合によっては削除してもよい。また、アルミニウム膜１０５に代えて、高光反射率膜としてタングステン、クロム、金などの金属材料を用いても良い。
【００３１】
【発明の効果】
本発明によるレーザトリミング位置決め用パターン製造方法によって、通常の半導体集積回路製造工程を増加させることなく、高光反射率領域と低光反射率領域との境界、すなわち光反射率が急峻に変化する場所をレーザトリミング用ヒューズ素子と同じ薄膜により形成されたパタンによって規定できるレーザートリミング位置決め用パターンを形成することができる。これにより以下の効果を有する。
（１） ヒューズ素子を安定して切断することが可能となる。
（２） 複数ヒューズ素子を必要とするＩＣにおいて、ヒューズ素子領域を小面積で形成できる。
（３） 複数ヒューズ素子を必要とするＩＣにおいて、ヒューズ素子領域を２ヶ所以上方向を異ならせて設計することが可能である。
【００３２】
また、本発明によるレーザトリミング位置決め用パターンは、スクライブラインの交点に配置し、半導体ウエハの回転方向に対する比較的荒い位置合せを行なうためのいわゆるシータマークの機能と、繰り返し配置された半導体集積回路一つ一つに対して正確な位置合せを行なうためのトリミングマークの機能とを兼用できる連続した構造としたので、スクライブライン上に占めるレーザトリミング位置決め用パターンの面積を小さくすることができる。これによって以下の効果を有する。
（４）半導体集積回路の切り出し（ダイシング工程）において、ダイシング用の刃を傷めにくくなりスループットが向上する。さらに、半導体集積回路に損傷を与える危険性も低減する。
（５）半導体集積回路形成工程（いわゆる前工程）において使用する、テスト用パタンやパタン合せ用のマーク等を挿入できる領域が広がり、十分な工程管理ができるようになる。
【図面の簡単な説明】
【図１】図１（ａ）から図１（ｆ）は、本発明の半導体装置の製造方法を示す模式的断面図である。
【図２】図２（ａ）は、本発明の半導体装置の第一の実施例の位置決め用パターンの平面図であり、図２（ｂ）は、本発明の半導体装置の第一の実施例の位置決め用パターンの断面図であり、図２（ｃ）は図１（ａ）のＡ−Ａ’線に沿った光反射量を示す図である。
【図３】図３（ａ）は、従来の半導体装置の位置決め用パターンの平面図であり、図３（ｂ）は、従来の半導体装置の位置決め用パターンの断面図であり、図３（ｃ）は、図２（ａ）のＣ−Ｃ’線に沿った光反射量を示す図である。
【図４】図４は、従来の半導体装置のヒューズ素子の平面図である。
【図５】図５（ａ）は、本発明の半導体装置の第二の実施例の位置決め用パターンの平面図であり、図５（ｂ）は、本発明の半導体装置の第二の実施例の位置決め用パターンの断面図であり、図５（ｃ）は図３（ａ）のＢ−Ｂ’線に沿った光反射量を示す図である。
【図６】図６は、本発明の半導体装置のヒューズ素子の平面図である。
【図７】図７は、本発明の半導体装置のブロック図である。
【符号の説明】
３１ ヒューズ素子
３２ レーザ照射スポット領域
３３ 下地の焦げを起こす領域
３４ ヒューズカット残りになる部分
１０１ シリコン基板
１０２ 第一の絶縁膜
１０３ 多結晶シリコン薄膜
１０４ 第二の絶縁膜
１０５ アルミニウム膜
１０６ 高光反射率領域
１０７ 低光反射率領域
２０１ 半導体集積回路
２０２ パッド領域
２０３ スクライブライン領域
２０４ レーザートリミング位置決め用パターン
３０１ シータマーク
３０２ Ｘ方向トリミングマーク
３０３ Ｙ方向トリミングマーク
６０１ 多結晶シリコンドット
７０１ 多結晶シリコンヒューズ
８０１ ゲート電極
８０２ ゲート酸化膜
８０３ ソース領域
８０４ ドレイン領域
８０５ コンタクト領域
８１０ ＭＯＳ型トランジスタ領域
９０１ 保護膜
【発明の属する技術分野】
この発明は、レーザビーム照射により、半導体チップ表面に形成されているヒューズ素子を高精度で切断するための位置決め用パターンを設けた半導体装置の製造法に関する。
【０００２】
【従来の技術】
アナログ半導体集積回路の装置において、アナログ特性の調整のためのレーザトリミング方法が知られている。例えば、特開平５−１３６７０号公報に記載されている。半導体ウエハに集積回路を２次元的にパターニングした後に、ウエハ状態で各々の集積回路の電気特性を測定する。次に、アナログ特性の調整のために、配線の一部に設けられたヒューズ素子を選択して、レーザビーム照射により切断する。このようなレーザトリミング方法により、ヒューズ素子の切断選択により、集積回路のアナログ特性を希望の特性に合わせ込むことができる。所定のヒューズ素子にレーザビームを照射するために、半導体ウエハ表面に位置決め用パターンが設けられている。図３（ａ）は、従来のレーザートリミング位置決めパターンの平面図、図３（ｂ）は、従来のレーザートリミング位置決めパターンの断面図、図３（ｃ）は、そのレーザートリミング位置決め用パターンを光ビーム照射でＣ−Ｃ’線方向に沿って走査した場合の光反射量変化を示す図である。従来のレーザートリミング位置決めパターンは、図３（ａ）に示すように、スクライブライン２０３上に設けられた、半導体ウエハの回転方向に対する比較的荒い位置合せを行なうためのいわゆるシータマーク３０１と、繰り返し配置された半導体集積回路２０１一つ一つに対して正確な位置合せを行なうためのＸ方向トリミングマーク３０２及びＹ方向トリミングマーク３０３とからなる。シータマーク３０１の形状は画像認識を自動で行なうことが出来るように、半導体集積回路２０１内のパッド領域２０２等と異なる特徴的な形をであることが望まれる。
【０００３】
図３（ａ）の例ではカギ型の形状を示したが、他の形状でも特異的な形であって認識が容易であれば良い。
次に図３（ｂ）に示すように、従来の位置決めパターンは、シリコン基板１０１上に設けられたシリコン酸化膜からなる第一の絶縁膜１０２上に、四角形のアルミニウム膜１０５が配置されている。図３（ａ）のＣ−Ｃ’線方向に沿って光ビームを走査すると、アルミニウム膜１０５の反射率が高いために、図３（ｃ）のような光反射パターンが得られる。位置決めパターンと集積回路の多結晶シリコン膜から成るヒューズ素子との間の位置関係は設計時に決められている。従って、位置決めパターンを光ビーム照射により検出することにより、所望のヒューズ素子の座標を計算し、その場所にレーザー照射することにより選択的にヒューズ素子をトリミングすることができる。
【０００４】
【発明が解決しようとする課題】
しかし、従来のレーザトリミングにおいては、ヒューズ素子と位置決めパターンとが異なる薄膜で形成されていたために、正確な位置決めができなかった。即ち、アルミニウムのパターンで位置決め用パターンを検出して、ヒューズ素子である多結晶シリコン膜をレーザトリミングした場合、図４のように、ヒューズ素子３１に対してレーザ照射領域３２が位置ずれする。レーザ照射領域３２はエネルギー分布がガウシャン分布になっているために、レーザ照射端部のエネルギー強度は低い。従って、ウエハプロセスにおいて、多結晶シリコン膜のパターニングとアルミニウム膜のパターニングとの間に大きな合わせずれがあると、安定してヒューズ素子が切断できなくなってしまうという問題点があった。なお、３３は下地のコゲ、３４はヒューズカット残りになる部分である。
【０００５】
そこで、この発明の目的は、半導体チップのヒューズ素子に対して精度良く位置決めしてトリミングすることができる半導体装置を通常の半導体集積回路製造工程を増加することなく提供することにある。さらに、本発明の目的は、トリミングの位置決め精度を高くすることにより、ヒューズ素子領域の小型化及びコストダウンを可能にすることである。
【０００６】
【課題を解決するための手段】
上記問題点を解決するために、本発明は以下の手段をとった。
（１）半導体ウエハの表面にスクライブラインを介して２次元的にマトリックス状に繰り返し配置された半導体集積回路と、半導体集積回路に設けられたレーザトリミング用ヒューズ素子と、半導体ウエハの表面に設けられたレーザトリミング位置決め用パターンとから成る半導体装置において、レーザトリミング位置決め用パターンは高光反射率領域と低光反射率領域とから成り、高光反射率領域は平坦な下地の上に形成された高光反射率膜により形成され、低光反射率領域はレーザトリミング用ヒューズ素子と同じ薄膜で構成されている光乱反射するための格子あるいはストライプあるいはドット状のパターン上に形成された高光反射率膜により形成されてなる半導体装置とした。
【０００７】
（２）レーザトリミング位置決め用パターンは、高光反射率領域と、高光反射率領域に囲まれた低光反射率領域とから成る（１）に記載した半導体装置とした。
（３）レーザトリミング位置決め用パターンは、低光反射率領域と、低光反射率領域に囲まれた高光反射率領域とから成る（１）に記載した半導体装置とした。
（４）レーザトリミング用ヒューズ素子が多結晶シリコン薄膜で構成されている（１）に記載した半導体装置とした。
【０００８】
（５）高光反射率膜が、アルミニウムにより構成されている（１）に記載した半導体装置とした。
以上（１）から（５）に述べた半導体装置を、通常の半導体集積回路製造工程を増加することなく得る事のできる製造方法を提供するようにした。
【０００９】
【発明の実施の形態】
通常の半導体集積回路製造工程を増加することなく、以下のような特徴をもつ半導体装置を製造することができる。
レーザトリミング位置決め用パターンは高光反射率領域と低光反射率領域とから成り、高光反射率領域は平坦な下地の上に形成された高光反射率膜により形成され、低光反射率領域はレーザトリミング用ヒューズ素子と同じ薄膜で構成されている光乱反射するための格子あるいはストライプあるいはドット状のパターン上に形成された高光反射率膜により形成される。従って、高光反射率領域と低光反射率領域との境界、すなわち光反射率が急峻に変化する場所はレーザトリミング用ヒューズ素子と同じ薄膜により形成されたパタンによって規定されることとなる。これにより、ウエハプロセスでの合わせずれに全く影響されずに正確にレーザトリミングできる。
【００１０】
以下に、この発明の実施例を図面に基づいて説明する。なお、以下の説明は、特に断らない限りレーザトリミング用のヒューズ素子は多結晶シリコン薄膜により形成されているものとする。
図１（ａ）から（ｆ）は、本発明の半導体装置の製造方法を示す模式的断面図である。まず、図１（ａ）に示すように、シリコン基板１０１上に、一般にフィールド酸化膜と呼ばれる第１の絶縁膜１０２を選択的に形成する。簡単のため図示しないが、必要に応じて第１の絶縁膜１０２形成前に、ウエル領域を形成したり、チャンネルストップ領域を形成しておいてかまわない。
【００１１】
次に図１（ｂ）に示すようにＭＯＳ型トランジスタ領域８１０にゲート酸化膜８０２を形成する。ゲート酸化膜８０２形成前あるいは形成後に、必要に応じて、しきい値制御用の不純物導入をイオン注入法で行なった後、多結晶シリコン薄膜１０３を形成し、所望の不純物を導入した後、図１（ｃ）に示すように必要な部分を残してエッチング除去する。この時、後にレーザトリミング位置決め用パターン２０４になる部分には、多結晶シリコン薄膜１０３をドット状に加工した多結晶シリコンドット６０１を形成し、後にヒューズ素子３１となる部分には多結晶シリコンヒューズ７０１を形成し、さらにＭＯＳ型トランジスタ領域８１０には多結晶シリコン薄膜１０３で作られたゲート電極８０１を形成する。
【００１２】
このように、同一の多結晶シリコン薄膜１０３で、多結晶シリコンドット６０１、多結晶シリコンヒューズ７０１およびＭＯＳ型トランジスタのゲート電極８０１を同時に形成する事が本発明の特徴の一つである。特に、レーザートリミング位置決め用パターン２０４内の多結晶シリコンドット６０１とヒューズ素子３１となる部分の多結晶シリコンヒューズ７０１とが、同一のフォトマスク工程で形成されるので互いにセルフアライン（自己整合）の位置関係となる。従って、本発明のレーザトリミング位置決め用パターン２０４によって位置決めして、ヒューズ素子３１となる部分の多結晶シリコンヒューズ７０１にレーザービームを照射した場合には、レーザービームが正確に多結晶シリコンヒューズ７０１に当たり、位置ずれを起さないようにできる。
【００１３】
次に、図１（ｄ）に示すように、 ＭＯＳ型トランジスタ領域８１０にイオン注入法などでソース領域８０３及びドレイン領域８０４を形成した後、ＮＳＧ膜やＰＳＧ膜またはＢＰＳＧ膜などからなる第２の絶縁膜１０４を形成する。次に図１（ｅ）に示すように、第２の絶縁膜１０４の所定の部分をエッチング除去する。この時、レーザトリミング位置決め用パターン２０４になる部分では、第２の絶縁膜１０４を除去する。またＭＯＳ型トランジスタ領域８１０及びヒューズ素子３１となる部分では、コンタクト領域８０５のみを開口する。その後、アルミニウム膜１０５をスパッタリング法などで形成した後、 ＭＯＳ型トランジスタ領域８１０及びヒューズ素子３１となる部分では、配線用などの所望の部分を残してエッチング除去する。一方、レーザトリミング位置決め用パターン２０４になる部分はアルミニウム膜１０５を残すようにする。
【００１４】
次に、図１（ｆ）に示すようにシリコン窒化膜などの保護膜９０１を全面に形成した後、所望の領域を残してエッチング除去する。この時、ＭＯＳ型トランジスタ領域８１０では保護膜９０１は残すようにし、ヒューズ素子３１となる部分では、レーザービームを照射する領域のみを開口するようにして残りの部分をカバーするように保護膜９０１を残す。また、レーザトリミング位置決め用パターン２０４になる部分は保護膜９０１を除去する。
【００１５】
以上により、 ＭＯＳ型トランジスタ領域８１０と、多結晶シリコンヒューズ７０１を有するヒューズ素子３１と、高光反射率領域１０６に囲まれた低光反射率領域１０７を有するレーザトリミング位置決め用パターン２０４が完成する。上記の実施例の説明では、図１（ａ）において、レーザトリミング位置決め用パターン２０４になる部分にも第１の絶縁膜１０２を形成したが、必ずしも必要では無いので、場合によっては形成しなくともよい。また、図１（ｅ）において、レーザトリミング位置決め用パターン２０４になる部分では、第２の絶縁膜１０４を除去すると述べたが、工程能力の問題などから、第２の絶縁膜１０４を除去する際に、第１の絶縁膜１０２も除去されてしまい、多結晶シリコンドット６０１の形状が崩れてしまうなどの不都合が生じる時は、第２の絶縁膜１０４を除去せずに残しておいてもよい。
【００１６】
また、図１（ｆ）において、レーザトリミング位置決め用パターン２０４になる部分は保護膜９０１を除去すると述べたが、低光反射率領域１０７における乱反射をさらに増長させる目的で、故意に保護膜９０１を残すのも良い。この時、保護膜９０１は光透過可能な絶縁膜であって、高光反射率領域１０６の光反射率を低下させることのない絶縁膜であることが条件となる。
【００１７】
また、上記例では、レーザトリミング位置決め用パターン２０４内では、多結晶シリコン薄膜１０３をドット状に加工して、多結晶シリコンドット６０１を形成しているが、これに代えて、多結晶シリコン薄膜１０３をストライプ状や格子状に加工したパターンを用いても良い。
次に、上記実施例による製造方法により形成された半導体装置について説明する。
【００１８】
図２（ａ）、は上記実施例による製造方法により形成された第一の実施例のレーザートリミング位置決め用パターンの平面図、図２（ｂ）は、本発明の半導体装置の第一の実施例によるレーザートリミング位置決め用パターンの断面図、図２（ｃ）は、本発明の半導体装置の第一の実施例によるレーザートリミング位置決め用パターンに光ビームを走査した場合の光反射量の変化を示す図である。光反射量は、図２（ａ）のＡ−Ａ’線方向に沿って走査した場合の値である。本発明の実施例によるレーザトリミング用位置決めパターン４０１は、図１（ａ）に示すように、スクライブライン２０３の交点上に設けられており、半導体ウエハの回転方向に対する比較的荒い位置合せを行なうためのいわゆるシータマークの機能と、繰り返し配置された半導体集積回路２０１一つ一つに対して正確な位置合せを行なうためのＸ方向トリミングマーク及びＹ方向トリミングマークの機能とを併せ持つ連続した構造になっている。レーザトリミング用位置決めパターン４０１の形状は画像認識を自動で行なうことが出来るように、半導体集積回路２０１内のパッド領域２０２等と異なる特徴的な形であることが望まれるため、図２（ａ）の例では十字型の形とした。
【００１９】
次に図２（ｂ）を用いて本発明の実施例によるレーザトリミング用位置決めパターン４０１の断面構造を説明する。
シリコン基板１０１上にシリコン酸化膜等からなる第一の絶縁膜１０２が形成されており、第一の絶縁膜１０２上に、多結晶シリコンドット６０１が形成されている。多結晶シリコンドット６０１が形成されない領域は、平坦な第一の絶縁膜１０２が露出している。この上に、アルミニウム膜１０５が形成されている。多結晶シリコンドット６０１の形成されている領域の上方に位置するアルミニウム膜１０５の表面は、多結晶シリコンドット６０１パタンの影響によって、凸凹になっており、この部分に照射された光は乱反射する。従って、この領域を低光反射率領域１０７とすることができる。一方、多結晶シリコンドット６０１の形成されていない領域上のアルミニウム膜１０５の表面は平坦であり、高光反射率領域１０６とすることができる。
【００２０】
光ビームを図２（ａ）のＡ−Ａ’線方向に沿って走査した場合の光反射量は、図２（ｃ）に示すように、平坦な表面を有するアルミニウム膜１０５で形成される高光反射率領域１０６においては大きく、凸凹な表面を有するアルミニウム膜１０５で形成される低光反射率領域１０７においては小さくなる。
図２（ａ）、（ｂ）および（ｃ）の例においては、光の乱反射作用を利用して低光反射率領域１０７を形成した。光の乱反射を起こすために、ヒューズ素子と同一薄膜である多結晶シリコン薄膜１０３により多結晶シリコンドット６０１パターンを形成した。ドット状以外の、格子状やストライプ状などのパターンでも光の乱反射を起こすことは可能であり、図２（ｃ）のような光反射パターンが得られる。
【００２１】
先にも述べたが、場合によっては、図２（ｂ）における第一の絶縁膜１０２や多第二の絶縁膜などを形成してもよい。また、アルミニウム膜１０５に代えて、高光反射率膜としてタングステン、クロム、金などの金属材料を用いても良い。
以上述べたように、高光反射率領域１０６と低光反射率領域１０７との境界は、ヒューズ素子と同一の薄膜材料である多結晶シリコン薄膜１０３により作られた多結晶シリコンドット６０１パターンによって決められるため、従来の位置決めパタンの課題であった、ヒューズ素子を形成する多結晶シリコンと、位置決めパタンを形成するアルミニウム膜との合わせずれによる問題から解放することができる。
【００２２】
また、レーザトリミング位置決め用パターン２０４は、スクライブライン２０３の交点に配置し、半導体ウエハの回転方向に対する比較的荒い位置合せを行なうためのいわゆるシータマークの機能と、繰り返し配置された半導体集積回路一つ一つに対してＸ、Ｙ方向の正確な位置合せを行なうためのトリミングマークの機能とを兼用できる連続した構造にしたのでスクライブライン領域に占めるレーザトリミング位置決め用パターンの面積を小さくすることができる。
【００２３】
図５（ａ）は、本発明の半導体装置の製造方法による第二の実施例のレーザートリミング位置決め用パターンの平面図、図５（ｂ）は、本発明の半導体装置の第二の実施例による位置決め用パターンの断面図、図５（ｃ）は、本発明の半導体装置の第二の実施例による位置決め用パターンに光ビームを走査した場合の光反射量の変化を示す図である。光反射量は、図５（ａ）のＢ−Ｂ’線方向に沿って走査した場合の値である。
【００２４】
本発明の第二の実施例におけるレーザートリミング位置決めパターン２０４は、図２（ａ）から（ｃ）に示した第一の実施例と同様に、スクライブライン２０３の交点に配置されている。
第一の実施例と異なる点は、高光反射率領域１０６が低反射率領域１０７に挟まれた構造をとっている点と、レーザートリミング位置決めパターン２０４の形が図２の例では十字型であったのに対してカギ型になっている点である。
【００２５】
レーザートリミング位置決め用パターンとしては、高光反射率領域１０６と低光反射率領域１０７のどちらかが、もう一方の領域に挟まれた形をとっていれば良く、図５（ａ）から（ｃ）に示した第二の実施例は、図２（ａ）から（ｃ）に示した第一の実施例の反対の配置をした場合を示すものであり、このような構成をとっても良いことを示すものである。また、レーザートリミング位置決め用パターン２０４の形状は、画像認識を自動で行なうことが出来るように、半導体集積回路２０１内のパッド領域２０２等と異なる特徴的な形であれば良く、図５（ａ）の例ではカギ型の形としたが、図２（ａ）や図３（ａ）に示した形に限るものでは無い。
【００２６】
その他の説明については、図２（ａ）から（ｃ）と同一の符号を附記することで説明に代える。
図６は、本発明の半導体装置の位置決め用パターンを用いてレーザトリングしたヒューズ素子の平面図である。ヒューズ素子３１の中心にレーザスポット３２が照射することが可能になる。
【００２７】
本発明の半導体装置は、バラツキの大きな半導体素子から成る半導体集積集積回路に非常に適している。例えば、図７は、高耐圧のＭＯＳトランジスタから構成される電圧検出用ＩＣのブロック図である。ＭＯＳＩＣは、バイポーラＩＣに比べアナログ特性のバラツキが大きい。特に、高耐圧特性の場合、ゲート絶縁膜を厚くするために、ますます、アナログ特性のバラツキが大きくなる。従って、アナログＭＯＳＩＣの場合、図７のように大きなヒューズ素子領域を必要とする。１０個以上のヒューズ素子を設けることによりバラツキの小さいアナログ特性を得ることができる。
【００２８】
本発明の位置決め用パターンを用いることにより、ヒューズ素子を小さくすることができる。さらに、ヒューズ素子平面的に方向を異ならせて、２ヶ所以上に配置することも可能になる。
また、本発明は、アナログＭＯＳＩＣに適しているが、ディジタルＩＣに用いることも可能である。また、非常にバラツキの小さな、高密度のアナログバイポーラＩＣの実現にも適している。
【００２９】
図１、図２、及び図５で示した実施例では、レーザトリミング用のヒューズ素子を多結晶シリコン薄膜で形成した場合について説明したが、本発明は多結晶シリコン薄膜に限定するものではなく、レーザトリミング用のヒューズ素子を形成する薄膜と同一の薄膜を用いて光の乱反射をおこさせるようなドット状、ストライプ状、あるいは格子状等のパタンをアルミニウム膜１０５のような高光反射率膜の下方に配置して低光反射率領域１０７を形成すれば良い。
【００３０】
図１、図２及び図５における第一の絶縁膜１０２は必ずしも必要ではないので、場合によっては削除してもよい。また、アルミニウム膜１０５に代えて、高光反射率膜としてタングステン、クロム、金などの金属材料を用いても良い。
【００３１】
【発明の効果】
本発明によるレーザトリミング位置決め用パターン製造方法によって、通常の半導体集積回路製造工程を増加させることなく、高光反射率領域と低光反射率領域との境界、すなわち光反射率が急峻に変化する場所をレーザトリミング用ヒューズ素子と同じ薄膜により形成されたパタンによって規定できるレーザートリミング位置決め用パターンを形成することができる。これにより以下の効果を有する。
（１） ヒューズ素子を安定して切断することが可能となる。
（２） 複数ヒューズ素子を必要とするＩＣにおいて、ヒューズ素子領域を小面積で形成できる。
（３） 複数ヒューズ素子を必要とするＩＣにおいて、ヒューズ素子領域を２ヶ所以上方向を異ならせて設計することが可能である。
【００３２】
また、本発明によるレーザトリミング位置決め用パターンは、スクライブラインの交点に配置し、半導体ウエハの回転方向に対する比較的荒い位置合せを行なうためのいわゆるシータマークの機能と、繰り返し配置された半導体集積回路一つ一つに対して正確な位置合せを行なうためのトリミングマークの機能とを兼用できる連続した構造としたので、スクライブライン上に占めるレーザトリミング位置決め用パターンの面積を小さくすることができる。これによって以下の効果を有する。
（４）半導体集積回路の切り出し（ダイシング工程）において、ダイシング用の刃を傷めにくくなりスループットが向上する。さらに、半導体集積回路に損傷を与える危険性も低減する。
（５）半導体集積回路形成工程（いわゆる前工程）において使用する、テスト用パタンやパタン合せ用のマーク等を挿入できる領域が広がり、十分な工程管理ができるようになる。
【図面の簡単な説明】
【図１】図１（ａ）から図１（ｆ）は、本発明の半導体装置の製造方法を示す模式的断面図である。
【図２】図２（ａ）は、本発明の半導体装置の第一の実施例の位置決め用パターンの平面図であり、図２（ｂ）は、本発明の半導体装置の第一の実施例の位置決め用パターンの断面図であり、図２（ｃ）は図１（ａ）のＡ−Ａ’線に沿った光反射量を示す図である。
【図３】図３（ａ）は、従来の半導体装置の位置決め用パターンの平面図であり、図３（ｂ）は、従来の半導体装置の位置決め用パターンの断面図であり、図３（ｃ）は、図２（ａ）のＣ−Ｃ’線に沿った光反射量を示す図である。
【図４】図４は、従来の半導体装置のヒューズ素子の平面図である。
【図５】図５（ａ）は、本発明の半導体装置の第二の実施例の位置決め用パターンの平面図であり、図５（ｂ）は、本発明の半導体装置の第二の実施例の位置決め用パターンの断面図であり、図５（ｃ）は図３（ａ）のＢ−Ｂ’線に沿った光反射量を示す図である。
【図６】図６は、本発明の半導体装置のヒューズ素子の平面図である。
【図７】図７は、本発明の半導体装置のブロック図である。
【符号の説明】
３１ ヒューズ素子
３２ レーザ照射スポット領域
３３ 下地の焦げを起こす領域
３４ ヒューズカット残りになる部分
１０１ シリコン基板
１０２ 第一の絶縁膜
１０３ 多結晶シリコン薄膜
１０４ 第二の絶縁膜
１０５ アルミニウム膜
１０６ 高光反射率領域
１０７ 低光反射率領域
２０１ 半導体集積回路
２０２ パッド領域
２０３ スクライブライン領域
２０４ レーザートリミング位置決め用パターン
３０１ シータマーク
３０２ Ｘ方向トリミングマーク
３０３ Ｙ方向トリミングマーク
６０１ 多結晶シリコンドット
７０１ 多結晶シリコンヒューズ
８０１ ゲート電極
８０２ ゲート酸化膜
８０３ ソース領域
８０４ ドレイン領域
８０５ コンタクト領域
８１０ ＭＯＳ型トランジスタ領域
９０１ 保護膜
Claims (7)
- シリコン基板上に、第一の絶縁膜を選択的に形成する工程と、
ＭＯＳ型トランジスタ領域にゲート酸化膜を形成する工程と、
多結晶シリコン薄膜を形成して、後にレーザトリミング位置決め用パターン部分になる部分には、前記多結晶シリコン薄膜をドット状に加工した多結晶シリコンドットを、後にヒューズ素子となる部分には多結晶シリコンヒューズを、さらに前記ＭＯＳ型トランジスタ領域には前記多結晶シリコン薄膜で作られたゲート電極を、一回のパタニング工程によって同時に形成する工程と、
前記 ＭＯＳ型トランジスタ領域にイオン注入法でソース領域及びドレイン領域を形成した後、ＮＳＧ膜やＰＳＧ膜またはＢＰＳＧ膜からなる第二の絶縁膜を形成する工程と、
前記レーザトリミング位置決め用パターン部分では、前記第二の絶縁膜を除去し、前記ＭＯＳ型トランジスタ領域及び前記ヒューズ素子部分では、コンタクト領域のみを開口する工程と、
アルミニウム膜を形成した後、前記ＭＯＳ型トランジスタ領域及び前記ヒューズ素子部分では、配線用などの所望の部分を残してエッチング除去し、一方、前記レーザトリミング位置決め用パターン部分は前記アルミニウム膜を残すようにする工程と、
シリコン窒化膜の保護膜を全面に形成した後、前記ＭＯＳ型トランジスタ領域では保護膜は残すようにし、前記ヒューズ素子部分では、レーザービームを照射する領域のみを開口するようにし、また、前記レーザトリミング位置決め用パターン部分では前記保護膜を除去するように、パタニングする工程とからなることを特徴とする半導体装置の製造方法。 - 前記レーザトリミング位置決め用パターン部分には、前記多結晶シリコン薄膜を複数のストライプ状に加工した多結晶シリコンストライプを形成する請求項１記載の半導体装置の製造方法。
- 前記レーザトリミング位置決め用パターン部分には、前記多結晶シリコン薄膜を格子状に加工した多結晶シリコン格子を形成する請求項１記載の半導体装置の製造方法。
- 前記レーザトリミング位置決め用パターンは、高光反射率領域と、高光反射率領域に囲まれた低光反射率領域とから成る請求項１記載の半導体装置の製造方法。
- 前記レーザトリミング位置決め用パターンは、前記低光反射率領域と、前記低光反射率領域に囲まれた前記高光反射率領域とから成る請求項１記載の半導体装置の製造方法。
- 前記多結晶シリコン薄膜に代えて、シリサイド薄膜により構成されている請求項１記載の半導体装置の製造方法。
- 前記アルミニウム膜に代えて、高融点金属膜により構成されている請求項１記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13004999A JP3566133B2 (ja) | 1999-05-11 | 1999-05-11 | 半導体装置の製造方法 |
| US09/569,182 US6586282B1 (en) | 1999-05-11 | 2000-05-11 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13004999A JP3566133B2 (ja) | 1999-05-11 | 1999-05-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323576A JP2000323576A (ja) | 2000-11-24 |
| JP3566133B2 true JP3566133B2 (ja) | 2004-09-15 |
Family
ID=15024855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13004999A Expired - Lifetime JP3566133B2 (ja) | 1999-05-11 | 1999-05-11 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6586282B1 (ja) |
| JP (1) | JP3566133B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7422972B2 (en) * | 2001-09-07 | 2008-09-09 | Texas Instruments Incorporated | On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits |
| US7053495B2 (en) * | 2001-09-17 | 2006-05-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method for fabricating the same |
| JP4179834B2 (ja) | 2002-09-19 | 2008-11-12 | 株式会社リコー | 半導体装置の製造装置及び製造方法 |
| JP4357189B2 (ja) | 2003-03-07 | 2009-11-04 | 株式会社リコー | 半導体装置の製造装置及び半導体装置の製造方法 |
| US7477130B2 (en) * | 2005-01-28 | 2009-01-13 | Littelfuse, Inc. | Dual fuse link thin film fuse |
| DE102005046728A1 (de) * | 2005-09-29 | 2007-04-12 | Airbus Deutschland Gmbh | Geräuscharme Durchflussdrosselung fluidführender Rohre |
| JP5076407B2 (ja) | 2006-09-05 | 2012-11-21 | ミツミ電機株式会社 | 半導体装置及びその製造方法 |
| JP2008071991A (ja) * | 2006-09-15 | 2008-03-27 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP5425363B2 (ja) * | 2006-11-28 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置、及び表示装置 |
| JP5435713B2 (ja) * | 2009-07-23 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、製造プログラム、及び半導体装置 |
| US20220238516A1 (en) * | 2021-01-25 | 2022-07-28 | Yanbiao Pan | Polysilicon resistor using reduced grain size polysilicon |
| KR102507592B1 (ko) * | 2021-05-24 | 2023-03-09 | 한국과학기술원 | Mems 소자의 제조 방법 |
| EP4239675A1 (en) * | 2022-03-02 | 2023-09-06 | Infineon Technologies Austria AG | Semiconductor wafer with alignment mark indicating the wafer orientation and method for fabricating said semiconductor wafer |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5567643A (en) * | 1994-05-31 | 1996-10-22 | Taiwan Semiconductor Manufacturing Company | Method of forming contamination guard ring for semiconductor integrated circuit applications |
| US5538924A (en) * | 1995-09-05 | 1996-07-23 | Vanguard International Semiconductor Co. | Method of forming a moisture guard ring for integrated circuit applications |
| US6307273B1 (en) * | 1996-06-07 | 2001-10-23 | Vanguard International Semiconductor Corporation | High contrast, low noise alignment mark for laser trimming of redundant memory arrays |
| JP3081994B2 (ja) * | 1997-10-22 | 2000-08-28 | セイコーインスツルメンツ株式会社 | 半導体装置 |
| JP4322330B2 (ja) * | 1998-09-04 | 2009-08-26 | エルピーダメモリ株式会社 | 半導体集積回路装置の製造方法 |
| US6180503B1 (en) * | 1999-07-29 | 2001-01-30 | Vanguard International Semiconductor Corporation | Passivation layer etching process for memory arrays with fusible links |
-
1999
- 1999-05-11 JP JP13004999A patent/JP3566133B2/ja not_active Expired - Lifetime
-
2000
- 2000-05-11 US US09/569,182 patent/US6586282B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000323576A (ja) | 2000-11-24 |
| US6586282B1 (en) | 2003-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3566133B2 (ja) | 半導体装置の製造方法 | |
| US6172409B1 (en) | Buffer grated structure for metrology mark and method for making the same | |
| US6255189B1 (en) | Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern | |
| JP3034428B2 (ja) | 半導体装置及びその製造方法並びにアライメント方法 | |
| US6635567B2 (en) | Method of producing alignment marks | |
| US5017512A (en) | Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same | |
| US6320242B1 (en) | Semiconductor device having trimmable fuses and position alignment marker formed of thin film | |
| US4967259A (en) | Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same | |
| US6452284B1 (en) | Semiconductor device substrate and a process for altering a semiconductor device | |
| JP3650281B2 (ja) | 半導体装置 | |
| CN113035732B (zh) | 三维存储器及三维存储器台阶区域的形成方法 | |
| KR100268438B1 (ko) | 복수의 퓨즈들을 갖는 반도체 메모리 장치 | |
| US20020145177A1 (en) | Semiconductor device | |
| US20020084487A1 (en) | Semiconductor device | |
| JP3946396B2 (ja) | 半導体装置 | |
| JP3587712B2 (ja) | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 | |
| US20020145176A1 (en) | Semiconductor device | |
| US6468704B1 (en) | Method for improved photomask alignment after epitaxial process through 90° orientation change | |
| JP4201949B2 (ja) | 半導体装置 | |
| JPH06252025A (ja) | 位置合わせマークの形成方法 | |
| JP2001320018A (ja) | 半導体装置 | |
| US7098546B1 (en) | Alignment marks with salicided spacers between bitlines for alignment signal improvement | |
| JPH07161684A (ja) | 半導体装置の製造方法 | |
| JP2000332115A (ja) | 半導体装置 | |
| JP2003174094A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |