JPH0666240B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0666240B2 JPH0666240B2 JP61266046A JP26604686A JPH0666240B2 JP H0666240 B2 JPH0666240 B2 JP H0666240B2 JP 61266046 A JP61266046 A JP 61266046A JP 26604686 A JP26604686 A JP 26604686A JP H0666240 B2 JPH0666240 B2 JP H0666240B2
- Authority
- JP
- Japan
- Prior art keywords
- laser
- aluminum layer
- alignment mark
- layer
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、レーザ光により高精度に位置ぎめを行なう工
程を有する半導体装置の製造方法、詳しくは、レーザ用
アライメントマークの形成方法に関するものである。
程を有する半導体装置の製造方法、詳しくは、レーザ用
アライメントマークの形成方法に関するものである。
従来の技術 近年、半導体集積回路、その中でも半導体記憶装置は、
高集積化，微細化がなされてきたため、歩留の低下が問
題点のひとつである。これを解決するための方法とし
て、冗長回路が入れられており、冗長回路の中のヒュー
ズをレーザ光により切断することで、この冗長回路を不
良回路部分と置き替えることで不良チップを救済して、
歩留の低下を抑えている。そこで、この種の半導体集積
回路では、そのヒューズ位置を高精度で位置確定させて
からレーザで切断することが必要である。従来の方法
は、第４図に示すように、蒸着アルミニウム層で形成さ
れたレーザ用アライメントマーク２を、半導体集積回路
チップのシリコン基板１の中に搭載していた。アライメ
ントマーク２は、チップの周辺部に幅約１０μｍ，長さ
約１００μｍの長方形で、長辺方向がチップの横方向
と、縦方向とになるように、互いに直交して一対で配置
されていた。第５図ａは、レーザ走査方向のアライメン
トマークの断面図である。シリコン基板１に酸化シリコ
ン膜４が形成された後アルミニウム層からなるアライメ
ントマーク２を形成し、保護膜５を形成したものであ
る。レーザ光を、このアライメントマーク２の短辺方向
に、同マークを横断して走査し、このときに反射される
レーザ光を、測定する。これによると、第５図ｂのよう
に、アルミニウム層のある部分からの反射光量Ｉがそれ
のない部分からの反射光量IIよりも多く、その分布特性
は山形となる。この結果、アルミニウム層２の中央が、
レーザ光の反射光のピークにほぼ一致し、これによっ
て、半導体集積回路チップの位置の確定がなされる。
高集積化，微細化がなされてきたため、歩留の低下が問
題点のひとつである。これを解決するための方法とし
て、冗長回路が入れられており、冗長回路の中のヒュー
ズをレーザ光により切断することで、この冗長回路を不
良回路部分と置き替えることで不良チップを救済して、
歩留の低下を抑えている。そこで、この種の半導体集積
回路では、そのヒューズ位置を高精度で位置確定させて
からレーザで切断することが必要である。従来の方法
は、第４図に示すように、蒸着アルミニウム層で形成さ
れたレーザ用アライメントマーク２を、半導体集積回路
チップのシリコン基板１の中に搭載していた。アライメ
ントマーク２は、チップの周辺部に幅約１０μｍ，長さ
約１００μｍの長方形で、長辺方向がチップの横方向
と、縦方向とになるように、互いに直交して一対で配置
されていた。第５図ａは、レーザ走査方向のアライメン
トマークの断面図である。シリコン基板１に酸化シリコ
ン膜４が形成された後アルミニウム層からなるアライメ
ントマーク２を形成し、保護膜５を形成したものであ
る。レーザ光を、このアライメントマーク２の短辺方向
に、同マークを横断して走査し、このときに反射される
レーザ光を、測定する。これによると、第５図ｂのよう
に、アルミニウム層のある部分からの反射光量Ｉがそれ
のない部分からの反射光量IIよりも多く、その分布特性
は山形となる。この結果、アルミニウム層２の中央が、
レーザ光の反射光のピークにほぼ一致し、これによっ
て、半導体集積回路チップの位置の確定がなされる。
発明が解決しようとする問題点 このような従来の構成では、製造工程の変動により保護
膜５の膜厚や、酸化シリコン膜４の膜厚が変動し、第５
図ｂに示すアルミニウムのない部分からのレーザの反射
光量IIが、アルミニウムのある部分からのレーザの反射
光量Ｉのピークと同じ程度になる場合がある。今、保護
膜５の膜厚をｄ１、酸化シリコン膜４の膜厚をｄ２と
し、レーザの波長をλとすると、次式が成立するときが
ある。
膜５の膜厚や、酸化シリコン膜４の膜厚が変動し、第５
図ｂに示すアルミニウムのない部分からのレーザの反射
光量IIが、アルミニウムのある部分からのレーザの反射
光量Ｉのピークと同じ程度になる場合がある。今、保護
膜５の膜厚をｄ１、酸化シリコン膜４の膜厚をｄ２と
し、レーザの波長をλとすると、次式が成立するときが
ある。
２・（ｄ１＋ｄ２）＝ｎ・λ （ここで、ｎは通常の半導体プロセスでは２〜４程度の
正整数である。） このとき、式からもわかるように、アルミニウム層のな
い部分からのレーザの反射光は、基板１の表面で反射し
た光と保護膜５の表面で反射したレーザ光とが干渉し、
アルミニウム層部分からの反射光よりも強くなる。保護
膜５の膜厚ｄ１と酸化シリコン膜４の膜厚ｄ２の和を、
製造工程で管理することは、非常に困難であることか
ら、上式の関係が成立した半導体集積回路チップでは、
アルミニウム層のない部分からのレーザの反射光のピー
ク(b)を、アルミニウム層のある部分からのレーザの反
射光のピーク(a)と誤認識する場合があり、その結果と
して位置ぎめを誤まり、ヒューズの切断を、正確にでき
ないという問題があった。
正整数である。） このとき、式からもわかるように、アルミニウム層のな
い部分からのレーザの反射光は、基板１の表面で反射し
た光と保護膜５の表面で反射したレーザ光とが干渉し、
アルミニウム層部分からの反射光よりも強くなる。保護
膜５の膜厚ｄ１と酸化シリコン膜４の膜厚ｄ２の和を、
製造工程で管理することは、非常に困難であることか
ら、上式の関係が成立した半導体集積回路チップでは、
アルミニウム層のない部分からのレーザの反射光のピー
ク(b)を、アルミニウム層のある部分からのレーザの反
射光のピーク(a)と誤認識する場合があり、その結果と
して位置ぎめを誤まり、ヒューズの切断を、正確にでき
ないという問題があった。
本発明は、このような問題点を解決するもので、安定し
たアルミニウム層からのレーザの反射光のピークを得る
ことで、確実な位置ぎめを行ない、高歩留で、ヒューズ
切断処理を行うことを目的とするものである。
たアルミニウム層からのレーザの反射光のピークを得る
ことで、確実な位置ぎめを行ない、高歩留で、ヒューズ
切断処理を行うことを目的とするものである。
問題点を解決するための手段 この問題点を解決するために本発明は、シリコン基板上
に酸化シリコン膜、ついで、この酸化シリコン膜上にポ
リシリコン層を形成し、同ポリシリコン層上の所定位置
にアルミニウム層からなる、レーザ用アライメントマー
クを形成する工程をそなえたものである。
に酸化シリコン膜、ついで、この酸化シリコン膜上にポ
リシリコン層を形成し、同ポリシリコン層上の所定位置
にアルミニウム層からなる、レーザ用アライメントマー
クを形成する工程をそなえたものである。
作用 この構成によると、ポリシリコンの高いレーザ光吸収特
性によって、アルミニウム層部分からのレーザの反射光
量は、ポリシリコン部分からのレーザの反射光量よりも
多くなり、レーザの反射光のピークが、必ずアルミニウ
ム層部分の中央となり、確実に位置を確定することがで
きる。また、製造工程の変動により、半導体基板上に形
成される酸化シリコン膜層の膜厚が変動しても、この酸
化シリコン膜の上に形成するポリシリコンによってレー
ザ光が反射され、酸化シリコン膜層の膜厚に依存しない
ため、安定したレーザ光の反射の形状が得られることに
なる。
性によって、アルミニウム層部分からのレーザの反射光
量は、ポリシリコン部分からのレーザの反射光量よりも
多くなり、レーザの反射光のピークが、必ずアルミニウ
ム層部分の中央となり、確実に位置を確定することがで
きる。また、製造工程の変動により、半導体基板上に形
成される酸化シリコン膜層の膜厚が変動しても、この酸
化シリコン膜の上に形成するポリシリコンによってレー
ザ光が反射され、酸化シリコン膜層の膜厚に依存しない
ため、安定したレーザ光の反射の形状が得られることに
なる。
実施例 第１図は、本発明の一実施例によるレーザ用アライメン
トマークの平面図であり、半導体集積回路チップの表面
に酸化シリコン膜が形成されたシリコン基板１の周辺部
に形成されたポリシリコン層３上にアルミニウム層でな
るアライメントマーク２が形成してある。アライメント
マーク２は、幅約１０μｍ，長さ約１００μｍの長方形
で、長辺方向がチップの横方向と縦方向とになるように
互いに直交する方向の一対で形成する。
トマークの平面図であり、半導体集積回路チップの表面
に酸化シリコン膜が形成されたシリコン基板１の周辺部
に形成されたポリシリコン層３上にアルミニウム層でな
るアライメントマーク２が形成してある。アライメント
マーク２は、幅約１０μｍ，長さ約１００μｍの長方形
で、長辺方向がチップの横方向と縦方向とになるように
互いに直交する方向の一対で形成する。
第２図ａは、第１図のレーザ走査方向の構造断面図であ
る。シリコン基板１上に形成された酸化シリコン膜４上
に、ポリシリコン層３を、減圧気相化学成長により約４
００nmの膜厚となるよう形成した後、選択的エッチング
により約２００μｍ角の領域を残す。このポリシリコン
層３の上に、アルミニウム層２を約１０００nm、スパッ
タ蒸着により形成した後、選択的エッチングにより、幅
約１０μｍ，長さ約１００μｍの長方形の領域を形成
し、さらに、この上に、保護膜５を全面に形成したもの
である。
る。シリコン基板１上に形成された酸化シリコン膜４上
に、ポリシリコン層３を、減圧気相化学成長により約４
００nmの膜厚となるよう形成した後、選択的エッチング
により約２００μｍ角の領域を残す。このポリシリコン
層３の上に、アルミニウム層２を約１０００nm、スパッ
タ蒸着により形成した後、選択的エッチングにより、幅
約１０μｍ，長さ約１００μｍの長方形の領域を形成
し、さらに、この上に、保護膜５を全面に形成したもの
である。
この構造によれば、レーザ光のレーザ走査方向に対する
反射光量は、第２図ｂのようになり、ポリシリコン層３
はレーザ光をよく吸収するため、アルミニウム層２のな
い部分からのレーザ反射光量を少なくすることが可能と
なり、アルミニウム層２のある部分からのレーザ反射光
量が相対的に多くなる。
反射光量は、第２図ｂのようになり、ポリシリコン層３
はレーザ光をよく吸収するため、アルミニウム層２のな
い部分からのレーザ反射光量を少なくすることが可能と
なり、アルミニウム層２のある部分からのレーザ反射光
量が相対的に多くなる。
第３図は、本発明の別の実施例によるレーザ用アライメ
ントマークのレーザ走査方向の構造断面図である。第２
図ａと同様に、約２００μｍ角のポリシリコン層３を形
成後、約４００nmのリン・ケイ酸ガラス（ＰＳＧ）膜６
を全面に形成する。次に、アルミニウム層２を約１００
０nm、スパッタ蒸着により形成した後、選択的エッチン
グにより幅約１０μｍ、長さ約１００μｍの長方形の領
域を形成する。最後に保護膜５を全面に形成したもので
ある。ポリシリコン層３とアルミニウム層２との間にＰ
ＳＧ膜６が存在しても、ポリシリコン層３の吸収が大き
いため、アルミニウム層２のない部分からのレーザの反
射光量は、アルミニウム層２のある部分からのレーザの
反射光量よりも小さくなり、安定したアライメントマー
クのレーザの反射光を得ることができる。
ントマークのレーザ走査方向の構造断面図である。第２
図ａと同様に、約２００μｍ角のポリシリコン層３を形
成後、約４００nmのリン・ケイ酸ガラス（ＰＳＧ）膜６
を全面に形成する。次に、アルミニウム層２を約１００
０nm、スパッタ蒸着により形成した後、選択的エッチン
グにより幅約１０μｍ、長さ約１００μｍの長方形の領
域を形成する。最後に保護膜５を全面に形成したもので
ある。ポリシリコン層３とアルミニウム層２との間にＰ
ＳＧ膜６が存在しても、ポリシリコン層３の吸収が大き
いため、アルミニウム層２のない部分からのレーザの反
射光量は、アルミニウム層２のある部分からのレーザの
反射光量よりも小さくなり、安定したアライメントマー
クのレーザの反射光を得ることができる。
発明の効果 以上のように本発明によれば、安定したレーザの反射パ
ターンを得ることが可能となり、位置合せの誤認識によ
る歩留低下を防ぐという効果が得られる。
ターンを得ることが可能となり、位置合せの誤認識によ
る歩留低下を防ぐという効果が得られる。
第１図は本発明の一実施例におけるレーザ用アライメン
トマーク部分の平面図、第２図ａおよびｂはその断面図
およびレーザ走査方向の反射光量特性図、第３図は本発
明の他の実施例におけるレーザ用アライメントマーク部
分の断面図、第４図は従来例におけるレーザ用アライメ
ントマーク部分の平面図、第５図ａ，ｂはその断面図，
レーザ走査方向の反射光量特性図である。 １……シリコン基板、２……アルミニウム層アライメン
トマーク、３……ポリシリコン層、４……酸化シリコン
膜、５……保護膜、６……ＰＳＧ膜。
トマーク部分の平面図、第２図ａおよびｂはその断面図
およびレーザ走査方向の反射光量特性図、第３図は本発
明の他の実施例におけるレーザ用アライメントマーク部
分の断面図、第４図は従来例におけるレーザ用アライメ
ントマーク部分の平面図、第５図ａ，ｂはその断面図，
レーザ走査方向の反射光量特性図である。 １……シリコン基板、２……アルミニウム層アライメン
トマーク、３……ポリシリコン層、４……酸化シリコン
膜、５……保護膜、６……ＰＳＧ膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/82 9169−4Ｍ Ｈ０１Ｌ 21/82 Ｆ
Claims (2)
- 【請求項１】半導体基板上に酸化シリコン膜を形成し、
同酸化シリコン膜上にポリシリコン層を選択的に形成
し、同ポリシリコン層の表面にアルミニウム層よりなる
レーザ用アライメントマークを形成することを特徴とす
る半導体装置の製造方法。 - 【請求項２】ポリシリコン層上にケイ酸ガラス膜を形成
し、同ケイ酸ガラス膜の上表面にアルミニウム層よりな
るレーザ用アライメントマークを形成することを特徴と
する特許請求の範囲第１項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61266046A JPH0666240B2 (ja) | 1986-11-07 | 1986-11-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61266046A JPH0666240B2 (ja) | 1986-11-07 | 1986-11-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63119528A JPS63119528A (ja) | 1988-05-24 |
| JPH0666240B2 true JPH0666240B2 (ja) | 1994-08-24 |
Family
ID=17425642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61266046A Expired - Lifetime JPH0666240B2 (ja) | 1986-11-07 | 1986-11-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666240B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01272133A (ja) * | 1988-04-22 | 1989-10-31 | Mitsubishi Electric Corp | 半導体装置 |
| JPH02309620A (ja) * | 1989-05-24 | 1990-12-25 | Matsushita Electron Corp | 半導体集積回路 |
| US5696587A (en) * | 1994-12-14 | 1997-12-09 | United Microelectronics Corporation | Metal target for laser repair of dies |
| JP2006173218A (ja) * | 2004-12-14 | 2006-06-29 | Ricoh Co Ltd | 半導体ウェハ並びに半導体ウェハの位置決め方法及びレーザートリミング方法 |
| JP6076123B2 (ja) | 2013-02-14 | 2017-02-08 | オリンパス株式会社 | 半導体基板、撮像素子、および撮像装置 |
| CN109727920B (zh) * | 2018-12-18 | 2020-10-30 | 武汉华星光电半导体显示技术有限公司 | Tft基板的制作方法及tft基板 |
-
1986
- 1986-11-07 JP JP61266046A patent/JPH0666240B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63119528A (ja) | 1988-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635567B2 (en) | Method of producing alignment marks | |
| US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| KR950002171B1 (ko) | 얼라인먼트마크및반도체장치 | |
| US5786267A (en) | Method of making a semiconductor wafer with alignment marks | |
| US5128283A (en) | Method of forming mask alignment marks | |
| US6255189B1 (en) | Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern | |
| US5580831A (en) | Sawcut method of forming alignment marks on two faces of a substrate | |
| US6452284B1 (en) | Semiconductor device substrate and a process for altering a semiconductor device | |
| KR100246149B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0666240B2 (ja) | 半導体装置の製造方法 | |
| US5264310A (en) | Alignment mark having regions formed by energy beam irradiation therein and method of manufacturing the same | |
| JP2000323576A (ja) | 半導体装置の製造方法 | |
| JP2650182B2 (ja) | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 | |
| US6153941A (en) | Semiconductor registration measurement mark | |
| EP0230648B1 (en) | Method of forming an alignment mark | |
| US5614767A (en) | Alignment accuracy check pattern | |
| KR100317581B1 (ko) | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 | |
| JPS6211491B2 (ja) | ||
| JPH0555111A (ja) | 半導体装置の製造方法 | |
| JPH01272133A (ja) | 半導体装置 | |
| JPH07161684A (ja) | 半導体装置の製造方法 | |
| JPS61104637A (ja) | 半導体装置 | |
| JPS6097639A (ja) | 半導体装置の製造方法 | |
| JPS6154247B2 (ja) | ||
| JPH0613549A (ja) | 半導体装置 |