KR100752662B1 - 퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법 - Google Patents

퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법 Download PDF

Info

Publication number
KR100752662B1
KR100752662B1 KR1020060052592A KR20060052592A KR100752662B1 KR 100752662 B1 KR100752662 B1 KR 100752662B1 KR 1020060052592 A KR1020060052592 A KR 1020060052592A KR 20060052592 A KR20060052592 A KR 20060052592A KR 100752662 B1 KR100752662 B1 KR 100752662B1
Authority
KR
South Korea
Prior art keywords
fuse
check pattern
laser beam
semiconductor device
cutting
Prior art date
Application number
KR1020060052592A
Other languages
English (en)
Inventor
유경석
방광규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060052592A priority Critical patent/KR100752662B1/ko
Priority to US11/723,277 priority patent/US20070284577A1/en
Application granted granted Critical
Publication of KR100752662B1 publication Critical patent/KR100752662B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

퓨즈를 절단하기 위한 레이저 빔과 퓨즈와의 공정마진을 확보할 수 있는 퓨즈를 포함한 반도체소자 및 그 퓨즈의 절단 확인방법을 제공한다. 그 소자 및 방법은 동일한 피치를 이루면서 배치된 복수개의 퓨즈 및 퓨즈의 일측에 이격되어 배치되며, 퓨즈의 폭 및 높이와 동일한 폭과 높이로 퓨즈와 동일한 피치를 가진 체크(check)용 패턴을 포함하고, 체크용 패턴은 퓨즈를 절단하기 위한 레이저 빔과 동일한 레이저 빔에 의하여 손상되는 지의 여부를 확인한다.
퓨즈, 절단, 체크용 패턴, 레이저 빔

Description

퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법{Semiconductor device including fuse and method of identifying the cutting of fuse}
도 1은 레이저 빔에 의해 퓨즈를 절단하는 과정을 설명하기 위한 평면도이다.
도 2는 퓨즈를 절단하는 공정의 공정마진을 설명하기 위하여 도 1의 일부분을 나타낸 평면도이다.
도 3은 인접하는 퓨즈가 손상된 상태를 나타낸 사진이다.
도 4a는 본 발명에 의한 레이저 빔의 공정마진을 확인하는 과정을 설명하기 위한 평면도이고, 도 4b는 도 4a의 4B-4B선을 따라 절단한 단면도이다.
도 5a 내지 도 5e는 본 발명에 의한 체크용 패턴을 이용하여 공정마진을 확인하는 방법을 알아보기 위한 도면들이다.
도 6a 내지 도 6d는 본 발명에 의한 체크용 패턴의 조합을 예시적으로 나타낸 평면도들이다.
*도면의 주요부분에 대한 부호의 설명*
100; 기판 102; 절연막
200a; 절단이 필요한 퓨즈 200b; 절단이 필요하지 않은 퓨즈
300; 체크용 패턴 302; 도전라인
본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 특히 퓨즈를 포함하는 반도체소자 및 퓨즈의 절단 확인방법에 관한 것이다.
반도체소자, 예컨대 메모리 셀을 제조하는 데 있어서 항상 결함이 발생할 수 있으므로, 모든 메모리 셀이 정상적으로 동작하는 것은 현실적으로 불가능하다. 이러한 문제를 해결하기 위하여, 메모리 셀의 주변에 위치하는 리던던시 셀(redundancy cell)을 이용한다. 즉, 불량인 메모리 셀이 있을 경우 이에 연결된 퓨즈는 오픈(open)시키고, 퓨즈의 오픈에 의해 리던던시 셀을 구동시켜서 불량인 메모리 셀을 리던던시 셀로 대체한다. 따라서, 집적회로를 구성하는 메모리 셀에 불량이 발생하더라도 리던던시 셀에 의해 집적회로는 정상적으로 동작하게 된다. 이와 같이 결함을 제거하는 것을 리페어 공정이라고 한다.
일반적으로, 반도체소자에 적용되는 리페어 방식은 폴리실리콘 또는 금속 재질의 퓨즈의 일부를 절단하여 제거하는 방식을 사용한다. 퓨즈는 주로 일정한 직경의 레이저 빔을 이용하여 절단한다. 도 1은 레이저 빔에 의해 퓨즈를 절단하는 과정을 설명하기 위한 평면도로써, 예컨대, 절연막(10)과 같은 층 상에 절단이 필요한 퓨즈들(12a) 및 절단을 하지 않을 퓨즈들(12b)이 놓여 있으며, 절단이 필요한 퓨즈들(12a)는 ⅹ로 표시되어 있다. 즉, ⅹ 표시가 된 부분은 레이저 빔에 의해 절단될 부분이다.
도 2는 퓨즈를 절단하는 공정의 공정마진(d1)을 설명하기 위하여 도 1의 일부분을 나타낸 평면도이다. 도시된 바와 같이, 공정마진(d1)은 2ⅹ피치(pitch; d4)에서 퓨즈의 폭(d5), 레이저 빔(L)의 직경(d3) 및 설비오차(d2)를 뺀 값을 2로 나눈 값, 즉 d1 = (d4 - d5 - d3 - d2)/2이다. 공정마진(d1)이 너무 작으면, 레이저 빔(L)에 의해 인접하는 퓨즈들(12b)의 손상을 야기할 수 있다. 따라서, 퓨즈를 절단하는 공정의 공정마진(d1)을 정확하게 관리하는 것이 중요하다.
그런데, 레이저 빔(L)은 레이저 빔(L)의 중심이 절단하고자 하는 퓨즈(12a)의 중심에서 벗어나는 위치편차, 레이저 빔(L)이 상기 퓨즈(12a)의 상부면에 수직하게 입사하지 않는 레이저 빔(L)의 기울어짐, 레이저 빔(L)의 초점이 정확하게 형성되지 않아서 빔(L)의 직경(d3)이 변하는 초점오차 및 설비오차(d2)의 부정확 등에 의해 공정마진(d1)이 원하는 값과 달라질 수 있다. 공정마진(d1)이 확보되지 않은 상태에서 퓨즈를 절단하면, 도 3의 사진에서 예시한 바와 같이, 인접하는 퓨즈가 손상되는 현상(타원형으로 표시된 부분 참조)이 발생한다. 나아가, 리페어가 제대로 이루어졌는 지를 확인하는 테스트(BIN 테스트라고도 함)를 거친 퓨즈의 손상 유무는 수백 ~ 수천 개의 퓨즈를 동시에 검사해야 하며, 상술한 바와 같은 퓨즈의 손상 원인을 정확하게 파악하기는 어려운 문제이다.
한편, 반도체소자의 디자인 룰(design rule)이 감소함에 따라, 원하는 공정마진(d1)을 정확하게 확보하는 것이 더욱 어려워졌다. 따라서, 레이저 빔(L)의 위치와 레이저 빔(L)의 직경 등을 정확하게 확인하여 원하는 공정마진(d1)을 확보할 필요가 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 퓨즈를 절단하기 위한 레이저 빔과 퓨즈와의 공정마진을 확보할 수 있는 퓨즈를 포함한 반도체소자를 제공하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 퓨즈를 절단하기 위한 레이저 빔과 퓨즈와의 공정마진을 확인하는 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 퓨즈를 포함하는 반도체소자는 동일한 피치를 이루면서 배치된 복수개의 퓨즈 및 상기 퓨즈의 일측에 이격되어 배치되며, 상기 퓨즈의 폭 및 높이와 동일한 폭과 높이로 상기 퓨즈와 동일한 피치를 가진 체크(check)용 패턴을 포함하고, 상기 체크용 패턴은 상기 퓨즈를 절단하기 위한 레이저 빔과 동일한 레이저 빔에 의하여 손상되는 지의 여부를 확인한다.
상기 체크용 패턴은 상기 레이저 빔과 상기 절단하고자 하는 퓨즈에 인접하는 퓨즈와의 마진(margin)을 확인할 수 있다. 상기 체크용 패턴은 상기 레이저 빔의 위치, 기울어짐, 초점, 설비오차 및 에너지 중에서 적어도 하나를 확인할 수 있다.
또한, 상기 체크용 패턴은 상기 퓨즈의 일측에 상기 피치만큼 이격되어 배치될 수 있다. 상기 체크용 패턴은 상기 퓨즈에 조사된 상기 레이저 빔을 내재할 수 있는 형상을 가질 수 있다. 본 발명의 상기 체크용 패턴은 복수개의 사각형이 인접하여 이루어지거나, 서로 다른 변의 길이를 갖는 복수개의 사각형이 인접하여 이루어질 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 퓨즈의 절단 확인방법은 먼저 퓨즈의 일측에 이격되어 배치되며 상기 퓨즈의 폭 및 높이와 동일한 폭과 높이를 가진 체크용 패턴에 상기 퓨즈를 절단하기 위한 레이저 빔과 동일한 레이저 빔을 조사한다. 그후, 상기 레이저 빔에 의하여 상기 체크용 패턴이 손상되는 지의 여부를 확인한다.
본 발명의 실시예에 있어서 상기 레이저 빔을 조사하는 단계 이전에, 상기 퓨즈가 형성된 웨이퍼를 정렬한 후, 상기 퓨즈를 절단하기 위한 적정 에너지를 결정하는 단계를 더 포함할 수 있다.
상기 체크용 패턴이 손상되는 지의 여부는 상기 체크용 패턴의 적어도 일측이 손상되는 지를 확인할 수 있다. 또한, 서로 다른 직경을 가진 상기 레이저 빔에 의한 상기 체크용 패턴이 손상되는 지의 여부는 서로 다른 변의 길이를 가진 상기 체크용 패턴에 의해 확인할 수 있다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 실시예 전체에 걸쳐서 동일한 참조부호는 동일한 구성요소를 나타낸다.
본 발명의 실시예는 퓨즈를 절단하기 위한 레이저 빔과 퓨즈 간의 공정마진을 확보하기 위한 체크(check)용 패턴을 제시할 것이다. 체크용 패턴은 반도체소자의 단위 칩에 적어도 하나가 배치될 수 있다. 구체적으로, 단위 칩의 복수개의 퓨즈의 일측에 하나 이상이 배치될 수 있고, 리던던시(redundancy) 셀의 각각에 연결된 복수개의 퓨즈의 일측에 배치될 수 있다. 필요에 따라, 반도체소자의 단위 칩의 다양한 위치에 형성될 수 있다.
도 4a는 본 발명의 실시예의 레이저 빔에 의한 공정마진을 확인하는 과정을 설명하기 위한 평면도이고, 도 4b는 도 4a의 4B-4B선을 따라 절단한 단면도이다.
도 4a 및 도 4b를 참조하면, 기판(100), 예컨대 반도체기판 상에 도포된 절연막(102)과 같은 층 상에 절단이 필요한 퓨즈(200a)와 절단을 하지 않을 퓨즈(200b)이 놓여 있으며, 절단이 필요한 퓨즈들(200a)는 ⅹ로 표시되어 있다. 즉, ⅹ 표시가 된 부분은 레이저 빔에 의해 절단될 부분이다. 퓨즈(200)는 동일한 피치(pitch)를 이루면서 배치된다. 퓨즈(200)은 도전성 물질, 예를 들어 텅스텐(W), 텅스텐실리사이드(WSi) 및 알루미늄(Al)과 구리(Cu)합금 등으로 이루어질 수 있다. 이때, 참조번호 202는 퓨즈(200)의 접착성을 향상시키기 위한 층이다.
한편, 공정마진(d1)은 2ⅹ피치(pitch; d4)에서 퓨즈의 폭(d5), 레이저 빔(L)의 직경(d3) 및 설비오차(d2)를 뺀 값을 2로 나눈 값, 즉 d1 = (d4 - d5 - d3 - d2)/2이다. 공정마진(d1)은 퓨즈(200)의 일측에 소정의 간격만큼 이격되어 배치되며, 퓨즈(200)의 폭 및 높이와 동일한 폭과 높이를 가진 체크용 패턴(300)에 의 해 측정된다. 이때, 소정의 간격은 퓨즈(200)의 피치와 동일할 수 있다. 즉, 체크용 패턴(300)은 레이저 빔(L)에 의해 발생하는 공정마진(d1)을 확인한다. 이때, 체크용 패턴(300)은 퓨즈(200)와 동일한 피치(d4)를 갖는 것이 바람직하다.
체크용 패턴(300)은 각각 퓨즈(200)과 수직인 제1 방향, 예컨대 X 방향, 제1 방향과 수직인 제2 방향, 예컨대 Y 방향을 확인할 수 있고, 경우에 따라서는, 제1 방향과 제2 방향의 레이저 빔(L)의 공정마진(d1)을 동시에 확인할 수 있다. 도면에서는 체크용 패턴(300)이 일정한 폭을 가진 사각형 형태의 패턴을 제시하였으나, 체크용 패턴(300)은 레이저 빔(L)을 내재할 수 있으면, 그 형상은 제한하지 않는다. 체크용 패턴(300)은 평면적으로 보아 일정한 폭을 가진 정사각형의 형태를 갖는 것이 바람직하다. 체크용 패턴(300)이 손상되었는 지는 체크용 패턴(300)과 전기적으로 연결된 도전라인(302)에 흐르는 전류에 따른 체크용 패턴(300)의 저항변화에 의해 알아낼 수 있다. 다른 방법으로는 디스플레이에 나타난 체크용 패턴(300)을 육안으로 확인할 수 있다.
체크용 패턴(300)은 다음과 같이 공정에 의해 형성된다. 먼저 절연막(102) 상에 도전성 금속층을 도포하고, 통상의 리소그래피 공정에 의해 퓨즈(200)를 형성하는 것과 동시에 체크용 패턴(300)을 형성한다. 그후, 보호막으로써, 산화막 및 질화막을 더 도포한 후에, 퓨즈(200)가 형성된 부분과 체크용 패턴(300)의 형성된 부분의 상부의 상기 산화막 및 질화막의 일부를 절단하여 창(window)을 형성한다. 이와 같이, 본 발명의 체크용 패턴(300)은 퓨즈(200)을 형성하는 공정을 이용함으로써, 용이하게 형성할 수 있다.
도 5a 내지 도 5e는 본 발명의 실시예에 의한 체크용 패턴(300)을 이용하여 공정마진(d1)을 확인하는 방법을 알아보기 위한 도면들이다. 이때, 체크용 패턴(300)은 앞에서 설명한 바와 같이 정사각형의 형태를 갖는 것을 사용하였다.
도 5a 내지 도 5e를 참조하면, 체크용 패턴(300)은 퓨즈(200)과 수직인 제1 방향, 예컨대 X 방향의 레이저 빔(L)의 공정마진(d1)을 확인할 수 있다. 즉, 도 5a 와 같이 X방향의 체크용 패턴(300)의 오른쪽이 손상될 수 있고, 도 5b와 같이 X방향의 체크용 패턴(300)의 왼쪽이 손상될 수 있다. 체크용 패턴(300)의 손상은 공정마진(d1)을 확보하지 못하였다는 것을 의미하고, 상기 손상은 레이저 빔(L)의 중심이 절단하고자 하는 퓨즈(200a)의 중심에서 벗어나는 위치편차, 레이저 빔(L)이 상기 퓨즈(200a)의 상부면에 수직하게 입사하지 않는 레이저 빔(L)의 기울어짐, 레이저 빔(L)의 초점이 정확하게 형성되지 않아서 빔(L)의 직경(d3)이 변하는 초점오차 및 설비오차(d2)의 부정확 등에 의해 초래될 수 있다.
체크용 패턴(300)은 제1 방향과 수직인 제2 방향, 예컨대 Y방향의 레이저 빔(L)의 공정마진(d1)을 확인할 수 있다. 즉, 도 5c 와 같이 Y방향의 체크용 패턴(300)의 위쪽이 손상될 수 있고, 도 5d와 같이 Y방향의 체크용 패턴(300)의 아래쪽이 손상될 수 있다. 또한, 도 5e에서와 같이 제1 방향과 수직인 제2 방향의 레이저 빔(L)의 공정마진(d1)을 동시에 확인할 수 있다.
통상적으로, 퓨즈를 절단하기 위한 공정은 퓨즈가 형성된 웨이퍼를 정렬한 후, 퓨즈를 절단하기 위한 적정 에너지를 결정한다. 적정 에너지는 낮은 에너지로부터 높은 에너지, 예컨대 0.01 ~ 0.3μj(joule)을 0.01μj간격으로 스캔(scan)한 후에, 퓨즈를 절단하기 위한 적정 에너지를, 예컨대 0.05 ~ 0.2 μj 사이에서 결정한다. 본 발명의 체크용 패턴(300)은 체크용 패턴(300)의 손상여부를 확인하여 상기 적정 에너지를 용이하게 결정할 수 있다.
한편, 복수개의 사각형 형태의 체크용 패턴(300)을 조합하여 사용할 수 있다. 도 6a 내지 도 6d는 본 발명의 실시예에 의한 체크용 패턴(300)의 조합을 예시적으로 나타낸 평면도들이다.
도 6a 내지 도 6d를 참조하면, 하나의 단위 체크용 패턴(300)에 의해 정의된 내측 형상은 예컨대 도시된 바와 같이 세로 a와 가로 b를 갖는 사각형 형태이다. 패턴(300)은 폭 c를 가지며, 전체적으로 균일한 폭을 가진다. 이때, 세로 a와 가로 b의 길이는 동일한 것이 바람직하다. 도 6a는 단위 체크용 패턴(300)이 2개 모여서 X축 방향으로 배열된 것이며, 도 6b는 Y축 방향으로 배열된 것이다. 다만, 패턴(300)이 균일한 폭(c)을 가지도록 하였다. 이와 같이, 단위 체크용 패턴(300)을 2개로 조합하면, 배열된 방향에 따라 레이저 빔(L)의 공정마진(d1)을 2회 측정할 수 있다. 나아가, 단위 체크용 패턴(300)을 X축 방향과 Y축 방향으로 각각 2개씩 배열하면, 배열된 X, Y방향에 따라 공정마진(d1)을 각각 2회 측정할 수 있다.
한편, 체크용 패턴(300)은 서로 다른 변의 길이를 갖는 복수개의 사각형이 인접하여 이루어질 수 있다. 예컨대, 도 6d에서와 같이, 서로 다른 레이저 빔(L)의 직경에 맞추어 체크용 패턴(300)을 형성할 수 있다. 즉, 세로 a와 동일한 길이를 갖는 세로 a와, 가로 b에 비하여 작은 길이를 갖는 가로 d로 이루어진 패턴과 조합될 수 있다. 서로 다른 변의 길이를 갖는 패턴은 각각 서로 다른 용도의 퓨즈 공정 에 활용할 수 있다, 예를 들어, 세로 a와 가로 b로 이루어진 패턴은 피치가 약 2.0㎛인 퓨즈 패턴에 적용할 수 있고, 세로 a와 가로 d로 이루어진 패턴은 피치가 약 1.5㎛인 퓨즈 패턴에 적용할 수 있다.
이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
상술한 본 발명에 따른 퓨즈를 포함하는 반도체소자 및 퓨즈의 절단 확인방법에 의하면, 퓨즈의 일측에 이격되어 배치되며, 퓨즈의 폭 및 높이와 동일한 폭과 높이로 퓨즈와 동일한 피치를 가진 체크(check)용 패턴을 형성함으로써, 퓨즈를 절단하기 위한 레이저 빔과 퓨즈와의 공정마진을 확인할 수 있다.
또한, 체크용 패턴은 퓨즈를 형성하는 공정을 이용함으로써, 용이하게 형성할 수 있고, 나아가 체크용 패턴의 손상여부를 확인하여 퓨즈를 절단하기 위한 적정 에너지를 용이하게 결정할 수 있다.

Claims (17)

  1. 동일한 피치를 이루면서 배치된 복수개의 퓨즈; 및
    상기 퓨즈의 일측에 이격되어 배치되며, 상기 퓨즈의 폭 및 높이와 동일한 폭과 높이로 상기 퓨즈와 동일한 피치를 가진 체크(check)용 패턴을 포함하고,
    상기 체크용 패턴은 상기 퓨즈를 절단하기 위한 레이저 빔과 동일한 레이저 빔에 의하여 손상되는 지의 여부를 확인하는 것을 특징으로 하는 퓨즈를 포함하는 반도체소자.
  2. 제1항에 있어서, 상기 퓨즈는 도전성 물질로 이루어진 것을 특징으로 하는 퓨즈를 포함하는 반도체소자.
  3. 제1항에 있어서, 상기 체크용 패턴은 상기 레이저 빔과 상기 레이저 빔에 의해 절단하고자 하는 퓨즈에 인접하는 퓨즈와의 마진(margin)을 확인하는 것을 특징으로 하는 퓨즈를 포함하는 반도체소자.
  4. 제1항에 있어서, 상기 체크용 패턴은 상기 레이저 빔의 위치, 기울어짐, 초점, 설비오차 및 에너지 중에서 적어도 하나를 확인하는 것을 특징으로 하는 퓨즈를 포함하는 반도체소자.
  5. 제1항에 있어서, 상기 체크용 패턴은 하나의 칩에 적어도 하나가 배치되어 있는 것을 특징으로 하는 퓨즈를 포함하는 반도체소자.
  6. 제1항에 있어서, 상기 체크용 패턴은 상기 퓨즈의 일측에 상기 피치만큼 이격되어 배치된 것을 특징으로 하는 퓨즈를 포함하는 반도체소자.
  7. 제1항에 있어서, 상기 체크용 패턴은 상기 퓨즈에 조사된 상기 레이저 빔을 내재할 수 있는 형상을 갖는 것을 특징으로 하는 퓨즈를 포함하는 반도체소자.
  8. 제1항에 있어서, 상기 체크용 패턴은 상기 퓨즈와 수직인 제1 방향의 상기 레이저 빔을 확인하는 것을 특징으로 하는 퓨즈를 포함하는 반도체소자.
  9. 제1항에 있어서, 상기 체크용 패턴은 상기 퓨즈와 수직인 제1 방향의 상기 레이저 빔과 상기 제1 방향과 수직인 상기 레이저 빔을 동시에 확인하는 것을 특징으로 하는 퓨즈를 포함하는 반도체소자.
  10. 제1항에 있어서, 상기 체크용 패턴은 평면적으로 사각형의 형상을 갖는 것을 특징으로 하는 퓨즈를 포함하는 반도체소자.
  11. 제1항에 있어서, 상기 체크용 패턴은 평면적으로 정사각형의 형상을 갖는 것을 특징으로 하는 퓨즈를 포함하는 반도체소자.
  12. 제1항에 있어서, 상기 체크용 패턴은 복수개의 사각형이 인접하여 이루어지는 것을 특징으로 하는 퓨즈를 포함하는 반도체소자.
  13. 제1항에 있어서, 상기 체크용 패턴은 서로 다른 변의 길이를 갖는 복수개의 사각형이 인접하여 이루어지는 것을 특징으로 하는 퓨즈를 포함하는 반도체소자.
  14. 퓨즈의 일측에 이격되어 배치되며, 상기 퓨즈의 폭 및 높이와 동일한 폭과 높이를 가진 체크용 패턴에 상기 퓨즈를 절단하기 위한 레이저 빔과 동일한 레이저 빔을 조사하는 단계; 및
    상기 레이저 빔에 의하여 상기 체크용 패턴이 손상되는 지의 여부를 확인하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 퓨즈의 절단 확인방법.
  15. 제14항에 있어서, 상기 레이저 빔을 조사하는 단계 이전에,
    상기 퓨즈가 형성된 웨이퍼를 정렬한 후, 상기 퓨즈를 절단하기 위한 적정 에너지를 결정하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 퓨즈의 절단 확인방법.
  16. 제14항에 있어서, 상기 체크용 패턴이 손상되는 지의 여부는
    상기 체크용 패턴의 적어도 일측이 손상되는 지를 확인하는 것을 특징으로 하는 반도체소자의 퓨즈의 절단 확인방법.
  17. 제14항에 있어서, 서로 다른 직경을 가진 상기 레이저 빔에 의한 상기 체크용 패턴이 손상되는 지의 여부는,
    서로 다른 변의 길이를 가진 상기 체크용 패턴에 의해 확인하는 것을 특징으로 하는 반도체소자의 퓨즈의 절단 확인방법.
KR1020060052592A 2006-06-12 2006-06-12 퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법 KR100752662B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060052592A KR100752662B1 (ko) 2006-06-12 2006-06-12 퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법
US11/723,277 US20070284577A1 (en) 2006-06-12 2007-03-19 Semiconductor device including fuses and method of cutting the fuses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060052592A KR100752662B1 (ko) 2006-06-12 2006-06-12 퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법

Publications (1)

Publication Number Publication Date
KR100752662B1 true KR100752662B1 (ko) 2007-08-29

Family

ID=38615556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060052592A KR100752662B1 (ko) 2006-06-12 2006-06-12 퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법

Country Status (2)

Country Link
US (1) US20070284577A1 (ko)
KR (1) KR100752662B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809708B1 (ko) * 2006-10-17 2008-03-06 삼성전자주식회사 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로
KR101024763B1 (ko) * 2008-07-29 2011-03-24 주식회사 하이닉스반도체 반도체 소자의 리페어 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222460A (ja) * 1990-01-29 1991-10-01 Nec Corp 半導体集積回路装置
KR19980071366A (ko) * 1997-02-14 1998-10-26 가네꼬 히사시 레이저 메이크 링크 프로그래밍형의 퓨즈를 갖는 반도체장치
JPH1117010A (ja) 1997-06-25 1999-01-22 Nec Corp 半導体装置およびそのレーザーヒューズトリミング方法
JP2001357694A (ja) 2000-06-13 2001-12-26 Sharp Corp 半導体装置の冗長置換方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360988A (en) * 1991-06-27 1994-11-01 Hitachi, Ltd. Semiconductor integrated circuit device and methods for production thereof
US5731624A (en) * 1996-06-28 1998-03-24 International Business Machines Corporation Integrated pad and fuse structure for planar copper metallurgy
JP3081994B2 (ja) * 1997-10-22 2000-08-28 セイコーインスツルメンツ株式会社 半導体装置
JPH11154398A (ja) * 1997-11-20 1999-06-08 Oki Electric Ind Co Ltd 半導体記憶装置
JP3474415B2 (ja) * 1997-11-27 2003-12-08 株式会社東芝 半導体装置
JP3630999B2 (ja) * 1998-08-19 2005-03-23 富士通株式会社 半導体装置及びその製造方法
JP2000076898A (ja) * 1998-08-31 2000-03-14 Mitsubishi Electric Corp 半導体メモリ装置、その検査方法、および、その製造方法
KR100294346B1 (ko) * 1998-11-07 2001-07-12 허인구 제거가능한 토목용 앵커
TW459350B (en) * 1999-06-07 2001-10-11 Nippon Electric Co Semiconductor device with repair fuses and laser trimming method used therefor
KR100322543B1 (ko) * 1999-08-31 2002-03-18 윤종용 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법
KR100351050B1 (ko) * 1999-11-26 2002-09-10 삼성전자 주식회사 반도체소자의 퓨즈부 형성방법
JP2001250867A (ja) * 2000-03-07 2001-09-14 Fujitsu Ltd 半導体装置及びその製造方法
JP3907911B2 (ja) * 2000-03-30 2007-04-18 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
TW504792B (en) * 2001-04-06 2002-10-01 United Microelectronics Corp Method to form metal fuse
JP4225708B2 (ja) * 2001-06-12 2009-02-18 株式会社東芝 半導体装置
US6664141B1 (en) * 2001-08-10 2003-12-16 Lsi Logic Corporation Method of forming metal fuses in CMOS processes with copper interconnect
JP2003152087A (ja) * 2001-11-15 2003-05-23 Mitsubishi Electric Corp 半導体集積回路のレーザトリミングヒューズ検出装置およびその方法
TW540151B (en) * 2002-07-19 2003-07-01 Nanya Technology Corp Fuse structure
JP2004186314A (ja) * 2002-12-02 2004-07-02 Rohm Co Ltd 半導体集積回路装置
KR100534102B1 (ko) * 2004-04-21 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들
US20050250256A1 (en) * 2004-05-04 2005-11-10 Bing-Chang Wu Semiconductor device and fabricating method thereof
KR100663364B1 (ko) * 2005-07-12 2007-01-02 삼성전자주식회사 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222460A (ja) * 1990-01-29 1991-10-01 Nec Corp 半導体集積回路装置
KR19980071366A (ko) * 1997-02-14 1998-10-26 가네꼬 히사시 레이저 메이크 링크 프로그래밍형의 퓨즈를 갖는 반도체장치
JPH1117010A (ja) 1997-06-25 1999-01-22 Nec Corp 半導体装置およびそのレーザーヒューズトリミング方法
JP2001357694A (ja) 2000-06-13 2001-12-26 Sharp Corp 半導体装置の冗長置換方法

Also Published As

Publication number Publication date
US20070284577A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
US7632748B2 (en) Semiconductor device having a fuse barrier pattern and fabrication method thereof
KR100333633B1 (ko) 리페어용 퓨즈를 구비한 반도체 장치 및 퓨즈의 레이저트리밍 방법
US7642106B2 (en) Methods for identifying an allowable process margin for integrated circuits
KR20090070095A (ko) 반도체 소자 및 그 형성방법
JP2008066381A (ja) 半導体装置及びその製造方法
KR100752662B1 (ko) 퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법
US6380838B1 (en) Semiconductor device with repair fuses and laser trimming method used therefor
KR100316716B1 (ko) 다수개의 레이저 퓨즈들을 구비하는 반도체 메모리장치
KR20060112117A (ko) 반도체소자의 퓨즈 구조 및 그 형성방법
KR0126101B1 (ko) 리페어 마스크 형성방법
US7888770B2 (en) Fuse box for semiconductor device and method of forming same
US20090174028A1 (en) Fuse in a Semiconductor Device and Method for Forming the Same
KR100778860B1 (ko) 반도체 소자의 불량분석 방법
US6794763B2 (en) Semiconductor device and method of manufacturing the same
KR100909755B1 (ko) 반도체소자의 퓨즈 및 그 형성방법
KR101177483B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR101149052B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR101060714B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR20060011634A (ko) 효율적으로 결함셀을 리페어할 수 있는 반도체 메모리장치 및 그 제조방법
KR20090128102A (ko) 반도체 장치의 퓨즈 구조물 및 그의 형성 방법
JPH08274178A (ja) 半導体装置の製造方法
KR20100086846A (ko) 반도체 소자의 테스트 패턴 및 이를 이용한 퓨즈 두께 측정방법
KR100591132B1 (ko) 반도체 공정 마진 확인용 패턴
KR20050101024A (ko) 퓨즈 패턴을 갖는 반도체 장치
KR101102048B1 (ko) 반도체 소자의 퓨즈 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee