JP2996290B2 - 無停波切替回路 - Google Patents
無停波切替回路Info
- Publication number
- JP2996290B2 JP2996290B2 JP8086150A JP8615096A JP2996290B2 JP 2996290 B2 JP2996290 B2 JP 2996290B2 JP 8086150 A JP8086150 A JP 8086150A JP 8615096 A JP8615096 A JP 8615096A JP 2996290 B2 JP2996290 B2 JP 2996290B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- output
- switch
- switching circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は無停波切替回路に関
し、特にテレビジョン放送機に用いられる発振器の無停
波切替回路に関する。
し、特にテレビジョン放送機に用いられる発振器の無停
波切替回路に関する。
【０００２】
【従来の技術】従来、この種の切替回路は、無線送信機
に用いられる発振器の現用予備切替を行うため用いられ
ている。
に用いられる発振器の現用予備切替を行うため用いられ
ている。
【０００３】図３は、従来の切替回路の一例を示すブロ
ック図である。
ック図である。
【０００４】図３を参照して、２つの発振器１１及び１
２の出力は切替スイッチ１５で選択切替されて、その出
力端子からＰＬＬループの基準発振周波数入力へ出力さ
れる。
２の出力は切替スイッチ１５で選択切替されて、その出
力端子からＰＬＬループの基準発振周波数入力へ出力さ
れる。
【０００５】さらに、この種の切替回路として、例え
ば、特公昭６３−９４１４号公報には、ＰＬＬを含む無
線装置を現用・予備化して、切替の際、ＰＬＬの再引込
み時間を排除した技術が記載されている。つまり、図４
に示すように、現用及び予備送信部Ｔａ及びＴｂを備え
ており、切替回路ＳＷで選択的に現用及び予備送信部Ｔ
ａ及びＴｂをアンテナＡＮＴに接続している。なお、図
４において、ＤＤａ及びＤＤｂは送信差分変換回路、Ｍ
Ｄａ及びＭＤｂは変調器、ＬＯＳＣは送信局部発振器、
ＦＩＬａ及びＦＩＬｂは送信フィルタを表わす。
ば、特公昭６３−９４１４号公報には、ＰＬＬを含む無
線装置を現用・予備化して、切替の際、ＰＬＬの再引込
み時間を排除した技術が記載されている。つまり、図４
に示すように、現用及び予備送信部Ｔａ及びＴｂを備え
ており、切替回路ＳＷで選択的に現用及び予備送信部Ｔ
ａ及びＴｂをアンテナＡＮＴに接続している。なお、図
４において、ＤＤａ及びＤＤｂは送信差分変換回路、Ｍ
Ｄａ及びＭＤｂは変調器、ＬＯＳＣは送信局部発振器、
ＦＩＬａ及びＦＩＬｂは送信フィルタを表わす。
【０００６】加えて、実開昭６１−６８５３２号公報に
は、現用・予備２つの発振器について、予備発振器を現
用発振器に周波数同期させて、発振器に障害が発生した
際、周波数同期の制御ループを開放するとともに発振器
出力の現用・予備切替を行なって、後段のＰＬＬループ
へのクッションを緩和する技術が記載されている。つま
り、図５に示すように、現用発振器５１及び予備発振器
５２を備えており、現用発振器５１及び予備発振器５２
の出力はそれぞれレベル検出器５３及び５４でレベル検
出され、そのレベル検出結果が制御回路５５に与えられ
る。制御回路５５ではレベル検出結果に応じて切替スイ
ッチ５６を切替制御する。
は、現用・予備２つの発振器について、予備発振器を現
用発振器に周波数同期させて、発振器に障害が発生した
際、周波数同期の制御ループを開放するとともに発振器
出力の現用・予備切替を行なって、後段のＰＬＬループ
へのクッションを緩和する技術が記載されている。つま
り、図５に示すように、現用発振器５１及び予備発振器
５２を備えており、現用発振器５１及び予備発振器５２
の出力はそれぞれレベル検出器５３及び５４でレベル検
出され、そのレベル検出結果が制御回路５５に与えられ
る。制御回路５５ではレベル検出結果に応じて切替スイ
ッチ５６を切替制御する。
【０００７】図示の切替回路では、切替スイッチ５７及
び５８を備えており、これら切替スイッチ５７及び５８
は制御回路５５で切替制御される。即ち、切替スイッチ
５７及び５８を介して現用発振器５１及び予備発振器５
２の出力は周波数比較回路５９に与えられ、周波数比較
回路５９の出力に応じて現用発振器５１及び予備発振器
５２が周波数同期される。
び５８を備えており、これら切替スイッチ５７及び５８
は制御回路５５で切替制御される。即ち、切替スイッチ
５７及び５８を介して現用発振器５１及び予備発振器５
２の出力は周波数比較回路５９に与えられ、周波数比較
回路５９の出力に応じて現用発振器５１及び予備発振器
５２が周波数同期される。
【０００８】
【発明が解決しようとする課題】ところで、従来の切替
回路では、２つの発振器を現用・予備切替する際に信号
の出力が不可避的に瞬断する。この結果、後段のＰＬＬ
回路の入力も瞬断することになり、この瞬断によってＰ
ＬＬ再引込み時間がかかってしまうという問題点があ
る。
回路では、２つの発振器を現用・予備切替する際に信号
の出力が不可避的に瞬断する。この結果、後段のＰＬＬ
回路の入力も瞬断することになり、この瞬断によってＰ
ＬＬ再引込み時間がかかってしまうという問題点があ
る。
【０００９】このように、従来の切替回路では、ＰＬＬ
の同期が外れるため数秒間の再引込み時間を要してお
り、その結果、数秒間停波に至ってしまう。
の同期が外れるため数秒間の再引込み時間を要してお
り、その結果、数秒間停波に至ってしまう。
【００１０】さらに、ＰＬＬを含む無線装置を現用・予
備とした場合、発振器自体のコストに比べ、ＰＬＬを含
む無線装置のコストは非常に大きなから、このような無
線装置を現用・予備として２台容易することは経済的に
負担があまりにも大きくなってしまう。つまり、コスト
が増大してしまう。
備とした場合、発振器自体のコストに比べ、ＰＬＬを含
む無線装置のコストは非常に大きなから、このような無
線装置を現用・予備として２台容易することは経済的に
負担があまりにも大きくなってしまう。つまり、コスト
が増大してしまう。
【００１１】このように、基準発振器のみを現用・予備
とするのではなく、ＰＬＬを含む無線装置を現用・予備
とした場合、基準発振器のコストに比べＰＬＬを含む無
線装置のコストは非常に大きから、経済的に不合理とな
ってしまう。
とするのではなく、ＰＬＬを含む無線装置を現用・予備
とした場合、基準発振器のコストに比べＰＬＬを含む無
線装置のコストは非常に大きから、経済的に不合理とな
ってしまう。
【００１２】本発明の目的は、発振器の切替が停波を伴
なわず行なうことができる無停波切替回路を提供するこ
とにある。つまり、本発明の目的は、テレビジョン放送
機の基準発振器の現用・予備切替時に基準周波数が瞬断
せず、この基準周波数をもとに構成されている各ステー
ジのＰＬＬの同期が外れずに無瞬断で切替えられるこの
できる無停波切替回路を提供することにある。
なわず行なうことができる無停波切替回路を提供するこ
とにある。つまり、本発明の目的は、テレビジョン放送
機の基準発振器の現用・予備切替時に基準周波数が瞬断
せず、この基準周波数をもとに構成されている各ステー
ジのＰＬＬの同期が外れずに無瞬断で切替えられるこの
できる無停波切替回路を提供することにある。
【００１３】
【課題を解決するための手段】本発明によれば、現用発
振器及び予備発振器を備える無線送信機に用いられ、前
記現用発振器の出力を減衰して第１の減衰出力を得る第
１の可変減衰器と、前記予備発振器の出力を減衰して第
２の減衰出力を得る第２の可変減衰器と、前記第１及び
前記第２の可変減衰器に接続された第１及び第２のスイ
ッチと、前記第１及び前記第２のスイッチに接続された
合成器と、現用予備切替の際、前記第２のスイッチを制
御して前記第２の減衰出力を前記合成器に与えるととも
に前記第１の可変減衰器を制御して前記第１の減衰出力
を予め定められたレベルに減衰した後前記第１のスイッ
チを制御して前記第１の減衰出力と前記合成器との接続
を断とする制御回路とを有することを特徴とする無停波
切替回路が得られる。
振器及び予備発振器を備える無線送信機に用いられ、前
記現用発振器の出力を減衰して第１の減衰出力を得る第
１の可変減衰器と、前記予備発振器の出力を減衰して第
２の減衰出力を得る第２の可変減衰器と、前記第１及び
前記第２の可変減衰器に接続された第１及び第２のスイ
ッチと、前記第１及び前記第２のスイッチに接続された
合成器と、現用予備切替の際、前記第２のスイッチを制
御して前記第２の減衰出力を前記合成器に与えるととも
に前記第１の可変減衰器を制御して前記第１の減衰出力
を予め定められたレベルに減衰した後前記第１のスイッ
チを制御して前記第１の減衰出力と前記合成器との接続
を断とする制御回路とを有することを特徴とする無停波
切替回路が得られる。
【００１４】上述のように現用・予備２つの発振器の出
力はそれぞれ第１及び第２の可変減衰器を介して第１及
び第２のスイッチに導かれる。
力はそれぞれ第１及び第２の可変減衰器を介して第１及
び第２のスイッチに導かれる。
【００１５】ここで、現用発振器から予備発振器への切
替の際には、現用発振器出力に設けた可変減衰器（第１
の可変減衰器）を制御して、２つの発振器の出力周波数
によるビート周波数の影響が本切替回路の次段に配置さ
れたＰＬＬ回路に及ばない程度まで現用発振器出力レベ
ルを減衰させる。同時に、予備発振器側のスイッチをＯ
Ｎして、その直後に、現用発振器側のスイッチをＯＦＦ
する。従って、本切替回路の次段に配置されたＰＬＬ回
路へ信号が瞬断することなく供給され、発振器の切替に
おけるＰＬＬの瞬断が回避できる。
替の際には、現用発振器出力に設けた可変減衰器（第１
の可変減衰器）を制御して、２つの発振器の出力周波数
によるビート周波数の影響が本切替回路の次段に配置さ
れたＰＬＬ回路に及ばない程度まで現用発振器出力レベ
ルを減衰させる。同時に、予備発振器側のスイッチをＯ
Ｎして、その直後に、現用発振器側のスイッチをＯＦＦ
する。従って、本切替回路の次段に配置されたＰＬＬ回
路へ信号が瞬断することなく供給され、発振器の切替に
おけるＰＬＬの瞬断が回避できる。
【００１６】
【発明の実施の形態】以下本発明について図面を参照し
て説明する。
て説明する。
【００１７】図１は本発明による無停波切替回路の第３
の例を示すブロック図である。
の例を示すブロック図である。
【００１８】図１を参照して、発振器１１及び１２の出
力信号はそれぞれ可変アッテネータ２２及び２３を介し
て、それぞれスイッチ１５及び１６に与えられる。スイ
ッチ１５及び１６は制御回路１４からのオンオフ（ＯＮ
−ＯＦＦ）制御命令に応じて発振器１１及び１２からの
出力信号を切替えることになる。そして、スイッチ１５
及び１６からの出力信号は２合成器１７に入力され、２
合成器１７で合成された信号が出力される。
力信号はそれぞれ可変アッテネータ２２及び２３を介し
て、それぞれスイッチ１５及び１６に与えられる。スイ
ッチ１５及び１６は制御回路１４からのオンオフ（ＯＮ
−ＯＦＦ）制御命令に応じて発振器１１及び１２からの
出力信号を切替えることになる。そして、スイッチ１５
及び１６からの出力信号は２合成器１７に入力され、２
合成器１７で合成された信号が出力される。
【００１９】制御回路１４は制御シーケンスによってス
イッチ１５及び１６にオンオフ制御命令を送出してお
り、さらに、制御回路１４は可変アッテネータ２２及び
２３に制御命令を送出する。
イッチ１５及び１６にオンオフ制御命令を送出してお
り、さらに、制御回路１４は可変アッテネータ２２及び
２３に制御命令を送出する。
【００２０】図２を参照して、図１に示す切替回路の動
作について説明する。
作について説明する。
【００２１】前述のように、発振器１１の出力信号は可
変アッテネータ２２を介してスイッチ１５を経て２合成
器１７の一入力端子に入力される。また、発振器１２の
出力信号は可変アッテネータ２３及びスイッチ１６を介
して２合成器１７の他方の入力端子に入力される。
変アッテネータ２２を介してスイッチ１５を経て２合成
器１７の一入力端子に入力される。また、発振器１２の
出力信号は可変アッテネータ２３及びスイッチ１６を介
して２合成器１７の他方の入力端子に入力される。
【００２２】いま、発振器１１を現用発振器として、発
振器１２を予備発振器として使用している状態を初期状
態とする。現用・予備切替を行なうと、制御回路１４か
ら可変アッテネータ２２に対し制御命令が出力され、予
め設定されたレベル、つまり、発振器１１と発振器１２
との出力を２合成器１７で合成して得られた信号におけ
る２つの発振器のビート周波数がＰＬＬ回路３１の動作
に支障しないようになるレベルまで減衰される。
振器１２を予備発振器として使用している状態を初期状
態とする。現用・予備切替を行なうと、制御回路１４か
ら可変アッテネータ２２に対し制御命令が出力され、予
め設定されたレベル、つまり、発振器１１と発振器１２
との出力を２合成器１７で合成して得られた信号におけ
る２つの発振器のビート周波数がＰＬＬ回路３１の動作
に支障しないようになるレベルまで減衰される。
【００２３】同時に、制御回路１４からスイッチ１６に
オン制御命令が出力され、スイッチ１６がＯＮする。こ
の後、スイッチ１５にオフ制御命令が出力され、スイッ
チ１５がＯＦＦする。
オン制御命令が出力され、スイッチ１６がＯＮする。こ
の後、スイッチ１５にオフ制御命令が出力され、スイッ
チ１５がＯＦＦする。
【００２４】スイッチ１６がＯＮし、スイッチ１５がＯ
ＦＦするまでの間、２合成器１７の出力はレベルが上昇
するが、切替完了とともに元のレベルに戻り、無瞬断で
切替が完了する。
ＦＦするまでの間、２合成器１７の出力はレベルが上昇
するが、切替完了とともに元のレベルに戻り、無瞬断で
切替が完了する。
【００２５】２合成器１７の出力はＰＬＬ回路３１の基
準周波数入力に入力される。ＰＬＬ回路３１にはスイッ
チ１６がＯＮし、スイッチ１５がＯＦＦするまでの間、
２つの発振器の出力信号の合成信号が基準周波数入力と
して入力されるが、既に可変アッタネータ２２によって
２つの発振器の周波数によるビート周波数の影響が出な
いレベルになっているため、ＰＬＬ回路３１の動作に支
障はなく、無瞬断で切替が完了する。
準周波数入力に入力される。ＰＬＬ回路３１にはスイッ
チ１６がＯＮし、スイッチ１５がＯＦＦするまでの間、
２つの発振器の出力信号の合成信号が基準周波数入力と
して入力されるが、既に可変アッタネータ２２によって
２つの発振器の周波数によるビート周波数の影響が出な
いレベルになっているため、ＰＬＬ回路３１の動作に支
障はなく、無瞬断で切替が完了する。
【００２６】
【発明の効果】以上説明したように、本発明では発振器
の切替を行なう際に、後段のＰＬＬ回路の基準周波数が
瞬断することがなく、ＰＬＬ回路の同期外れが発生する
ことがない。その結果、例えば、放送用送信機において
送信出力が瞬断されることがない。
の切替を行なう際に、後段のＰＬＬ回路の基準周波数が
瞬断することがなく、ＰＬＬ回路の同期外れが発生する
ことがない。その結果、例えば、放送用送信機において
送信出力が瞬断されることがない。
【図１】本発明による無停波切替回路の一例を示すブロ
ック図である。
ック図である。
【図２】図１に示す無停波切替回路を用いたＰＬＬルー
プを説明するためのブロック図である。
プを説明するためのブロック図である。
【図３】従来の発振器切替回路の一例を示すブロック図
である。
である。
【図４】従来の発振器切替回路の他の例を示すブロック
図である。
図である。
【図５】従来の発振器切替回路のさらに他の例を示すブ
ロック図である。
ロック図である。
１１，１２ 発振器 １４ 制御回路 １５，１６ スイッチ １７ ２合成器 ２２，２３ 可変アッテネータ ３１ ＰＬＬ回路 ３３ 位相比較器 ３４ 電圧制御発振器（ＶＣＸＯ） ３６ ２分配器
Claims (1)
- 【請求項１】 現用発振器及び予備発振器を備える無線
送信機に用いられ、前記現用発振器の出力を減衰して第
１の減衰出力を得る第１の可変減衰器と、前記予備発振
器の出力を減衰して第２の減衰出力を得る第２の可変減
衰器と、前記第１及び前記第２の可変減衰器に接続され
た第１及び第２のスイッチと、前記第１及び前記第２の
スイッチに接続された合成器と、現用予備切替の際、前
記第２のスイッチを制御して前記第２の減衰出力を前記
合成器に与えるとともに前記第１の可変減衰器を制御し
て前記第１の減衰出力を予め定められたレベルに減衰し
た後前記第１のスイッチを制御して前記第１の減衰出力
と前記合成器との接続を断とする制御回路とを有するこ
とを特徴とする無停波切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8086150A JP2996290B2 (ja) | 1996-04-09 | 1996-04-09 | 無停波切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8086150A JP2996290B2 (ja) | 1996-04-09 | 1996-04-09 | 無停波切替回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09284182A JPH09284182A (ja) | 1997-10-31 |
| JP2996290B2 true JP2996290B2 (ja) | 1999-12-27 |
Family
ID=13878717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8086150A Expired - Fee Related JP2996290B2 (ja) | 1996-04-09 | 1996-04-09 | 無停波切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2996290B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3457572A4 (en) * | 2016-05-31 | 2019-06-12 | Huawei Technologies Co., Ltd. | CLOCK GENERATING CIRCUIT AND CLOCK SIGNAL GENERATING METHOD |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9395745B2 (en) | 2014-02-10 | 2016-07-19 | Analog Devices, Inc. | Redundant clock switchover |
-
1996
- 1996-04-09 JP JP8086150A patent/JP2996290B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3457572A4 (en) * | 2016-05-31 | 2019-06-12 | Huawei Technologies Co., Ltd. | CLOCK GENERATING CIRCUIT AND CLOCK SIGNAL GENERATING METHOD |
| US10778234B2 (en) | 2016-05-31 | 2020-09-15 | Huawei Technologies Co., Ltd. | Clock generation circuit and clock signal generation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09284182A (ja) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100224102B1 (ko) | 이중 대역 셀룰러 전화에 이용되는 중간주파수 선택장치 및 방법 | |
| US6006078A (en) | Receiver with improved lock-up time and high tuning stability | |
| JP2996290B2 (ja) | 無停波切替回路 | |
| JP3309904B2 (ja) | 無線用送受信機 | |
| JPH0389720A (ja) | ラジオ受信機 | |
| JP2658926B2 (ja) | 局部発振信号の同期装置 | |
| JP3838030B2 (ja) | 高周波信号受信装置 | |
| JP3932248B2 (ja) | ダイレクトコンバージョン式チューナを内蔵する受信機 | |
| JPH07250005A (ja) | Ｆｍ受信装置 | |
| JPS639414B2 (ja) | ||
| JPH08316862A (ja) | ラジオ受信機 | |
| JP3749075B2 (ja) | 発振出力切替装置及び無線電話装置 | |
| JP2003032320A (ja) | ヒットレス切替回路を具備するデジタル無線通信装置 | |
| JP3072667B2 (ja) | スーパーヘテロダイン受信機 | |
| JPH09284132A (ja) | Ｐｌｌ回路 | |
| JP3260567B2 (ja) | クロック生成回路 | |
| KR200204374Y1 (ko) | 무선가입자망의 기지국용 발진장치 | |
| JPH02224530A (ja) | チューナ選局装置 | |
| JPH05284017A (ja) | Ｐｌｌ回路 | |
| JPH0832465A (ja) | 周波数シンセサイザ | |
| JPH04227124A (ja) | 無線送信装置 | |
| JPS61230434A (ja) | 現用予備切替方式 | |
| JPH08242143A (ja) | チューニング回路 | |
| JP2001313575A (ja) | 遠隔制御無線システム | |
| JPH02253724A (ja) | ディジタル無線電話装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |