JP2963437B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2963437B2 JP2963437B2 JP10140706A JP14070698A JP2963437B2 JP 2963437 B2 JP2963437 B2 JP 2963437B2 JP 10140706 A JP10140706 A JP 10140706A JP 14070698 A JP14070698 A JP 14070698A JP 2963437 B2 JP2963437 B2 JP 2963437B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- liquid crystal
- crystal display
- display device
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
(Thin Film Transistor;以下“TFT”という)等をス
イッチマトリクス(Switch Matrix)に利用する液晶表示
装置に関するもので、特にデジタルビデオデータにより
駆動されることに適合した液晶表示装置に関する。
像を提供するための方案として、既存のアナログ映像信
号の代わりに、情報の圧縮が容易なデジタル映像信号で
転送する方式へ転換されつつある趨勢である。それによ
り、映像表示装置の一種類の液晶表示パネルも、既存の
アナログ映像信号の代わりにデジタル映像信号により駆
動されることができるように開発されている。このよう
な開発努力により出現されるようになったデジタル方式
の液晶表示装置は図1の図示のとおり、液晶表示パネル
(10)のゲートライン等(GL)を駆動するためのゲ
ートドライバ(Gate Driver、12)と、液晶表示パネル
(10)のデータライン等(DL)を一定な個数づつ分
割駆動するための多数のデータドライバ集積回路等(Dat
a Driver Integrated Circuit;以下“D−ICとい
う)(14)を備える。液晶表示パネル(10)には、
ゲートライン等(GL)とデータライン等(DL)の交
差部等にTFT等(図示されていない)が設置され、共
にこのTFT等のそれぞれには液晶セル等が接続されて
いる。ゲートドライバ(12)は、ゲート制御信号によ
りフレーム期間毎に水平走査期間づつゲートライン等
(GL)を順次的に駆動する。すなわち、ゲートドライ
バ(12)は、液晶表示パネル(10)に含まれたTF
T等を1ライン分づつ順次的に駆動する。一方、D−I
C等(14)は、データ制御信号により水平走査期間毎
にビデオデータをアナログ信号の形態に変換し、その変
換されたアナログビデオ信号をデータライン等(DL)
に供給する。これを詳細に説明すると、D−IC等(1
4)のそれぞれは、自分の出力ライン数に該当するビデ
オデータを入力して、その入力されたビデオデータ等を
アナログビデオ信号等に変換する。そして、D−IC等
(14)のそれぞれは、アナログビデオ信号等を、自分
の出力ライン等に接続されたデータライン等(DL)に
供給するようになる。そうすると、1ライン分のTFT
等にそれぞれ接続された1ライン分の液晶セル等は、そ
れぞれのビデオ信号の電圧レベルによって光透過率を調
節するようになる。このような構成のデジタル液晶表示
装置は、D−IC等(14)が自分の出力端子に該当す
る数のデータライン等のみを駆動することができるの
で、多数のD−IC等(14)が必要とされ、共に回路
構成及び嵩が大きくならざるをえなかった状況であっ
た。このようなデジタル液晶表示装置の短所を解消する
ために、1ラインのデータライン等を時分割駆動する時
分割方式の液晶表示装置が提案された。この時分割方式
の液晶表示装置は、タナカ(Tanaka)らにより、1993
年度IEEEの刊行物を通し、“An LCD Add
ressed by a−Si:H TFTs wit
h Peripheral poly−Si TFT
Circuits”という題目で発表されてから、更に
カト(Kato)らにより、“Euro Display ’
96”という論文集において、“Ar+ LaserA
nnealed Poly−Si TFTs for
LargeArea LCDs”という題目で発表され
た。この論文等によると、時分割方式の液晶表示装置
は、ポリクリスタルシリコン(Polycrystalline Si)とア
モルファスシリコン(Amorphous si)の二重層を有するよ
うにTFT等を形成し、TFT等のオン/オフ速度を向
上させた。併せて、時分割方式の液晶表示装置では、D
−IC等のそれぞれの出力端子等とデータライン等との
間にデマルチプレクサを介在させ、データライン等が時
分割的に駆動される。それにより、時分割方式の液晶表
示装置は、D−ICの所要量を少なくとも1/2以下に
減少させることができた。このような時分割方式の液晶
表示装置では、デマルチプレクサが遠く離れているデー
タライン等を切換するので、1つのデマルチプレクサに
より駆動されるデータライン等間の距離が大きくなる。
それにより、液晶表示パネル上の配線構造が複雑となる
ことはいうまでもなく、ビデオ信号が歪曲されるおそれ
がある。併せて、D−IC等は1ライン分のビデオデー
タを順次的にサンプリングしなければならないので、1
ライン分のビデオデータ数に該当する周波数のサンプリ
ングクロックがD−IC等に供給されなければならな
い。
は回路構成と配線構造とを簡素化することができる液晶
表示装置を提供することにある。本発明の他の目的は、
ビデオデータのサンプリング周期を遅くすることができ
る液晶表示装置を提供することにある。
装置は、複数個の画素からなる画素マトリクスと、前記
画素間に行方向に位置する複数個のゲートラインと、前
記画素間に列方向に位置して行方向の複数個の画素から
なる画素行にビデオ信号を印加することができる複数個
のデータラインを有する液晶パネルと、第1ストリーム
の第1デジタルデータを入力として前記画素行の一部の
画素に対応する第2ストリームの第1ストリームの第2
デジタルデータで再配列するデータ再配列手段と、前記
第2デジタルデータを前記データ再配列手段から供給さ
れてアナログビデオ信号で変換して出力するデータドラ
イバ回路と、前記データドライバ回路の一つの出力部の
アナログビデオ信号を前記複数個のデータラインのうち
の少なくとも2個のデータラインに時分割して印加する
デマルチプレクサとを備え、前記画素行のうちの前記第
1デジタルデータのストリームに対応する画素などの間
の間隙は前記画素行のうちの第2デジタルデータのスト
リームに対応する画素などの間の間隙より小さいことを
特徴とする液晶表示装置。本発明による液晶表示装置
は、1ライン分のビデオデータを再整列し、液晶パネル
上の1ライン分のTFTの中の隣接したTFTが順次的
に駆動されるようにすると共に、同時に駆動されるTF
Tを分散させることができる。それにより、本発明の液
晶表示装置では、D−ICと画素マトリクスとの間の配
線構造が簡素化される。また、本発明では、D−ICが
同時にビデオデータをサンプリングするようにすること
により、D−ICは周波数が低いサンプリングクロック
の周波数を使用することができる。
目的及び利点等は添付図面を参照してから、好ましい実
施の形態に関する詳細な説明を通して明らかになる。以
下、本発明の好ましい実施の形態を、添付の図2乃至図
7を参照して詳細に説明する。図2を参照すると、画素
マトリクス(20)のゲートライン等(GM1乃至GM
600)を駆動するためのゲートドライバ(22)と、
画素マトリクス(20)のデータライン等(DL1乃至
DL2400)を駆動するためのD−IC等(24a、
24b)を備える、本発明の実施の形態による液晶表示
装置が図示されている。この画素マトリクス(20)
は、ゲートライン等(GM1乃至GM600)とデータ
ライン等(DL1乃至DL2400)との交差地点等に
それぞれ配置された600×2400個の画像素子等を
含んで、600×800個の画素を有する画像を表示す
るようになる。画像素子等はそれぞれ1つのTFTと1
つの液晶セルとから構成され、この画像素子に含まれた
TFTのゲート電極とデータ電極とは、ゲートライン
(GM)とデータライン(DL)にそれぞれ接続され
る。2400個のデータライン等(DL1乃至DL24
00)は赤色(R)用の画像素子等、緑色(G)用の画
像素子等、そして青色(B)用の画像素子等を駆動する
ために800個づつ割り当てられる。これ等の赤色
(R)用、緑色(G)用及び青色(B)用のデータライ
ン等は、交替に配列される。ゲートドライバ(22)
は、ゲート制御信号等によりフレーム期間毎に水平走査
期間づつ順次的にゲートライン等(GL)を駆動する。
このゲートドライバ(22)により、画素マトリクス
(20)に含まれたTFT等は、2400個づつ順次的
にターンオン(Turn-on)され、2400個のデータライ
ン(DL1乃至DL2400)を2400個の液晶セル
等にそれぞれ接続させる。一方、D−IC等(24a、
24b)のそれぞれは、水平走査期間毎に多数のビデオ
データをサンプリングすると共に、そのサンプリングさ
れた多数のビデオデータをアナログビデオ信号等に変換
する。そして、D−IC等(24a、24b)のそれぞ
れは、ビデオ信号等をデータライン等(DL)に供給す
る。そうすると、ターンオンされたTFT等に接続され
た液晶セル等は、それぞれデータライン(DL)からの
ビデオ信号の電圧レベルによって光透過率を調節するよ
うになる。液晶表示装置は、D−IC等(24a、24
b)の出力端子等(LD1乃至LD600)にそれぞれ
接続されたデマルチプレクサ等(MUX1乃至MUX6
00)を追加で備える。これ等のデマルチプレクサ(M
UX1乃至MUX600)は、それぞれ互いに隣接した
4個のデータライン等(DLi乃至DLi+3)に接続
される。そしてこれ等のデマルチプレクサ等(MUX1
乃至MUX600)は、それぞれ第1乃至第4選択信号
(SEL1乃至SEL4)により、D−IC(24)の
出力端子(LD)からのビデオ信号を4個のデータライ
ン等(DLi乃至DLi+3)に順次的に供給する。そ
のために、このデマルチプレクサ等(MUX1乃至MU
X600)のそれぞれは、D−IC(24)の出力端子
(LD)と4個のデータライン等(DLi乃至DLi+
3)の間にそれぞれ接続された4個のMOSトランジス
タ(MN1乃至MN4)を備える。デマルチプレクサ
(MUX)に含まれた4個のMOSトランジスタ等(M
N1乃至MN4)は、第1乃至第4選択信号(SEL1
乃至SEL4)を1個づつ自分らのゲート電極側にそれ
ぞれ入力する。第1乃至第4選択信号(SEL1乃至S
EL4)は、水平同期信号と同一な周波数を有する。そ
して、第1乃至第4選択信号(SEL1乃至SEL4)
は、互いに順次的で反復的に進行されるイネーブル区
間、すなわちハイ論理区間を有する。それにより、デマ
ルチプレクサ(MUX)に含まれた4個のMOSトラン
ジスタ等(MN1乃至MN4)は、水平走査期間毎に順
次的にターンオンされ、4個のデータライン(DLi乃
至DLi+3)が順次的にD−IC(24)の出力端子
(LD)に接続されるようにする。この4個のMOSト
ランジスタ等(MN1乃至MN4)は、スイッチ機能を
有する回路素子等に代置されることもできる。そして、
デマルチプレクサ等(MUX1乃至MUX600)は、
画素マトリクス(20)及びゲートドライバ(22)と
共に同一なガラス基板(28)上に形成される。ここに
おいて、デマルチプレクサ等(MUX1乃至MUX60
0)は、画素マトリクス(20)の上側(すなわち、ガ
ラス基板(28)の上端)に、そしてゲートドライバ
(22)は画素マトリクス(20)の端(すなわち、ガ
ラス基板(28)の端)にそれぞれ位置する。また、液
晶表示装置にはD−IC等(24a、24b)に供給さ
れるビデオデータを再整列させ、その再整列されたビデ
オデータをD−IC等(24a、24b)に供給するデ
ータ再整列部(26)が設置されている。このデータ再
整列部(26)は、それぞれ赤色用バス(MRB)、緑
色用バス(MGB)及び青色用バス(MBB)を経由し
て入力される赤色データ(R)ストリーム、緑色データ
(G)ストリーム及び青色データ(B)ストリームを、
D−IC等(24)の数に該当するグループ(例えば、
2個のデータグループ)に分離し、それぞれのデータグ
ループをデマルチプレクサ(MUX)の出力ライン数
(例えば、4個)に該当するセクション等(例えば、4
個のセクション)に再整列する。そして、データ再整列
部(26)は、再整列されたビデオデータを、他のバス
等を経由しD−IC等(24a、24b)に供給する。
実際に、第1D−IC(24a)にはビデオデータが第
1乃至第3補助バス(SB1、SB2、SB3)を経由
し、3個のシンボルづつ供給され、そして第2D−IC
(24b)には、ビデオデータが第4乃至第6補助バス
(SB4、SB5、SB6)を経由し、3個のシンボル
づつ供給される。また、データ再整列部(26)は、D
−IC等(24a、24b)が同時にビデオデータを入
力するか、または交替にビデオデータを入力するように
設計されることができる。最後に、データ再整列部(2
6)とD−IC等(24a、24b)は、データ制御バ
ス(DCB)から入力されるサンプリングクロックを含
むデータ制御信号等により駆動される。図3は、データ
再整列部(26)からビデオデータが第1乃至第3補助
バス(SB1乃至SB3)と第4乃至第6補助バス(S
B4乃至SB6)に交替に出力される場合、データ再整
列部(26)、D−IC等(24)及びデマルチプレク
サ等(MUX1乃至MUX600)の動作波形を図示す
る。図3において、第1乃至第3補助バス等(SB1乃
至SB3)と第4乃至第6補助バス等(SB4乃至SB
6)には、選択信号等(SEL1乃至SEL4)がイネ
ーブルされる期間、すなわちハイ論理を維持する期間毎
に、交替に再整列されたビデオデータストリームが供給
される。これを詳細に説明すると、第1選択信号(SE
L1)がイネーブルされた時点から第1補助バス(SB
1)に“R1、R5、R9…R397”の再整列された
ビデオデータが、第2補助バス(SB2)には“G2、
G6、G10…G398”の再整列されたビデオデータ
が、そして第3補助バス(SB3)には“B3、B7、
B11…B399”の再整列されたビデオデータがそれ
ぞれ供給される。第1乃至第3補助バス(SB1乃至S
B3)に再整列されたビデオデータが供給されたから、
残りの第1選択信号(SEL1)のイネーブル期間の
間、第4補助バス(SB4)に“R401、R405、
R409…R797”の再整列されたビデオデータが、
第5補助バス(SB5)には“G402、G406、G
410…G798”の再整列されたビデオデータ、そし
て第6補助バス(SB6)には“B403、B407、
B411…B799”の再整列されたビデオデータが供
給されるようになる。このような形態に、第2乃至第4
選択信号(SEL2乃至SEL4)が順次的にイネーブ
ルされることにより、第1乃至第6補助バス(SB1乃
至SB6)に再整列されたビデオデータが一定な間隔を
置いて反復的に供給される。この時、第1補助バス(S
B1)には“G1、G5、G9…G397”、“B1、
B5、B9…B397”及び“R2、R6、R10…R
398”の再整列されたビデオデータが、一定な間隔を
置いて順次的に供給される。併せて、第2補助バス(S
B2)には“B2、B6、B10…B398”、“R
3、R7、R11…R399”及び“G3、G7、G1
1…G399”の再整列されたビデオデータが、そして
第3補助バス(SB3)には“R4、R8、R12…R
400”、“G4、G8、G12…G400”及び“B
4、B8、B12…B400”の再整列されたビデオデ
ータがそれぞれ供給される。また、第1乃至第3補助バ
ス等(SB1乃至SB3)と時間的に交替になるように
再整列されたビデオデータを入力する第4乃至第6補助
バス等(SB4乃至SB6)には、“G401、G40
5、G409…G797”、“B401、B405、B
409…B797”及び“R402、R406、R41
0…R798”の再整列されたビデオデータ、“B40
2、B406、B410…B798”、“R403、R
407、R411…R799”及び“G403、G40
7、G411…G799”の再整列されたビデオデー
タ、そして“R404、R408、R412…R80
0”、“G404、G408、G412…G800”及
び“B404、B408、B412…B800”の再整
列されたビデオデータがそれぞれ供給される。次に、D
−IC等(24a、24b)等の600個の出力ライン
(LD1乃至LD600)のそれぞれには、選択信号等
(SEL1乃至SEL4)が順次的にイネーブル、すな
わちハイ論理を有することにより、4個のビデオ信号が
順次的に出力される。例えば、D−IC(24a)の第
1出力端子(LD1)に“R1、G1、B1及びR2”
のビデオ信号が順次的に出力され、そしてD−IC(2
4a)の第2出力端子(LD2)に“G2、B2、R3
及びG3”のビデオ信号が順次的に出力される。このよ
うな形態に、D−IC(24a)の第3乃至第6出力端
子等(LD3乃至LD6)のそれぞれにも“B3、R
4、G4及びB4”のビデオ信号等と、“R5、G5、
B5及びR6”のビデオ信号等と、“G6、B6、R7
及びG7”のビデオ信号等と、そして“B7、R8、G
8及びB8”のビデオ信号等とが供給される。このD−
IC等(24a、24b)の600個の出力端子等(L
D1乃至LD600)に4回にかけて出力される240
0個のビデオ信号等は、第1乃至第4選択信号(SEL
1乃至SEL4)によって切換動作を遂行する600個
のデマルチプレクサ(MUX1乃至MUX600)によ
って、2400個のデータライン等(DL1乃至DL2
400)にそれぞれ印加されるようになる。その結果、
画素マトリクス(20)を駆動するために使用されるD
−IC等の数が大幅(例えば8個から2個に)に減少さ
れるようになる。図4は、データ再整列部(26)から
再整列されたビデオデータが、第1乃至第3補助バス
(SB1乃至SB3)と第4乃至第6補助バス(SB4
乃至SB6)に同時に出力される場合、データ再整列部
(26)、D−IC等(24)及びデマルチプレクサ等
(MUX1乃至MUX600)の動作波形を図示する。
図4において、第1乃至第3補助バス等(SB1乃至S
B3)と第4乃至第6補助バス等(SB4乃至SB6)
のそれぞれに供給される再整列されたビデオデータは、
選択信号等(SEL1乃至SEL4)が順次的にイネー
ブルされることにより、4回にかけて変更される。これ
を詳細に説明すると、第1選択信号(SEL1)がイネ
ーブルされた時点から第4選択信号(SEL4)がイネ
ーブルされる時点までの期間の間、第1補助バス(SB
1)に“R1、R5、R9…R397”の再整列された
ビデオデータから、“G1、G5、G9…G397”、
“B1、B5、B9…B397”及び“R2、R6、R
10…R398”の再整列されたビデオデータが順次的
に供給される。そして第2乃至第6補助バス(SB2乃
至SB6)のそれぞれにも、“G2、G6、G10…G
398”、“B2、B6、B10…B398”、“R
3、R7、R11…R399”及び“G3、G7、G1
1…G399”の再整列されたビデオデータと、“B
3、B7、B11…B399”、“R4、R8、R12
…R400”、“G4、G8、G12…G400”及び
“B4、B8、B12…B400”の再整列されたビデ
オデータと、“R401、R405、R409…R79
7”、“G401、G405、G409…G797”、
“B401、B405、B409…B797”及び“R
402、R406、R410…R798”の再整列され
たビデオデータと、“G402、G406、G410…
G798”、“B402、B406、B410…B79
8”、“R403、R407、R411…R799”及
び“G403、G407、G411…G799”の再整
列されたビデオデータと、そして“B403、B40
7、B411…B799”、“R404、R408、R
412…R800”、“G404、G408、G412
…G800”及び“B404、B408、B412…B
800”の再整列されたビデオデータがそれぞれ供給さ
れる。次に、D−IC等(24a、24b)の600個
の出力ライン(LD1乃至LD600)のそれぞれに
は、選択信号等(SEL1乃至SEL4)が順次的にイ
ネーブル、すなわちハイ論理を有することにより、4個
のビデオ信号が順次的に出力される。例えば、D−IC
(24a)の第1出力端子(LD1)に“R1、G1、
B1及びR2”のビデオ信号が順次的に出力され、そし
てD−IC(24a)の第2出力端子(LD2)に“G
2、B2、R3及びG3”のビデオ信号が順次的に出力
される。このような形態に、D−IC(24a)の第3
乃至第6出力端子等(LD3乃至LD6)のそれぞれに
も、“B3、R4、G4及びB4”のビデオ信号等と、
“R5、G5、B5及びR6”のビデオ信号等と、“G
6、B6、R7及びG7”のビデオ信号等と、そして
“B7、R8、G8及びB8”のビデオ信号等とが供給
される。このD−IC等(24a、24b)の600個
の出力端子等(LD1乃至LD600)に4回にかけて
出力される2400個のビデオ信号等は、第1乃至第4
選択信号(SEL1乃至SEL4)によって切換動作を
遂行する600個のデマルチプレクサ(MUX1乃至M
UX600)によって、2400個のデータライン等
(DL1乃至DL2400)にそれぞれ印加されるよう
になる。その結果、画素マトリクス(20)を駆動する
ために使用されるD−IC等の数が大幅(例えば8個か
ら2個に)に減少されるようになる。併せて、ビデオデ
ータがD−IC等(24a、24b)に同時に供給され
ることにより、ビデオデータをサンプリングするために
D−IC等(24a、24b)に供給されるサンプリン
グクロックの周波数が低くなる。図5は、図2に図示さ
れたデータ再整列部(26)の一実施の形態を詳細に図
示する。図5において、データ再整列部(26)は、赤
色用、緑色用及び青色用バス等(MRB、MGB、MB
B)のそれぞれに接続された第1乃至第3データデマル
チプレクサ(30、32、34)と、この第1乃至第3
データデマルチプレクサ等(30、32、34)のそれ
ぞれに4個づつ並列接続された第1乃至第12シリアル
入力シリアル出力(First Input First Output;以下
“FIFO”という)(FR1乃至FR12)を備え
る。第1乃至第3データデマルチプレクサ等(30、3
2、34)は、第1分割イネーブル信号(ENa)がハ
イ論理を維持する間、すなわち水平走査期間の半分に該
当する期間の間に駆動される。そして第1データデマル
チプレクサ(30)は、赤色用バス(MRB)からの赤
色データストリーム(R1乃至R800)の中の半分に
該当する400個の赤色データ(R1乃至R400)を
順次的で反復的に変化する2ビットの選択信号(A、
B)の論理値によって、第1乃至第4FIFO(FR1
乃至FR4)に順次的で反復的に貯蔵する。その結果、
第1乃至第4FIFO(FR1乃至FR4)には“R
1、R5、R9…R397”、“R2、R6、R10…
R398”、“R3、R7、R11…R399”及び
“R4、R8、R12…R400”の赤色データがそれ
ぞれ貯蔵される。第1データデマルチプレクサ(30)
と同様に、第2データデマルチプレクサ(32)は、緑
色用バス(MGB)からの緑色データストリーム(G1
乃至G800)の中の半分に該当する400個の緑色デ
ータ(G1乃至G400)を、前記2ビットの選択信号
(A、B)の論理値によって、第5乃至第8FIFO
(FR5乃至FR8)に順次的で反復的に貯蔵する。従
って、第5乃至第8FIFO(FR5乃至FR8)には
“G1、G5、G9…G397”、“G2、G6、G1
0…G398”、“G3、G7、G11…G399”及
び“G4、G8、G12…G400”の緑色データがそ
れぞれ貯蔵される。また、第3データデマルチプレクサ
(34)も、第1及び第2データデマルチプレクサ(3
0、32)と同様に、青色用バス(MBB)からの青色
データストリーム(B1乃至B800)の中の半分に該
当する400個の青色データ(B1乃至B400)を、
前記2ビットの選択信号(A、B)の論理値によって、
第9乃至第12FIFO(FR9乃至FR12)に順次
的で反復的に貯蔵する。それによって、第9乃至第12
FIFO(FR9乃至FR12)には“B1、B5、B
9…B397”、“B2、B6、B10…B398”、
“B3、B7、B11…B399”及び“B4、B8、
B12…B400”の青色データがそれぞれ貯蔵され
る。そしてデータ再整列部(26)は、赤色用、緑色用
及び青色用バス等(MRB、MGB、MBB)にそれぞ
れ接続されると共に、第1乃至第3データデマルチプレ
クサ(30、32、34)とそれぞれ並列接続された、
第4乃至第6データデマルチプレクサ(36、38、4
0)を追加で備える。この第4乃至第6データデマルチ
プレクサ等(36、38、40)のそれぞれに4個づつ
のFIFO等、すなわち第13乃至第24FIFO(F
R13乃至FR24)が接続されている。第4乃至第6
データデマルチプレクサ(36、38、40)は、第2
分割イネーブル信号(ENb)がハイ論理を維持する
間、すなわち第1乃至第3データデマルチプレクサ(3
0、32、34)が駆動されない水平走査期間の後半部
に該当する期間の間に駆動される。そして、第4データ
デマルチプレクサ(36)は、赤色用バス(MRB)か
らの赤色データストリーム(R1乃至R800)の中の
半分に該当する400個の赤色データ(R401乃至R
400)を、前記2ビットの選択信号(A、B)の論理
値によって、第13乃至第16FIFO(FR13乃至
FR16)に順次的で反復的に貯蔵する。その結果、第
13乃至第16FIFO(FR13乃至FR16)に
は、“R401、R405、R409…R797”、
“R402、R406、R410…R798”、“R4
03、R407、R411…R799”及び“R40
4、R408、R412…R800”の赤色データがそ
れぞれ貯蔵される。そして第5データデマルチプレクサ
(38)は、緑色用バス(MGB)からの緑色データス
トリーム(G1乃至G800)の中の半分に該当する4
00個の緑色データ(G401乃至G800)を、前記
2ビットの選択信号(A、B)の論理値によって、第1
7乃至第20FIFO(FR17乃至FR20)に順次
的で反復的に貯蔵する。従って、第17乃至第20FI
FO(FR17乃至FR20)には、“G401、G4
05、G409…G797”、“G402、G406、
G410…G798”、“G403、G407、G41
1…G799”及び“G404、G408、G412…
G800”の緑色データがそれぞれ貯蔵される。また、
第6データデマルチプレクサ(40)も、青色用バス
(MBB)からの青色データストリーム(B1乃至B8
00)の中の半分に該当する400個の青色データ(B
401乃至B800)を、前記2ビットの選択信号
(A、B)の論理値によって、第21乃至第24FIF
O(FR21乃至FR24)に順次的で反復的に貯蔵す
る。それによって、第21乃至第24FIFO(FR2
1乃至FR24)には、“B401、B405、B40
9…B797”、“B402、B406、B410…B
798”、“B403、B407、B411…B79
9”及び“B404、B408、B412…B800”
の青色データがそれぞれ貯蔵される。また、データ再整
列部(26)は第1乃至第12FIFO(FR1乃至F
R12)からのビデオデータを入力する第1ディデマル
チプレクサ(42)と、第13乃至第24FIFO(F
R13乃至FR24)からのビデオデータを入力する第
2ディデマルチプレクサ(44)とを備える。これ等の
第1及び第2ディデマルチプレクサ(42、44)は、
図3における第1乃至第4選択信号(SEL1乃至SE
L4)のそれぞれがイネーブルされる期間毎に、1回づ
つ交替に駆動される。例えば、前記の第1選択信号(S
EL1)のイネーブル期間の前半部では第1ディデマル
チプレクサ(42)が、そして前記の第1選択信号(S
EL1)のイネーブル期間の後半部では第2ディデマル
チプレクサ(44)が駆動される。従って、第1及び第
2ディデマルチプレクサ(42、44)は、第1乃至第
4選択信号(SEL1乃至SEL4)が順次的にイネー
ブルされることにより交替に4回づつ駆動され、1水平
ラインのビデオデータを第1乃至第6補助バス(SB1
乃至SB6)を経由して出力するようになる。そして第
1及び第2ディデマルチプレクサ(42、44)は、駆
動される時毎に、それぞれ12個のFIFO(FR1乃
至FR12、またはFR13乃至FR24)の中の3個
のFIFO等に貯蔵されたビデオデータを選択し、3個
の補助バス(SB1乃至SB3、またはSB4乃至SB
6)にそれぞれ出力する。これを詳細に説明すると、第
1ディデマルチプレクサ(42)は、最初に駆動される
時に第1FIFO(FR1)からの“R1、R5、R9
…R397”の赤色データと、第6FIFO(FR6)
からの“G2、G6、G10…G398”の緑色データ
と、第11FIFO(FR11)からの“B3、B7、
B11…B399”の青色データを第1乃至第3補助バ
ス(SB1乃至SB3)にそれぞれ供給し、2番目に駆
動される時は、第5FIFO(FR5)からの“G1、
G5、G9…G397”の緑色データと、第10FIF
O(FR10)からの“B2、B6、B10…B39
8”の青色データと、第4FIFO(FR4)からの
“R4、R8、R12…R400”の赤色データとを、
第1乃至第3補助バス(SB1乃至SB3)にそれぞれ
供給する。そして、第1ディデマルチプレクサ(42)
は3番目に駆動される時、第9FIFO(FR9)から
の“B1、B5、B9…B397”の青色データと、第
2FIFO(FR2)からの“R3、R7、R11…R
399”の赤色データと、第8FIFO(FR8)から
の“G4、G8、G12…G400”の緑色データと
を、第1乃至第3補助バス(SB1乃至SB3)にそれ
ぞれ供給し、4番目に駆動される時は、第2FIFO
(FR2)からの“R2、R6、R10…R398”の
赤色データと、第7FIFO(FR7)からの“G3、
G7、G11…G399”の緑色データと、第12FI
FO(FR12)からの“B4、B8、B12…B40
0”の青色データとを、第1乃至第3補助バス(SB1
乃至SB3)にそれぞれ供給する。一方、第2ディデマ
ルチプレクサ(44)は、最初に駆動される時に第13
FIFO(FR13)からの“R401、R405、R
409…R797”の赤色データと、第18FIFO
(FR18)からの“G402、G406、G410…
G798”の緑色データと、第23FIFO(FR2
3)からの“B403、B407、B411…B79
9”の青色データとを、第4乃至第6補助バス(SB4
乃至SB6)にそれぞれ供給し、2番目に駆動される時
は、第17FIFO(FR17)からの“G401、G
405、G409…G797”の緑色データと、第22
FIFO(FR22)からの“B402、B406、B
410…B798”の青色データと、第16FIFO
(FR16)からの“R404、R408、R412…
R800”の赤色データとを、第4乃至第6補助バス
(SB4乃至SB6)にそれぞれ供給する。また、第2
ディデマルチプレクサ(44)は3番目に駆動される
時、第21FIFO(FR21)からの“B401、B
405、B409…B797”の青色データと、第14
FIFO(FR14)からの“R403、R407、R
411…R799”の赤色データと、第20FIFO
(FR20)からの“G404、G408、G412…
G800”の緑色データとを、第4乃至第6補助バス
(SB4乃至SB6)にそれぞれ供給し、4番目に駆動
される時は、第14FIFO(FR14)からの“R4
02、R406、R410…R798”の赤色データ
と、第19FIFO(FR19)からの“G403、G
407、G411…G797”の緑色データと、第24
FIFO(FR24)からの“B404、B408、B
412…B800”の青色データとを、第4乃至第6補
助バス(SB4乃至SB6)にそれぞれ供給する。ここ
において、第1乃至第3データデマルチプレクサ(3
0、32、34)は、第1乃至第12FIFO(FR1
乃至FR12)と、第1ディデマルチプレクサ(42)
と共に、1ライン分のビデオデータストリームの一部を
再整列する第1グループ再整列手段を構成し、第4乃至
第6データデマルチプレクサ(36、38、40)は、
第13乃至第24FIFO(FR13乃至FR24)と
第2ディデマルチプレクサ(44)と共に、1ライン分
のビデオデータストリームの一部を再整列する第2グル
ープ再整列手段を構成する。このグループ再整列手段の
数は、図2に図示されたD−IC(24)の個数ほど必
要とされる。そして、データデマルチプレクサ等(30
乃至40)のそれぞれに接続されるFIFOの数は、図
2に図示されたデマルチプレクサ等(MUX)の出力ラ
インの数ほど必要とされる。また、FIFO等(FR1
乃至FR24)の総貯蔵容量は、少なくとも1ライン分
以上のビデオデータを貯蔵することができれば問題ない
が、好ましくは2ライン分のビデオデータを貯蔵するこ
とができるように設定されなければならない。また、F
IFO等(FR1乃至FR24)の総貯蔵容量が2ライ
ン分のビデオデータを貯蔵するように設定された場合
に、第1及び第2ディデマルチプレクサ(42、44)
が同時に駆動されることができる。それによって、デー
タサンプリングを制御するために、図2に図示されたD
−IC等(24)に供給されるサンプリングクロックの
周波数を低めることができるようになる。図6は、図2
に図示されたデータ再整列部(26)の他の実施の形態
を詳細に図示する。図6において、データ再整列部(2
6)は、赤色用、緑色用及び青色用バス等(MRB、M
GB、MBB)からのビデオデータを第1乃至第12メ
モリ(MR1乃至MR12)にマルチプレキシングする
ための、第1乃至第9制御用スイッチ等(SW1乃至S
W9)を備える。第1乃至第12メモリ(MR1乃至M
R12)のそれぞれは、1ライン分の色データの中の半
分に該当する色データを貯蔵することができる貯蔵容量
を有する。第1制御用スイッチ(SW1)は、第1切換
制御信号(ENa)の論理状態によって、赤色用バス
(MRB)からの赤色データストリームを、第4制御用
スイッチ(SW4)及び第7制御用スイッチ(SW7)
の中のいずれか一側に供給する。第1切換制御信号(E
Na)は、水平走査期間の前半部に該当する期間にはハ
イ論理を、そして残りの後半部に該当する期間にはロー
論理を維持する。この第1切換制御信号(ENa)によ
り第1制御用スイッチ9SW1)は、1ライン分の赤色
データ(R1乃至R800)の中の前半400個の赤色
データ(R1乃至R400)は、第4制御用スイッチ
(SW4)側に、そして残りの後半400個の赤色デー
タ(R401乃至R800)は、第7制御用スイッチ
(SW7)側にそれぞれ転送するようになる。それと同
様に、第2制御用スイッチ(SW2)は、前記第1切換
制御信号(ENa)により緑色用バス(MGB)からの
1ライン分の緑色データ(G1乃至G800)の中の前
半400個の緑色データ(G1乃至G400)を第5制
御用スイッチ(SW5)側に、そして残りの後半400
個の緑色データ(G401乃至G800)を第8制御用
スイッチ(SW8)側にそれぞれ転送する。第1及び第
2制御用スイッチ(SW1、SW2)と同様に、第3制
御用スイッチ(SW3)も、前記の第1切換制御信号
(ENa)により、青色用バス(MBB)からの1ライ
ン分の青色データ(B1乃至B800)の中の前半40
0個の青色データ(B1乃至B400)を第6制御用ス
イッチ(SW6)に、そして残りの後半400個の青色
データ(B401乃至B800)を第9制御用スイッチ
(SW9)にそれぞれ供給する。第4乃至第9制御用ス
イッチ(SW4乃至SW9)は、水平同期パルス(H
P)の論理状態によって、それぞれの色データを奇数番
目または偶数番目のメモリの中のいずれか一側のメモリ
側に伝達する。この水平同期パルス(HP)は、水平同
期信号の周期毎にハイ論理からロー論理に、そしてロー
論理からハイ論理に変化される。その結果、第4乃至第
9制御用スイッチ(SW4乃至SW9)は、それぞれ奇
数番目の水平同期期間には色データを奇数番目のメモリ
側に伝達し、偶数番目の水平同期期間には色データを偶
数番目のメモリ側に伝達する。これを詳細に説明する
と、奇数番目の水平同期期間において、第4制御用スイ
ッチ(SW4)は“R1乃至R400”の赤色データを
第1メモリ(MR1)に、第5制御用スイッチ(SW
5)は“G1乃至G400”の緑色データを第3メモリ
(MR3)に、第6制御用スイッチ(SW6)は“B1
乃至B400”の青色データを第5メモリ(MR5)
に、第7制御用スイッチ(SW7)は“R401乃至R
800”の赤色データを第7メモリ(MR7)に、第8
制御用スイッチ(SW8)は“G401乃至G800”
の緑色データを第9メモリ(MR9)に、第9制御用ス
イッチ(SW9)は“B401乃至B800”の青色デ
ータを第11メモリ(MR11)にそれぞれ供給する。
これとは異なって、偶数番目の水平同期期間において、
第4制御用スイッチ(SW4)は“R1乃至R400”
の赤色データを第2メモリ(MR2)に、第5制御用ス
イッチ(SW5)は“G1乃至G400”の緑色データ
を第4メモリ(MR4)に、第6制御用スイッチ(SW
6)は“B1乃至B400”の青色データを第6メモリ
(MR6)に、第7制御用スイッチ(SW7)は“R4
01乃至R800”の赤色データを第8メモリ(MR
8)に、第8制御用スイッチ(SW8)は“G401乃
至G800”の緑色データを第10メモリ(MR10)
に、第9制御用スイッチ(SW9)は“B401乃至B
800”の青色データを第12メモリ(MR12)にそ
れぞれ供給する。一方、第1乃至第12メモリ(MR1
乃至MR12)は、それぞれ貯蔵された色データを、入
力順序とは異なって判読して出力する。そして第1、第
3及び第5メモリ(MR1、MR3、MR5)は、第
7、第9及び第11メモリ(MR7、MR9、MR1
1)と同時に、そして第2、第4及び第6メモリ(MR
2、MR4、MR6)は第8、第10及び第12メモリ
(MR8、MR10、MR12)と同時に判読動作を遂
行する。第1及び第2メモリ(MR1、MR2)は、デ
ータの判読時に400個の赤色データ(R1乃至R40
0)を“R1、R5、R9…R397”、“R4、R
8、R12…R400”、“R3、R7、R11…R3
99”及び“R2、R6、R10…R398”の順に出
力する。第1及び第2メモリ(MR1、MR2)と同様
に、第7及び第8メモリ(MR7、MR8)は、400
個の赤色データ(R401乃至R800)を“R40
1、R405、R409…R797”、“R404、R
408、R412…R800”、“R403、R40
7、R411…R799”及び“R402、R406、
R410…R798”の順に出力する。第3及び第4メ
モリ(MR3、MR4)はデータの判読時に、400個
の緑色データ(G1乃至G400)を“G2、G6、G
10…G398”、“G1、G5、G9…G397”、
“G4、G8、G12…G400”及び“G3、G7、
G11…G399”の順に出力する。それと同様に、第
9及び第10メモリ(MR9、MR10)も、400個
の緑色データ(G401乃至G800)を“G402、
G406、G410…G798”、“G401、G40
5、G409…G797”、“G404、G408、G
412…G800”及び“G403、G407、G41
1…G799”の順に出力する。第5及び第6メモリ
(MR5、MR6)はデータ判読時に、400個の青色
データ(B1乃至B400)を“B3、B7、B11…
B399”、“B2、B6、B10…B398”、“B
1、B5、B9…B397”及び“B4、B8、B12
…B400”の順に出力する。第5及び第6メモリ(M
R5、MR6)と同様に、第11及び第12メモリも、
400個の青色データ(B401乃至B800)を“B
403、B407、B411…B799”、“B40
2、B406、B410…B798”、“B401 B
405、B409…B797”及び“B404、B40
8、B412…G800”の順に出力する。そして、デ
ータ再整列部(26)は、奇数番目のメモリ(MR1、
MR3、MR5、MR7、MR9、MR11)等からの
色データと、偶数番目のメモリ(MR2、MR4、MR
6、MR8、MR10、MR12)からの色データとを
選択的に出力する、第10乃至第15制御用スイッチ
(SW10乃至SW15)を追加で備える。これ等の第
10乃至第15制御用スイッチ(SW10乃至SW1
5)はインバーター(INV1)を経由しつつ反転され
た水平同期パルス(HP)の論理状態によって、奇数番
目または偶数番目のメモリからの色データを選択するよ
うになる。すなわち、第10乃至第15制御用スイッチ
(SW10乃至SW15)は、奇数番目の水平同期期間
には偶数番目のメモリからの色データを選択する反面、
偶数番目の水平同期期間には奇数番目のメモリからの色
データを選択するようになる。また、データ再整列部
(26)は、第2乃至第4切換制御信号(ENb、EN
c、ENd)によりそれぞれ駆動される第16乃至第1
8制御用スイッチ(SW16乃至SW18)を備える。
併せて、データ再整列部(26)は、第2乃至第4切換
制御信号(ENb、ENc、ENd)に駆動される第1
9乃至第21制御用スイッチ(SW19乃至SW21)
も備える。第2乃至第4切換制御信号(ENb、EN
c、ENd)は、それぞれ2ビット論理信号から構成さ
れ、併せてその論理値は図2に図示された第1乃至第4
選択信号等(SEL1乃至SEL4)が順次的にイネー
ブルされることにより、1水平同期期間の間等間隔で4
回にかけて変化される。それによって、第16乃至第2
1制御用スイッチ等(SW16乃至SW21)は、1水
平同期期間の間4回にかけて切換されるようになる。こ
れを詳細に説明すると、第16制御用スイッチ(SW1
6)は、第2切換制御信号(ENb)の論理値に従っ
て、第10制御用スイッチ(SW10)、第11制御用
スイッチ(SW11)、第12制御用スイッチ(SW1
2)及び第10制御用スイッチ(SW10)を順次的に
選択し、“R1、R5、R9…R397”、“G1、G
5、G9…G397”、“B1、B5、B9…B39
7”及び“R2、R6、R10…R398”の再整列さ
れたビデオデータが、第1補助バス(SB1)に出力さ
れるようにする。そして第17制御用スイッチ(SW1
7)は、第3切換制御信号(ENc)の論理値に従っ
て、第11制御用スイッチ(SW11)、第12制御用
スイッチ(SW12)、第10制御用スイッチ(SW1
0)及び第11制御用スイッチ(SW11)とを順次的
に選択し、“G2、G6、G10…G398”、“B
2、B6、B10…B398”、“R3、R7、R11
…R399”及び“G3、G7、G11…G399”の
再整列されたビデオデータが第2補助バス(SB2)に
出力されるようにする。また、第18制御用スイッチ
(SW18)は、第4切換制御信号(ENd)の論理値
に従って、第12制御用スイッチ(SW12)、第10
制御用スイッチ(SW10)、第11制御用スイッチ
(SW11)及び第12制御用スイッチ(SW12)と
を順次的に選択し、“B3、B7、B11…B39
9”、“R4、R8、R12…R400”、“G4、G
8、G12…G400”及び“B4、B8、B12…B
400”の再整列されたビデオデータが第3補助バス
(SB3)に出力されるようにする。次に、第16乃至
第18制御用スイッチ(SW16乃至SW18)と同一
に動作する第19乃至第21制御用スイッチ(SW19
乃至SW21)により第4乃至第6補助バス(SB4乃
至SB6)に出力される、再整列されたビデオデータは
下記のとおりである。第4補助バス(SB4)には“R
401、R405、R409…R797”、“G40
1、G405、G409…G797”、“B401、B
405、B409…B797”及び“R402、R40
6、R410…R798”の再整列されたビデオデータ
が、第5補助バス(SB5)には“G402、G40
6、G410…G798”、“B402、B406、B
410…B798”、“R403、R407、R411
…R799”及び“G403、G407、G411…G
799”の再整列されたビデオデータが、そして第6補
助バス(SB6)には“B403、B407、B411
…B799”、“R404、R408、R412…R8
00”、“G404、G408、G412…G800”
及び“B404、B408、B412…B800”の再
整列されたビデオデータがそれぞれ供給される。
は、1ライン分のビデオデータを再整列し、液晶パネル
上の1ライン分のTFTの中の隣接したTFTが順次的
に駆動されるようにすると共に、同時に駆動されるTF
Tを分散させることができる。それにより、本発明の液
晶表示装置では、D−ICと画素マトリクス間の配線構
造が簡素化される。また、本発明ではD−ICが同時に
ビデオデータをサンプリングすることにより、D−IC
は周波数が低いサンプリングクロックの周波数を使用す
ることができる。以上において説明した内容を通して、
当業者であれば本発明の技術的な思想から逸脱しない範
囲内で、多様な変更及び修正が可能であることが分か
る。従って、本発明の技術的範囲は、実施の形態に記載
された内容に限定されるものでなく、特許請求の範囲に
より定めなければならない。
ック図、
る動作波形図、
態を詳細に図示する図面、
形態を詳細に図示する図面である。
Claims (16)
- 【請求項1】 複数個の画素からなる画素マトリクス
と、前記画素間に行方向に位置する複数個のゲートライ
ンと、前記画素間に列方向に位置して行方向の複数個の
画素からなる画素行にビデオ信号を印加することができ
る複数個のデータラインを有する液晶パネルと、 第1ストリームの第1デジタルデータを入力として前記
画素行の一部の画素に対応する第2ストリームの第1ス
トリームの第2デジタルデータで再配列するデータ再配
列手段と、 前記第2デジタルデータを前記データ再配列手段から供
給されてアナログビデオ信号で変換して出力するデータ
ドライバ回路と、 前記データドライバ回路の一つの出力部のアナログビデ
オ信号を前記複数個のデータラインのうちの少なくとも
2個のデータラインに時分割して印加するデマルチプレ
クサとを備え、 前記画素行のうちの前記第1デジタルデータのストリー
ムに対応する画素の間の間隙は前記画素行のうちの第2
デジタルデータのストリームに対応する画素の間の間隙
より小さいことを特徴とする液晶表示装置。 - 【請求項2】 前記データドライバ回路は、少なくとも
二群に分かれて構成され、それぞれは互いに異なる経路
で前記データ再配列手段に接続されたことを特徴とする
請求項1記載の液晶表示装置。 - 【請求項3】 前記データドライバ回路のそれぞれの群
は、前記データ再配列手段から互いに異なる時間に供給
されることを特徴とする請求項2記載の液晶表示装置。 - 【請求項4】 前記データドライバ回路のそれぞれの群
は、前記データ再配列手段から同時に供給されることを
特徴とする請求項2記載の液晶表示装置。 - 【請求項5】 前記再配列手段は、前記入力ビデオデー
タを一時的に貯蔵するための少なくとも2個のメモリ
と、前記入力ビデオデータを、前記少なくとも2個のメ
モリに分配するためのデータ分配手段とを備えることを
特徴とする請求項2記載の液晶表示装置。 - 【請求項6】 前記少なくとも2個のメモリのいずれか
一方に貯蔵された前記入力ビデオデータは、前記少なく
とも2個のメモリの他方に貯蔵された前記入力ビデオデ
ータと異なる時間に動作する関係であることを特徴とす
る請求項5記載の液晶表示装置。 - 【請求項7】 前記少なくとも2個のメモリの記憶容量
は、前記入力ビデオデータの1ラインに必要とされる記
憶量に該当することを特徴とする請求項6記載の液晶表
示装置。 - 【請求項8】 前記少なくとも2個のメモリは、前記少
なくとも2個のメモリから前記入力ビデオデータを同時
に読み取る手段を備えることを特徴とする請求項5記載
の液晶表示装置。 - 【請求項9】 前記少なくとも2個のメモリの記憶容量
は、前記入力ビデオデータの2ラインに必要とされる記
憶量に該当することを特徴とする請求項8記載の液晶表
示装置。 - 【請求項10】 前記再配列手段は、前記第1及び第2
データドライバ回路のそれぞれに接続された少なくとも
2個の先入先出装置と、前記入力ビデオデータを、前記
少なくとも2個の先入先出装置に分配するためのデータ
分配手段とを備えることを特徴とする請求項2記載の液
晶表示装置。 - 【請求項11】 前記複数のデマルチプレクサ回路は、
前記液晶パネル上に備えられることを特徴とする請求項
1記載の液晶表示装置。 - 【請求項12】 前記デマルチプレクサ回路と、前記デ
ータドライバは、前記液晶パネル上に備えられることを
特徴とする請求項1記載の液晶表示装置。 - 【請求項13】 前記データドライバは、前記液晶パネ
ルと分離された集積回路上に備えられることを特徴とす
る請求項1記載の液晶表示装置。 - 【請求項14】 前記データドライバは、前記液晶パネ
ルを有する集積回路上に備えられることを特徴とする請
求項1記載の液晶表示装置。 - 【請求項15】 前記画素行は、赤、緑、青の画素が反
復的に配列され、前記第1デジタルデータのストリーム
に対応する画素のカラーは同じであることを特徴とする
請求項1記載の液晶表示装置。 - 【請求項16】 前記画素行のうちの前記第1デジタル
ストリームに対応する画素の間の間隙は前記データ再配
列部に入力されるデジタルデータの入力端子数に対応
し、前記画素行のうちの第2デジタルデータのストリー
ムに対応する画素の間の間隙は前記データドライバ回路
の一つに出力部のアナログビデオ信号がデマルチプレク
サを通して印加されるデータラインの数と前記入力端子
数をかける値に対応することを特徴とする請求項1記載
の液晶表示装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1997-32096 | 1997-07-10 | ||
KR1019970032096A KR100430091B1 (ko) | 1997-07-10 | 1997-07-10 | 액정표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1138946A JPH1138946A (ja) | 1999-02-12 |
JP2963437B2 true JP2963437B2 (ja) | 1999-10-18 |
Family
ID=19514085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10140706A Expired - Lifetime JP2963437B2 (ja) | 1997-07-10 | 1998-05-22 | 液晶表示装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6333729B1 (ja) |
JP (1) | JP2963437B2 (ja) |
KR (1) | KR100430091B1 (ja) |
DE (1) | DE19825276B4 (ja) |
FR (1) | FR2765997B1 (ja) |
GB (1) | GB2327137B (ja) |
Families Citing this family (98)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100430100B1 (ko) * | 1999-03-06 | 2004-05-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동방법 |
KR100701892B1 (ko) | 1999-05-21 | 2007-03-30 | 엘지.필립스 엘시디 주식회사 | 데이터라인 구동방법 및 그를 이용한 액정 표시장치 |
JP2001034237A (ja) * | 1999-07-21 | 2001-02-09 | Fujitsu Ltd | 液晶表示装置 |
GB9925060D0 (en) * | 1999-10-23 | 1999-12-22 | Koninkl Philips Electronics Nv | Active matrix electroluminescent display device |
KR100734927B1 (ko) * | 1999-12-27 | 2007-07-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
KR100699694B1 (ko) * | 2000-02-25 | 2007-03-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
JP2001343946A (ja) * | 2000-05-31 | 2001-12-14 | Alps Electric Co Ltd | 液晶表示装置およびその駆動方法 |
KR100367010B1 (ko) * | 2000-06-08 | 2003-01-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
JP2002072972A (ja) * | 2000-08-28 | 2002-03-12 | Kawasaki Microelectronics Kk | Lcdドライバ |
AU2002239287A1 (en) * | 2000-11-21 | 2002-06-03 | Avery Dennison Corporation | Display device and methods of manufacture and control |
US7199527B2 (en) | 2000-11-21 | 2007-04-03 | Alien Technology Corporation | Display device and methods of manufacturing and control |
KR100675320B1 (ko) * | 2000-12-29 | 2007-01-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동방법 |
KR100698241B1 (ko) * | 2000-12-29 | 2007-03-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동방법 |
JP4875248B2 (ja) | 2001-04-16 | 2012-02-15 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置 |
JP2002311912A (ja) * | 2001-04-16 | 2002-10-25 | Hitachi Ltd | 表示装置 |
KR100743102B1 (ko) * | 2001-05-15 | 2007-07-27 | 엘지.필립스 엘시디 주식회사 | 일렉트로 루미네센스 패널 및 그 구동방법 |
TW540020B (en) * | 2001-06-06 | 2003-07-01 | Semiconductor Energy Lab | Image display device and driving method thereof |
CN100410786C (zh) * | 2001-10-03 | 2008-08-13 | 夏普株式会社 | 有源矩阵型显示装置及其数据线切换电路、开关部驱动电路、扫描线驱动电路 |
KR100815897B1 (ko) * | 2001-10-13 | 2008-03-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
KR100864917B1 (ko) * | 2001-11-03 | 2008-10-22 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
KR100864918B1 (ko) * | 2001-12-26 | 2008-10-22 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 |
JP4154911B2 (ja) * | 2002-03-29 | 2008-09-24 | 松下電器産業株式会社 | 液晶表示装置の駆動方法と液晶表示装置 |
KR100864922B1 (ko) * | 2002-04-20 | 2008-10-22 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP2004061624A (ja) | 2002-07-25 | 2004-02-26 | Sanyo Electric Co Ltd | 表示装置 |
KR20040022692A (ko) * | 2002-09-09 | 2004-03-16 | 주식회사 엘리아테크 | 유기 전계 발광 표시패널의 데이터 구동회로의 데이터신호 선택장치 |
JP3659247B2 (ja) * | 2002-11-21 | 2005-06-15 | セイコーエプソン株式会社 | 駆動回路、電気光学装置及び駆動方法 |
KR100894643B1 (ko) * | 2002-12-03 | 2009-04-24 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
KR100894644B1 (ko) * | 2002-12-03 | 2009-04-24 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
US8487859B2 (en) * | 2002-12-30 | 2013-07-16 | Lg Display Co., Ltd. | Data driving apparatus and method for liquid crystal display device |
JP2004264476A (ja) * | 2003-02-28 | 2004-09-24 | Sharp Corp | 表示装置およびその駆動方法 |
KR100515318B1 (ko) * | 2003-07-30 | 2005-09-15 | 삼성에스디아이 주식회사 | 표시 장치와 그 구동 방법 |
KR100515300B1 (ko) * | 2003-10-07 | 2005-09-15 | 삼성에스디아이 주식회사 | 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치 |
KR100529075B1 (ko) * | 2003-11-10 | 2005-11-15 | 삼성에스디아이 주식회사 | 전류 샘플/홀드 회로를 이용한 역다중화 장치와, 이를이용한 디스플레이 장치 |
KR100578911B1 (ko) * | 2003-11-26 | 2006-05-11 | 삼성에스디아이 주식회사 | 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치 |
KR100589381B1 (ko) * | 2003-11-27 | 2006-06-14 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 및 그 구동 방법 |
KR100578914B1 (ko) * | 2003-11-27 | 2006-05-11 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 |
KR100578913B1 (ko) * | 2003-11-27 | 2006-05-11 | 삼성에스디아이 주식회사 | 역다중화기를 이용한 표시 장치 및 그 구동 방법 |
JP4721396B2 (ja) * | 2004-01-08 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | 液晶表示装置及びその駆動方法 |
JP4617700B2 (ja) * | 2004-04-06 | 2011-01-26 | ソニー株式会社 | 表示装置および表示装置のレイアウト方法 |
US20050231447A1 (en) * | 2004-04-14 | 2005-10-20 | Shuo-Hsiu Hu | Pixel arrangement in a display system |
KR20050102385A (ko) * | 2004-04-22 | 2005-10-26 | 엘지.필립스 엘시디 주식회사 | 일렉트로-루미네센스 표시장치 |
KR101126343B1 (ko) * | 2004-04-30 | 2012-03-23 | 엘지디스플레이 주식회사 | 일렉트로-루미네센스 표시장치 |
KR100600350B1 (ko) * | 2004-05-15 | 2006-07-14 | 삼성에스디아이 주식회사 | 역다중화 및 이를 구비한 유기 전계발광 표시 장치 |
KR100622217B1 (ko) * | 2004-05-25 | 2006-09-08 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 역다중화부 |
KR100581799B1 (ko) * | 2004-06-02 | 2006-05-23 | 삼성에스디아이 주식회사 | 유기 전계발광 표시소자 및 역다중화부 |
US8199079B2 (en) | 2004-08-25 | 2012-06-12 | Samsung Mobile Display Co., Ltd. | Demultiplexing circuit, light emitting display using the same, and driving method thereof |
CA2490858A1 (en) | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
KR100637203B1 (ko) * | 2005-01-07 | 2006-10-23 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 그 동작방법 |
TWI275056B (en) * | 2005-04-18 | 2007-03-01 | Wintek Corp | Data multiplex circuit and its control method |
TWI296111B (en) * | 2005-05-16 | 2008-04-21 | Au Optronics Corp | Display panels, and electronic devices and driving methods using the same |
KR20080032072A (ko) | 2005-06-08 | 2008-04-14 | 이그니스 이노베이션 인크. | 발광 디바이스 디스플레이 구동 방법 및 시스템 |
US7250888B2 (en) * | 2005-11-17 | 2007-07-31 | Toppoly Optoelectronics Corp. | Systems and methods for providing driving voltages to a display panel |
TWI277036B (en) * | 2005-12-08 | 2007-03-21 | Au Optronics Corp | Display device with point-to-point transmitting technology |
US9489891B2 (en) | 2006-01-09 | 2016-11-08 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
EP1971975B1 (en) | 2006-01-09 | 2015-10-21 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
US9269322B2 (en) | 2006-01-09 | 2016-02-23 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
KR100780946B1 (ko) * | 2006-02-24 | 2007-12-03 | 삼성전자주식회사 | 여러 단의 먹스 구조를 가지는 디스플레이용 데이터 구동 장치 및 디스플레이용 데이터 구동 방법 |
KR20070091851A (ko) * | 2006-03-07 | 2007-09-12 | 엘지전자 주식회사 | 전계발광소자의 구동방법 |
KR101220206B1 (ko) * | 2006-06-09 | 2013-01-09 | 엘지디스플레이 주식회사 | 액정표시장치의 구동장치 및 이의 구동방법 |
US20080055327A1 (en) * | 2006-09-06 | 2008-03-06 | Barinder Singh Rai | Highly Efficient Display FIFO |
JP5182781B2 (ja) * | 2006-10-26 | 2013-04-17 | ルネサスエレクトロニクス株式会社 | 表示装置及びデータドライバ |
CN101271658B (zh) * | 2007-03-23 | 2011-01-05 | 旭曜科技股份有限公司 | 显示面板的驱动方法 |
KR101430149B1 (ko) * | 2007-05-11 | 2014-08-18 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
TW200931380A (en) * | 2008-01-14 | 2009-07-16 | Ili Technology Corp | Data accessing system and data accessing method |
US8614652B2 (en) | 2008-04-18 | 2013-12-24 | Ignis Innovation Inc. | System and driving method for light emitting device display |
CA2637343A1 (en) * | 2008-07-29 | 2010-01-29 | Ignis Innovation Inc. | Improving the display source driver |
KR100962921B1 (ko) * | 2008-11-07 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 |
US9370075B2 (en) | 2008-12-09 | 2016-06-14 | Ignis Innovation Inc. | System and method for fast compensation programming of pixels in a display |
CN101989399B (zh) * | 2009-08-06 | 2012-07-18 | 深圳华映显示科技有限公司 | 显示面板及其驱动方法和显示装置 |
JP5489114B2 (ja) * | 2009-11-12 | 2014-05-14 | 株式会社ジャパンディスプレイ | 撮像機能付き表示装置、駆動方法および電子機器 |
US8283967B2 (en) | 2009-11-12 | 2012-10-09 | Ignis Innovation Inc. | Stable current source for system integration to display substrate |
JP2011112728A (ja) * | 2009-11-24 | 2011-06-09 | Hitachi Displays Ltd | 表示装置 |
CA2687631A1 (en) | 2009-12-06 | 2011-06-06 | Ignis Innovation Inc | Low power driving scheme for display applications |
CA2696778A1 (en) | 2010-03-17 | 2011-09-17 | Ignis Innovation Inc. | Lifetime, uniformity, parameter extraction methods |
US20140368491A1 (en) | 2013-03-08 | 2014-12-18 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
US9351368B2 (en) | 2013-03-08 | 2016-05-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
US9886899B2 (en) | 2011-05-17 | 2018-02-06 | Ignis Innovation Inc. | Pixel Circuits for AMOLED displays |
WO2012164474A2 (en) | 2011-05-28 | 2012-12-06 | Ignis Innovation Inc. | System and method for fast compensation programming of pixels in a display |
US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
TWI473061B (zh) * | 2012-10-22 | 2015-02-11 | Au Optronics Corp | 電致發光顯示面板及其驅動方法 |
US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
US20140184672A1 (en) * | 2012-12-28 | 2014-07-03 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Liquid crystal panel and liquid display device with the same |
US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
CA2894717A1 (en) | 2015-06-19 | 2016-12-19 | Ignis Innovation Inc. | Optoelectronic device characterization in array with shared sense line |
CA2873476A1 (en) | 2014-12-08 | 2016-06-08 | Ignis Innovation Inc. | Smart-pixel display architecture |
KR102261352B1 (ko) | 2014-12-31 | 2021-06-04 | 엘지디스플레이 주식회사 | 데이터 제어회로 및 이를 포함하는 평판표시장치 |
US10147360B2 (en) * | 2015-03-31 | 2018-12-04 | Universal Display Corporation | Rugged display device architecture |
CA2886862A1 (en) | 2015-04-01 | 2016-10-01 | Ignis Innovation Inc. | Adjusting display brightness for avoiding overheating and/or accelerated aging |
CN104934004B (zh) * | 2015-07-01 | 2019-01-29 | 京东方科技集团股份有限公司 | 液晶显示面板及其驱动方法 |
CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
CA2908285A1 (en) | 2015-10-14 | 2017-04-14 | Ignis Innovation Inc. | Driver with multiple color pixel structure |
CN105161069A (zh) * | 2015-10-27 | 2015-12-16 | 京东方科技集团股份有限公司 | 一种显示面板的显示控制方法、显示控制电路及显示装置 |
CN105590600A (zh) * | 2015-12-15 | 2016-05-18 | 武汉华星光电技术有限公司 | 显示器和其驱动方法 |
CN106847151B (zh) * | 2017-01-06 | 2019-11-19 | 昆山工研院新型平板显示技术中心有限公司 | 一种集成电路及手机和显示器 |
TWI669816B (zh) * | 2018-04-18 | 2019-08-21 | 友達光電股份有限公司 | 拼接用顯示面板及其製造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5919486A (ja) * | 1982-07-22 | 1984-01-31 | Sony Corp | 画像表示装置 |
JPS5961818A (ja) * | 1982-10-01 | 1984-04-09 | Seiko Epson Corp | 液晶表示装置 |
NL8601063A (nl) * | 1986-04-25 | 1987-11-16 | Philips Nv | Weergeefinrichting voor kleurweergave. |
US4855724A (en) * | 1987-03-23 | 1989-08-08 | Tektronix, Inc. | Color filter grouping for addressing matrixed display devices |
US4872002A (en) * | 1988-02-01 | 1989-10-03 | General Electric Company | Integrated matrix display circuitry |
US4963860A (en) * | 1988-02-01 | 1990-10-16 | General Electric Company | Integrated matrix display circuitry |
DE68923683T2 (de) | 1988-11-05 | 1996-02-15 | Sharp Kk | Steuereinrichtung und -verfahren für eine Flüssigkristallanzeigetafel. |
US5170158A (en) * | 1989-06-30 | 1992-12-08 | Kabushiki Kaisha Toshiba | Display apparatus |
JPH0452684A (ja) | 1990-06-20 | 1992-02-20 | Nec Kansai Ltd | 液晶表示パネルの駆動方法 |
CA2075441A1 (en) * | 1991-12-10 | 1993-06-11 | David D. Lee | Am tft lcd universal controller |
JPH05210359A (ja) | 1992-01-31 | 1993-08-20 | Sharp Corp | 表示装置の駆動回路 |
US5510807A (en) * | 1993-01-05 | 1996-04-23 | Yuen Foong Yu H.K. Co., Ltd. | Data driver circuit and associated method for use with scanned LCD video display |
JPH08137443A (ja) * | 1994-11-09 | 1996-05-31 | Sharp Corp | 画像表示装置 |
JPH07181927A (ja) * | 1993-12-24 | 1995-07-21 | Sharp Corp | 画像表示装置 |
US5510748A (en) * | 1994-01-18 | 1996-04-23 | Vivid Semiconductor, Inc. | Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries |
US5771031A (en) * | 1994-10-26 | 1998-06-23 | Kabushiki Kaisha Toshiba | Flat-panel display device and driving method of the same |
JP3677100B2 (ja) * | 1994-10-26 | 2005-07-27 | 株式会社東芝 | フラットパネル表示装置およびその駆動方法 |
JP3110980B2 (ja) * | 1995-07-18 | 2000-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 液晶表示装置の駆動装置及び方法 |
JP3403027B2 (ja) | 1996-10-18 | 2003-05-06 | キヤノン株式会社 | 映像水平回路 |
-
1997
- 1997-07-10 KR KR1019970032096A patent/KR100430091B1/ko not_active IP Right Cessation
-
1998
- 1998-05-22 JP JP10140706A patent/JP2963437B2/ja not_active Expired - Lifetime
- 1998-05-28 GB GB9811509A patent/GB2327137B/en not_active Expired - Lifetime
- 1998-06-02 FR FR9806903A patent/FR2765997B1/fr not_active Expired - Lifetime
- 1998-06-05 US US09/090,950 patent/US6333729B1/en not_active Expired - Lifetime
- 1998-06-05 DE DE19825276A patent/DE19825276B4/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1138946A (ja) | 1999-02-12 |
FR2765997A1 (fr) | 1999-01-15 |
GB2327137A (en) | 1999-01-13 |
US6333729B1 (en) | 2001-12-25 |
GB9811509D0 (en) | 1998-07-29 |
KR100430091B1 (ko) | 2004-07-15 |
FR2765997B1 (fr) | 2003-09-19 |
DE19825276A1 (de) | 1999-01-21 |
KR19990009631A (ko) | 1999-02-05 |
DE19825276B4 (de) | 2011-09-15 |
GB2327137B (en) | 2000-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2963437B2 (ja) | 液晶表示装置 | |
JP4420174B2 (ja) | 液晶表示装置のデータ駆動装置及び方法 | |
EP0929064B1 (en) | Data line driver for a matrix display | |
US8154498B2 (en) | Display device | |
JP3262908B2 (ja) | Lcdディスプレイおよびそのデータ駆動線数低減方法 | |
KR100905330B1 (ko) | 액정표시장치의 데이터 구동 장치 및 방법 | |
KR100894643B1 (ko) | 액정표시장치의 데이터 구동 장치 및 방법 | |
JP2002311913A (ja) | 液晶表示装置及び制御回路 | |
TW494374B (en) | Driving circuit of integrating-type liquid crystal display apparatus | |
JPH0950265A (ja) | カラー表示装置の駆動回路 | |
JP2004272103A (ja) | 表示ドライバ及び電気光学装置 | |
KR100430092B1 (ko) | 싱글뱅크형액정표시장치 | |
KR100894077B1 (ko) | 액정표시장치의 데이터 구동 장치 | |
JP2001051656A (ja) | データ・ドライバ及びそれを備えた液晶表示装置 | |
JP2001034233A (ja) | 液晶駆動装置 | |
JP2001027887A (ja) | 平面表示装置の駆動方法 | |
KR100969628B1 (ko) | 액정표시장치의 구동장치 | |
JPH06118905A (ja) | 液晶表示装置の駆動回路 | |
JP2633192B2 (ja) | 液晶ディスプレイ駆動装置 | |
KR20030095424A (ko) | 액정패널, 그를 이용한 액정표시장치, 그리고 그액정표시장치의 구동 방법 | |
KR20090062940A (ko) | 액정표시장치 | |
JPH06124070A (ja) | 液晶駆動装置 | |
JPH11305263A (ja) | 液晶表示装置およびそれに用いられる液晶パネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990629 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 14 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |