KR100430091B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100430091B1
KR100430091B1 KR1019970032096A KR19970032096A KR100430091B1 KR 100430091 B1 KR100430091 B1 KR 100430091B1 KR 1019970032096 A KR1019970032096 A KR 1019970032096A KR 19970032096 A KR19970032096 A KR 19970032096A KR 100430091 B1 KR100430091 B1 KR 100430091B1
Authority
KR
South Korea
Prior art keywords
data
integrated circuits
driver integrated
video
video data
Prior art date
Application number
KR1019970032096A
Other languages
English (en)
Other versions
KR19990009631A (ko
Inventor
하용민
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19514085&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100430091(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019970032096A priority Critical patent/KR100430091B1/ko
Priority to JP10140706A priority patent/JP2963437B2/ja
Priority to GB9811509A priority patent/GB2327137B/en
Priority to FR9806903A priority patent/FR2765997B1/fr
Priority to DE19825276A priority patent/DE19825276B4/de
Priority to US09/090,950 priority patent/US6333729B1/en
Publication of KR19990009631A publication Critical patent/KR19990009631A/ko
Application granted granted Critical
Publication of KR100430091B1 publication Critical patent/KR100430091B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 화소 매트릭스의 데이타라인들을 시분할 구동하는 액정표시장치에 관한 것이다.
이 액정표시장치는 적어도 2개 이상의 멀티플렉서를 이용하여 적어도 2 이상의 데이타 드라이버 집적회로들의 출력신호를 매 수평기간마다 화소 매트릭스에 포함되어진 다수의 데이타라인들쪽을 전달한다. 그리고 이 액정표시장치에는 적어도 2 이상의 데이타 드라이버 집적회로들에 공급될 비디오데이타를 재배열한다.
이 구성에 의하여, 액정표시장치에 소요될 데이타 드라이버 집적회로의 수가 줄어들고 아울러 화소 매트릭스와 데이타 드라이버 집적회로들 사이의 배선구조가 간소화된다.

Description

액정표시장치{Liquid Crystal Display}
본 발명은 박막 트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)들을 스위치 매트릭스(Switch Matrix)로 이용하는 액정표시장치에 관한 것으로, 특히 디지탈 비디오 데이타에 의해 구동되기에 적합한 액정표시장치에 관한 것이다.
최근, 영상매체는 시청자에게 고해상도의 화상을 제공하기 위한 방안으로 기존의 아날로그(Analog) 영상신호 대신에 정보의 압축이 용이한 디지탈 영상신호로 전송하는 방식으로 전환되어가고 있는 추세에 있다. 이에 따라, 영상표시장치의 한 종류인 액정표시판넬도 기존의 아날로그 영상신호 대신 디지탈 영상신호에 의해 구동될 수 있도록 개발되고 있다.
이러한 개발 노력에 의해 출현하게된 디지탈방식 액정표시장치는 도1 에 도시된 바와 같이 액정표시판넬(10)의 게이트라인들(GL)들을 구동하기 위한 게이트 드라이버(Gate Driver, 12)와, 액정표시판넬(10)의 데이타라인들(DL)을 일정한 개수씩 분할 구동하기 위한 다수의 데이타 드라이버 집적회로들(Data Driver Integrated Circuit; 이하 "D-IC"라 함)(14)을 구비한다. 액정표시판넬(10)에는 게이트라인들(GL)과 데이타라인들(DL)의 교차부들에 TFT들(도시하지 않음)이 설치되고 아울러 이들 TFT들 각각에는 액정셀들이 접속되어 있다. 게이트 드라이버(12)는 게이트제어신호에 의해 매 프레임 기간마다 수평주사기간씩 게이트라인들(GL)을 순차적으로 구동한다. 즉, 게이트 드라이버(12)는 액정표시판넬(10)에 포함된 TFT들을 1라인분씩 순차적으로 구동한다. 한편, D-IC들(14)은 데이타제어신호에 의해 매 수평주사 기간마다 비디오데이타를 아날로그신호의 형태로 변환하고 그 변환되어진 아날로그 비디오신호를 데이타라인들(DL)에 공급한다. 이를 상세히 하면, D-IC들(14) 각각은 자신의 출력라인의 수에 해당하는 비디오데이타를 입력한 다음 그 입력되어진 비디오데이타들을 아날로그 비디오신호들로 변환한다. 그리고 D-IC들(14) 각각은 아날로그 비디오신호들을 자신의 출력라인들에 접속되어진 데이타라인들(DL)에 공급하게 된다. 그러면, 1라인분의 TFT들에 각각 접속되어진 1라인분의 액정셀들은 각각의 비디오신호의 전압레벨에 따라 광 투과율을 조절하게 된다.
이와 같은 구성의 디지탈 액정표시장치는 D-IC들(14)이 자신들의 출력단자에 해당하는 수의 데이타라인들만을 구동할 수 있기 때문에 많은 수의 D-IC들(14)이 소요되고 아울러 회로구성 및 부피가 커질 수밖에 없었다.
이러한 디지탈 액정표시장치의 단점을 해소하기 위하여, 1라인의 데이타라인들을 시분할 구동하는 시분할방식 액정표시장치가 제안되었다. 이 시분할방식 액정 표시장치는 타나카(Tanaka) 등에 의해 1993년도 IEEE의 간행물을 통해 "An LCD Addressed by a-Si:H TFTs with Peripheral poly-Si TFT Circuits"의 제목으로 발표된 후, 다시 카토(Kato) 등에 의해 "Euro Display '96"의 논문집에서 "Ar+Laser Annealed Poly-Si TFTs for Large Area LCDs"란 제목으로 발표되었다. 이들 논문들에 따르면, 시분할방식 액정표시장치는 폴리크리스탈라인 실리콘(Polycrystalline Si)과 아모포우스 실리콘(Amorphous Si)의 이중층을 가지도록 TFT들을 형성하여 TFT들의 온/오프 속도를 향상시켰다. 아울러, 시분할방식 액정표시장치에서는 D-IC들 각각의 출력단자들과 데이타라인들 사이에 멀티플렉서를 개재시켜 데이타라인들이 시분할적으로 구동된다. 이에 따라, 시분할방식 액정표시장치는 D-IC의 소요량을 적어도 1/2 이하로 감소시킬 수 있었다.
이와 같은 시분할방식 액정표시장치에서는 멀티플렉서가 멀리 떨어진 데이타라인들을 절환하므로 하나의 멀티플렉서에 의해 구동되는 데이타라인들간의 거리가 커지게 된다. 이로 인하여, 액정표시판넬상의 배선구조가 복잡하게됨은 물론이거니와 비디오신호가 왜곡될 우려가 있다. 아울러, D-IC들은 1라인분의 비디오데이타를 순차적으로 샘플링하여야 하므로 1라인분의 비디오데이타의 수에 해당하는 주파수의 샘플링클럭이 D-IC들에 공급되어야만 한다.
따라서, 본 발명의 목적은 회로구성과 배선구조를 간소화 할 수 있는 액정표시장치를 제공함에 있다.
본 발명의 다른 목적은 비디오데이타의 샘플링 주기를 길게 할 수 있는 액정 표시장치를 제공함에 있다.
도1 은 종래의 액정표시장치를 개략적으로 도시하는 도면.
도2 는 본 발명의 실시 예에 따른 액정표시장치의 블럭도.
도3 및 도4는 도2 에 도시된 회로의 각 부분에 대한 동작파형도.
도5 은 도2 에 도시된 데이타재정열부의 일 실시 예를 상세하게 도시하는 도면.
도6 는 도2 에 도시된 데이타재정렬부의 다른 실시 예를 상세하게 도시하는 도면.
<도면의 주요부분에 대한 부호의 설명>
10 : 액정판넬 12,22 : 게이트 드라이버
14,24 : D-IC 26 : 데이타재정렬부
MUX1 내지 MUX600 : 멀티플렉서
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 화소셀들이 다수의 데이타라인들과 다수의 게이트라인들의 교차부들 각각에 배열되어진 액정판넬과, 다수의 데이타라인들에 비디오신호를 공급하기 위한 적어도 2개 이상의 데이타 드라이버 집적회로들과, 적어도 2 이상의 데이타 드라이버 집적회로들 각각으로부터의 비디오신호들을 매 수평기간마다 다수의 데이타라인들에 선택적으로 공급하기 위한 적어도 2 이상의 멀티플렉싱 수단과, 데이타 드라이버 집적회로들에 공급될 비디오 데이타를 재배열하는 재배열수단을 구비한다. 재배열수단은 적어도 2 이상의 데이타 드라이버 집적회로들과 개별적으로 접속되어진 데이타경로를 경유하여 재배열된 비디오 데이타를 적어도 2 이상의 데이타 드라이버 집적회로들에 공급한다. 적어도 2 이상의 데이타경로들은 재배열수단으로부터의 비디오 데이타를 상호 배타적으로 공급받거나 또는 동시에 공급받을 수 있다. 그리고 재배열수단은 적어도 2 이상의 데이타 드라이버 집적회로들 각각에 공급될 비디오 데이타를 일시적으로 저장하기 위한 적어도 2 이상의 메모리와, 데이타입력라인으로부터의 비디오 데이타를 적어도 2 이상의 메모리들에 분배하는 데이타분배수단을 구비한다. 이들 적어도 2 이상의 메모리들이 상호배타적으로 또는 동시에 판독동작을 수행할 수 있다. 적어도 2 이상의 메모리들이 총 저장용량에 있어서 1라인분 또는 2라인분의 비디오 데이타에 해당하는 저장용량을 가질 수 있다. 더 나아가, 재배열수단은 적어도 2이상의 데이타 드라이버 집적회로들 각각에 접속되어진 적어도 2 이상의 선입선출 소자들과, 데이타입력라인으로부터의 상기 비디오 데이타를 상기 적어도 2 이상의 선입선출소자들에 분배하는 데이타분배수단로 구성될 수도 있다. 적어도 2 이상의 멀티플렉싱 수단들이 상기 액정판넬상에 설치될 수 있고 아울러 적어도 2 이상의 데이타 드라이버 집적회로들도 액정판넬상에 설치될 수 있다.
본 발명에 따른 액정표시장치는 적색, 녹색 및 청색 화소셀들이 수평축에서 반복되도록 다수의 데이타라인들과 다수의 게이트라인들의 교차부들 각각에 배열되어진 액정판넬과, 다수의 데이타라인들에 비디오신호를 공급하기 위한 적어도 2개 이상의 데이타 드라이버 집적회로들과, 적어도 2 이상의 데이타 드라이버 집적회로들 각각으로부터의 비디오신호들을 매 수평기간마다 다수의 데이타라인들에 선택적으로 공급하기 위한 적어도 2 이상의 멀티플렉싱 수단과, 데이타 드라이버 집적회로들에 공급될 적색, 녹색 청색의 비디오 데이타를 멀티플렉싱 수단에 의해 상기데이타라인들이 선택되는 순서에 따라 재배열하는 재배열수단을 구비한다. 재배열수단은 적어도 2 이상의 데이타 드라이버 집적회로들과 개별적으로 접속되어진 데이타 경로를 경유하여 재배열된 비디오 데이타를 적어도 2 이상의 데이타 드라이버 집적 회로들에 공급한다. 적어도 2 이상의 데이타경로들은 재배열수단으로부터의 비디오 데이타를 상호 배타적으로 공급받거나 또는 동시에 공급받을 수 있다. 그리고 재배열수단은 적어도 2 이상의 데이타 드라이버 집적회로들 각각에 공급될 비디오 데이타를 일시적으로 저장하기 위한 적어도 2조 이상의 메모리와, 데이타입력라인으로부터의 비디오 데이타를 적어도 2조 이상의 메모리들에 분배하는 데이타분배수단을 구비한다. 이들 적어도 2조 이상의 메모리들이 상호배타적으로 또는 동시에 판독동작을 수행할 수 있다. 적어도 2조 이상의 메모리들이 총 저장용량에 있어서 1라인분 또는 2라인분의 비디오 데이타에 해당하는 저장용량을 가질 수 있다. 더 나아가, 재배열수단은 적어도 2 이상의 데이타 드라이버 집적회로들 각각에 접속되어진 적어도 2조 이상의 선입선출소자들과, 데이타입력라인으로부터의 상기 비디오 데이타를 상기 적어도 2조 이상의 선입선출소자들에 분배하는 데이타분배수단로 구성될 수도 있다. 적어도 2 이상의 멀티플렉싱 수단들이 상기 액정판넬상에 설치될 수 있고 아울러 적어도 2 이상의 데이타 드라이버 집적회로들도 액정판넬상에 설치될 수 있다.
본 발명에 따른 액정표시장치는 화소셀들이 n개의 데이타라인들과 m개의 게이트라인들의 교차부들 각각에 배열되어진 액정판넬과, n개의 데이타라인들을 n보다 작은 p개씩 분할 구동하는 q개의 데이타 드라이버 집적회로들과, q개의 데이타드라이버 집적회로들 각각에 의해 구동될 p개의 데이타라인들이 p 보다 작은 r개씩 s번에 걸쳐 순차적으로 q개의 데이타 드라이버 집적회로들 각각에 접속시키기 s×p 개의 멀티플렉서들과, 데이타 드라이버 집적회로들에 공급될 비디오 데이타를 재배열하는 재배열수단을 구비한다.
상기 목적들 외에 본 발명의 다른 목적 및 잇점들은 첨부도면을 참조한 다음의 바람직한 실시 예에 대한 상세한 설명을 통하여 명확하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도2 내지 도7 를 참조하여 상세하게 설명하기로 한다.
도2 를 참조하면, 화소 매트릭스(20)의 게이트라인들(GM1 내지 GM600)을 구동하기 위한 게이트 드라이버(22)와, 화소 매트릭스(20)의 데이타라인들(DL1 내지 DL2400)을 구동하기 위한 제 1 및 제 2 D-IC들(24a, 24b)을 구비하는 본 발명의 실시예에 따른 액정표시장치가 도시되어 있다. 이 화소 매트릭스(20)는 게이트라인들(GM1 내지 GM600)과 데이타라인들(DL1 내지 DL2400)과의 교차지점들에 각각 배치되어진 600×2400 개의 화상소자들을 포함하여 600×800 개의 화소를 가지는 화상을 표시하게 된다. 화상소자들은 각각 하나의 TFT와 하나의 액정셀로 구성되고, 이 화상소자에 포함되어진 TFT의 게이트전극과 데이타전극은 게이트라인(GM)과 데이타라인(DL)에 각각 접속된다. 2400 개의 데이타라인들(DL1 내지 DL2400)은 적색(R)용 화상소자들, 녹색(G)용 화상소자들 그리고 청색(B)용 화상소자들을 구동하기 위해 800 개씩 할당된다. 이들 적색(R)용, 녹색(G)용 및 청색(B)용 데이타라인들은 교번적으로 배열된다. 게이트 드라이버(22)는 게이트제어신호들에 의해 매 프레임 기간마다 수평주사기간씩 순차적으로 게이트라인들(GL)을 구동한다. 이 게이트 드라이버(22)에 의하여, 화소 매트릭스(20)에 포함되어진 TFT들은 2400 개씩 순차적으로 턴-온(Turn-on)되어 2400개의 데이타라인(DL1 내지 DL2400)을 2400개의 액정 셀들에 각각 접속시킨다. 한편, 제 1 및 제 2 D-IC들(24a,24b) 각각은 매 수평주사 기간마다 다수의 비디오데이타를 샘플링함과 아울러 그 샘플링된 다수의 비디오데이타를 아날로그 비디오신호들로 변환한다. 그리고 제 1 및 제 2 D-IC들(24a,24b) 각각은 비디오신호들을 데이타라인들(DL)에 공급한다. 그러면, 턴-온되어진 TFT들에 접속된 액정셀들은 각각 데이타라인(DL)으로부터의 비디오신호의 전압레벨에 따라 광 투과율을 조절하게 된다.
액정표시장치는 제 1 및 제 2 D-IC들(24a,24b)의 출력단자들(LD1 내지 LD600)에 각각 접속되어진 멀티플렉서들(MUX1 내지 MUX600)을 추가로 구비한다. 이들 멀티플렉서들(MUX1 내지 MUX600)은 각각 서로 인접한 4개의 데이타라인들(DLi 내지 DLi+3)에 접속된다. 그리고 이들 멀티플렉서들(MUX1 내지 MUX600)은 각각 제1 내지 제4 선택신호(SEL1 내지 SEL4)에 의해 D-IC(24)의 출력단자(LD)로 부터의 비디오신호를 4개의 데이타라인들(DLi 내지 DLi+3)에 순차적으로 공급한다. 이를 위하여, 이들 멀티플렉서들(MUX1 내지 MUX600) 각각은 D-IC(24)의 출력단자(LD)와 4개의 데이타라인들(DLi 내지 DLi+3) 사이에 각각 접속되어진 4개의 MOS 트랜지스터(MN1 내지 MN4)를 구비한다. 멀티플렉서(MUX)에 포함된 4개의 MOS 트랜지스터들(MN1 내지 MN4)은 제1 내지 제4 선택신호(SEL1 내지 SEL4)를 하나씩 자신들의 게이트전극쪽으로 각각 입력한다. 제1 내지 제4 선택신호(SEL1 내지 SEL4)는수평동기신호와 동일한 주파수를 가진다. 그리고 제1 내지 제4 선택신호(SEL1 내지 SEL4)는 서로 순차적이고 반복적으로 진행되는 인에이블구간, 즉 하이논리의 구간을 가진다. 이에 따라, 멀티플렉서(MUX)에 포함되어진 4개의 MOS 트랜지스터들(MN1 내지 MN4)은 매 수평주사기간마다 순차적으로 턴-온되어 4개의 데이타라인(DLi 내지 DLi+3)이 순차적으로 D-IC(24)의 출력단자(LD)에 접속되도록 한다. 이들 4개의 MOS 트랜지스터들(MN1 내지 MN4)은 스위치 기능을 가지는 회로소자들로 대치될 수도 있다. 그리고 멀티플렉서들(MUX1 내지 MUX600)은 화소 매트릭스(20) 및 게이트 드라이버(22)와 함께 동일한 유리기판(28)상에 형성된다. 여기서, 멀티플렉서들(MUX1 내지 MUX600)은 화소 매트릭스(20)의 위쪽(즉, 유리기판(28)의 상단 가장자리)에 그리고 게이트 드라이버(22)는 화소 매트릭스(20)의 가장자리(즉, 유리기판(28)의 가장자리)에 각각 위치한다.
또한, 액정표시장치에는 제 1 및 제 2 D-IC들(24a,24b)에 공급될 비디오데이타를 재정렬시켜 그 재정렬되어진 비디오데이타를 제 1 및 제 2 D-IC들(24a,24b)에 공급하는 데이타재정렬부(26)가 설치되어 있다. 이 데이타재정렬부(26)는 각각 적색용버스(MRB), 녹색용버스(MGB) 및 청색용버스(MBB)를 경유하여 입력되는 적색데이타(R) 스트림, 녹색데이타(G) 스트림 및 청색데이타(B) 스트림을 제 1 및 제 2 D-IC들(24a,24b)의 수에 해당하는 그룹(예를 들면, 2개의 데이타그룹)으로 분리하고, 각 데이타그룹을 멀티플렉서(MUX)의 출력라인의 수(예를 들면, 4개)에 해당하는 섹션들(예를 들면, 4개의 섹션)로 재정렬한다. 그리고 데이타재정렬부(26)는 재정렬된 비디오데이타를 다른 버스들을 경유하여 제 1 및 제 2 D-IC들(24a,24b)에공급한다. 실제로, 제1 D-IC(24a)에는 비디오데이타가 제1 내지 제3 보조버스(SB1,SB2,SB3)를 경유하여 3개의 심볼씩 공급되고 그리고 제2 D-IC(24b)에는 비디오데이타가 제4 내지 제6 보조버스(SB4,SB5,SB6)를 경유하여 3개의 심볼씩 공급된다. 또한, 데이타재정렬부(26)는 제 1 및 제 2 D-IC들(24a,24b)이 동시에 비디오데이타를 입력하거나 또는 교번적으로 비디오데이타를 입력하도록 설계될 수 있다. 마지막으로, 데이타 재정렬부(26)와 제 1 및 제 2 D-IC들(24a,24b)은 데이타제어버스(DCB)로부터 입력되는 샘플링클럭을 포함한 데이타제어신호들에 의해 구동된다.
도3 은 데이타재정렬부(26)로부터 비디오데이타가 제1 내지 제3 보조버스(SB1 내지 SB3)와 제4 내지 제6 보조버스(SB4 내지 SB6)에 교번적으로 출력되는 경우에 데이타재정렬부(26), 제 1 및 제 2 D-IC들(24a,2b) 및 멀티플렉서들(MUX1 내지 MUX600)의 동작파형을 도시한다.
도3 에 있어서, 제1 내지 제3 보조버스들(SB1 내지 SB3)과 제4 내지 제6 보조버스들(SB4 내지 SB6)에는 선택신호들(SEL1 내지 SEL4)이 인에이블되는 기간, 즉 하이논리를 유지하는 기간마다 교번적으로 재정렬된 비디오데이타스트림이 공급된다. 이를 상세히 하면, 제1 선택신호(SEL1)가 인에이블된 시점으로부터 제1 보조 버스(SB1)에 "R1,R5,R9‥‥R397"의 재정렬된 비디오데이타가, 제2 보조버스(SB2)에는 "G2,G6,G10‥‥G398"의 재정렬된 비디오데이타가, 그리고 제3 보조버스(SB3)에는 "B3,B7,B11‥‥B399"의 재정렬된 비디오데이타가 각각 공급된다. 제1 내지 제3 보조버스(SB1 내지 SB3)에 재정렬된 비디오데이타가 공급되어진 후 나머지 제1 선택신호(SEL1)의 인에이블 기간 동안, 제4 보조버스(SB4)에 "R401,R405,R409‥‥R797"의 재정렬된 비디오데이타, 제5 보조버스(SB5)에는 "G402,G406,G410‥‥G798"의 재정렬된 비디오데이타, 그리고 제6 보조버스(SB6)에는 "B403,B407,B411‥‥B799"의 재정렬된 비디오데이타가 공급되게 된다.
이와 같은 형태로, 제2 내지 제4 선택신호(SEL2 내지 SEL4)가 순차적으로 인에이블됨에 따라 제1 내지 제6 보조버스들(SB1 내지 SB6)에 재정렬된 비디오데이타가 일정한 간격을 두고 반복적으로 공급된다. 이 때, 제1 보조버스(SB1)에는 "G1,G5,G9‥‥G397", "B1,B5,B9‥‥B397" 및 "R2,R6,R10‥‥R398"의 재정렬 비디오데이타가 일정한 간격을 두고 순차적으로 공급된다. 아울러 제2 보조버스(SB2)에는 "B2,B6,B10‥‥B398", "R3,R7,R11‥‥R399" 및 "G3,G7,G11‥‥G399"의 재정렬된 비디오데이타가, 그리고 제3 보조버스(SB3)에는 "R4,R8,R12‥‥R400" , "G4,G8,G12‥‥G400" 및 "B4,B8,B12‥‥B400"의 재정렬된 비디오데이타가 각각 공급된다. 또한, 제1 내지 제3 보조버스들(SB1 내지 SB3)과 시간적으로 교번되게 재정렬된 비디오데이타를 입력하는 제4 내지 제6 보조버스들(SB4 내지 SB6)에는 "G401,G405,G409‥‥G797", "B401,B405,B409‥‥B797" 및 "R402,R406,R410‥‥R798"의 재정렬 비디오데이타, "B402,B406,B410‥‥B798", "R403,R407,R411‥‥R799" 및 "G403,G407,G411‥‥G799"의 재정렬된 비디오데이타, 그리고 "R404,R408,R412‥‥R800", "G404,G408,G412‥‥G800" 및 "B404,B408,B412‥‥B800"의 재정렬된 비디오데이타가 각각 공급된다.
다음으로, 제 1 및 제 2 D-IC들(24a,24b)의 600개의 출력라인(LD1 내지LD600) 각각에는 선택신호들(SEL1 내지 SEL4)이 순차적으로 인에이블, 즉 하이논리를 가짐에 따라 4개의 비디오신호가 순차적으로 출력된다. 예를 들면, 제 1 D-IC(24a)의 제1 출력단자들(LD1)에 "R1, G1, B1 및 R2"의 비디오신호가 순차적으로 출력되고 그리고 제 1 D-IC(24a)의 제2 출력단자들(LD2)에 "G2, B2, R3, 및 G3"의 비디오신호가 순차적으로 출력된다. 이와 같은 형태로, 제 1 D-IC(24a)의 제3 내지 제6 출력단자들(LD3 내지 LD6) 각각에도 "B3, R4, G4 및 B4"의 비디오신호들, "R5, G5, B5 및 R6"의 비디오신호들, "G6, B6, R7 및 G7"의 비디오신호들, 그리고 "B7, R8, G8 및 B8"의 비디오신호들이 공급된다.
이들 제 1 및 제 2 D-IC들(24A,24B)의 600개의 출력단자들(LD1 내지 LD600)에 4차례에 걸쳐 출력되는 2400개의 비디오신호들은 제1 내지 제4 선택신호(SEL1 내지 SEL4)에 따라 절환동작을 수행하는 600개의 멀티플렉서들(MUX1 내지 MUX600)에 의해서 2400개의 데이타라인들(DL1 내지 DL2400)에 각각 인가되게 된다. 이 결과, 화소 매트릭스(20)를 구동하기 위해 사용되는 D-IC들의 수가 대폭적(예를 들면, 8개에서 2개로)으로 줄어들게 된다.
도4 은 데이타재정렬부(26)로부터 재정렬된 비디오데이타가 제1 내지 제3 보조버스(SB1 내지 SB3)와 제4 내지 제6 보조버스(SB4 내지 SB6)에 동시에 출력되는 경우에 데이타재정렬부(26), 제 1 및 제 2 D-IC들(24a,24b) 및 멀티플렉서들(MUX1 내지 MUX600)의 동작파형을 도시한다.
도4 에 있어서, 제1 내지 제3 보조버스들(SB1 내지 SB3)과 제4 내지 제6 보조버스들(SB4 내지 SB6) 각각에 공급되는 재정렬된 비디오데이타는선택신호들(SEL1 내지 SEL4)이 순차적으로 인에이블됨에 따라 4회 변경된다. 이를 상세히 하면, 제1 선택신호(SEL1)가 인에이블된 시점으로부터 제4 선택신호(SEL4)가 인에이블되는 시점까지의 기간동안에 제1 보조버스(SB1)에 "R1,R5,R9‥‥R397"의 재정렬된 비디오데이타로부터 "G1,G5,G9‥‥G397", "B1,B5,B9‥‥B397" 및 "R2,R6,R10‥‥R398"의 재정렬 비디오데이타가 순차적으로 공급된다. 그리고 제2 내지 제6 보조버스(SB2 내지 SB6) 각각에도 "G2,G6,G10‥‥G398", "B2,B6,B10‥‥B398", "R3,R7,R11‥‥R399" 및 "G3,G7,G11‥‥G399"의 재정렬된 비디오데이타와, "B3,B7,B11‥‥B399", "R4,R8,R12‥‥R400", "G4,G8,G12‥‥G400" 및 "B4,B8,B12‥‥B400"의 재정렬된 비디오데이타와, "R401,R405,R409‥‥R797", "G401,G405,G409‥‥G797", "B401,B405,B409‥‥B797" 및 "R402,R406,R410‥‥R798"의 재정렬 비디오데이타와, "G402,G406, G410‥‥G798", "B402,B406,B410‥‥B798", "R403,R407, R411‥‥R799" 및 "G403, G407,G411‥‥G799"의 재정렬된 비디오데이타와, 그리고 "B403,B407,B411‥‥B799", "R404,R408,R412‥‥R800", "G404,G408,G412‥‥G800" 및 "B404,B408, B412‥‥B800"의 재정렬된 비디오데이타가 각각 공급된다.
다음으로, 제 1 및 제 2 D-IC들(24a,24b)의 600개의 출력라인(LD1 내지 LD600) 각각에는 선택신호들(SEL1 내지 SEL4)이 순차적으로 인에이블, 즉 하이논리를 가짐에 따라 4개의 비디오신호가 순차적으로 출력된다. 예를 들면, 제 1 D-IC(24a)의 제1 출력단자(LD1)에 "R1, G1, B1 및 R2"의 비디오신호가 순차적으로 출력되고 그리고 제 1 D-IC(24a)의 제2 출력단자(LD2)에 "G2, B2, R3, 및 G3"의 비디오신호가 순차적으로 출력된다. 이와 같은 형태로, 제 1 D-IC(24a)의 제3 내지 제6 출력단자들(LD3 내지 LD6) 각각에도 "B3, R4, G4 및 B4"의 비디오신호들, "R5, G5, B5 및 R6"의 비디오신호들, "G6, B6, R7 및 G7"의 비디오신호들, 그리고 "B7, R8, G8 및 B8"의 비디오신호들이 공급된다.
이들 제 1 및 제 2 D-IC들(24a,24b)의 600개의 출력단자들(LD1 내지 LD600)에 4차례에 걸쳐 출력되는 2400개의 비디오신호들은 제1 내지 제4 선택신호(SEL1 내지 SEL4)에 따라 절환동작을 수행하는 600개의 멀티플렉서들(MUX1 내지 MUX600)에 의해서 2400개의 데이타라인들(DL1 내지 DL2400)에 각각 인가되게 된다. 이 결과, 화소 매트릭스(20)를 구동하기 위해 사용되는 D-IC들의 수가 대폭적(예를 들면, 8개에서 2개로)으로 줄어들게 된다. 아울러, 비디오 데이타가 제 1 및 제 2 D-IC들(24a,24b)에 동시에 공급됨으로써 비디오데이타를 샘플링하기 위해 제 1 및 제 2 D-IC들(24a,24b)에 공급되는 샘플링클럭의 주파수가 낮아지게 된다.
도5 는 도2 에 도시된 데이타재정렬부(26)의 일 실시 예를 상세하게 도시한다. 도5 에 있어서, 데이타재정렬부(26)는 적색용, 녹색용 및 청색용 버스들(MRB,MGB,MBB)에 각각 접속되어진 제1 내지 제3 데이타멀티플렉서(30,32,34)와, 이들 제1 내지 제3 데이타멀티플렉서들(30,32,34) 각각에 4개씩 병렬 접속되어진 제1 내지 제12 시리얼입력시리얼출력(Frist Input Frist Output; 이하 "FIFO"라 함)(FR1 내지 FR12)를 구비한다. 제1 내지 제3 데이타멀티플렉서들(30,32,34)은 제1 분할 인에이블신호(ENa)가 하이논리를 유지하는 동안, 즉 수평주사기간의 절반에 해당하는 기간동안에 구동된다. 그리고 제1 데이타멀티플렉서(30)는적색용버스(MRB)로부터의 적색데이타스트림(R1 내지 R800) 중 절반에 해당하는 400개의 적색데이타(R1 내지 R400)를 순차적이고 반복적으로 변화하는 2비트의 선택신호(A,B)의 논리값에 따라 제1 내지 제4 FIFO(FR1 내지 FR4)에 순차적이고 반복적으로 저장한다. 이 결과, 제1 내지 제4 FIFO(FR1 내지 FR4)에는 "R1,R5,R9‥‥R397", "R2,R6,R10‥‥R398", "R3,R7,R11‥‥R399" 및 "R4,R8,R12‥‥R400"의 적색데이타가 각각 저장된다. 제1 데이타멀티플렉서(30)와 동일하게, 제2 데이타멀티플렉서(32)는 녹색용버스(MGB)로부터의 녹색데이타스트림(G1 내지 G800) 중 절반에 해당하는 400개의 녹색데이타(G1 내지 G400)를 상기 2비트의 선택신호(A,B)의 논리값에 따라 제5 내지 제8 FIFO(FR5 내지 FR8)에 순차적이고 반복적으로 저장한다. 따라서, 제5 내지 제8 FIFO(FR5 내지 FR8)에는 "G1,G5,G9‥‥G397", "G2,G6,G10‥‥G398", "G3,G7,G11‥‥G399" 및 "G4,G8,G12‥‥G400"의 녹색데이타가 각각 저장된다. 또한, 제3 데이타멀티플렉서(34)도 제1 및 제2 데이타멀티플렉서(30,32)와 마찬가지로 청색용버스(MBB)로부터의 청색데이타스트림(B1 내지 B800) 중 절반에 해당하는 400개의 청색데이타(B1 내지 B400)를 상기 2비트의 선택신호(A,B)의 논리값에 따라 제9 내지 제12 FIFO(FR9 내지 FR12)에 순차적이고 반복적으로 저장한다. 이에 따라, 제9 내지 제 12 FIFO(FR9 내지 FR12)에는 "B1,B5,B9‥‥B397", "B2,B6,B10‥‥B398", "B3,B7,B11‥‥B399" 및 "B4,B8, B12‥‥B400"의 청색데이타가 각각 저장된다.
그리고 데이타재정렬부(26)는 적색용, 녹색용 및 청색용 버스들(MRB, MGB,MBB)에 각각 접속됨과 아울러 제1 내지 제3 데이타멀티플렉서(30,32,34)와 각각 병렬로 접속되어진 제4 내지 제6 데이타멀티플렉서(36,38,40)를 추가로 구비한다. 이들 제4 내지 제6 데이타멀티플렉서들(36,38,40) 각각에 4개씩의 FIFO들, 즉 제13 내지 제24 FIFO(FR13 내지 FR24)가 접속되어 있다. 제4 내지 제6 데이타멀티플렉서(36,38,40)는 제2 분할 인에이블신호(ENb)가 하이논리를 유지하는 동안, 즉 제1 내지 제3 데이타멀티플렉서(30,32,34)가 구동되지 않는 수평주사기간의 후반부에 해당하는 기간동안에 구동된다. 그리고 제4 데이타멀티플렉서(36)는 적색용버스(MRB)로부터의 적색데이타스트림(R1 내지 R800) 중 절반에 해당하는 400개의 적색데이타(R401 내지 R800)를 상기 2비트의 선택신호(A,B)의 논리값에 따라 제13 내지 제16 FIFO(FR13 내지 FR16)에 순차적이고 반복적으로 저장한다. 이 결과, 제13 내지 제16 FIFO(FR13 내지 FR16)에는 "R401,R405, R409‥‥R797", "R402,R406,R410‥‥R798", "R403,R407,R411‥‥R799" 및 "R404, R408,R412‥‥R800"의 적색데이타가 각각 저장된다. 그리고 제5 데이타멀티플렉서(38)는 녹색용버스(MGB)로부터의 녹색데이타스트림(G1 내지 G800) 중 절반에 해당하는 400개의 녹색데이타(G401 내지 G800)을 상기 2비트의 선택신호(A,B)의 논리값에 따라 제17 내지 제20 FIFO (FR17 내지 FR20)에 순차적이고 반복적으로 저장한다. 따라서, 제17 내지 제20 FIFO(FR17 내지 FR20)에는 "G401,G405,G409‥‥G797", "G402,G406,G410‥‥G798", "G403,G407, G411‥‥G799" 및 "G404,G408,G412‥‥G800"의 녹색데이타가 각각 저장된다. 또한, 제 6 데이타멀티플렉서(40)도 청색용버스(MBB)로부터의 청색데이타스트림(B1 내지 B800) 중 절반에 해당하는 400개의 청색데이타(B401 내지 B800)를 상기 2비트의 선택신호(A,B)의논리값에 따라 제21 내지 제24 FIFO(FR21 내지 FR24)에 순차적이고 반복적으로 저장한다. 이에 따라, 제21 내지 제24 FIFO (FR21 내지 FR24)에는 "B401,B405,B409‥‥B797", "B402,B406,B410‥‥B798", "B403,B407,B411‥‥B799" 및 "B404,B408,B412‥‥B800"의 청색데이타가 각각 저장된다.
또한, 데이타재정렬부(26)는 제1 내지 제12 FIFO(FR1 내지 FR12)로부터의 비디오데이타를 입력하는 제1 디멀티플렉서(42)와, 제13 내지 제24 FIFO(FR13 내지 FR24)로부터의 비디오데이타를 입력하는 제2 디멀티플렉서(44)를 구비한다. 이들 제1 및 제2 디멀티플렉서(42,44)는 도3 에서의 제1 내지 제4 선택신호(SEL1 내지 SEL4) 각각의 인에이블되는 기간마다 한번씩 교번적으로 구동된다. 예를 들면, 상기 제1 선택신호(SEL1)의 인에이블 기간의 전반부에서는 제1 디멀티플렉서(42)가 그리고 상기 제1 선택신호(SEL1)의 인에이블 기간의 후반부에서는 제2 디멀티플렉서(44)가 구동된다. 따라서, 제1 및 제2 디멀티플렉서(42,44)는 제1 내지 제4 선택신호(SEL1 내지 SEL4)가 순차적으로 인에이블됨에 따라 교번적으로 4회씩 구동되어 1 수평라인의 비디오데이타를 제1 내지 제6 보조버스(SB1 내지 SB6)을 경유하여 출력하게 된다. 그리고 제1 및 제2 디멀티플렉서(42,44)는 구동될 때마다 각각 12개의 FIFO(FR1 내지 FR12 또는 FR13 내지 FR24) 중 3개의 FIFO들에 저장되어진 비디오데이타를 선택하여 3개의 보조버스(SB1 내지 SB3, 또는 SB4 내지 SB6)에 각각 출력한다.
이를 상세히 하면, 제1 디멀티플렉서(42)는 첫번째로 구동될 때에 제1 FIFO(FR1)으로부터의 "R1,R5,R9‥‥R397"의 적색데이타와 제6 FIFO(FR6)로부터의"G2,G6,G10‥‥G398"의 녹색데이타와 제11 FIFO (FR11)로부터의 "B3, B7,B11‥‥B399"의 청색데이타를 제1 내지 제3 보조버스(SB1 내지 SB3)에 각각 공급하고, 두번째로 구동될 때에는 제5 FIFO(FR5)로부터의 "G1,G5,G9‥‥G397"의 녹색데이타와 제10 FIFO (FR10)로부터의 "B2,B6,B10‥‥B398"의 청색데이타와 제4 FIFO(FR4)로부터의 "R4,R8,R12‥‥R400"의 적색데이타를 제1 내지 제3 보조버스(SB1 내지 SB3)에 각각 공급한다. 그리고 제1 디멀티플렉서(42)는 세번째로 구동될 때에 제9 FIFO(FR9)으로부터의 "B1,B5,B9‥‥B397"의 청색데이타와 제2 FIFO(FR2)로부터의 "R3,R7,R11‥‥R399"의 적색데이타와 제8 FIFO (FR8)로부터의 "G4,G8,G12‥‥G400"의 녹색데이타를 제1 내지 제3 보조버스(SB1 내지 SB3)에 각각 공급하고, 네 번째로 구동될 때에는 제2 FIFO(FR2)로부터의 "R2,R6,R10‥‥R398"의 적색데이타와 제7 FIFO(FR7)로부터의 "G3,G7,G11‥‥G399"의 녹색데이타와 제12 FIFO(FR12)로부터의 "B4,B8,B12‥‥B400"의 청색데이타를 제1 내지 제3 보조버스(SB1 내지 SB3)에 각각 공급한다. 한편, 제2 디멀티플렉서(44)는 첫번째로 구동될 때에 제13 FIFO(FR13)으로부터의 "R401,R405,R409‥‥R797"의 적색데이타와 제18 FIFO(FR18)로부터의 "G402,G406,G410‥‥G798"의 녹색데이타와 제23 FIFO (FR23)로부터의 "B403,B407,B411‥‥B799"의 청색데이타를 제4 내지 제6 보조버스(SB4 내지 SB6)에 각각 공급하고, 두번째로 구동될 때에는 제17 FIFO(FR17)로부터의 "G401,G405,G409‥‥G797"의 녹색데이타와 제22 FIFO (FR22)로부터의 "B402,B406,B410‥‥B798"의 청색데이타와 제16 FIFO(FR16)로부터의 "R404,R408,R412‥‥R800"의 적색데이타를 제4 내지 제6 보조버스(SB4 내지 SB6)에각각 공급한다. 또한, 제2 디멀티플렉서(44)는 세번째로 구동될 때에 제21 FIFO(FR21)으로부터의 "B401,B405,B409‥‥B797"의 청색 데이타와 제14 FIFO(FR14)로부터의 "R403,R407,R411‥‥R799"의 적색데이타와 제20 FIFO (FR20)로부터의 "G404,G408,G412‥‥G800"의 녹색데이타를 제4 내지 제6 보조버스(SB4 내지 SB8)에 각각 공급하고, 네번째로 구동될 때에는 제14 FIFO(FR14)로부터의 "R402,R406,R410‥‥R798"의 적색데이타와 제19 FIFO(FR19)로부터의 "G403,G407,G411‥‥G799"의 녹색데이타와 제24 FIFO (FR24)로부터의 "B404,B408,B412‥‥B800"의 청색데이타를 제4 내지 제6 보조라인(SB4 내지 SB6)에 각각 공급한다.
여기서, 제1 내지 제3 데이타멀티플렉서(30,32,34)는 제1 내지 제12 FIFO(FR1 내지 FR12)와 제1 디멀티플렉서(42)와 함께 1라인분의 비디오데이타스트림의 일부를 재정렬하는 제1 그룹재정열수단을 구성하고, 제4 내지 제6 데이타멀티플렉서(36,38,40)는 제13 내지 제24 FIFO(FR13 내지 FR24)와 제2 디멀티플렉서(44)와 함께 1라인분의 비디오데이타스트림의 일부를 재정렬하는 제2 그룹재정열수단을 구성한다. 이들 그룹재정열수단의 수는 도2 에 도시된 D-IC(24)의 갯수 만큼 소요된다. 그리고 데이타멀티플렉서들(30 내지 40) 각각에 접속되는 FIFO의 수는 도2 에 도시된 멀티플렉서들(MUX)의 출력라인의 수만큼 소요된다. 또한, FIFO들(FR1 내지 FR24)의 총 저장용량은 적어도 1라인분 이상의 비디오데이타를 저장할 수 있으면 무방하나, 바람직하게는 2라인분의 비디오데이타를 저장할 수 있도록 설정되어야 한다. 또한, FIFO들(FR1 내지 FR24)의 총 저장용량이 2라인분의 비디오데이타를 저장하도록 설정된 경우에 제1 및 제2 디멀티플렉서(42,44)가 동시에 구동될 수 있다. 이에 따라, 데이타샘플링을 제어하기 위해 도2 에 도시된 D-IC들(24)에 공급되는 샘플링 클럭의 주파수를 낮출 수 있게 된다.
도6 는 도2 에 도시된 데이타재정렬부(26)의 다른 실시 예를 상세하게 도시한다. 도6 에 있어서, 데이타재정렬부(26)는 적색용, 녹색용 및 청색용 버스들(MRB,MGB,MBB)로부터의 비디오데이타를 제1 내지 제12 메모리(MR1 내지 MR12)에 멀티플렉싱하기 위한 제1 내지 제9 제어용스위치들(SW1 내지 SW9)를 구비한다. 제1 내지 제12 메모리(MR1 내지 MR12) 각각은 1라인분의 색데이타 중 절반에 해당하는 색데이타를 저장할 수 있는 저장용량을 가진다.
제1 제어용스위치(SW1)는 제1 절환제어신호(ENa)의 논리상태에 따라 적색용 버스(MRB)로부터의 적색데이타스트림을 제4 제어용스위치(SW4) 및 제7 제어용 스위치(SW7) 중 어느 한쪽으로 공급한다. 제1 절환제어신호(ENa)는 수평주사기간의 전반부에 해당하는 기간에는 하이논리를 그리고 나머지 후반부에 해당하는 기간에는 로우논리를 유지한다. 이 제1 절환제어신호(ENa)에 의해 제1 제어용스위치(SW1)는 1라인분의 적색데이타(R1 내지 R800)중 전반 400개의 적색데이타(R1 내지 R400)는 제4 제어용스위치(SW4)쪽으로 그리고 나머지 후반 400개의 적색데이타(R401 내지 R800)는 제7 제어용스위치(SW7)쪽으로 각각 전송하게 된다. 비슷하게, 제2 제어용스위치(SW2)는 상기 제1 절환제어신호(ENa)에 의해 녹색용 버스(MGB)로부터의 1라인분의 녹색데이타(G1 내지 G800) 중 전반 400개의 녹색데이타(G1 내지 G400)를 제5 제어용스위치(SW5)쪽으로 그리고 나머지 후반 400개의 녹색데이타(G401 내지 G800)를 제8 제어용스위치(SW8)쪽으로 각각 전송한다. 제1 및 제2제어용스위치(SW1,SW2)와 마찬가지로, 제3 제어용스위치(SW3)도 상기 제1 절환제어신호(ENa)에 의해 청색용 버스(MBB)로부터의 1라인분의 청색데이타(B1 내지 B800) 중 전반 400개의 청색데이타(B1 내지 B400)를 제6 제어용스위치(SW6)에 그리고 나머지 후반 400개의 청색데이타(B401 내지 B800)를 제9 제어용스위치(SW9)에 각각 공급한다.
제4 내지 제9 제어용스위치(SW4 내지 SW9)는 수평동기펄스(HP)의 논리상태에 따라 각각 색데이타를 기수번째 또는 우수번째 메모리 중 어느 한쪽의 메모리쪽으로 전달한다. 이 수평동기펄스(HP)는 수평동기신호의 주기마다 하이논리에서 로우논리로 그리고 로우논리에서 하이논리로 변화된다. 이 결과, 제4 내지 제9 제어용스위치(SW4 내지 SW9)는 각각 기수번째 수평동기기간에는 색데이타를 기수번째 메모리쪽으로 전달하고 우수번째 수평동기기간에는 색데이타를 우수번째 메모리쪽으로 전달한다. 이를 상세히 하면, 기수번째 수평동기기간에 있어서, 제4 제어용 스위치(SW4)는 "R1 내지 R400"의 적색데이타를 제1 메모리(MR1)에, 제5 제어용스위치(SW5)는 "G1 내지 G400"의 녹색데이타를 제3 메모리(MR3)에, 제6 제어용스위치(SW6)는 "B1 내지 B400"의 청색데이타를 제5 메모리(MR5)에, 제7 제어용스위치(SW7)는 "R401 내지 R800"의 적색데이타를 제7 메모리(MR7)에, 제8 제어용스위치(SW8)는 "G401 내지 G800"의 녹색데이타를 제9 메모리(MR9)에, 제9 제어용스위치(SW9)는 "B401 내지 B800"의 청색데이타를 제11 메모리(MR11)에 각각 공급한다. 이와는 달리, 우수번째 수평동기기간에서, 제4 제어용스위치(SW4)는 "R1 내지 R400"의 적색데이타를 제2 메모리(MR2)에, 제5 제어용스위치(SW5)는 "G1 내지G400"의 녹색데이타를 제4 메모리(MR4)에, 제6 제어용스위치(SW6)는 "B1 내지 B400"의 청색데이타를 제6 메모리(MR6)에, 제7 제어용스위치(SW7)는 "R401 내지 R800"의 적색데이타를 제8 메모리(MR8)에, 제8 제어용스위치(SW8)는 "G401 내지 G800"의 녹색데이타를 제10 메모리(MR10)에, 제9 제어용스위치(SW9)는 "B401 내지 B800"의 청색데이타를 제12 메모리(MR12)에 각각 공급한다.
한편, 제1 내지 제12 메모리(MR1 내지 MR12)는 각각 저장되어진 색데이타를 입력순서와는 다르게 판독하여 출력한다. 그리고 제1, 제3 및 제5 메모리(MR1,MR3,MR5)는 제7, 제9 및 제11 메모리(MR7,MR9, MR11)와 동시에 그리고 제2, 제4 및 제6 메모리(MR2,MR4,MR6)는 제8, 제10 및 제12 메모리(MR8,MR10,MR12)와 동시에 판독동작을 수행한다. 제1 및 제2 메모리(MR1,MR2)는 데이타의 판독시에 400개의 적색데이타(R1 내지 R400)를 "R1,R5,R9‥‥R397", "R4,R8,R12‥‥R400", "R3,R7,R11‥‥R399" 및 "R2,R6,R10‥‥R398"의 순서로 출력한다. 제1 및 제2 메모리(MR1,MR2)와 동일하게, 제7 및 제8 메모리(MR7,MR8)는 400개의 적색데이타(R401 내지 R800)를 "R401, R405,R409‥‥R797", "R404,R408,R412‥‥R800", "R403,R407,R411‥‥R799" 및 "R402,R406,R410‥‥R798"의 순서로 출력한다. 제3 및 제4 메모리(MR3,MR4)는 데이타의 판독시에 400개의 녹색데이타(G1 내지 G400)를 "G2,G6,G10‥‥G398", "G1,G5,G9‥‥G397", "G4,G8,G12‥‥G400" 및 "G3,G7,G11‥‥G399"의 순서로 출력한다. 마찬가지로, 제9 및 제10 메모리(MR9,MR10)도 400개의 녹색데이타(G401 내지 G800)를 "G402,G406,G410‥‥G798", "G401,G405,G409‥‥G797", "G404,G408, G412‥‥G800" 및"G403,G407,G411‥‥G799"의 순서로 출력한다. 제5 및 제6 메모리(MR5,MR6)는 데이타판독시에 400개의 청색데이타(B1 내지 B400)를 "B3,B7,B11‥‥B399", "B2,B6,B10‥‥B398", "B1,B5,B9‥‥B397" 및 "B4,B8,B12‥‥B400"의 순서로 출력한다. 제5 및 제6 메모리(MR5, MR6)와 동일하게, 제11 및 제12 메모리도 400개의 청색데이타(B401 내지 B800)를 "B403,B407,B411‥‥B799", "B402,B406,B410‥‥B798", "B401,B405,B409‥‥B797" 및 "B404,B408,B412‥‥B800"의 순서로 출력한다.
그리고 데이타재정렬부(26)는 기수번째 메모리(MR1,MR3,MR5,MR7,MR9,MR11)들로부터의 색데이타와 우수번째 메모리(MR2,MR4,MR6,MR8,MR10,MR12)로부터의 색데이타를 선택적으로 출력하는 제10 내지 제15 제어용스위치(SW10 내지 SW15)를 추가로 구비한다. 이들 제10 내지 제15 제어용스위치(SW10 내지 SW15)는 인버터(INV1)를 경유하면서 반전된 수평동기펄스(HP)의 논리상태에 따라 기수번째 또는 우수번째 메모리로부터의 색데이타를 선택하게 된다. 즉, 제10 내지 제15 제어용스위치(SW10 내지 SW15)는 기수번째 수평동기기간에는 우수번째 메모리로부터의 색데이타를 선택하는 반면에 우수번째 수평동기기간에는 기수번째 메모리로부터의 색데이타를 선택하게 된다.
또한, 데이타재정렬부(26)는 제2 내지 제4 절환제어신호(ENb,ENc, ENd)에 의해 각각 구동되는 제16 내지 제18 제어용스위치(SW16 내지 SW18)를 구비한다. 아울러, 데이타재정렬부(26)는 제2 내지 제4 절환제어신호(ENb,ENc,ENd)에 구동되는 제19 내지 제21 제어용스위치(SW19 내지 SW21)도 구비한다. 제2 내지 제4 절환제어신호(ENb,ENc,ENd)는 각각 2비트 논리신호로 구성되며 아울러 그 논리값은 도2 에 도시되어진 제1 내지 제4 선택신호들(SEL1 내지 SEL4)이 순차적으로 인에이블됨에 따라 1 수평동기기간동안 등간격으로 4회 변화된다. 이에 따라, 제16 내지 제21 제어용스위치들(SW16 내지 SW21)은 1 수평동기기간동안 4회 절환되게 된다. 이를 상세히 설명하면, 제16 제어용스위치(SW16)는 제2 절환제어신호(ENb)의 논리값에 따라 제10 제어용스위치(SW10), 제11 제어용스위치(SW11), 제12 제어용스위치(SW12) 및 제10 제어용스위치(SW10)를 순차적으로 선택하여 "R1,R5,R9‥‥R397", "G1,G5,G9‥‥G397", "B1,B5,B9‥‥B397" 및 "R2,R6,R10‥‥R398"의 재정렬 비디오데이타가 제1 보조버스(SB1)에 출력되도록 한다. 그리고 제17 제어용스위치(SW17)는 제3 절환제어신호(ENc)의 논리값에 따라 제11 제어용스위치(SW11), 제12제어용스위치(SW12), 제10 제어용스위치(SW10) 및 제11 제어용스위치(SW11)를 순차적으로 선택하여 "G2,G6,G10‥‥G398", "B2,B6,B10‥‥B398", "R3, R7,R11‥‥R399" 및 "G3,G7,G11‥‥G399"의 재정렬된 비디오데이타가 제2 보조버스(SB2)에 출력되도록 한다. 또한, 제18 제어용스위치(SW18)는 제4 절환제어신호(ENd)의 논리값에 따라 제 12 제어용스위치(SW12), 제10 제어용스위치(SW10), 제11 제어용스위치(SW11) 및 제12 제어용스위치(SW12)를 순차적으로 선택하여 "B3,B7,B11‥‥B399", "R4,R8,R12‥‥R400", "G4,G8,G12‥‥G400" 및 "B4,B8,B12‥‥B400"의 재정렬된 비디오데이타가 제3 보조버스(SB3)에 출력되도록 한다. 다음으로 제16 내지 제18 제어용스위치(SW16 내지 SW18)와 동일하게 동작하는 제19 내지 제21 제어용스위치(SW19 내지 SW21)에 의해 제4 내지 제6 보조버스(SB4 내지 SB6)에 출력되는 재정렬된 비디오데이타는 다음과 같다. 제4 보조버스(SB4)에는 "R401,R405,R409‥‥R797","G401,G405,G409‥‥G797", "B401, B405,B409‥‥B797" 및 "R402,R406,R410‥‥R798"의 재정렬 비디오데이타가, 제5 보조버스(SB5)에는 "G402,G406,G410‥‥G798","B402,B406,B410‥‥B798", "R403,R407,R411‥‥R799" 및 "G403,G407,G411‥‥G799"의 재정렬된 비디오데이타가, 그리고 제6 보조버스(SB6)에는 "B403,B407,B411‥‥B799", "R404,R408,R412‥‥R800", "G404,G408,G412‥‥G800" 및 "B404, B408,B412‥‥B800"의 재정렬된 비디오데이타가 각각 공급된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치는 1라인분의 비디오데이타를 재정렬하여 액정판넬상의 1라인분의 TFT들 중 인접한 TFT들이 순차적으로 구동되도록 함과 아울러 동시에 구동되는 TFT들을 분산시킬 수 있다. 이에 따라, 본 발명의 액정표시장치에서는 D-IC들과 화소 매트릭스 사이의 배선구조가 간소화된다. 또한, 본 발명에서는 D-IC들이 동시에 비디오데이타를 샘플링하도록 함으로써 D-IC들은 주파수가 낮은 샘플링 클럭의 주파수를 사용할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.

Claims (25)

  1. 화소셀들이 다수의 데이타라인들과 다수의 게이트라인들의 교차부들 각각에 배열되어진 액정판넬과,
    상기 다수의 데이타라인들에 비디오신호를 공급하기 위한 적어도 2개 이상의 데이타 드라이버 집적회로들과,
    상기 적어도 2 이상의 데이타 드라이버 집적회로들 각각으로부터의 비디오신호들을 매 수평기간마다 상기 다수의 데이터라인들에 선택적으로 공급하기 위한 적어도 2 이상의 멀티플렉싱 수단과,
    상기 데이타 드라이버 집적회로들에 공급될 비디오 데이타를 재배열하는 재배열수단을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 재배열수단은 재배열된 비디 오데이타를 상기 적어도 2 이상의 데이타 드라이버 집적회로들과 개별적으로 접속되어진 적어도 2 이상의 데이타경로를 경유하여 상기 적어도 2 이상의 데이타 드라이버 집적회로들에 공급하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 적어도 2 이상의 데이타경로들은 상기 재배열수단으로부터의 상기 재배열된 비디오데이타를 상호배타적으로 공급받는 것을 특징으로 하는 액정표시장치.
  4. 제 2 항에 있어서,
    상기 적어도 2 이상의 데이타경로들은 상기 재배열수단으로부터 상기 재배열된 비디오데이타를 동시에 공급받는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 재배열수단은 상기 적어도 2 이상의 데이타 드라이버 집적회로들 각각에 공급될 상기 비디오 데이타를 일시적으로 저장하기 위한 적어도 2 이상의 메모리와,
    데이타입력라인으로부터의 상기 비디오데이타를 상기 적어도 2 이상의 메모리들에 분배하는 데이타분배수단을 구비하는 것을 특징으로 액정표시장치.
  6. 제 5 항에 있어서,
    상기 적어도 2 이상의 메모리들이 판독동작을 상호배타적으로 수행하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 적어도 2 이상의 메모리들이 총 저장용량에 있어서 1라인분의 비디오데이타에 해당하는 저장용량을 가지는 것을 특징으로 하는 액정표시장치.
  8. 제 5 항에 있어서,
    상기 적어도 2 이상의 메모리들이 판독동작을 동시에 수행하는 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    상기 적어도 2 이상의 메모리들이 총 저장용량에 있어서 2라인분의 비디오데이타에 해당하는 저장용량을 가지는 것을 특징으로 하는 액정표시장치.
  10. 제 1 항에 있어서,
    상기 재배열수단은 상기 적어도 2 이상의 데이타 드라이버 집적회로들 각각에 접속되어진 적어도 2 이상의 선입선출소자들과,
    데이타입력라인으로부터의 상기 비디오데이타를 상기 적어도 2 이상의 선입선출소자들에 분배하는 데이타분배수단을 구비하는 것을 특징으로 액정표시장치.
  11. 제 1 항에 있어서,
    상기 적어도 2 이상의 멀티플렉싱수단들이 상기 액정판넬상에 설치된 것을 특징으로 하는 액정표시장치.
  12. 제 1 항에 있어서,
    상기 적어도 2 이상의 멀티플렉싱수단들과 상기 적어도 2 이상의 데이타 드라이버 집적회로들이 상기 액정판넬상에 설치된 것을 특징으로 하는 액정표시장치.
  13. 적색, 녹색 및 청색 화소셀들이 수평축에서 반복되도록 다수의 데이타라인들과 다수의 게이트라인들의 교차부들 각각에 배열되어진 액정판넬과,
    상기 다수의 데이타라인들에 비디오신호를 공급하기 위한 적어도 2개 이상의 데이타 드라이버 집적회로들과,
    상기 적어도 2 이상의 데이타 드라이버 집적회로들 각각으로부터의 비디오신호들을 매 수평기간마다 상기 다수의 데이타라인들에 선택적으로 공급하기 위한 적어도 2 이상의 멀티플렉싱 수단과,
    상기 데이타 드라이버 집적회로들에 공급될 적색, 녹색 청색의 비디오 데이타를 상기 멀티플렉싱 수단에 의해 상기 데이타라인들이 선택되는 순서에 따라 재배열하는 재배열수단을 구비하는 것을 특징으로 하는 액정표시장치.
  14. 제 13 항에 있어서,
    상기 재배열수단은 재배열된 비디오 데이타를 상기 적어도 2 이상의 데이타 드라이버 집적회로들과 개별적으로 접속되어진 적어도 2 이상의 데이타경로를 경유하여 상기 적어도 2 이상의 데이타 드라이버 집적회로들에 공급하는 것을 특징으로 하는 액정표시장치.
  15. 제 14 항에 있어서,
    상기 적어도 2 이상의 데이타경로들은 상기 재배열수단으로부터의 상기 재배열된 비디오 데이타를 상호배타적으로 공급받는 것을 특징으로 하는 액정표시장치.
  16. 제 14 항에 있어서,
    상기 적어도 2 이상의 데이타경로들은 상기 재배열수단으로부터 상기 재배열된 비디오 데이타를 동시에 공급받는 것을 특징으로 하는 액정표시장치.
  17. 제 13 항에 있어서,
    상기 재배열수단은 상기 적어도 2 이상의 데이타 드라이버 집적회로들 각각에 공급될 상기 적색, 녹색 및 청색 비디오 데이타를 일시적으로 저장하기 위한 적어도 2조 이상의 메모리와,
    데이타라인으로부터의 상기 비디오 데이타를 상기 적어도 2조 이상의 메모리들에 분배하는 데이타분배수단을 구비하는 것을 특징으로 액정표시장치.
  18. 제 17 항에 있어서,
    상기 적어도 2조 이상의 메모리들이 판독동작을 상호배타적으로 수행하는 것을 특징으로 하는 액정표시장치.
  19. 제 18 항에 있어서,
    상기 적어도 2조 이상의 메모리들이 총 저장용량에 있어서 1라인분의 비디오 데이타에 해당하는 저장용량을 가지는 것을 특징으로 하는 액정표시장치.
  20. 제 17 항에 있어서,
    상기 적어도 2조 이상의 메모리들이 판독동작을 동시에 수행하는 것을 특징으로 하는 액정표시장치.
  21. 제 20 항에 있어서,
    상기 적어도 2조 이상의 메모리들이 총 저장용량에 있어서 2라인분의 비디오 데이타에 해당하는 저장용량을 가지는 것을 특징으로 하는 액정표시장치.
  22. 제 13 항에 있어서,
    상기 재배열수단은 상기 적어도 2 이상의 데이타 드라이버 집적회로들 각각에 접속되어진 적어도 2조 이상의 선입선출소자들과,
    데이타입력라인으로부터의 상기 비디오 데이타를 상기 적어도 2조 이상의 선입선출소자들에 분배하는 데이타분배수단을 구비하는 것을 특징으로 액정표시장치.
  23. 제 13 항에 있어서,
    상기 적어도 2 이상의 멀티플렉싱수단들이 상기 액정판넬상에 설치된 것을 특징으로 하는 액정표시장치.
  24. 제 13 항에 있어서,
    상기 적어도 2 이상의 멀티플렉싱수단들과 상기 적어도 2 이상의 데이타 드라이버 집적회로들이 상기 액정판넬상에 설치된 것을 특징으로 하는 액정표시장치.
  25. 화소셀들이 n개의 데이타라인들과 m개의 게이트라인들의 교차부들 각각에 배열되어진 액정판넬과,
    상기 n개의 데이타라인들을 n보다 작은 p개씩 분할 구동하는 q개의 데이타 드라이버 집적회로들과,
    상기 q개의 데이타 드라이버 집적회로들 각각에 의해 구동될 p개의 데이타라인들이 상기 p 보다 작은 r개씩 s번에 걸쳐 순차적으로 상기 q개의 데이타 드라이버 집적회로들 각각에 접속시키는 s×p 개의 멀티플렉서들과,
    상기 데이타 드라이버 집적회로들에 공급될 비디오 데이타를 재배열하는 재 배열수단을 구비하는 것을 특징으로 하는 액정표시장치.
KR1019970032096A 1997-07-10 1997-07-10 액정표시장치 KR100430091B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019970032096A KR100430091B1 (ko) 1997-07-10 1997-07-10 액정표시장치
JP10140706A JP2963437B2 (ja) 1997-07-10 1998-05-22 液晶表示装置
GB9811509A GB2327137B (en) 1997-07-10 1998-05-28 Liquid crystal display
FR9806903A FR2765997B1 (fr) 1997-07-10 1998-06-02 Afficheur a cristaux liquides
DE19825276A DE19825276B4 (de) 1997-07-10 1998-06-05 Flüssigkristallanzeige
US09/090,950 US6333729B1 (en) 1997-07-10 1998-06-05 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970032096A KR100430091B1 (ko) 1997-07-10 1997-07-10 액정표시장치

Publications (2)

Publication Number Publication Date
KR19990009631A KR19990009631A (ko) 1999-02-05
KR100430091B1 true KR100430091B1 (ko) 2004-07-15

Family

ID=19514085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970032096A KR100430091B1 (ko) 1997-07-10 1997-07-10 액정표시장치

Country Status (6)

Country Link
US (1) US6333729B1 (ko)
JP (1) JP2963437B2 (ko)
KR (1) KR100430091B1 (ko)
DE (1) DE19825276B4 (ko)
FR (1) FR2765997B1 (ko)
GB (1) GB2327137B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040022692A (ko) * 2002-09-09 2004-03-16 주식회사 엘리아테크 유기 전계 발광 표시패널의 데이터 구동회로의 데이터신호 선택장치
KR100675320B1 (ko) * 2000-12-29 2007-01-26 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
KR100698241B1 (ko) * 2000-12-29 2007-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430100B1 (ko) * 1999-03-06 2004-05-03 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
KR100701892B1 (ko) 1999-05-21 2007-03-30 엘지.필립스 엘시디 주식회사 데이터라인 구동방법 및 그를 이용한 액정 표시장치
JP2001034237A (ja) * 1999-07-21 2001-02-09 Fujitsu Ltd 液晶表示装置
GB9925060D0 (en) * 1999-10-23 1999-12-22 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
KR100734927B1 (ko) * 1999-12-27 2007-07-03 엘지.필립스 엘시디 주식회사 액정표시장치
KR100699694B1 (ko) * 2000-02-25 2007-03-26 엘지.필립스 엘시디 주식회사 액정표시장치
JP2001343946A (ja) * 2000-05-31 2001-12-14 Alps Electric Co Ltd 液晶表示装置およびその駆動方法
KR100367010B1 (ko) * 2000-06-08 2003-01-09 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
JP2002072972A (ja) * 2000-08-28 2002-03-12 Kawasaki Microelectronics Kk Ｌｃｄドライバ
US7199527B2 (en) 2000-11-21 2007-04-03 Alien Technology Corporation Display device and methods of manufacturing and control
AU2002239286A1 (en) * 2000-11-21 2002-06-03 Alien Technology Corporation Display device and methods of manufacture and control
JP4875248B2 (ja) 2001-04-16 2012-02-15 ゲットナー・ファンデーション・エルエルシー 液晶表示装置
JP2002311912A (ja) * 2001-04-16 2002-10-25 Hitachi Ltd 表示装置
KR100743102B1 (ko) * 2001-05-15 2007-07-27 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널 및 그 구동방법
TW540020B (en) * 2001-06-06 2003-07-01 Semiconductor Energy Lab Image display device and driving method thereof
CN100410786C (zh) * 2001-10-03 2008-08-13 夏普株式会社 有源矩阵型显示装置及其数据线切换电路、开关部驱动电路、扫描线驱动电路
KR100815897B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100864917B1 (ko) * 2001-11-03 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100864918B1 (ko) * 2001-12-26 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치
JP4154911B2 (ja) * 2002-03-29 2008-09-24 松下電器産業株式会社 液晶表示装置の駆動方法と液晶表示装置
KR100864922B1 (ko) * 2002-04-20 2008-10-22 엘지디스플레이 주식회사 액정표시장치
JP2004061624A (ja) 2002-07-25 2004-02-26 Sanyo Electric Co Ltd 表示装置
JP3659247B2 (ja) * 2002-11-21 2005-06-15 セイコーエプソン株式会社 駆動回路、電気光学装置及び駆動方法
KR100894644B1 (ko) * 2002-12-03 2009-04-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100894643B1 (ko) * 2002-12-03 2009-04-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
US8487859B2 (en) * 2002-12-30 2013-07-16 Lg Display Co., Ltd. Data driving apparatus and method for liquid crystal display device
JP2004264476A (ja) * 2003-02-28 2004-09-24 Sharp Corp 表示装置およびその駆動方法
KR100515318B1 (ko) * 2003-07-30 2005-09-15 삼성에스디아이 주식회사 표시 장치와 그 구동 방법
KR100515300B1 (ko) * 2003-10-07 2005-09-15 삼성에스디아이 주식회사 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치
KR100529075B1 (ko) * 2003-11-10 2005-11-15 삼성에스디아이 주식회사 전류 샘플/홀드 회로를 이용한 역다중화 장치와, 이를이용한 디스플레이 장치
KR100578911B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
KR100578913B1 (ko) * 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100578914B1 (ko) * 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치
KR100589381B1 (ko) * 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
JP4721396B2 (ja) * 2004-01-08 2011-07-13 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動方法
JP4617700B2 (ja) * 2004-04-06 2011-01-26 ソニー株式会社 表示装置および表示装置のレイアウト方法
US20050231447A1 (en) * 2004-04-14 2005-10-20 Shuo-Hsiu Hu Pixel arrangement in a display system
KR20050102385A (ko) * 2004-04-22 2005-10-26 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치
KR101126343B1 (ko) * 2004-04-30 2012-03-23 엘지디스플레이 주식회사 일렉트로-루미네센스 표시장치
KR100600350B1 (ko) * 2004-05-15 2006-07-14 삼성에스디아이 주식회사 역다중화 및 이를 구비한 유기 전계발광 표시 장치
KR100622217B1 (ko) * 2004-05-25 2006-09-08 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 역다중화부
KR100581799B1 (ko) * 2004-06-02 2006-05-23 삼성에스디아이 주식회사 유기 전계발광 표시소자 및 역다중화부
US8199079B2 (en) 2004-08-25 2012-06-12 Samsung Mobile Display Co., Ltd. Demultiplexing circuit, light emitting display using the same, and driving method thereof
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
KR100637203B1 (ko) * 2005-01-07 2006-10-23 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 동작방법
TWI275056B (en) * 2005-04-18 2007-03-01 Wintek Corp Data multiplex circuit and its control method
TWI296111B (en) * 2005-05-16 2008-04-21 Au Optronics Corp Display panels, and electronic devices and driving methods using the same
CN102663977B (zh) 2005-06-08 2015-11-18 伊格尼斯创新有限公司 用于驱动发光器件显示器的方法和***
US7250888B2 (en) * 2005-11-17 2007-07-31 Toppoly Optoelectronics Corp. Systems and methods for providing driving voltages to a display panel
TWI277036B (en) * 2005-12-08 2007-03-21 Au Optronics Corp Display device with point-to-point transmitting technology
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
CA2570898C (en) 2006-01-09 2008-08-05 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
KR100780946B1 (ko) * 2006-02-24 2007-12-03 삼성전자주식회사 여러 단의 먹스 구조를 가지는 디스플레이용 데이터 구동 장치 및 디스플레이용 데이터 구동 방법
KR20070091851A (ko) * 2006-03-07 2007-09-12 엘지전자 주식회사 전계발광소자의 구동방법
KR101220206B1 (ko) * 2006-06-09 2013-01-09 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 이의 구동방법
US20080055327A1 (en) * 2006-09-06 2008-03-06 Barinder Singh Rai Highly Efficient Display FIFO
JP5182781B2 (ja) * 2006-10-26 2013-04-17 ルネサスエレクトロニクス株式会社 表示装置及びデータドライバ
CN101271658B (zh) * 2007-03-23 2011-01-05 旭曜科技股份有限公司 显示面板的驱动方法
KR101430149B1 (ko) * 2007-05-11 2014-08-18 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
TW200931380A (en) * 2008-01-14 2009-07-16 Ili Technology Corp Data accessing system and data accessing method
JP5466694B2 (ja) 2008-04-18 2014-04-09 イグニス・イノベーション・インコーポレイテッド 発光デバイス・ディスプレイのためのシステムおよび駆動方法
CA2637343A1 (en) * 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
KR100962921B1 (ko) * 2008-11-07 2010-06-10 삼성모바일디스플레이주식회사 유기전계발광표시장치
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
CN101989399B (zh) * 2009-08-06 2012-07-18 深圳华映显示科技有限公司 显示面板及其驱动方法和显示装置
JP5489114B2 (ja) * 2009-11-12 2014-05-14 株式会社ジャパンディスプレイ 撮像機能付き表示装置、駆動方法および電子機器
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
JP2011112728A (ja) * 2009-11-24 2011-06-09 Hitachi Displays Ltd 表示装置
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
EP2715711A4 (en) 2011-05-28 2014-12-24 Ignis Innovation Inc SYSTEM AND METHOD FOR FAST COMPENSATION PROGRAMMING OF PIXELS ON A DISPLAY
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
TWI473061B (zh) * 2012-10-22 2015-02-11 Au Optronics Corp 電致發光顯示面板及其驅動方法
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US20140184672A1 (en) * 2012-12-28 2014-07-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal panel and liquid display device with the same
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
KR102261352B1 (ko) * 2014-12-31 2021-06-04 엘지디스플레이 주식회사 데이터 제어회로 및 이를 포함하는 평판표시장치
US10147360B2 (en) * 2015-03-31 2018-12-04 Universal Display Corporation Rugged display device architecture
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
CN104934004B (zh) * 2015-07-01 2019-01-29 京东方科技集团股份有限公司 液晶显示面板及其驱动方法
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
CA2908285A1 (en) * 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
CN105161069A (zh) * 2015-10-27 2015-12-16 京东方科技集团股份有限公司 一种显示面板的显示控制方法、显示控制电路及显示装置
CN105590600A (zh) * 2015-12-15 2016-05-18 武汉华星光电技术有限公司 显示器和其驱动方法
CN106847151B (zh) * 2017-01-06 2019-11-19 昆山工研院新型平板显示技术中心有限公司 一种集成电路及手机和显示器
TWI669816B (zh) * 2018-04-18 2019-08-21 友達光電股份有限公司 拼接用顯示面板及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855724A (en) * 1987-03-23 1989-08-08 Tektronix, Inc. Color filter grouping for addressing matrixed display devices
EP0546780A1 (en) * 1991-12-10 1993-06-16 Xerox Corporation AM TFT LCD universal controller
JPH07181927A (ja) * 1993-12-24 1995-07-21 Sharp Corp 画像表示装置
JPH08137443A (ja) * 1994-11-09 1996-05-31 Sharp Corp 画像表示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5919486A (ja) * 1982-07-22 1984-01-31 Sony Corp 画像表示装置
JPS5961818A (ja) * 1982-10-01 1984-04-09 Seiko Epson Corp 液晶表示装置
NL8601063A (nl) * 1986-04-25 1987-11-16 Philips Nv Weergeefinrichting voor kleurweergave.
US4872002A (en) * 1988-02-01 1989-10-03 General Electric Company Integrated matrix display circuitry
US4963860A (en) * 1988-02-01 1990-10-16 General Electric Company Integrated matrix display circuitry
EP0368572B1 (en) * 1988-11-05 1995-08-02 SHARP Corporation Device and method for driving a liquid crystal panel
US5170158A (en) * 1989-06-30 1992-12-08 Kabushiki Kaisha Toshiba Display apparatus
JPH0452684A (ja) 1990-06-20 1992-02-20 Nec Kansai Ltd 液晶表示パネルの駆動方法
JPH05210359A (ja) 1992-01-31 1993-08-20 Sharp Corp 表示装置の駆動回路
US5510807A (en) * 1993-01-05 1996-04-23 Yuen Foong Yu H.K. Co., Ltd. Data driver circuit and associated method for use with scanned LCD video display
US5510748A (en) * 1994-01-18 1996-04-23 Vivid Semiconductor, Inc. Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries
JP3677100B2 (ja) * 1994-10-26 2005-07-27 株式会社東芝 フラットパネル表示装置およびその駆動方法
US5771031A (en) * 1994-10-26 1998-06-23 Kabushiki Kaisha Toshiba Flat-panel display device and driving method of the same
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
JP3403027B2 (ja) 1996-10-18 2003-05-06 キヤノン株式会社 映像水平回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855724A (en) * 1987-03-23 1989-08-08 Tektronix, Inc. Color filter grouping for addressing matrixed display devices
EP0546780A1 (en) * 1991-12-10 1993-06-16 Xerox Corporation AM TFT LCD universal controller
JPH07181927A (ja) * 1993-12-24 1995-07-21 Sharp Corp 画像表示装置
JPH08137443A (ja) * 1994-11-09 1996-05-31 Sharp Corp 画像表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675320B1 (ko) * 2000-12-29 2007-01-26 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
KR100698241B1 (ko) * 2000-12-29 2007-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
KR20040022692A (ko) * 2002-09-09 2004-03-16 주식회사 엘리아테크 유기 전계 발광 표시패널의 데이터 구동회로의 데이터신호 선택장치

Also Published As

Publication number Publication date
DE19825276A1 (de) 1999-01-21
DE19825276B4 (de) 2011-09-15
FR2765997B1 (fr) 2003-09-19
KR19990009631A (ko) 1999-02-05
US6333729B1 (en) 2001-12-25
GB2327137A (en) 1999-01-13
JP2963437B2 (ja) 1999-10-18
GB9811509D0 (en) 1998-07-29
GB2327137B (en) 2000-02-09
JPH1138946A (ja) 1999-02-12
FR2765997A1 (fr) 1999-01-15

Similar Documents

Publication Publication Date Title
KR100430091B1 (ko) 액정표시장치
JP4420174B2 (ja) 液晶表示装置のデータ駆動装置及び方法
EP0929064B1 (en) Data line driver for a matrix display
KR100905330B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR100894643B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR940005241B1 (ko) 액정표시장치 및 그 구동방법
KR920009029B1 (ko) 칼러 액정 표시 패널 구동 장치 및 방법
KR100318152B1 (ko) 디스플레이구동용데이터선및픽셀프리챠지회로,데이터구동선수절감시스템및절감방법,픽셀프리챠지회로의형성방법,입력선절감방법및,그디스플레이
KR100463817B1 (ko) 데이터신호선 구동회로 및 이를 포함하는 화상표시장치
US20070091050A1 (en) Display device
US6963328B2 (en) Apparatus and method data-driving for liquid crystal display device
GB2384102A (en) Apparatus and method for driving liquid crystal display
KR100914781B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR20030038332A (ko) 액정표시장치의 데이터 구동 장치 및 방법
JP2001051656A (ja) データ・ドライバ及びそれを備えた液晶表示装置
JP2747583B2 (ja) 液晶パネルの駆動回路及び液晶装置
JP2001027887A (ja) 平面表示装置の駆動方法
JP3468703B2 (ja) マトリックス型画像表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 14

EXPY Expiration of term